JP2012514350A - 組み合わせビア構造体に基づくフィルタ - Google Patents
組み合わせビア構造体に基づくフィルタ Download PDFInfo
- Publication number
- JP2012514350A JP2012514350A JP2011527098A JP2011527098A JP2012514350A JP 2012514350 A JP2012514350 A JP 2012514350A JP 2011527098 A JP2011527098 A JP 2011527098A JP 2011527098 A JP2011527098 A JP 2011527098A JP 2012514350 A JP2012514350 A JP 2012514350A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- pad
- ground
- conductor plate
- corrugated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/205—Comb or interdigital filters; Cascaded coaxial cavities
- H01P1/2056—Comb filters or interdigital filters with metallised resonator holes in a dielectric block
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/04—Coaxial resonators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/08—Strip line resonators
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Filters And Equalizers (AREA)
Abstract
平面伝送線路と、平面伝送線路における一方の端部(両方)に接続された組み合わせビア構造体とを有するフィルタを提供する。平面伝送線路と、組み合わせビア構造体とは、同じ多層基板の中に配置されている。組み合わせビア構造体は、2つの動作部分を含んでいる。第1の動作部分は、信号ビアにおける一部分と、信号ビアを囲む複数のグランドビアにおける一部分とを含んでいる。第2の動作部分は、同じ信号ビアにおける一部分と、同じ複数のグランドビアにおける一部分と、平滑形状の導体プレートと、波型形状の導体プレートとを含んでいる。平滑形状の導体プレートと、波型形状の導体プレートとは、信号ビアに接続されている。第2の動作部分は、同じ信号ビアにおける一部分と、同じ複数のグランドビアにおける一部分と、波型形状の導体プレートとを含んでいる。波型形状の導体プレートは、信号ビアに接続されている。
【選択図】図4B
【選択図】図4B
Description
本発明は多層基板に形成されたビア構造体と、組み合わせビア構造体に基づくフィルタ素子とに係る。
次世代におけるネットワーキングシステムおよびコンピューティングシステムは、市場に推進するために、小型で、費用対効果の高いデバイスを必要としている。マイクロ波と、さらに高い周波数では、分布定数素子のフィルタおよびその他のデバイスが必要である。費用対効果の高い手法としては、このようなデバイスを設計するために、多層基板技術を適用することが可能である。この技術は、3次元設計の概念を実現し、また、その結果として、これらのシステムを形成する素子の小型化を改善する。
分布定数素子による部品を構築するブロックとして用いられる構造体の一種としては、これらの部品の設計に用いられる、共振オープンスタブおよびショートスタブがある。通常、多層基板内のこれらのスタブは、オープンまたはショートの平面伝送線路セグメントとして形成されている。この場合、寄生カップリング、所望しない放射および十分に大きい寸法が、分布定数素子デバイスの発展における問題点として浮かび上がる。
特開2008−507858号公報(米国特許公開公報2008−0093112A1)は、3次元的なオープンスタブおよびショートシールドスタブの両方を得るために用いられる組み合わせビア構造体が、信号ビアに接続された追加の平滑形状プレートがスタブの特性インピーダンスを調節するために用いられている多層基板の中に形成されていることを開示している。また、信号ビア構造体の周囲におけるグランドビアが、このような組み合わせビア構造体の品質ファクター(Q値)を改善するために適用されている。このような組み合わせビア構造体を利用することは、多層基板内に高性能なフィルタリング素子を形成する可能性を与える。
しかし、多くの場合、固定材料内に充填された多層基板内でのフィルタリング構造体における寸法の縮小が必要である。
また、システム設計の要求を満足するためには、フィルタリング素子における通過帯域および阻止帯域の鋭さを改善することが重要である。
本発明の目的は、特性インピーダンスおよび伝搬定数が調節自在な、多層基板内の組み合わせビア構造体を提供することである。
本発明の一態様においては、このような組み合わせビア構造体は、垂直方向(多層基板の導体面に対して直交)に配置された2つの動作部分を、片方の次にもう片方を設けることによって提供される。第1の動作部分は、低損失な信号伝搬のために用いられる。この動作部分は、クリアランスホールによって絶縁されたグランドプレートに接続された、信号ビアおよびグランドビアによって形成される。この機能部分において、特性インピーダンスの調節は、信号ビアの横方向の寸法と、信号ビアおよびグランドビアの距離と、さらにクリアランスホールの寸法とで行われる。第2の動作部分は、ショートまたはオープンな共振スタブを多層基板内に得るために用いられる。この動作部分は、さらに、グランドプレーンに接続された信号ビアおよびグランドビアによって形成されている。しかし、この動作部分は、信号ビアに接続されて、かつ、絶縁スリットによって他の導体から絶縁された特徴的な波型プレートを用いる。これらの導体プレートは、第2の動作部分における特性インピーダンスと、伝搬定数とを、その形状および寸法によって調節し、スタブにおける所望の共振周波数を達成する可能性を与える。それ以外にも、これらのプレートの端部における波型形状は、組み合わせビア構造体における横方向の寸法を縮小するために用いられている。
本発明の他の目的は、本発明による多層基板内組み合わせビア構造体を用いたフィルタを提供することと、その結果としての、フィルタの横方向の全体的な寸法の縮小や、その帯域通過性能および帯域阻止性能、例えばそれらの鋭さ、とにある。
以下に、本発明による、多層基板内に設けられた、複数の種類の組み合わせビア構造体およびこれらのビア構造体に基づくコンパクトフィルタについて、付属の図面を参照して詳細に説明する。しかし、この説明は、添付された請求項を狭めるように解釈されてはならないことをよく理解されたい。
図1A〜図1Eには、多層基板内の組み合わせビア構造体の一実施形態が示されている。この多層基板には、複数の導体層1L1〜1L6が設けられている。6枚の導体層1L1〜1L6は、誘電体109によって絶縁されている。導体層1L1、1L2、1L4、1L5および1L6は、グランド層として機能する。導体層1L3は、信号送信層として機能する。
この6重導体層基板は、多層基板の単なる一例であって、導体層の数、充填素材およびその他の基板パラメータは実際の運用によって異なっても良いことに注意されたい。
本実施形態では、組み合わせビア構造体は2つの動作部分を含んでいる。第1の動作部分は、導体層1L1から導体層1L3にかけて配置されている。第2の動作部分は、導体層1L3の底部から導体層1L6にかけて配置されている。
第1の動作部分は、信号ビア101の一部分と、グランドビア102の一部分とを含んでいる。これらグランドビア102の一部分は、グランドプレーン110(導体層1L1および1L2)に接続されている。この部分における信号用導体およびグランド用導体は、クリアランス領域103によって絶縁されている。最上部の導体プレーン(導体層1L1)において信号ビア101に接続されたパッド104と、層1L3において信号ビアに接続された接続パッド105とは、第1の動作部分に含まれている。この部分における特性インピーダンスの調節は、信号ビア101の横方向の寸法と、信号ビア101およびグランドビア102の距離と、クリアランスホール103の寸法とによって行われる。
組み合わせビア構造体の第2の動作部分は、信号ビア101の一部分と、グランドビア102の一部分とを含む。これらグランドビア102の一部分は、グランドプレーン110(導体層1L4、1L5および1L6)に接続されている。また、この部分は、信号ビア101に接続された特殊プレート108を含む。これらのプレート108は、波型形状の端部を有している。プレート108は、グランド用導体から絶縁スリット107によって絶縁されている。このようなプレートを使用することで、第2の動作部分における、特性インピーダンスと、伝搬定数とを調節する可能性が与えられる。プレート108の端部の波型形状は、調節すべき特性インピーダンスおよび伝搬定数を得て、通過帯域特性および阻止帯域特性を改善するために用いられている。
第1および第2の動作部分の周囲におけるグランドビアは、組み合わせビア構造体からの漏洩を低減し、共振スタブとして用いられる際の第2の動作部分における品質ファクター(Q値)を増加させる、という重要な役割を演じる。
図1A〜図1Eに示された組み合わせビア構造体は、第2の動作部分における信号ビアパッド113が底部導体層(層1L6)からクリアランス領域111によって絶縁されているので、オープン共振スタブを設けるために使用可能であることに注意されたい。
図2A〜図2Eには、6重導体層基板内の組み合わせビア構造体の他の実施形態が示されている。この、2つの動作部分を含む組み合わせビア構造体は、多層基板内にショートスタブを設けるために提案されている。第1の動作部分は、最上部の導体層(層2L1)から接続パッド205(導体層2L3)にかけて配置されている。この部分は、信号ビア201、グランドプレーン210に接続されたグランドビア202、信号ビアパッド204および接続パッド205を含んでいる。第1の動作部分における信号部は、クリアランス領域203によって、グランド用導体から離されている。
組み合わせビア構造体の第2の動作部分は、接続パッド205の底部(導体層2L3)から底部導体プレーン(導体層2L6)にかけて垂直方向に配置されている。この部分は、信号ビア201と、グランドプレーン210に接続されたグランドビア202とを含んでいる。波型形状プレート208は、信号ビア201に接続されている。この組み合わせビア構造体において、信号ビアの下方端部はグランドプレート(導体層2L6)に接続されている。この接続は、このような組み合わせビア構造体を用いた共振ショートスタブを設ける可能性を与える。
本発明の主な特徴は、導体プレート208の端部に波型形状を使用することにあり、この波型形状は、導体プレートの端部の全体またはその一部に設けることが可能である。
図3A〜図3Eには、本発明に関連する技術が示されている。この場合では、ビア構造体は平滑形状導体プレート306を含んでいる。
提案されたビア構造体の主な適用例では、多層基板内に配置されたフィルタが提供されている。
図4A〜図4Eには、4重導体層基板内に配置された帯域通過フィルタが示されている。このフィルタは、接続パッド405がストリップ線路412に接続された、本発明の組み合わせビア構造体を2つ含んでいる。このフィルタでは、組み合わせビア構造体における第1の動作部分は、グランドプレーン410に接続された信号ビア401およびグランドビア402と、信号ビアパッド404と、接続パッド405とを含んでいる。この部分の信号用導体およびグランド用導体は、クリアランス領域403によって離されている。この動作部分は、最上部の導体プレーン(層4L1)から接続パッド405(導体層4L2)にかけて配置されている。
第2の動作部分は、このフィルタの事前に設定された通過帯域を設ける共振ショートスタブを形成し、接続パッド405の底部から底部導体層4L4にかけて配置されている。通過帯域の位置の調節は、信号ビア401に接続されて、かつ、絶縁スリット407によってグランド用導体から離されている導体プレート408の横方向の寸法によって行われる。この位置は、導体プレート408の端部の波型形状によっても調整される。さらに、この波型形状は、通過帯域の、特性の鋭さなどのパラメータを改善することが出来る。第2の動作部分における信号ビア401がグランド用導体プレーン4L4に接続されていることに注意されたい。
このフィルタの入出力ポート(ターミナル)は、信号パッド404である。
信号ビアに接続されて共振スタブ構造体を形成するプレートの波型形状を用いる、提案された方法に特有の性質を示すために、図4A〜図4Eと同じ構造を有する帯域通過フィルタのシミュレーションを、最も広く用いられている方法の一つである有限差分時間領域(FDTD)法によって行った。
図5および図6には、反射損失(|S11|パラメータ)および挿入損失(|S21|パラメータ)がそれぞれ示されている。これらの図において、「波型形状プレート(垂直)」は、プレート408のような端部の波型形状を用いることを意味する。また、比較対象として、波型形状プレートを図3A〜図3Eにおけるプレート306と同様の平滑形状プレートに置き換えた場合が、「平滑形状プレート」として示されている。
ここに示されたフィルタにおいて、波型形状が、導体プレート408における向かい合った2つの端部に設けられており、波型形状の方向が、組み合わせビア構造体を接続するストリップ線路412の水平方向に対して垂直であることに注意されたい。
フィルタの特徴的な寸法は、次のとおりである。多層基板の厚さは1.1mmである。各銅製導体層の厚さは0.035mmである。組み合わせビア構造体のグランドビアは、一辺3.0mmの正方形状に配置されている。第2の動作部分における垂直方向の長さは0.6mmである。信号ビアに接続された導体プレートは、一辺2.7mmの正方形の形状を有している。これらのプレートをグランド用導体から離す絶縁スリットは、0.05mmの幅を有している。波型形状は、深さ0.8mmおよび幅0.1mmの長方形の形状を有している。信号ビアの間隔は3.0mmである。
図5および図6で「平滑形状プレート」と付記されたデータとして示された関連技術によるフィルタは、本発明による組み合わせビア構造体を含み、ただし波型形状プレートの代わりに一辺2.7mmの正方形の形状をした平滑形状プレートを用いたフィルタと、同じ寸法を有している。
シミュレーション結果から辿れるように、図4A〜図4Eに示された波型形状導体プレートによる主な効果は、次のとおりである。波型形状は、通過帯域を拡げることが出来、その鋭さを大幅に改善することが出来る。
導体プレートにおける波型形状の、平面伝送線路に対する方向が、本発明の組み合わせビア構造体を用いて設計されたフィルタの周波数応答を調節するにあたってもう一つの重要なパラメータであることに注意されたい。
図7A〜図7Eに示された、波型形状が異なる導体プレートを有する本発明の組み合わせビア構造体を含む帯域通過フィルタが示された他の実施形態について考える。これらの組み合わせビア構造体における第1の動作部分は、信号ビアパッド704(導体層7L1)から接続パッド705(導体層7L2)にかけて配置されている。この動作部分は、信号ビアパッド704および接続パッド705が接続されている信号ビアの一部分701と、グランドプレーン710に接続されたグランドビア702とを含んでいる。この部分の信号用導体およびグランド用導体は、クリアランス領域703によって絶縁されている。
組み合わせビア構造体における第2の動作部分は、接続パッド705の底部側から底部導体層(層7L4)にかけて配置されている。この動作部分は、接続パッド705に接続された信号ビア701の一部分と、グランドプレーン710に接続されたグランドビア702の一部分とを含んでいる。また、この動作部分では、波型形状導体プレート708が、信号ビアの一部分701に接続されており、グランド用導体から絶縁スリット707によって離されている。
このフィルタでは、2つの組み合わせビア構造体が接続パッド705によってストリップ線路712に接続されており、信号ビア701の底部グランドプレーン710(導体層7L4)への接続によって共振ショートスタブが設けられている。
このフィルタの特徴は、組み合わせビア構造体を接続するストリップ線路の向きに対して平行な方向に波型形状が形成された導体プレートを含む組み合わせビア構造体にある。
図8および図9には、図7A〜図7Eに示されたフィルタにおける反射損失および挿入損失がそれぞれ示されている。これらの図において、プレート708のような端部の波型形状に対して「波型形状プレート(平行)」と記されている。また、波型形状プレートが図3A〜図3Eのプレート306と同様の平滑形状プレートに置き換えられている場合が、「平滑形状プレート」として示されている。本発明の組み合わせビア構造体を含むフィルタと、従来技術のフィルタとは、寸法が、図5および図6の場合と同じである。
シミュレーション結果から辿ると、導体プレートにおける、ストリップ線路に平行な波型形状の主な効果は、以下のとおりである。このような波型形状は、通過帯域を低い周波数の方向にシフトすることが出来、その結果、従来技術のフィルタと比較するなら、横方向の寸法がより小さなフィルタを設けることが出来る。このような波型形状の適用例における他の重要な特性としては、通過帯域の鋭さの大幅な改善がある。
図10A〜図10Eには、フィルタの他の実施形態が示されている。このフィルタは、本発明の組み合わせビア構造体を2つ含んでいる。これらの組み合わせビア構造体における第1の動作部分は、垂直方向に、信号ビアパッド1004(導体層10L1)から接続パッド1005(導体層10L2)にかけて配置されている。この動作部分は、信号ビアパッド1004および接続パッド1005が結合されている信号ビア1001の一部分と、グランドプレーン1010に接続されたグランドビア1002とを含んでいる。第1の動作部分における信号用導体およびグランド用導体は、クリアランス領域1003によって離されている。
これらの組み合わせビア構造体における第2の動作部分は、垂直方向に、接続パッド1005の底部側から底部導体プレーン(層10L4)にかけて配置されている。この導体部分は、接続パッド1005に接続された信号ビア1001の一部分と、グランドプレーン1010に接続されたグランドビア1002とを含んでいる。この導体部分でも、波型形状導体プレート1008は、信号ビア1001に接続されており、グランド用導体から絶縁スリット1007によって離されている。
ここに示したフィルタにおける共振ショートスタブは、信号ビア1001の、底部グランドプレーン1010(導体層10L4)への接続によって設けられている。
このフィルタの特徴は、組み合わせビア構造体を接続するストリップ線路1012の方向に対して垂直方向および平行方向の両方の波型形状に形成された導体プレート1008を含む組み合わせビア構造体にある。
図11および図12には、図10A〜図10Eに示されたフィルタにおける反射損失および挿入損失が、それぞれ示されている。これらの図において、「波型形状プレート(平行および垂直の両方)」は図10A〜図10Eに示されたプレート端部の波型形状を示している。また、波型形状プレートが、図3A〜図3Eのプレート306と同様の平滑形状プレートに置き換えられた場合が「平滑形状プレート」として示されている。本発明の組み合わせビア構造体を含むフィルタの寸法と、従来技術によるフィルタの寸法とは、図5および図6の場合と同じである。
組み合わせビア構造体を接続する平面伝送線路の方向に対して、平行および垂直な波型形状の両方を、導体プレートに設けることは、デュアルバンド帯域通過フィルタに通じることが理解できる。
導体プレートにおける波型形状の深さは、周波数領域における通過帯域の位置を調節する上で効果的なパラメータであることに注意されたい。図13および図14には、図10A〜図10Eに示されたものと同様のデュアルバンド帯域通過フィルタにおける反射損失および挿入損失がそれぞれ示されている。これらの図において、波型形状における2つの深さとして0.8mmおよび0.4mmが使用されている。このように示された数値データから、通過帯域の位置と、通過帯域の間隔とは、両方とも、波型形状の深さによって調整可能である。
したがって、フィルタリング素子としての共振スタブを形成する導体プレートにおける特徴的な波型形状を用いる本発明による方法および構造体の、これらの主な利点は、コンピューティングシステムおよび通信システムにおける小型で高性能なフィルタに通じる。
本発明の組み合わせビア構造体に基づくフィルタは、異なる数の導体プレーンを有する多層基板で実現可能である注意されたい。本発明による組み合わせビア構造体の接続においても、異なる種類の平面伝送線路が使用可能である。さらに、本発明による組み合わせビア構造体では、フィルタの通過帯域または阻止帯域を設けるために、信号ビアの周囲におけるグランドビアの配置として異なる形状が適用可能である。
図15A〜図15Dには、3重導体層基板内のフィルタの他の実施形態が設けられている。組み合わせビア構造体は、2つの動作部分を含んでいる。第1の動作部分は、垂直方向において、信号ビアパッド1504で区切られている。また、この動作部分は、導体層15L1に配置されたグランドプレーンに接続されたグランドビア1502を含んでいる。信号ビアパッド1504は、接続パッドとしての役割と、フィルタのターミナルを設ける役割との、両方を演じることに注意されたい。
組み合わせビア構造体における第2の動作部分は、信号ビアパッド1504の底部から底部導体層15L3にかけて配置されている。この動作部分は、信号ビア1501と、グランドプレーン1510に接続されたグランドビア1502と、信号ビア1501に接続された波型形状プレート1508とを含んでいる。波型形状プレート1508は、グランド用導体から、絶縁スリット1507によって離されている。
このフィルタにおける組み合わせビア構造体の、マイクロストリップ線路1512への接続は、信号ビアパッド1504を介して行われる。
この組み合わせビア構造体において、信号ビアの周囲におけるグランドビアの配置が長方形の形状を有していることに注意されたい。
ここでは、フィルタをシステムに統合する一つの方法として、コプレーナマイクロストリップ線路1517が、一例として適用されている。
本発明による組み合わせビア構造体に適用される波型形状の形が異なっても良いことを強調されたい。
図16A〜図16Fには、フィルタの他の実施形態が示されている。このフィルタは、6重導体層基板に配置された、本発明による組み合わせビア構造体を3つ含んでいる。
この組み合わせビア構造体は、2つの動作部分を含んでいる。第1の動作部分は、信号ビアパッド1604(導体層16L1)から接続パッド1605(導体層16L3)にかけて配置されている。この動作部分は、信号ビアの一部分1601と、グランドプレーン1610に接続されたグランドビア1602の一部分と、信号ビアパッド1604と、接続パッド1605とを含んでいる。信号部はグランド用導体からクリアランス領域1603によって離されている。
組み合わせビア構造体における第2の動作部分は、垂直方向に、接続パッド1605から底部導体層16L6にかけて配置されている。この部分は、接続パッド1605に接続された信号ビア1601と、グランドプレーン1610に接続されたグランドビア1602と、信号ビア1601に接続された特殊導体プレート1606および1608と、クリアランス領域1611によってグランド用導体から離された信号ビアパッド1613とを含んでいる。本実施形態において、これらのプレートは、以下のとおりであることに注意されたい。プレート1606は、平滑形状の端部を有している。プレート1608は、波型形状の端部を有している。これらのプレートは、グランド用導体から、絶縁スリット1607によって離されている。この組み合わせビア構造体内のプレートにおける波型形状の形は、ほぼ台形である。
このフィルタにおける、本発明による組み合わせビア構造体は、接続パッド1605を介して、同じ長さを有するストリップ線路1612に接続されている。
ストリップ線路との接触部を1つ有する、組み合わせビア構造体における第1の動作部分の信号ビアパッドは、このフィルタのターミナルとして機能する。本実施形態において、これらは、図16A〜図16Fに示された左右の組み合わせビア構造体である。
フィルタの、通過帯域または阻止帯域において所望される特性を達成するためには、平面伝送線路によって接続された、異なる数の組み合わせビア構造体を使用することが可能であることを、強調されたい。これはさらに、基本セルとして本発明による組み合わせビア構造体を利用可能な、周期的な構造体が形成可能であることを意味している。
本発明による組み合わせビア構造体に基づくフィルタを、何らかの方法によってシステムに組み込むことが可能であることをよく理解されたい。図15A〜図15Dには、このような組み込み方法として、平面伝送線路(この例では、コプレーナマイクロストリップ線路)が利用されている。
また、組み込みの目的では、異なる種類の表面搭載技術を利用可能である。
図17A〜図17Fには、本発明による組み合わせビア構造体に基づくフィルタの他の実施形態が示されている。これらの図には、フィルタのシステムへの組み込みの代表的な例が示されている。
図17A〜図17Fに示された組み合わせビア構造体は、6重導体層基板内に設けられていて、2つの動作部分を含んでいる。第1の動作部分は、垂直方向に、特徴的な信号ビアパッド1704から接続パッド1705にかけて配置されている。この動作部分は、信号ビアの一部分1701と、グランドプレーン1710に接続されたグランドビア1702と、特徴的な信号ビアパッド1704と、接続パッド1705とを含んでいる。信号部は、グランド用導体から、クリアランス領域1703によって離されている。
組み合わせビア構造体における第2の動作部分は、垂直方向に、接続パッド1705の底部(導体層17L3)から底部導体プレーン(導体層17L6)にかけて配置されている。この部分は、接続パッド1705に接続された信号ビア1701の一部分と、グランドプレーン1710に接続されたグランドビア1702の一部分と、信号ビアの一部分1701に接続されて、かつ、グランド用導体から絶縁スリット1707によって離されている波型形状導体プレート1708とを含んでいる。また、この動作部分において、信号ビア1701は、グランド導体から、クリアランス領域1714によって離されている。第2の動作部分における、この種類のクリアランス領域の寸法および形状が、フィルタの周波数特性、特に通過帯域、を制御するために使用可能であることに注意されたい。
このフィルタにおける組み合わせビア構造体は、ストリップ線路1712に、接続パッド1705によって接続されている。
また、この例では、フィルタが、他の回路1716に、特徴的な信号ビアパッド1704に接続されたソルダーボール1715によって組み込まれていることを強調されたい。
前述した図における、全ての垂直方向の断面図は、図15Cおよび図17Bに示されたのと同様の方法で取られることに注意されたい。
本発明について、いくつかの実施形態に関連して説明したが、これらの実施形態は例示による説明を目的としており、限定を目的としていないことを理解されたい。同等の構成要素や技術との様々な変更および置き換えが行えることは、この明細書を読む当業者には自明であろうが、このような変更および置き換えは、請求項として定義された本発明における真の範囲および精神の内にあることは自明である。
Claims (11)
- 平面伝送線路と、
複数の組み合わせビア構造体と
を具備し、
前記平面伝送線路および前記複数の組み合わせビア構造体は、多層基板内に設けられており、
前記複数の組み合わせビア構造体のそれぞれは、
2つの動作部分
を具備しており、
第1の動作部分は、
前記多層基板の一方の側に設けられた第1のパッドと、
前記多層基板に埋め込まれた接続パッドと、
一方の端部および他方の端部が前記第1のパッドおよび前記接続パッドにそれぞれ接続されている信号ビアにおける第1の部分と、
前記信号ビアの第1の部分を囲む複数のグランドビアの第1の部分と、
前記複数のグランドビアの第1の部分に接続された第1の複数のグランドプレーンと、
前記第1のパッド、前記接続パッドおよび前記信号ビアの第1の部分を前記第1の複数のグランドプレーンから絶縁する第1のクリアランス領域と
を具備し、
第2の動作部分は、
前記多層基板の他方の側に設けられた第2のパッドと、
一方の端部が前記接続パッドに接続されて、他方の端部が前記第2のパッドに接続された、信号ビアの第2の部分と、
前記信号ビアの第2の部分に接続された波型形状の導体プレートと、
前記信号ビアの第2の部分を囲み、前記複数のグランドビアの第1の部分に接続された、複数のグランドビアの第2の部分と、
前記複数のグランドビアの第2の部分に接続されて、そのうちの1枚のグランドプレーンは前記多層基板における他方の側に設けられている、第2の複数のグランドプレーンと、
前記第2のパッドを、前記多層基板における前記他方の側に設けられた前記1枚のグランドプレーンから絶縁する第2のクリアランス領域と、
前記波型形状導体プレートを、前記波型形状導体プレートと同じ導体層に設けられた、前記第2の複数のグランドプレーンにおける第2のグランドプレーンから離す絶縁スリットと
を具備し、
第1の組み合わせビア構造体における前記接続パッドおよび第2の組み合わせビア構造体における前記接続パッドは、前記平面伝送線路における第1の端部および第2の端部にそれぞれ接続されており、
前記第1の組み合わせビア構造体における前記第1のパッドおよび前記第2の組み合わせビア構造体における前記第1のパッドは、前記フィルタのターミナルとして機能する
フィルタ。 - 前記組み合わせビア構造体の前記第2の動作部分における前記第2のパッドは、前記多層基板の前記他方の側に設けられた前記1枚のグランドプレーンに接続されている
請求項1に記載のフィルタ。 - 前記波型形状の導体プレートにおける波型形状の向きは、前記平面伝送線路の方向に対して平行である
請求項1または2に記載のフィルタ。 - 前記波型形状の導体プレートにおける波型形状の向きは、前記平面伝送線路の方向に対して垂直である
請求項1または2に記載のフィルタ。 - 前記波型形状の導体プレートにおける波型形状の向きは、前記平面伝送線路の方向に対して平行および垂直の両方である
請求項1または2に記載のフィルタ。 - 前記波型形状の導体プレートにおける波型形状は、部分的である
請求項1〜5のいずれかに記載のフィルタ。 - 前記波型形状の導体プレートの横にある前記第2の動作部分は、
平滑形状の導体プレート
を具備し、
前記平滑形状の導体プレートは、
前記平滑形状の導体プレートと同じ導体層に設けられた、前記第2の複数のグランドプレーンにおける第3のグランドプレートから絶縁スリットによって離されている
請求項1〜6のいずれかに記載のフィルタ。 - 前記平面伝送線路は、
直列に接続されて、かつ、同じ長さを有する複数の部分
を具備し、
前記少なくとも2つの組み合わせビア構造体は、前記平面伝送線路に沿って、前記複数の部分の各端部に、周期的に配置されており、
前記複数の組み合わせビア構造体は、前記接続パッドによって前記複数の部分に接続されており、
前記複数の組み合わせビア構造体のそれぞれは、前記フィルタにおける基本セルとして機能し、
前記平面伝送線路における前記複数の部分との接続を1つだけ有する、前記複数の組み合わせビア構造体における前記第1のパッドは、前記フィルタのターミナルとして機能する
請求項1〜7のいずれかに記載のフィルタ。 - 前記ターミナルは、前記フィルタをシステムに組み込むために、平面伝送線路に接続されている
請求項1〜8のいずれかに記載のフィルタ。 - 前記ターミナルは、ソルダーボールに接続されている
請求項9に記載のフィルタ。 - 請求項1〜10のいずれかに記載の組み合わせビア構造体。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2008/073942 WO2010073410A1 (en) | 2008-12-25 | 2008-12-25 | Filter based on a combined via structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012514350A true JP2012514350A (ja) | 2012-06-21 |
JP5354223B2 JP5354223B2 (ja) | 2013-11-27 |
Family
ID=42287077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011527098A Active JP5354223B2 (ja) | 2008-12-25 | 2008-12-25 | 組み合わせビア構造体に基づくフィルタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US8970327B2 (ja) |
JP (1) | JP5354223B2 (ja) |
CN (1) | CN102265456B (ja) |
WO (1) | WO2010073410A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015154145A (ja) * | 2014-02-12 | 2015-08-24 | 三菱電機株式会社 | 多層プリント配線基板 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5354231B2 (ja) * | 2009-07-21 | 2013-11-27 | 日本電気株式会社 | 多層基板中に縦方向に構成された共振素子およびこれらを用いたフィルタ |
WO2012045000A1 (en) * | 2010-09-30 | 2012-04-05 | Aviat Networks, Inc. | Systems and methods for improved chip device performance |
US9583807B2 (en) | 2012-05-15 | 2017-02-28 | Lenovo Innovations Limited (Hong Kong) | Hybrid resonators in multilayer substrates and filters based on these resonators |
TWI484876B (zh) * | 2013-12-20 | 2015-05-11 | Ind Tech Res Inst | 具傳輸孔之電路板及其製造方法 |
JP2015177004A (ja) * | 2014-03-14 | 2015-10-05 | ミネベア株式会社 | フレキシブルプリント基板 |
JP6600176B2 (ja) * | 2015-06-19 | 2019-10-30 | ホシデン株式会社 | 多層プリント配線板及び多層プリント配線板とコネクタとの接続構造 |
CN106535506A (zh) * | 2016-12-15 | 2017-03-22 | 泰和电路科技(惠州)有限公司 | 过电孔的填孔方法、焊盘的制作方法、焊盘及线路板 |
US10154581B2 (en) | 2017-02-09 | 2018-12-11 | Cray Inc. | Method for impedance compensation in printed circuit boards |
SE544108C2 (en) * | 2019-10-18 | 2021-12-28 | Metasum Ab | Multi-layer filter, arrangement, and method for production thereof |
CN110600889B (zh) * | 2019-10-25 | 2020-10-09 | 中国计量大学 | 塑料球体周期结构的太赫兹三频带吸收器 |
US11848279B2 (en) * | 2021-01-12 | 2023-12-19 | Samsung Electronics Co., Ltd. | Electronic device including printed circuit board having shielding structure |
CN113727513B (zh) * | 2021-07-27 | 2024-01-09 | 平头哥(上海)半导体技术有限公司 | 封装基板、印刷电路板、封装器件和电子装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303618A (ja) * | 1997-04-25 | 1998-11-13 | Kyocera Corp | 積層型共振器および積層型フィルタ |
JP2004120659A (ja) * | 2002-09-30 | 2004-04-15 | Kyocera Corp | 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ |
WO2006009274A1 (en) * | 2004-07-23 | 2006-01-26 | Nec Corporation | Composite via structures and filters in multilayer printed circuit boards |
WO2008133010A1 (ja) * | 2007-04-12 | 2008-11-06 | Nec Corporation | フィルタ回路素子及び電子回路装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5932522A (en) | 1996-09-27 | 1999-08-03 | Illinois Superconductor Corporation | Superconducting radio-frequency bandstop filter |
US6091312A (en) * | 1998-06-26 | 2000-07-18 | Industrial Technology Research Institute | Semi-lumped bandstop filter |
FI115331B (fi) | 2000-09-22 | 2005-04-15 | Filtronic Comtek Oy | Ylipäästösuodatin |
JP3860559B2 (ja) | 2003-05-20 | 2006-12-20 | 株式会社東芝 | 帯域通過フィルタ |
CN100499255C (zh) | 2005-09-16 | 2009-06-10 | 中国电子科技集团公司第五十五研究所 | 双调谐传输零点微机械微波滤波器 |
US7619496B2 (en) | 2006-10-27 | 2009-11-17 | Cts Corporation | Monoblock RF resonator/filter having a conductive transmission line connecting regions of conductive material |
-
2008
- 2008-12-25 US US13/139,786 patent/US8970327B2/en active Active
- 2008-12-25 CN CN200880132513.0A patent/CN102265456B/zh not_active Expired - Fee Related
- 2008-12-25 JP JP2011527098A patent/JP5354223B2/ja active Active
- 2008-12-25 WO PCT/JP2008/073942 patent/WO2010073410A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303618A (ja) * | 1997-04-25 | 1998-11-13 | Kyocera Corp | 積層型共振器および積層型フィルタ |
JP2004120659A (ja) * | 2002-09-30 | 2004-04-15 | Kyocera Corp | 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ |
WO2006009274A1 (en) * | 2004-07-23 | 2006-01-26 | Nec Corporation | Composite via structures and filters in multilayer printed circuit boards |
WO2008133010A1 (ja) * | 2007-04-12 | 2008-11-06 | Nec Corporation | フィルタ回路素子及び電子回路装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015154145A (ja) * | 2014-02-12 | 2015-08-24 | 三菱電機株式会社 | 多層プリント配線基板 |
Also Published As
Publication number | Publication date |
---|---|
CN102265456A (zh) | 2011-11-30 |
JP5354223B2 (ja) | 2013-11-27 |
US8970327B2 (en) | 2015-03-03 |
US20110248800A1 (en) | 2011-10-13 |
CN102265456B (zh) | 2014-12-24 |
WO2010073410A1 (en) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5354223B2 (ja) | 組み合わせビア構造体に基づくフィルタ | |
JP4367660B2 (ja) | 多層印刷回路基板の複合ビア構造およびこれを用いたフィルタ | |
US8994480B2 (en) | Resonant elements designed vertically in a multilayer board and filters based on these elements | |
JPWO2004107830A1 (ja) | プリント回路基板用コンパクトビア伝送路およびその設計方法 | |
US9107300B2 (en) | Resonant via structures in multilayer substrates and filters based on these via structures | |
JP2010010183A (ja) | 導波路構造およびプリント配線板 | |
US6617943B1 (en) | Package substrate interconnect layout for providing bandpass/lowpass filtering | |
JP2752048B2 (ja) | 対称型ストリップライン共振器 | |
JP2008099060A (ja) | 積層型誘電体帯域通過フィルタ | |
US20050140474A1 (en) | Dielectric resonator having a multilayer structure | |
US5949304A (en) | Multilayer ceramic package with floating element to couple transmission lines | |
JP5674363B2 (ja) | ノイズ抑制構造を有する回路基板 | |
CN109687068B (zh) | 宽带sigw带通滤波器 | |
JP2004363975A (ja) | 高周波回路 | |
JP2006310895A (ja) | フィルター回路、バンドパス・フィルターおよびフィルター回路の製造方法 | |
JP2011508465A (ja) | 差動コモンモード共鳴フィルタ | |
JP4693588B2 (ja) | バンドパスフィルタ | |
CN114389002A (zh) | 加载互补阶梯折叠开口环的siw滤波功分器及设计方法 | |
JP5126625B2 (ja) | 小型フィルタリング構造 | |
JP2009130453A (ja) | フィルタ機能付き伝送線路 | |
JP4170594B2 (ja) | 多層構造内に組込まれた反転マイクロストリップ伝送路 | |
WO2014128761A1 (en) | Wideband transition between a planar transmission line and a waveguide | |
JP4030900B2 (ja) | フィルタ | |
JP2005109933A (ja) | 変換回路 | |
JP2006222691A (ja) | 電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130731 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130813 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5354223 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |