JP2012502313A - ディザリングスイッチを具備する増幅器及び該増幅器を使用するディスプレイ駆動回路 - Google Patents

ディザリングスイッチを具備する増幅器及び該増幅器を使用するディスプレイ駆動回路 Download PDF

Info

Publication number
JP2012502313A
JP2012502313A JP2011525982A JP2011525982A JP2012502313A JP 2012502313 A JP2012502313 A JP 2012502313A JP 2011525982 A JP2011525982 A JP 2011525982A JP 2011525982 A JP2011525982 A JP 2011525982A JP 2012502313 A JP2012502313 A JP 2012502313A
Authority
JP
Japan
Prior art keywords
terminal
path selection
voltage
node
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011525982A
Other languages
English (en)
Inventor
ソン・ヨンスク
アン・ヨンスン
チョ・ヒュンジャ
オー・ヒュンソグ
ハン・デクン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of JP2012502313A publication Critical patent/JP2012502313A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

最小限のモストランジスタ及びディザリングスイッチを具備する増幅器、該増幅器をバッファーで用いるディスプレイ駆動回路。増幅器は入力、バイアス、及び、出力ステージを備える。入力ステージは４個の経路選択スイッチ、２個の入力トランジスタ、１個のバイアストランジスタを備え、第１バイアス電圧に応答して受信された２個の入力電圧に対応して２個のノードの電圧準位を決定する。バイアスステージは電流ミラー、１０個の経路選択スイッチ、クラスＡＢバイアス回路、２個のバイアストランジスタを備え、２個のノードの電圧準位に対応される２個のクラスＡＢ出力電圧を生成する。出力ステージは２個のカップリングコンデンサ、２個のプッシュプルトランジスタを備え、２個のクラスＡＢ出力電圧に対応される出力電圧を生成する。経路選択スイッチは互いに排他的にイネーブルされる第１及び第２経路選択信号のうちの一つにより動作する。

Description

本発明はディスプレイ駆動回路に関するものであり、特に、ディスプレイ駆動回路に好適な増幅器をバッファーで使用するディスプレイ駆動回路に関するものである。
ディスプレイ駆動回路(display driving circuit)は、再生される映像情報を有している有効データ(Valid Data)をディスプレイパネルに出力する機能を遂行する。
図１は、ディスプレイ駆動回路の出力部分を示す。
図１を参照すると、ディスプレイ駆動回路１００の出力部分は、ポジティブガンマ基準電圧発生回路１１０、ネガティブガンマ基準電圧発生回路１２０、デジタル回路１３０、パストランジスタロジックブロック１４０、経路選択スイッチ回路１５０、バッファーブロック１６０、出力選択スイッチ回路１７０及び電荷共有スイッチ回路１８０を具備する。
パストランジスタロジックブロック１４０は、ポジティブガンマ基準電圧発生回路１１０及びネガティブガンマ基準電圧発生回路１２０から出力されるそれぞれ２Ｎ(Ｎは整数)個のガンマ基準電圧のうちでデジタル回路１３０から出力されるＮビットデジタルデータに対応されるガンマ基準電圧をそれぞれ選択して出力する。選択された複数個のガンマ基準電圧は経路選択スイッチ回路１５０によって直線経路(direct path)である第１経路とクロス経路(cross path)である第２経路のうちで一つの経路で出力される。ここで、直線経路である第１経路は、第１経路選択信号(Ｐ１)によってターンオンされるスイッチが配列された経路を意味して、クロス経路である第２経路は第２経路選択信号(Ｐ１Ｂ)によってターンオンされるスイッチが配列された経路を意味する。
経路選択スイッチ回路１５０から出力されたガンマ基準電圧は、バッファーブロック１６０からバッファリング(buffering)された後、出力選択スイッチ回路１７０から出力選択信号(Ｐ３)が活性化される時間の間に出力端子(ＣＨ(１)〜ＣＨ(Ｍ)、Ｍは整数)を経由してディスプレイパネル(図示せず)に伝達する。電荷共有スイッチ回路１８０は、電荷共有制御信号(Ｐ２)が活性化される時間の間に出力端子(ＣＨ(１)〜ＣＨ(Ｍ))を一定時間短絡(short)させて、前記出力端子の電荷をすべての出力端子が共有するようにする。
ディスプレイ駆動回路は、一般に知られているので、構成要素、構成要素の間の連結関係及びこれらの動作特性に対しては説明をしない。
図２は、図１に示されたバッファーブロック１６０でバッファーに使用される複数個の増幅器(ＡＲＲ)の内部回路図である。
図２を参照すると、増幅器２００は入力ステージ２１０、バイアスステージ２２０及び出力ステージ２３０を具備する。
入力ステージ２１０は、共通モード入力電圧範囲(common mode input voltage range)を広くするために、ポジティブ入力信号(ＩＮＰ)及びネガティブ入力信号(ＩＮＮ)をＰ型モストランジスタとＮ型モストランジスタ２個ずつに受信する。すなわち、ポジティブ入力信号(ＩＮＰ)はＰ型入力モストランジスタ(Ｐ２)及びＮ型入力モストランジスタ(Ｎ２)のゲートに受信して、ネガティブ入力信号(ＩＮＮ)はＰ型入力モストランジスタ(Ｐ１)及びＮ型入力モストランジスタ(Ｎ１)のゲートに受信する。２個のＰ型入力モストランジスタ(Ｐ１、Ｐ２)の共通端子はＰ型電流源(Ｐ３)に連結されて、残り２個の他の端子はバイアスステージ２２０に連結される。２個のＮ型入力モストランジスタ(Ｎ１、Ｎ２)の共通端子はＮ型電流源(Ｎ３)に連結されて、残り２個の他の端子はバイアスステージ２２０に連結される。
バイアスステージ２２０はポジティブ入力信号(ＩＮＰ)及びネガティブ入力信号(ＩＮＮ)の差に対応される２個のクラスＡＢ出力信号(Ｖ１、Ｖ２)を生成する。出力ステージ２３０は２個のクラスＡＢ出力信号(Ｖ１、Ｖ２)に応答して出力信号(ＶＯＵＴ)を生成する。
一般な半導体製造工程は、一定なパターンが形成されたマスク(MASK)を利用して、不純物(impurity)を基板(substrate)に注入(implant)する過程、注入された不純物を拡散(diffusion)させる過程、一定な物質を塗布(deposition)する過程、塗布された物質を一定なパターンでエッチング(etching)する過程などを含んでいる。マスクを製作する過程で発生するマスクパターンの設計値との不一致、基板に注入される不純物量の不一致及びバラ付き、エッチングトレランス(etching tolerance)などのような理由で実際に具現された回路素子らは設計値とある程度の差があるしかない。
図２に示された増幅器２００は、２０個のモストランジスタで具現されたが、前記モストランジスタは飽和領域(saturation region)で動作されるように設計される。モストランジスタの動作特性は、モストランジスタのしきい電圧(threshold voltage)、ゲート領域の長さ(length)、ゲート領域の幅(width)及びゲート絶縁体の材質と厚さによって決まる。モストランジスタの動作特性を決定するしきい電圧とゲート領域の長さ及び幅は、実際には上述したところのような理由で設計したものと少しの差が発生するようになる。モストランジスタの動作特性の変動が増幅器では一般的にオフセット電圧(offset voltage)で現われるようになる。
図３は、一般的な増幅器のオフセット分布度を示す。
図３を参照すると、設計値と実際に具現されたトランジスタの間の不一致によってオフセット電圧が期待値を基準に高いか、または低く現われる。
前記のようなオフセットの影響を減少させるために増幅器回路を構成するモストランジスタを対称構造で配置して、対称になるモストランジスタをディザリングスイッチ(dithering switch)を利用して一回ずつ交替しながら使用する方式が提案された。
図４は、ディザリングスイッチが加えられた増幅器の回路図である。
図４を参照すると、ディザリングスイッチが加えられた増幅器４００は、お互いに対称になるモストランジスタ及び電流ミラー(current mirror)を交替しながらスイッチングするディザリングスイッチの動作を利用して増幅器４００のオフセットを最小にする。ディザリングスイッチは交替しながらイネーブルされる二つの信号(Ａ、Ｂ)に応答してスイッチングする。ディザリングスイッチが加えられた増幅器４００は、既に論文などで知られているので、連結関係及び動作に対しては説明を略する。
図４に示された増幅器４００の場合、オフセットを最小限にすることはしたが、２０個のモストランジスタと１０個のディザリングスイッチを具備しているために増幅器がレイアウト(layout)で占める面積が相当に大きくなる短所がある。特に、スイッチが占める面積はあまり大きくないが、２０個のモストランジスタがレイアウトで占める面積は相当に大きいという短所がある。
本発明が解決しようとする技術的課題は、最小限のモストランジスタの個数及び最小限のディザリングスイッチを具備する増幅器を提供することにある。
本発明が解決しようとする他の技術的課題は、最小限のモストランジスタの個数及び最小限のディザリングスイッチを具備する増幅器をバッファーで使用するディスプレイ駆動回路を提供することにある。
前記技術的課題を達成するための本発明による増幅器は、入力ステージ、バイアスステージ及び出力ステージを具備する。前記入力ステージは、４個の経路選択スイッチ、２個の入力トランジスタ及び１個のバイアストランジスタを具備して、第１バイアス電圧に応答して受信された２個の入力電圧に対応して２個のノードの電圧準位を決定する。前記バイアスステージは電流ミラー、１０個の経路選択スイッチ、クラスＡＢバイアス回路及び２個のバイアストランジスタを具備して、前記２個のノードの電圧準位に対応される２個のクラスＡＢ出力電圧を生成する。前記出力ステージは２個のカップリングコンデンサ及び２個のプッシュプルトランジスタを具備して、前記２個のクラスＡＢ出力電圧に対応される出力電圧を生成する。ここで前記複数個の経路選択スイッチはお互いに排他的にイネーブルされる第１経路選択信号及び第２経路選択信号のうちで一つの信号によって動作される。
前記他の技術的課題を達成するための本発明によるディスプレイ駆動回路は、ネガティブガンマ基準電圧発生回路、ポジティブガンマ基準電圧発生回路、デジタル回路、パストランジスタ論理回路、バッファー回路、経路選択スイッチ回路及び電荷共有スイッチ回路を具備する。前記ネガティブガンマ基準電圧発生回路は、任意の基準電圧に比べて電圧準位が相対的に低い２Ｎ(Ｎは整数)個のガンマ基準電圧を生成させる。前記ポジティブガンマ基準電圧発生回路は、任意の基準電圧に比べて電圧準位が相対的に高い２Ｎ個のガンマ基準電圧を生成させる。前記デジタル回路はＮビットデジタル信号を出力する。前記パストランジスタ論理回路は前記ネガティブガンマ基準電圧発生回路及び前記ポジティブガンマ基準電圧発生回路で生成されるそれぞれ２Ｎ個のガンマ基準電圧のうちで前記Ｎ個のデジタル信号に対応されるガンマ基準電圧を選択して出力する。前記バッファー回路は前記パストランジスタ論理回路から出力されるガンマ基準電圧をバッファリングする。前記経路選択スイッチ回路は前記バッファー回路から出力されるガンマ基準電圧の経路を選択する。前記電荷共有スイッチ回路は前記ガンマ基準電圧をディスプレイパネルに出力する出力端子らの間の電荷を共有する。
本発明は、増幅器を構成するモストランジスタ及びスイッチの個数を最小にするために増幅器自体の構成要素の減少による増幅器が占めるレイアウト面積の減少だけではなく、前記増幅器をバッファーで使ってスイッチの個数を減少させたディスプレイ駆動回路の全体レイアウト面積も最小限にする長所がある。
ディスプレイ駆動回路の出力部分を示す。
図１に示されたバッファーブロック１６０でバッファーに使用される複数個の増幅器(ＡＲＲ)の内部回路図である。
一般な増幅器のオフセット分布度を示したものである。
ディザリングスイッチが加えられた増幅器の回路図である。
本発明によるディスプレイ駆動回路を示したものである。
本発明による第１型増幅器の回路図である。
図６に示された第１型増幅器の時間による出力電圧の変化を示したものである。
図６に示された第１型増幅器で第１経路選択信号(Ａ)がイネーブルされた時の回路図である。
図６に示された第１型増幅器で第２経路選択信号(Ｂ)がイネーブルされた時の回路図である。
本発明による第２型増幅器の回路図である。
図１０に示された第２型増幅器の時間による出力電圧の変化を示したものである。
図１０に示された第２型増幅器で第１経路選択信号(Ａ)がイネーブルされた時の回路図である。
図１０に示された第２型増幅器で第２経路選択信号(Ｂ)がイネーブルされた時の回路図である。
以下では本発明の具体的な実施例を、図面を参照して詳しく説明するようにする。
図５は、本発明によるディスプレイ駆動回路を示す。
図５を参照すると、ディスプレイ駆動回路５００は、ネガティブガンマ基準電圧発生回路５１０、ポジティブガンマ基準電圧発生回路５２０、デジタル回路５３０、パストランジスタ論理回路５４０、バッファー回路５５０、経路選択スイッチ回路５６０及び電荷共有スイッチ回路５７０を具備する。
ネガティブガンマ基準電圧発生回路５１０は、任意の基準電圧に比べて電圧準位が相対的に低いガンマ基準電圧を生成させて、ポジティブガンマ基準電圧発生回路５２０は任意の基準電圧に比べて相対的に高いガンマ基準電圧を生成させる。パストランジスタ論理回路５４０はネガティブガンマ基準電圧発生回路５１０及びポジティブガンマ基準電圧発生回路５２０で生成される２Ｎ(Ｎは整数)個のガンマ基準電圧のうちでデジタル回路５３０から出力されるＮ個のデジタル信号に対応されるガンマ基準電圧を選択して出力する。バッファー回路５５０は構成する複数個のバッファーは２種類のバッファー(ＡＨ、ＡＬ)のうちで一つのバッファーを利用して、パストランジスタ論理回路５４０から出力されるガンマ基準電圧をバッファリングする。バッファー回路５５０を構成する２種類の増幅器に対しては後で説明する。
本発明によるディスプレイ駆動回路５００の特徴は、パストランジスタ論理回路５４０から出力されるガンマ基準電圧を先にバッファリング５５０した後、経路選択スイッチ回路５６０を通じてそれぞれの出力端子(ＣＨ(１)〜ＣＨ(Ｍ))に伝達するというものである。したがって、図１に示された従来のディスプレイ駆動回路１００での出力選択スイッチ回路１７０を使わないので、全体的な面積が減少される効果があるようになる。
ディスプレイ駆動回路５００において、パストランジスタ論理回路５４０から出力されるガンマ基準電圧の電圧準位の範囲は決まっている。図５を参照すると、パストランジスタ論理回路５４０を構成する第１パストランジスタ論理回路ブロック５４１が、ポジティブガンマ基準電圧発生回路５２０が生成する任意の基準電圧(ＣＳＭ)に比べて相対的に高いガンマ基準電圧のうちでデジタル回路５３０から出力されるＮ個のデジタル信号に対応されるガンマ基準電圧を選択する。パストランジスタ論理回路５４０を構成する第２パストランジスタ論理回路ブロック５４２が、ネガティブガンマ基準電圧発生回路５１０が生成する任意の基準電圧(ＣＳＭ)に比べて相対的に低いガンマ基準電圧のうちでデジタル回路５３０から出力されるＮ個のデジタル信号に対応されるガンマ基準電圧を選択する。
この場合、第１パストランジスタ論理回路ブロック５４１から出力されるガンマ基準電圧の範囲と第２パストランジスタ論理回路ブロック５４２から出力されるガンマ基準電圧の範囲は分かる。したがって、パストランジスタ論理回路５４０から出力されるガンマ基準電圧をバッファリングする増幅器の入力端子及び出力端子の具体的な回路は、入力されるガンマ基準電圧の範囲を勘案して次に説明される２種類で区分することができる。
バッファーは差動増幅器の出力端子を２個の入力端子のうちで一つであるネガティブ入力端子にフィードバックさせた形態で具現することが一般的であるので、具体的な回路に対しては言及をしない。
図６は、本発明による第１型増幅器の回路図である。
図６を参照すると、第１型増幅器６００は、任意の基準電圧(ＣＳＭ)に比べて相対的に高いガンマ基準電圧のうちでデジタル回路５３０から出力されるＮ個のデジタル信号に対応されるガンマ基準電圧をバッファリングするのに使用されて、入力ステージ６１０、バイアスステージ６２０及び出力ステージ６３０を具備する。
入力ステージ６１０は第１バイアス電圧(ＶＢ１)に応答して受信された２個の入力電圧(ＩＮＮ、ＩＮＰ)に対応して２個のノード(Ｎ１、Ｎ２)の電圧準位を決定して、４個の経路選択スイッチ(Ｓ１〜Ｓ４)、２個の入力トランジスタ(Ｍ１、Ｍ２)及び第１バイアストランジスタ(Ｍ３)を具備する。ここで、使用する経路選択スイッチは説明の便宜のために特別に使用された部材でディザリングスイッチの別名である。また、経路選択スイッチをターンオン及びターンオフさせる経路選択信号(Ａ、Ｂ)はお互いに排他的にイネーブル(enable)される。すなわち、一つの信号がスイッチをターンオンさせている間に他の信号はスイッチをターンオフさせる。
第１経路選択スイッチ(Ｓ１)は、第１経路選択信号(Ａ)に応答して一端子に連結された第１入力電圧(ＩＮＮ)をスイッチングする。第２経路選択スイッチ(Ｓ２)は第２経路選択信号(Ｂ)に応答して一端子に連結された第１入力電圧(ＩＮＮ)をスイッチングする。第３経路選択スイッチ(Ｓ３)は第１経路選択信号(Ａ)に応答して一端子に連結された第２入力電圧(ＩＮＰ)をスイッチングする。第４経路選択スイッチ(Ｓ４)は第２経路選択信号(Ｂ)に応答して一端子に連結された第２入力電圧(ＩＮＰ)をスイッチングする。
第１入力トランジスタ(Ｍ１)は一端子が第１ノード(Ｎ１)に連結されて、ゲート端子に第１経路選択スイッチ(Ｓ１)の他の一端子及び第４経路選択スイッチ(Ｓ４)の他の一端子に共通で連結される。第２入力トランジスタ(Ｍ２)は一端子が第２ノード(Ｎ２)に連結されて、ゲート端子に第２経路選択スイッチ(Ｓ２)の他の一端子及び第３経路選択スイッチ(Ｓ３)の他の一端子に共通で連結される。第１バイアストランジスタ(Ｍ３)は一端子が第１入力トランジスタ(Ｍ１)の他の一端子及び第２入力トランジスタ(Ｍ２)の他の一端子に共通で連結されて、他の一端子が第２電源(ＧＮＤＡ)に連結されて、ゲート端子に第１バイアス電圧(ＶＢ１)が印加される。
バイアスステージ６２０は２個のノード(Ｎ１、Ｎ２)の電圧準位に対応される２個のクラスＡＢ出力電圧を生成して、電流ミラー(Ｍ４、Ｍ５)、１０個の経路選択スイッチ(Ｓ５〜Ｓ１４)、クラスＡＢバイアス回路(Ｍ６、Ｍ７)及び２個のバイアストランジスタ(Ｍ８、Ｍ９)を具備する。
第５経路選択スイッチ(Ｓ５)は第１経路選択信号(Ａ)に応答して一端子に連結された第１ノード(Ｎ１)の電圧または電流をスイッチングする。第６経路選択スイッチ(Ｓ６)は第２経路選択信号(Ｂ)に応答して一端子に連結された第２ノード(Ｎ２)の電圧または電流をスイッチングする。
第７経路選択スイッチ(Ｓ７)は第１経路選択信号(Ａ)に応答して一端子に連結された第１ノード(Ｎ１)の電圧または電流を第３ノード(Ｎ３)にスイッチングする。第８経路選択スイッチ(Ｓ８)は第２経路選択信号(Ｂ)に応答して一端子に連結された第１ノード(Ｎ１)の電圧または電流を第４ノード(Ｎ４)にスイッチングする。第９経路選択スイッチ(Ｓ９)は第１経路選択信号(Ａ)に応答して一端子に連結された第２ノード(Ｎ２)の電圧または電流を第４ノード(Ｎ４)にスイッチングする。第１０経路選択スイッチ(Ｓ１０)は第２経路選択信号(Ｂ)に応答して一端子に連結された第２ノード(Ｎ２)の電圧または電流を第３ノード(Ｎ３)にスイッチングする。
第１１経路選択スイッチ(Ｓ１１)は第１経路選択信号(Ａ)に応答して一端子に連結された第３ノード(Ｎ３)の電圧または電流をスイッチングする。第１２経路選択スイッチ(Ｓ１２)は第２経路選択信号(Ｂ)に応答して一端子に連結された第５ノード(Ｎ５)の電圧または電流をスイッチングする。第１３経路選択スイッチ(Ｓ１３)は第１経路選択信号(Ａ)に応答して一端子に連結された第５ノード(Ｎ５)の電圧または電流をスイッチングする。第１４経路選択スイッチ(Ｓ１４)は第２経路選択信号(Ｂ)に応答して一端子に連結された第３ノード(Ｎ３)の電圧または電流をスイッチングする。
電流ミラー(Ｍ４、Ｍ５)は、一端子が第１電源電圧(ＶＤＤＡ)に連結されて、他の一端子が第１ノード(Ｎ１)に連結されて、ゲート端子が第５経路選択スイッチ(Ｓ５)の他の一端子に連結された第１電流ミラートランジスタ(Ｍ４)及び一端子が第１電源電圧(ＶＤＤＡ)に連結されて、他の一端子が第２ノード(Ｎ２)に連結されて、ゲート端子が第６経路選択スイッチ(Ｓ６)の他の一端子に連結された第２電流ミラートランジスタ(Ｍ５)を具備する。
クラスＡＢバイアス回路(Ｍ６、Ｍ７)は一端子が第４ノード(Ｎ４)に連結されて、他の一端子が第５ノード(Ｎ５)に連結されて、ゲート端子に第２バイアス電圧(ＶＢ２)が印加される第６モストランジスタ(Ｍ６)及び一端子が第４ノード(Ｎ４)に連結されて、他の一端子が第５ノード(Ｎ５)に連結されて、ゲート端子に第３バイアス電圧(ＶＢ３)が印加される第７モストランジスタ(Ｍ７)を具備する。
２個のバイアストランジスタのうちで一つである第２バイアストランジスタ(Ｍ８)は、一端子が第２電源電圧(ＧＮＤＡ)に連結されて、他の一端子が第１１経路選択スイッチ(Ｓ１１)の他の一端子及び第１２経路選択スイッチ(Ｓ１２)の他の一端子に共通で連結されて、ゲート端子に第１バイアス電圧(ＶＢ１)が印加される。残り一つのバイアストランジスタである第３バイアストランジスタ(Ｍ９)は、一端子が第２電源電圧(ＧＮＤＡ)に連結されて、他の一端子が第１３経路選択スイッチ(Ｓ１３)の他の一端子及び第１４経路選択スイッチ(Ｓ１４)の他の一端子に共通で連結されて、ゲート端子に第１バイアス電圧(ＶＢ１)が印加される。
ここで、２個のクラスＡＢ出力電圧は、第４ノード(Ｎ４)及び第５ノード(Ｎ５)から出力される電圧を意味する。
出力ステージ６３０は、２個のクラスＡＢ出力電圧に対応される出力電圧(ＶＯＵＴ)を生成して、２個のカップリングコンデンサ(ＣＣ１、ＣＣ２)及び２個のプッシュプルトランジスタ(Ｍ１０、Ｍ１１)を具備する。
第１カップリングコンデンサ(ＣＣ１)は、一端子が第４ノード(Ｎ４)に連結されて、他の一端子が出力電圧(ＶＯＵＴ)を出力する出力端子に連結される。第２カップリングコンデンサ(ＣＣ２)は一端子が第５ノード(Ｎ５)に連結されて、他の一端子が出力端子に連結される。
第１０モストランジスタ(Ｍ１０)は一端子が第１電源電圧(ＶＤＤＡ)に連結されて、他の一端子が出力端子に連結されて、ゲート端子が第４ノード(Ｎ４)に連結される。第１１モストランジスタ(Ｍ１１)は一端子が第２電源電圧(ＧＮＤＡ)に連結されて、他の一端子が出力端子に連結されて、ゲート端子が第５ノード(Ｎ５)に連結される。
図６に示された第１型増幅器６００が任意の基準電圧(ＣＳＭ)に比べて相対的に高いガンマ基準電圧のうちでデジタル回路５３０から出力されるＮ個のデジタル信号に対応されるガンマ基準電圧をバッファリングするのに使用されるために、第１入力トランジスタ(Ｍ１)、第２入力トランジスタ(Ｍ２)、第１バイアストランジスタ(Ｍ３)、第７モストランジスタ(Ｍ７)、第２バイアストランジスタ(Ｍ８)、第３バイアストランジスタ(Ｍ９)及び第１１モストランジスタ(Ｍ１１)はＮ型モストランジスタで具現して、電流ミラートランジスタ(Ｍ４、Ｍ５)、第６モストランジスタ(Ｍ６)及び第１０モストランジスタ(Ｍ１０)はＰ型モストランジスタで具現する。
入力ステージ６１０の第１バイアストランジスタ(Ｍ３)に流れる電流(ＩＢ１)の量は、ゲート端子に印加される第１バイアス電圧(ＶＢ１)によって決まって、２個の入力トランジスタ(Ｍ１、Ｍ２)を流れる電流の和になる。理想的な場合２個の入力トランジスタ(Ｍ１、Ｍ２)に印加される電圧の差が０(zero)である場合、２個の入力トランジスタ(Ｍ１、Ｍ２)を流れる電流は同一になる。
バイアスステージ６２０に設置された電流ミラー(Ｍ４、Ｍ５)は、第１ノード(Ｎ１)及び第２ノード(Ｎ２)を経由して入力ステージ６１０に流れる電流の量が同一である場合、第３ノード(Ｎ３)に流れる電流の量と第４ノード(Ｎ４)を経由して第５ノード(Ｎ５)に流れる電流の量を同一にする。
２個の入力トランジスタ(Ｍ１、Ｍ２)に印加される入力電圧によって第２入力トランジスタ(Ｍ２)に流れる電流が増加するようになると、第１入力トランジスタ(Ｍ１)に流れる電流の量は減少するようになる。すなわち、第１電流ミラートランジスタ(Ｍ４)及び第１ノード(Ｎ１)を経由して第１入力トランジスタ(Ｍ１)に流れる電流の量が第２電流ミラートランジスタ(Ｍ５)及び第２ノード(Ｎ２)を経由して第２入力トランジスタ(Ｍ２)に流れる電流に比べて減少したら、第４ノード(Ｎ４)に流れる電流(ＩＢ３)の量は第３ノード(Ｎ３)に流れる電流(ＩＢ２)の量に比べて少なくなる。第４ノード(Ｎ４)及び第５ノード(Ｎ５)に流れる電流の量(ＩＢ３)が減少するようになると、二つのノード(Ｎ４、Ｎ５)に降下される電圧の準位も減少するようになる。したがって、第１０モストランジスタ(Ｍ１０)に供給される電流(ＩＢＰ４)は増加するようになるが、第１１モストランジスタ(Ｍ１１)からシンク(sink)する電流の量(ＩＢＮ５)は減少するようになるので、結果的に出力電圧(ＶＯＵＴ)が急に上昇するようになる。
２個の入力トランジスタ(Ｍ１、Ｍ２)に印加される入力電圧によって第２入力トランジスタ(Ｍ２)に流れる電流が減少するようになると、第１入力トランジスタ(Ｍ１)に流れる電流の量は増加するようになる。すなわち、第１電流ミラートランジスタ(Ｍ４)及び第１ノード(Ｎ１)を経由して第１入力トランジスタ(Ｍ１)に流れる電流の量が第２電流ミラートランジスタ(Ｍ５)及び第２ノード(Ｎ２)を経由して第２入力トランジスタ(Ｍ２)に流れる電流に比べて増加したら、第４ノード(Ｎ４)に流れる電流(ＩＢ３)の量は、第３ノード(Ｎ３)に流れる電流(ＩＢ２)の量に比べて多くなる。第４ノード(Ｎ４)及び第５ノード(Ｎ５)に流れる電流の量(ＩＢ３)が増加するようになると、二つのノード(Ｎ４、Ｎ５)に降下される電圧の準位も増加するようになる。したがって、第１０モストランジスタ(Ｍ１０)に供給される電流(ＩＢＰ４)は減少するようになるが、第１１モストランジスタ(Ｍ１１)でシンクする電流の量(ＩＢＮ５)は増加するようになるので、結果的に出力電圧(ＶＯＵＴ)が急に下降するようになる。
図７は、図６に示された第１型増幅器の時間による出力電圧の変化を示す。
図７を参照すると、任意の基準電圧(ＣＳＭ)に比べて相対的に高いガンマ基準電圧のうちでデジタル回路５３０から出力されるＮ個のデジタル信号に対応されるガンマ基準電圧をバッファリングする時、波形が増加する区間(ＲＴ)及び減少する区間(ＦＴ)の波形の形態が一般的な増幅器を利用して求めた波形の形態(図示せず)と同一である。
図８は、図６に示された第１型増幅器で第１経路選択信号(Ａ)がイネーブルされた時の回路図である。
図９は、図６に示された第１型増幅器で第２経路選択信号(Ｂ)がイネーブルされた時の回路図である。
図８及び図９を参照すると、複数個の経路選択スイッチ、すなわちディザリングスイッチを交替しながら使用することによって、電流が流れる経路がお互いに交換される。したがって、電流が流れる経路の変更によって工程の偏差などの理由で発生することができるオフセットが結局は相殺されるようになる。図８及び図９の回路の動作は図６に示された回路の動作に対する説明から容易に理解することができるので、ここでは略する。
図１０は、本発明による第２型増幅器の回路図である。
図１０を参照すると、第２型増幅器１０００は、任意の基準電圧(ＣＳＭ)に比べて相対的に低いガンマ基準電圧のうちでデジタル回路５３０から出力されるＮ個のデジタル信号に対応されるガンマ基準電圧をバッファリングするのに使用されて、入力ステージ１０１０、バイアスステージ１０２０及び出力ステージ１０３０を具備する。
入力ステージ１０１０は第１バイアス電圧(ＶＢ２１)に応答して受信された２個の入力電圧(ＩＮＮ、ＩＮＰ)に対応して２個のノード(Ｎ２１、Ｎ２２)の電圧準位を決定して、４個の経路選択スイッチ(Ｓ２１〜Ｓ２４)、２個の入力トランジスタ(Ｍ２１、Ｍ２２)及び第１バイアストランジスタ(Ｍ２３)を具備する。
第１経路選択スイッチ(Ｓ２１)は第１経路選択信号(Ａ)に応答して一端子に連結された第１入力電圧(ＩＮＮ)をスイッチングする。第２経路選択スイッチ(Ｓ２２)は第２経路選択信号(Ｂ)に応答して一端子に連結された第１入力電圧(ＩＮＮ)をスイッチングする。第３経路選択スイッチ(Ｓ２３)は第１経路選択信号(Ａ)に応答して一端子に連結された第２入力電圧(ＩＮＰ)をスイッチングする。第４経路選択スイッチ(Ｓ２４)は第２経路選択信号(Ｂ)に応答して一端子に連結された第２入力電圧(ＩＮＰ)をスイッチングする。
第１入力トランジスタ(Ｍ２１)は一端子が第１ノード(Ｎ２１)に連結されて、ゲート端子に第１経路選択スイッチ(Ｓ２１)の他の一端子及び第４経路選択スイッチ(Ｓ２４)の他の一端子に共通で連結される。第２入力トランジスタ(Ｍ２２)は一端子が第２ノード(Ｎ２２)に連結されて、ゲート端子に第２経路選択スイッチ(Ｓ２２)の他の一端子及び第３経路選択スイッチ(Ｓ２３)の他の一端子に共通で連結される。第１バイアストランジスタ(Ｍ２３)は一端子が第１入力トランジスタ(Ｍ２１)の他の一端子及び第２入力トランジスタ(Ｍ２２)の他の一端子に共通で連結されて、他の一端子が第１電源(ＶＤＤＡ)に連結されて、ゲート端子に第１バイアス電圧(ＶＢ２１)が印加される。
バイアスステージ１０２０は２個のノード(Ｎ２１、Ｎ２２)の電圧準位に対応される２個のクラスＡＢ出力電圧を生成して、電流ミラー(Ｍ２４、Ｍ２５)、１０個の経路選択スイッチ(Ｓ２５〜Ｓ３４)、クラスＡＢバイアス回路(Ｍ２６、Ｍ２７)及び２個のバイアストランジスタ(Ｍ２８、Ｍ２９)を具備する。
第５経路選択スイッチ(Ｓ２５)は第１経路選択信号(Ａ)に応答して一端子に連結された第１ノード(Ｎ２１)の電圧または電流をスイッチングする。第６経路選択スイッチ(Ｓ２６)は第２経路選択信号(Ｂ)に応答して一端子に連結された第２ノード(Ｎ２２)の電圧または電流をスイッチングする。
第７経路選択スイッチ(Ｓ２７)は第１経路選択信号(Ａ)に応答して一端子に連結された第１ノード(Ｎ２１)の電圧または電流を第３ノード(Ｎ２３)にスイッチングする。第８経路選択スイッチ(Ｓ２８)は第２経路選択信号(Ｂ)に応答して一端子に連結された第３ノード(Ｎ２３)の電圧または電流を第２ノード(Ｎ２２)にスイッチングする。第９経路選択スイッチ(Ｓ２９)は第１経路選択信号(Ａ)に応答して一端子に連結された第２ノード(Ｎ２２)の電圧または電流を第５ノード(Ｎ２５)にスイッチングする。第１０経路選択スイッチ(Ｓ３０)は第２経路選択信号(Ｂ)に応答して一端子に連結された第１ノード(Ｎ２１)の電圧または電流を第５ノード(Ｎ２５)にスイッチングする。
第１１経路選択スイッチ(Ｓ３１)は第１経路選択信号(Ａ)に応答して一端子に連結された第３ノード(Ｎ２３)の電圧または電流をスイッチングする。第１２経路選択スイッチ(Ｓ３２)は第２経路選択信号(Ｂ)に応答して一端子に連結された第４ノード(Ｎ２４)の電圧または電流をスイッチングする。第１３経路選択スイッチ(Ｓ３３)は第１経路選択信号(Ａ)に応答して一端子に連結された第４ノード(Ｎ２４)の電圧または電流をスイッチングする。第１４経路選択スイッチ(Ｓ３４)は第２経路選択信号(Ｂ)に応答して一端子に連結された第３ノード(Ｎ３)の電圧または電流をスイッチングする。
電流ミラー(Ｍ２４、Ｍ２５)、一端子が第２電源電圧(ＧＮＤＡ)に連結されて、他の一端子が第１ノード(Ｎ２１)に連結されて、ゲート端子が第５経路選択スイッチ(Ｓ２５)の他の一端子に連結された第１電流ミラートランジスタ(Ｍ２４)及び一端子が第２電源電圧(ＧＮＤＡ)に連結されて、他の一端子が第２ノード(Ｎ２２)に連結されて、ゲート端子が第６経路選択スイッチ(Ｓ２６)の他の一端子に連結された第２電流ミラートランジスタ(Ｍ２５)を具備する。
クラスＡＢバイアス回路(Ｍ２６、Ｍ２７)は一端子が第４ノード(Ｎ２４)に連結されて、他の一端子が第５ノード(Ｎ２５)に連結されて、ゲート端子に第２バイアス電圧(ＶＢ２２)が印加される第６モストランジスタ(Ｍ２６)及び一端子が第４ノード(Ｎ２４)に連結されて、他の一端子が第５ノード(Ｎ２５)に連結されて、ゲート端子に第３バイアス電圧(ＶＢ２３)が印加される第７モストランジスタ(Ｍ２７)を具備する。
２個のバイアストランジスタのうちで一つである第２バイアストランジスタ(Ｍ２８)は、一端子が第１電源電圧(ＶＤＤＡ)に連結されて、他の一端子が第１１経路選択スイッチ(Ｓ３１)の他の一端子及び第１２経路選択スイッチ(Ｓ３２)の他の一端子に共通で連結されて、ゲート端子に第１バイアス電圧(ＶＢ２１)が印加される。残り一つのバイアストランジスタである第３バイアストランジスタ(Ｍ２９)は一端子が第１電源電圧(ＶＤＤＡ)に連結されて、他の一端子が第１３経路選択スイッチ(Ｓ３３)の他の一端子及び第１４経路選択スイッチ(Ｓ３４)の他の一端子に共通で連結されて、ゲート端子に第１バイアス電圧(ＶＢ２１)が印加される。
ここで、２個のクラスＡＢ出力電圧は、第４ノード(Ｎ２４)及び第５ノード(Ｎ２５)から出力される電圧を意味する。
出力ステージ１０３０は２個のクラスＡＢ出力電圧に対応される出力電圧(ＶＯＵＴ)を生成して、２個のカップリングコンデンサ(ＣＣ１、ＣＣ２)及び２個のプッシュプルトランジスタ(Ｍ３０、Ｍ３１)を具備する。
第１カップリングコンデンサ(ＣＣ１)は一端子が第４ノード(Ｎ２４)に連結されて、他の一端子が出力電圧(ＶＯＵＴ)を出力する出力端子に連結される。第２カップリングコンデンサ(ＣＣ２)は一端子が第５ノード(Ｎ２５)に連結されて、他の一端子が出力端子に連結される。
第１０モストランジスタ(Ｍ３０)は一端子が第１電源電圧(ＶＤＤＡ)に連結されて、他の一端子が出力端子に連結されて、ゲート端子が第４ノード(Ｎ２４)に連結される。第１１モストランジスタ(Ｍ３１)は一端子が第２電源電圧(ＧＮＤＡ)に連結されて、他の一端子が出力端子に連結されて、ゲート端子が第５ノード(Ｎ２５)に連結される。
図１０に示された第２型増幅器１０００が任意の基準電圧(ＣＳＭ)に比べて相対的に低いガンマ基準電圧のうちでデジタル回路５３０から出力されるＮ個のデジタル信号に対応されるガンマ基準電圧をバッファリングするのに使用されるために、第１入力トランジスタ(Ｍ２１)、第２入力トランジスタ(Ｍ２２)、第１バイアストランジスタ(Ｍ２３)、第６モストランジスタ(Ｍ２６)、第２バイアストランジスタ(Ｍ２８)、第３バイアストランジスタ(Ｍ２９)及び第１０モストランジスタ(Ｍ３０)はＰ型モストランジスタで具現して、電流ミラートランジスタ(Ｍ２４、Ｍ２５)、第７モストランジスタ(Ｍ２７)及び第１１モストランジスタ(Ｍ３１)はＮ型モストランジスタで具現する。
入力ステージ１０１０の第１バイアストランジスタ(Ｍ２３)に流れる電流(ＩＢ１)の量は、ゲート端子に印加される第１バイアス電圧(ＶＢ１)によって決まって、２個の入力トランジスタ(Ｍ２１、Ｍ２２)を流れる電流の和になる。理想的な場合２個の入力トランジスタ(Ｍ２１、Ｍ２２)に印加される電圧の差が０(zero)である場合２個の入力トランジスタ(Ｍ２１、Ｍ２２)を流れる電流は同一になる。
バイアスステージ１０２０に設置された電流ミラー(Ｍ２４、Ｍ２５)は、第１ノード(Ｎ２１)及び第２ノード(Ｎ２２)を経由して、入力ステージ１０１０に流れる電流の量が同一である場合、第３ノード(Ｎ２３)に流れる電流の量と第４ノード(Ｎ２４)を経由して第５ノード(Ｎ２５)に流れる電流の量を同一にする。
２個の入力トランジスタ(Ｍ２１、Ｍ２２)に印加される入力電圧によって第２入力トランジスタ(Ｍ２２)に流れる電流が減少するようになると、第１入力トランジスタ(Ｍ２１)に流れる電流の量は増加するようになる。すなわち、第２入力トランジスタ(Ｍ２２)、第２ノード(Ｎ２２)及び第２電流ミラートランジスタ(Ｍ２５)を経由して、第２電源電圧(ＧＮＤＡ)に流れる電流の量が第１入力トランジスタ(Ｍ２１)、第１ノード(Ｎ２１)及び第１電流ミラートランジスタ(Ｍ２４)を経由して第２電源電圧(ＧＮＤＡ)に流れる電流の量に比べて減少したら、第４ノード(Ｎ２４)に流れる電流(ＩＢ３)の量は第３ノード(Ｎ２３)に流れる電流(ＩＢ２)の量に比べて増加される。第４ノード(Ｎ２４)を経由して第５ノード(Ｎ２５)に流れる電流の量(ＩＢ３)が増加するようになると、二つのノード(Ｎ２４、Ｎ２５)に降下される電圧の準位も増加するようになる。したがって、第１０モストランジスタ(Ｍ３０)に供給される電流(ＩＢＰ４)は減少するようになるが、第１１モストランジスタ(Ｍ３１)からシンク(sink)する電流の量(ＩＢＮ５)は増加するようになるので、結果的に出力電圧(ＶＯＵＴ)が急に降りるようになる。
２個の入力トランジスタ(Ｍ２１、Ｍ２２)に印加される入力電圧によって第２入力トランジスタ(Ｍ２２)に流れる電流が増加するようになると、第１入力トランジスタ(Ｍ２１)に流れる電流の量は減少するようになる。すなわち、第２入力トランジスタ(Ｍ２)、第２ノード(Ｎ２)及び第２電流ミラートランジスタ(Ｍ５)を経由して第２電源電圧(ＧＮＤＡ)に流れる電流の量が、第１入力トランジスタ(Ｍ１)、第１ノード(Ｎ２１)及び第１電流ミラートランジスタ(Ｍ２４)を経由して第２電源電圧(ＧＮＤＡ)に流れる電流の量に比べて増加したら、第４ノード(Ｎ２４)に流れる電流(ＩＢ３)の量は第３ノード(Ｎ２３)に流れる電流(ＩＢ２)の量に比べて少なくなる。
第４ノード(Ｎ２４)及び第５ノード(Ｎ２５)に流れる電流の量(ＩＢ３)が減少するようになると、二つのノード(Ｎ２４、Ｎ２５)に降下される電圧の準位も減少するようになる。したがって、第１０モストランジスタ(Ｍ１０)に供給される電流(ＩＢＰ４)は増加するようになるが、第１１モストランジスタ(Ｍ１１)でシンクする電流の量(ＩＢＮ５)は減少するようになるので、結果的に出力電圧(ＶＯＵＴ)が急に上昇するようになる。
図１１は、図１０に示された第２型増幅器の時間による出力電圧の変化を示す。
図１１を参照すると、任意の基準電圧(ＣＳＭ)に比べて相対的に低いガンマ基準電圧のうちでデジタル回路５３０から出力されるＮ個のデジタル信号に対応されるガンマ基準電圧をバッファリングする時に波形が増加する区間(ＲＴ)及び減少する区間(ＦＴ)の波形の形態が一般的な増幅器を利用して求めた波形の形態(図示せず)と同一である。
図１２は、図１０に示された第２型増幅器で第１経路選択信号(Ａ)がイネーブルされた時の回路図である。
図１３は、図１０に示された第２型増幅器で第２経路選択信号(Ｂ)がイネーブルされた時の回路図である。
図１１及び図１２を参照すると、複数個の経路選択スイッチ、すなわちディザリングスイッチを交替しながら使用することによって電流が流れる経路がお互いに交換される。したがって、電流が流れる経路の変更によって工程の偏差などの理由で発生することができるオフセットが結局は相殺されるようになる。図１１及び図１２の回路の動作は、図１０に示された回路の動作に対する説明から容易に理解することができるので、ここでは略する。
以上では本発明に対する技術思想を添付図面と共に敍述したが、これは本発明の望ましい実施例を例示的に説明したものであって、本発明を限定するものではない。また、本発明が属する技術分野で通常の知識を有した者なら誰も本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。
５００ ディスプレイ駆動回路
５１０ ネガティブガンマ基準電圧発生回路
５２０ ポジティブガンマ基準電圧発生回路
５３０ デジタル回路
５４０ パストランジスタ論理回路
５５０ バッファー回路
５６０ 経路選択スイッチ回路
５７０ 電荷共有スイッチ回路

Claims (11)

  1. 任意の基準電圧に比べて電圧準位が相対的に低い２Ｎ(Ｎは整数)個のガンマ基準電圧を生成させるネガティブガンマ基準電圧発生回路と、
    任意の基準電圧に比べて電圧準位が相対的に高い２Ｎ個のガンマ基準電圧を生成させるポジティブガンマ基準電圧発生回路と、
    Ｎビットのデジタル信号を出力するデジタル回路と、
    前記ネガティブガンマ基準電圧発生回路及び前記ポジティブガンマ基準電圧発生回路で生成されるそれぞれ２Ｎ個のガンマ基準電圧のうちで前記Ｎ個のデジタル信号に対応されるガンマ基準電圧を選択して出力するパストランジスタ論理回路と、
    前記パストランジスタ論理回路から出力されるガンマ基準電圧をバッファリングするバッファー回路と、
    該バッファー回路から出力されるガンマ基準電圧の経路を選択する経路選択スイッチ回路と、
    前記ガンマ基準電圧をディスプレイパネルに出力する出力端子らの間の電荷を共有する電荷共有スイッチ回路と、
    を具備することを特徴とするディスプレイ駆動回路。
  2. 前記バッファー回路は、
    前記パストランジスタ論理回路から出力されるガンマ基準電圧が前記ネガティブガンマ基準電圧発生回路から出力されるガンマ基準電圧のうちで一つである場合、これをバッファリングする第１型バッファーと、
    前記パストランジスタ論理回路から出力されるガンマ基準電圧が前記ポジティブガンマ基準電圧発生回路から出力されるガンマ基準電圧のうちで一つである場合、これをバッファリングする第２型バッファーと、
    を具備することを特徴とする請求項１に記載のディスプレイ駆動回路。
  3. ４個の経路選択スイッチ、２個の入力トランジスタ及び１個のバイアストランジスタを具備して、第１バイアス電圧に応答して受信された２個の入力電圧に対応して２個のノードの電圧準位を決定する入力ステージと、
    電流ミラー、１０個の経路選択スイッチ、クラスＡＢバイアス回路及び２個のバイアストランジスタを具備して、前記２個のノードの電圧準位に対応される２個のクラスＡＢ出力電圧を生成するバイアスステージと、
    ２個のカップリングコンデンサ及び２個のプッシュプルトランジスタを具備して、前記２個のクラスＡＢ出力電圧に対応される出力電圧を生成する出力ステージと、
    を具備し、
    前記複数個の経路選択スイッチはお互いに排他的にイネーブルされる第１経路選択信号及び第２経路選択信号のうちの一つの信号によって動作されることを特徴とするディザリングスイッチを具備する増幅器。
  4. 前記入力ステージは、
    前記第１経路選択信号に応答して一端子に連結された第１入力電圧をスイッチングする第１経路選択スイッチと、
    前記第２経路選択信号に応答して一端子に連結された第１入力電圧をスイッチングする第２経路選択スイッチと、
    前記第１経路選択信号に応答して一端子に連結された第２入力電圧をスイッチングする第３経路選択スイッチと、
    前記第２経路選択信号に応答して一端子に連結された第２入力電圧をスイッチングする第４経路選択スイッチと、
    一端子が第１ノードに連結されて、ゲート端子に前記第１経路選択スイッチの他の一端子及び前記第４経路選択スイッチの他の一端子に共通で連結される第１入力トランジスタと、
    一端子が第２ノードに連結されて、ゲート端子に前記第２経路選択スイッチの他の一端子及び前記第３経路選択スイッチの他の一端子に共通で連結される第２入力トランジスタと、
    一端子が前記第１入力トランジスタの他の一端子及び前記第２入力トランジスタの他の一端子に共通で連結されて、他の一端子が第２電源に連結されて、ゲート端子に第１バイアス電圧が印加される第１バイアストランジスタと、
    を具備することを特徴とする請求項３に記載のディザリングスイッチを具備する増幅器。
  5. 前記バイアスステージの前記１０個の経路選択スイッチは、
    前記第１経路選択信号に応答して一端子に連結された第１ノードの電圧または電流をスイッチングする第５経路選択スイッチと、
    前記第２経路選択信号に応答して一端子に連結された第２ノードの電圧または電流をスイッチングする第６経路選択スイッチと、
    前記第１経路選択信号に応答して一端子に連結された第１ノードの電圧または電流を第３ノードにスイッチングする第７経路選択スイッチと、
    前記第２経路選択信号に応答して一端子に連結された第１ノードの電圧または電流を第４ノードにスイッチングする第８経路選択スイッチと、
    前記第１経路選択信号に応答して一端子に連結された第２ノードの電圧または電流を第４ノードにスイッチングする第９経路選択スイッチと、
    前記第２経路選択信号に応答して一端子に連結された第２ノードの電圧または電流を第３ノードにスイッチングする第１０経路選択スイッチと、
    前記第１経路選択信号に応答して一端子に連結された第３ノードの電圧または電流をスイッチングする第１１経路選択スイッチと、
    前記第２経路選択信号に応答して一端子に連結された第５ノードの電圧または電流をスイッチングする第１２経路選択スイッチと、
    前記第１経路選択信号に応答して一端子に連結された第５ノードの電圧または電流をスイッチングする第１３経路選択スイッチと、
    前記第２経路選択信号に応答して一端子に連結された第３ノードの電圧または電流をスイッチングする第１４経路選択スイッチと、
    を具備し、
    前記バイアスステージの前記電流ミラーは、
    一端子が第１電源電圧に連結されて、他の一端子が第１ノードに連結されて、ゲート端子が前記第５経路選択スイッチの他の一端子に連結された第１電流ミラートランジスタと、
    一端子が第１電源電圧に連結されて他の一端子が第２ノードに連結されて、ゲート端子が前記第６経路選択スイッチの他の一端子に連結された第２電流ミラートランジスタと、
    を具備し、
    前記バイアスステージの前記クラスＡＢバイアス回路は、
    一端子が第４ノードに連結されて他の一端子が第５ノードに連結されて、ゲート端子に第２バイアス電圧が印加される第６モストランジスタと、
    一端子が第４ノードに連結されて他の一端子が第５ノードに連結されて、ゲート端子に第３バイアス電圧が印加される第７モストランジスタと、
    を具備し、
    前記バイアスステージの前記２個のバイアストランジスタは、
    一端子が第２電源電圧に連結されて、他の一端子が前記第１１経路選択スイッチの他の一端子及び前記第１２経路選択スイッチの他の一端子に共通で連結されて、ゲート端子に第１バイアス電圧が印加される第２バイアストランジスタと、
    一端子が第２電源電圧に連結されて、他の一端子が前記第１３経路選択スイッチの他の一端子及び前記第１４経路選択スイッチの他の一端子に共通で連結されて、ゲート端子に第１バイアス電圧が印加される第３バイアストランジスタと、
    を具備することを特徴とする請求項３に記載のディザリングスイッチを具備する増幅器。
  6. 前記出力ステージの前記２個のカップリングコンデンサは、
    一端子が第４ノードに連結されて、他の一端子が出力電圧を出力する出力端子に連結される第１カップリングコンデンサと、
    一端子が第５ノードに連結されて、他の一端子が出力端子に連結される第２カップリングコンデンサと、
    を具備し、
    前記出力ステージの前記２個のプッシュプルトランジスタは、
    一端子が第１電源電圧に連結されて、他の一端子が出力端子に連結されて、ゲート端子が第４ノードに連結される第１０モストランジスタと、
    一端子が第２電源電圧に連結されて、他の一端子が出力端子に連結されて、ゲート端子が第５ノードに連結される第１１モストランジスタと、
    を具備することを特徴とする請求項３に記載のディザリングスイッチを具備する増幅器。
  7. 前記第１入力トランジスタ(Ｍ１)、前記第２入力トランジスタ(Ｍ２)、前記第１バイアストランジスタ(Ｍ３)、前記第７モストランジスタ(Ｍ７)、前記第２バイアストランジスタ(Ｍ８)、前記第３バイアストランジスタ(Ｍ９)及び前記第１１モストランジスタ(Ｍ１１)はＮ型モストランジスタであり、
    前記２個の電流ミラートランジスタ(Ｍ４、Ｍ５)、前記第６モストランジスタ(Ｍ６)及び前記第１０モストランジスタ(Ｍ１０)はＰ型モストランジスタであることを特徴とする請求項４乃至６のうち何れか一つに記載のディザリングスイッチを具備する増幅器。
  8. 前記入力ステージは、
    前記第１経路選択信号に応答して一端子に連結された第１入力電圧をスイッチングする第１経路選択スイッチと、
    前記第２経路選択信号に応答して一端子に連結された第１入力電圧をスイッチングする第２経路選択スイッチと、
    前記第１経路選択信号に応答して一端子に連結された第２入力電圧をスイッチングする第３経路選択スイッチと、
    前記第２経路選択信号に応答して一端子に連結された第２入力電圧をスイッチングする第４経路選択スイッチと、
    一端子が第１ノードに連結されて、ゲート端子に前記第１経路選択スイッチの他の一端子及び前記第４経路選択スイッチの他の一端子に共通で連結される第１入力トランジスタと、
    一端子が第２ノードに連結されて、ゲート端子に前記第２経路選択スイッチの他の一端子及び前記第３経路選択スイッチの他の一端子に共通で連結される第２入力トランジスタと、
    一端子が前記第１入力トランジスタの他の一端子及び前記第２入力トランジスタの他の一端子に共通で連結されて、他の一端子が第２電源に連結されて、ゲート端子に第１バイアス電圧が印加される第１バイアストランジスタと、
    を具備することを特徴とする請求項３に記載のディザリングスイッチを具備する増幅器。
  9. 前記バイアスステージの前記１０個の経路選択スイッチは、
    前記第１経路選択信号に応答して一端子に連結された第１ノードの電圧または電流をスイッチングする第５経路選択スイッチと、
    前記第２経路選択信号に応答して一端子に連結された第２ノードの電圧または電流をスイッチングする第６経路選択スイッチと、
    前記第１経路選択信号に応答して一端子に連結された第１ノードの電圧または電流を第３ノードにスイッチングする第７経路選択スイッチと、
    前記第２経路選択信号に応答して一端子に連結された第１ノードの電圧または電流を第５ノードにスイッチングする第８経路選択スイッチと、
    前記第１経路選択信号に応答して一端子に連結された第２ノードの電圧または電流を第５ノードにスイッチングする第９経路選択スイッチと、
    前記第２経路選択信号に応答して一端子に連結された第２ノードの電圧または電流を第３ノードにスイッチングする第１０経路選択スイッチと、
    前記第１経路選択信号に応答して一端子に連結された第３ノードの電圧または電流をスイッチングする第１１経路選択スイッチと、
    前記第２経路選択信号に応答して一端子に連結された第４ノードの電圧または電流をスイッチングする第１２経路選択スイッチと、
    前記第１経路選択信号に応答して一端子に連結された第４ノードの電圧または電流をスイッチングする第１３経路選択スイッチと、
    前記第２経路選択信号に応答して一端子に連結された第３ノードの電圧または電流をスイッチングする第１４経路選択スイッチと、
    を具備し、
    前記バイアスステージの前記電流ミラーは、
    一端子が第２電源電圧に連結されて、他の一端子が第１ノードに連結されて、ゲート端子が前記第５経路選択スイッチの他の一端子に連結された第１電流ミラートランジスタと、
    一端子が第２電源電圧に連結されて、他の一端子が第２ノードに連結されて、ゲート端子が前記第６経路選択スイッチの他の一端子に連結された第２電流ミラートランジスタと、
    を具備し、
    前記バイアスステージの前記クラスＡＢバイアス回路は、
    一端子が第４ノードに連結されて、他の一端子が第５ノードに連結されて、ゲート端子に第２バイアス電圧が印加される第６モストランジスタと、
    一端子が第４ノードに連結されて、他の一端子が第５ノードに連結されて、ゲート端子に第３バイアス電圧が印加される第７モストランジスタと、
    を具備し、
    前記バイアスステージの前記２個のバイアストランジスタは、
    一端子が第１電源電圧に連結されて、他の一端子が前記第１１経路選択スイッチの他の一端子及び前記第１２経路選択スイッチの他の一端子に共通で連結されて、ゲート端子に第１バイアス電圧が印加される第２バイアストランジスタと、
    一端子が第１電源電圧に連結されて、他の一端子が前記第１３経路選択スイッチの他の一端子及び前記第１４経路選択スイッチの他の一端子に共通で連結されて、ゲート端子に第１バイアス電圧が印加される第３バイアストランジスタと、
    を具備することを特徴とする請求項３に記載のディザリングスイッチを具備する増幅器。
  10. 前記出力ステージの前記２個のカップリングコンデンサは、
    一端子が第４ノードに連結されて、他の一端子が出力電圧を出力する出力端子に連結される第１カップリングコンデンサと、
    一端子が第５ノードに連結されて、他の一端子が前記出力端子に連結される第２カップリングコンデンサと、
    を具備し、
    前記出力ステージの前記２個のプッシュプルトランジスタは、
    一端子が第１電源電圧に連結されて、他の一端子が前記出力端子に連結されて、ゲート端子が第４ノードに連結される第１０モストランジスタと、
    一端子が第２電源電圧に連結されて、他の一端子が前記出力端子に連結されて、ゲート端子が第５ノードに連結される第１１モストランジスタと、
    を具備することを特徴とする請求項３に記載のディザリングスイッチを具備する増幅器。
  11. 前記第１入力トランジスタ、前記第２入力トランジスタ、前記第１バイアストランジスタ、前記第６モストランジスタ、前記第２バイアストランジスタ、前記第３バイアストランジスタ及び前記第１０モストランジスタはＰ型モストランジスタであり、
    前記２個の電流ミラートランジスタ、前記第７モストランジスタ及び前記第１１モストランジスタはＮ型モストランジスタであることを特徴とする請求項８乃至１０のうち何れか一つに記載のディザリングスイッチを具備する増幅器。
JP2011525982A 2008-09-05 2009-09-04 ディザリングスイッチを具備する増幅器及び該増幅器を使用するディスプレイ駆動回路 Pending JP2012502313A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2008-0087506 2008-09-05
KR1020080087506A KR100980347B1 (ko) 2008-09-05 2008-09-05 디더링 스위치를 구비하는 증폭기 및 그 증폭기를 사용하는 디스플레이 구동회로
PCT/KR2009/005028 WO2010027222A2 (ko) 2008-09-05 2009-09-04 디더링 스위치를 구비하는 증폭기 및 상기 증폭기를 사용하는 디스플레이 구동회로

Publications (1)

Publication Number Publication Date
JP2012502313A true JP2012502313A (ja) 2012-01-26

Family

ID=41797673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011525982A Pending JP2012502313A (ja) 2008-09-05 2009-09-04 ディザリングスイッチを具備する増幅器及び該増幅器を使用するディスプレイ駆動回路

Country Status (6)

Country Link
US (1) US8638164B2 (ja)
JP (1) JP2012502313A (ja)
KR (1) KR100980347B1 (ja)
CN (1) CN102144254A (ja)
TW (1) TWI421824B (ja)
WO (1) WO2010027222A2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101206268B1 (ko) * 2010-10-01 2012-11-29 주식회사 실리콘웍스 슬루 레이트가 개선된 소스 드라이버 집적회로
KR101247502B1 (ko) * 2011-05-03 2013-03-26 주식회사 실리콘웍스 화상 안정화를 위한 액정패널 구동 회로
TWI582743B (zh) 2011-05-03 2017-05-11 矽工廠股份有限公司 用於顯示穩定的液晶面板驅動電路
KR20130033798A (ko) 2011-09-27 2013-04-04 삼성디스플레이 주식회사 표시장치
TWI495262B (zh) * 2012-02-24 2015-08-01 Novatek Microelectronics Corp 多重電源域運算放大器及使用其之電壓產生器
KR101916224B1 (ko) * 2012-03-21 2018-11-08 삼성전자 주식회사 출력 버퍼용 증폭기 및 이를 이용한 신호 처리 장치
KR101663157B1 (ko) 2014-12-11 2016-10-06 주식회사 동부하이텍 반전력 버퍼 증폭기
KR102388710B1 (ko) * 2015-04-30 2022-04-20 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
US9841455B2 (en) * 2015-05-20 2017-12-12 Xilinx, Inc. Transmitter configured for test signal injection to test AC-coupled interconnect
KR102287759B1 (ko) * 2015-07-30 2021-08-09 삼성전자주식회사 출력 버퍼를 포함하는 소스 드라이버, 디스플레이 구동 회로 및 소스 드라이버의 동작방법
KR102439795B1 (ko) 2015-07-31 2022-09-06 삼성디스플레이 주식회사 데이터 드라이버 및 이를 포함하는 표시 장치
TWI605435B (zh) * 2016-03-29 2017-11-11 奇景光電股份有限公司 源極驅動器的輸出放大器及其控制方法
US10755662B2 (en) 2017-04-28 2020-08-25 Samsung Electronics Co., Ltd. Display driving circuit and operating method thereof
CN107103889B (zh) 2017-06-29 2019-08-06 惠科股份有限公司 一种显示面板的驱动电路、驱动电路的驱动方法和显示装置
CN107293266A (zh) * 2017-07-19 2017-10-24 深圳市华星光电半导体显示技术有限公司 一种液晶显示面板及装置
US10860045B1 (en) * 2019-03-07 2020-12-08 Apple Inc. High voltage compatible push-pull buffer circuit
TWI743849B (zh) * 2020-06-19 2021-10-21 瑞昱半導體股份有限公司 影像播放系統及其具有同步資料傳輸機制的影像資料傳輸裝置及方法
TWI743896B (zh) * 2020-07-21 2021-10-21 瑞昱半導體股份有限公司 應用在多個電源域的電路
CN114360424B (zh) * 2021-12-31 2023-11-03 北京奕斯伟计算技术股份有限公司 信号处理电路、显示装置及信号处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11249624A (ja) * 1998-03-03 1999-09-17 Hitachi Ltd 液晶表示装置
JP2002062852A (ja) * 2000-08-18 2002-02-28 Sharp Corp 液晶表示装置の駆動装置および駆動方法
JP2007156235A (ja) * 2005-12-07 2007-06-21 Nec Electronics Corp 表示装置駆動回路及び増幅器
US20080204386A1 (en) * 2007-02-28 2008-08-28 Magnachip Semiconductor Ltd. Driving circuit of flat panel display and driving method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268904B1 (ko) * 1998-06-03 2000-10-16 김영환 Tft－lcd 구동 회로
CN1288839C (zh) * 2001-01-10 2006-12-06 皇家菲利浦电子有限公司 全差分可变增益放大器和多维放大器装置
JP3998465B2 (ja) * 2001-11-30 2007-10-24 富士通株式会社 ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ
JP4744851B2 (ja) * 2004-11-12 2011-08-10 ルネサスエレクトロニクス株式会社 駆動回路及び表示装置
KR100697287B1 (ko) * 2005-07-14 2007-03-20 삼성전자주식회사 소스 드라이버 및 소스 드라이버의 구동 방법
JP4996185B2 (ja) * 2006-09-21 2012-08-08 ルネサスエレクトロニクス株式会社 演算増幅器及び液晶表示装置の駆動方法
JP4275166B2 (ja) * 2006-11-02 2009-06-10 Ｎｅｃエレクトロニクス株式会社 データドライバ及び表示装置
KR101423197B1 (ko) * 2006-12-11 2014-07-25 삼성디스플레이 주식회사 데이터 구동 장치 및 그것을 이용하는 액정 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11249624A (ja) * 1998-03-03 1999-09-17 Hitachi Ltd 液晶表示装置
JP2002062852A (ja) * 2000-08-18 2002-02-28 Sharp Corp 液晶表示装置の駆動装置および駆動方法
JP2007156235A (ja) * 2005-12-07 2007-06-21 Nec Electronics Corp 表示装置駆動回路及び増幅器
US20080204386A1 (en) * 2007-02-28 2008-08-28 Magnachip Semiconductor Ltd. Driving circuit of flat panel display and driving method thereof

Also Published As

Publication number Publication date
US20110169808A1 (en) 2011-07-14
CN102144254A (zh) 2011-08-03
WO2010027222A4 (ko) 2010-08-12
TW201011716A (en) 2010-03-16
WO2010027222A3 (ko) 2010-06-24
US8638164B2 (en) 2014-01-28
TWI421824B (zh) 2014-01-01
KR100980347B1 (ko) 2010-09-06
KR20100028677A (ko) 2010-03-15
WO2010027222A2 (ko) 2010-03-11

Similar Documents

Publication Publication Date Title
KR100980347B1 (ko) 디더링 스위치를 구비하는 증폭기 및 그 증폭기를 사용하는 디스플레이 구동회로
US10650770B2 (en) Output circuit and data driver of liquid crystal display device
US7795961B2 (en) Offset cancellation circuit and display device
JP3552500B2 (ja) 論理振幅レベル変換回路，液晶装置及び電子機器
EP1398836B1 (en) Differential amplifier comprising thin film transistors with different threshold voltages
JP5074914B2 (ja) 出力ドライバ回路
US7952388B1 (en) Semiconductor device
JP2006311350A (ja) オフセット補正回路
JP2000081920A (ja) 電流出力回路
KR20220108489A (ko) 출력 버퍼, 및 이를 포함하는 소스 드라이버
US7236029B2 (en) Flip-flop circuit arrangement and method for processing a signal
JP2005250353A (ja) データドライバ、表示装置及びデータドライバの制御方法
JP4299596B2 (ja) プレート電圧発生回路
US10176747B2 (en) Display driver having output electrical current capacity setting portion
US6344761B2 (en) Current comparison type latch
JP2011004309A (ja) 差動信号受信回路および表示装置
KR102624919B1 (ko) 출력 증폭기, 및 이를 포함하는 디스플레이 드라이버 집적 회로
WO2021212449A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示设备
US20090167666A1 (en) LCD Driver IC and Method for Operating the Same
KR100357319B1 (ko) 버퍼 증폭기 및 그 구동방법
US20080116942A1 (en) Drive voltage generator
JP7059329B2 (ja) 半導体装置
CN212624749U (zh) 显示面板的源极驱动器的输出缓冲器
US7808296B2 (en) Image display system
JP2005338131A (ja) 駆動回路およびそれを備える表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130415

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130903