JP2012244666A

JP2012244666A - ブラシレスモータの駆動制御装置

Info

Publication number: JP2012244666A
Application number: JP2011109642A
Authority: JP
Inventors: Masato Aoki; 政人青木
Original assignee: Minebea Co Ltd
Current assignee: Minebea Co Ltd
Priority date: 2011-05-16
Filing date: 2011-05-16
Publication date: 2012-12-10
Anticipated expiration: 2031-05-16
Also published as: US20120293100A1; JP5784361B2; US8547052B2

Abstract

【課題】相の切替時の振動および騒音を抑制でき、かつ相の切替時に電源電流が一時的に大きく落ち込まないようにする。
【解決手段】駆動制御装置１は、インバータ回路５と、モータ駆動回路６と、モータ制御部７と、回転位置検出部８とを備える。オーバーラップ期間の開始時に、通電側（例えば上アーム側）における第１のＰＷＭ信号ＳＧ１のパルス幅を広げて、それに合わせて第２のＰＷＭ信号ＳＧ３のパルス数を増加させ、同様に、定電圧制御される下アーム側に対応する通電側（上アーム側）の第１のＰＷＭ信号ＳＧ１のパルス幅を広げる。これにより、オーバーラップ期間の開始時に電源電流ＩＰが流れやすくなり、オーバーラップ期間内の電源電流ＩＰの落ち込みを抑制できる。
【選択図】図１

Description

本発明は、ブラシレスモータを制御する駆動制御装置に関する。

ブラシレスモータの振動騒音の原因の一つにトルク変動がある。特に、１２０度通電方式の駆動を行う場合は、転流時のトルクの落ち込みが原因となって振動や騒音が発生してしまう。

このような転流時のトルクの落ち込みを低減するために、転流前後での相の切替時に所定のオーバーラップ期間を設ける技術が提案されている（特許文献１参照）。

特許文献１では、インバータ装置のスイッチング素子をオン／オフするにあたり、オーバーラップ期間内には、上アーム信号と下アーム信号をともにＰＷＭ信号にすることで、相の切換時に発生する電流変化の傾きを緩やかにして、振動および騒音の抑制を図っている。

特開２００８−１１８８３０号公報

しかしながら、特許文献１には以下の問題がある。

すなわち、オーバーラップ期間内のＰＷＭ信号は、キャリア周波数に基づいて生成されるため、ＰＷＭ信号のパルス幅を任意に調整することは困難であり、電流変化の傾きを緩やかにできるとは言え、段階的な調整しかできず、振動や騒音の抑制効果も限られたものになる。

また、上アーム側と下アーム側の両方でＰＷＭ信号を生成しており、ＰＷＭ信号を生成する駆動回路の動作が複雑になり、回路規模が増大するおそれがある。

さらに、オーバーラップ期間内に、一時的に電源電流が大きく落ち込むおそれがあり、トルク変動が生じる。

本発明は、上述した従来の問題点に鑑みてなされたものであり、その目的は、相の切替時の振動および騒音を抑制でき、かつ相の切替時に電源電流が一時的に大きく落ち込まないようにしたブラシレスモータの駆動制御装置を提供することである。

上記の課題を解決するために、本発明の一態様は、ステータに設けられた複数相の電機子コイルに対してオーバーラップ通電を行うことにより、複数の磁極を有するロータを回転させるブラシレスモータの駆動制御装置において、
前記複数相の電機子コイルに通電を行うインバータ回路と、
前記インバータ回路を駆動するための駆動信号を生成するモータ駆動回路と、
前記オーバーラップ通電を行うオーバーラップ期間を設定するとともに、前記オーバーラップ期間に基づいて前記モータ駆動回路を制御するモータ制御部と、を備え、
前記インバータ回路は、
前記複数相の電機子コイルの各相ごとに設けられる複数の上アーム側スイッチング素子と、
前記複数相の電機子コイルの各相ごとに設けられ、対応する上アーム側スイッチング素子に直列接続される、複数の下アーム側スイッチング素子と、を有し、
前記モータ駆動回路は、定常駆動時には、前記複数相の電機子コイルの各相ごとに、前記複数の上アーム側スイッチング素子と前記複数の下アーム側スイッチング素子とのいずれか一方をオン／オフ制御する第１のＰＷＭ信号と、他方をオン／オフ制御する定電圧信号とを含む前記駆動信号を生成し、
前記モータ制御部は、前記オーバーラップ期間内に、前記モータ駆動回路に対する第１および第２の駆動制御を行ない、
前記第１の駆動制御は、前記オーバーラップ期間の直前に前記第１のＰＷＭ信号を供給していた前記上アーム側または下アーム側スイッチング素子に対して、前記第１のＰＷＭ信号よりも周波数が高い第２のＰＷＭ信号を供給するとともに、前記オーバーラップ期間の開始時には次に切り替わる相のスイッチング素子に供給される前記第１のＰＷＭ信号のオンデューティを一時的に増加させ、それに合わせて前記第２のＰＷＭ信号のパルス数を増加させ、
前記第２の駆動制御は、前記オーバーラップ期間の直前に前記定電圧信号を供給していた前記下アーム側または上アーム側スイッチング素子に対して、前記第１のＰＷＭ信号よりも周波数が高い第３のＰＷＭ信号を供給するとともに、前記オーバーラップ期間中に前記第１のＰＷＭ信号を供給していた前記上アーム側または下アーム側スイッチング素子に対して、オンデューティを一時的に増加させた前記第１のＰＷＭ信号を供給することを特徴とする駆動制御装置を提供する。

相の切換時の振動および騒音を抑制でき、かつ相の切替時に電源電流が一時的に大きく落ち込むことがないブラシレスモータの駆動制御装置を提供できる。

本発明の第１の実施形態に係るブラシレスモータ２の駆動制御装置の概略構成を示すブロック図。（ａ）はＴ１〜Ｔ１０の期間における第１〜第３のＰＷＭ信号ＳＧ１，ＳＧ３，ＳＧ４と定電圧信号ＳＧ２の信号波形図、（ｂ）は期間Ｔ３のオーバーラップ期間Ａの拡大図、（ｃ）は期間Ｔ２のオーバーラップ期間Ｂの拡大図。（ａ）はオーバーラップ制御部は設けるものの、デューティ切替部１３は設けない場合の波形図、（ｂ）はオーバーラップ制御部とデューティ切替部１３を設けた場合の波形図。（ａ）と（ｂ）は第１の実施形態における下アーム側の電源電流波形を示す図である。これらの図の左側半分は電気角３６０度程度の期間の波形図。第２の実施形態の信号波形図。（ａ）は上アーム側の第１のＰＷＭ信号ＳＧ１がロウの期間内に下アーム側のオーバーラップ期間を開始する場合の信号波形図、（ｂ）は上アーム側の第１のＰＷＭ信号ＳＧ１がハイの期間内に下アーム側のオーバーラップ期間を開始する場合の信号波形図。（ａ）は上アーム側の第１のＰＷＭ信号ＳＧ１がロウの期間内に下アーム側のオーバーラップ期間が終了する場合の信号波形図、（ｂ）は上アーム側の第１のＰＷＭ信号ＳＧ１がハイの期間内に下アーム側のオーバーラップ期間が終了する場合の信号波形図。本発明の第５の実施形態に係るブラシレスモータ２の駆動制御装置１ａの概略構成を示すブロック図。

（第１の実施形態）
図１は本発明の第１の実施形態に係るブラシレスモータ２の駆動制御装置の概略構成を示すブロック図である。図１の駆動制御装置１は、例えば３相のブラシレスモータ２（以下、単にモータ２と呼ぶ）の駆動制御に用いられるものであり、モータ２が有する複数相の電機子コイル３に対してオーバーラップ通電を行って、モータ２のロータ４を回転させる。駆動制御対象であるモータ２は、種々のタイプのものが適用可能であり、２相以上であれば相数も特に問わない。以下では、説明の簡略化のために、３相のモータ２を駆動する例を説明する。以下では、３相を、Ｕ相、Ｖ相、Ｗ相と呼ぶ。

ここで、オーバーラップ通電とは、電流を供給する電機子コイル３の種類を切替る際、すなわち相の切替時に、切替前後の２種類の電機子コイル３に同時に電流を供給するオーバーラップ期間を設ける通電方式を指す。オーバーラップ通電自体は、上述した特許文献１にも記載されているように公知であるが、本実施形態は、後述するように、オーバーラップ通電に関する独自の通電方式を採用した点に特徴がある。

オーバーラップ期間の長さは、回転数に応じて、任意に設定することができるが、本実施形態に係る駆動制御装置１では、ロータ４を一定の回転速度（回転数）で駆動することを想定しており、相の切替時のオーバーラップ期間の長さは予め所定の値に設定されている。

図１の駆動制御装置１は、インバータ回路５と、モータ駆動回路６と、モータ制御部７と、回転位置検出部８とを備えている。インバータ回路５は、各相ごとに設けられる３つの上アーム側スイッチング素子Ｑ１，Ｑ３，Ｑ５と、３つの下アーム側スイッチング素子Ｑ２，Ｑ４，Ｑ６とを有し、対応する上アーム側スイッチング素子と下アーム側スイッチング素子とは直列接続されている。

上アーム側スイッチング素子Ｑ１，Ｑ３，Ｑ５は、電源電圧Ｖccからの電流を電機子コイル３に流すか否かを切り替えるものであり、以下では上アーム側を通電側と呼び、オン状態のスイッチング素子を通電相と呼ぶこともある。また、下アーム側スイッチング素子Ｑ２，Ｑ４，Ｑ６は、電機子コイル３を通過した電流を接地端子に流すか否かを切り替えるものであり、以下では下アーム側を定電圧側と呼び、オン状態のスイッチング素子を定電圧相と呼ぶこともある。

モータ制御部７は、オーバーラップ制御部１１と、通電切替タイミング制御部１２と、デューティ切替部１３とを有する。

オーバーラップ制御部１１は、オーバーラップ期間の設定と、オーバーラップ期間内のスイッチング素子Ｑ１〜Ｑ６のスイッチング周波数の制御とを行なう。通電切替タイミング制御部１２は、スイッチング素子Ｑ１〜Ｑ６のオン／オフ切替制御を行う。デューティ切替部１３は、オーバーラップ期間内における第１、第２および第３のＰＷＭ信号ＳＧ１，ＳＧ３，ＳＧ４のオンデューティを可変制御する。

ここで、第１のＰＷＭ信号ＳＧ１とは、上アーム側スイッチング素子Ｑ１，Ｑ３，Ｑ５のゲートに印加される通電期間（オーバーラップ期間を除く定常駆動時）のＰＷＭ（パルス幅変調）信号ＵＨ，ＶＨ，ＷＨである。第２のＰＷＭ信号ＳＧ３は、上アーム側スイッチング素子Ｑ１，Ｑ３，Ｑ５のゲートに印加されるオーバーラップ期間のＰＷＭ信号ＵＨ，ＶＨ，ＷＨである。第３のＰＷＭ信号ＳＧ４は、下アーム側スイッチング素子Ｑ２，Ｑ４，Ｑ６のゲートに印加されるオーバーラップ期間のＰＷＭ信号ＵＬ，ＶＬ，ＷＬである。第１〜第３のＰＷＭ信号ＳＧ１，ＳＧ３，ＳＧ４は、モータ制御部７の制御の下でモータ駆動回路６により生成される。また、オンデューティとは、ＰＷＭ信号の１周期におけるスイッチング素子がオンする期間の割合を指す。

上アーム側スイッチング素子Ｑ１と下アーム側スイッチング素子Ｑ２との接続ノードにはＵ相の電機子コイル３の一端が接続され、上アーム側スイッチング素子Ｑ３と下アーム側スイッチング素子Ｑ４との接続ノードにはＶ相の電機子コイル３の一端が接続され、上アーム側スイッチング素子Ｑ５と下アーム側スイッチング素子Ｑ６との接続ノードにはＷ相の電機子コイル３の一端が接続されている。

モータ駆動回路６は、定常駆動時（オーバーラップ期間以外の通電期間を指す）に、上アーム側スイッチング素子Ｑ１，Ｑ３，Ｑ５をオン／オフ制御するための第１のＰＷＭ信号ＳＧ１と、下アーム側スイッチング素子Ｑ２，Ｑ４，Ｑ６をオン／オフ制御するための定電圧信号ＳＧ２とを出力する。定電圧信号ＳＧ２とは、モータ駆動回路６より出力される、特定の相（すなわち、通電相）のみハイレベルになり、それ以外の相ではローレベルを保持する信号ＵＬ，ＶＬ，ＷＬである。

以下では、第１のＰＷＭ信号ＳＧ１と定電圧信号ＳＧ２を総称して、スイッチング信号と呼ぶ。尚、本実施形態では、第１のＰＷＭ信号ＳＧ１の周波数およびオンデューティ（スイッチング周期に対するオンの期間の割合）は、ロータ２の回転数によって予め決められる固定値である。

本実施形態では、ロータ２の回転数を一定とすることを想定しているため、第１のＰＷＭ信号ＳＧ１の周波数およびオンデューティは基本的には変化しないが、後述するように、オーバーラップ期間内においては、一時的に第１のＰＷＭ信号ＳＧ１のオンデューティを切り替える。

図２は第１の実施形態における上アーム側スイッチング素子Ｑ１，Ｑ３，Ｑ５と下アーム側スイッチング素子Ｑ２，Ｑ４，Ｑ６の各スイッチング信号の一例を示す信号波形図である。図２の波形図では、第１のＰＷＭ信号ＳＧ１または定電圧信号ＳＧ２がハイレベルのときに、対応するスイッチング素子がオンする。

図２（ａ）はＴ１〜Ｔ１０の期間における第１〜第３のＰＷＭ信号ＳＧ１，ＳＧ３，ＳＧ４と定電圧信号ＳＧ２の信号波形図である。図２（ａ）では、オーバーラップ期間を破線(囲い部)で図示している。

図２（ａ）に示すように、本実施形態では、モータ制御部7内のオーバーラップ制御部１１によって、第１のＰＷＭ信号ＳＧ１の相が切り替わるタイミングと、定電圧信号ＳＧ２の相が切り替わるタイミングとに、必ずオーバーラップ期間を設定している。例えば、期間Ｔ３では、上アーム側Ｕ相とＶ相にオーバーラップ期間Ａが設定され、期間Ｔ２では、下アーム側Ｖ相とＷ相にオーバーラップ期間Ｂが設定されている。

図２（ｂ）は期間Ｔ３のオーバーラップ期間Ａの拡大図、図２（ｃ）は期間Ｔ２のオーバーラップ期間Ｂの拡大図である。

図２（ｂ）からわかるように、オーバーラップ制御部１１により、期間Ｔ３のオーバーラップ期間内には、第１のＰＷＭ信号ＳＧ１よりも周波数の高い第２のＰＷＭ信号ＳＧ３が生成されて、第１のＰＷＭ信号ＳＧ１は第２のＰＷＭ信号ＳＧ３に置換される。より詳細には、上アーム側Ｕ相のスイッチング素子Ｑ１には、期間Ｔ３内のオーバーラップ期間Ａに、次に切り替わる相であるＶ相の第１のＰＷＭ信号ＳＧ１が立ち上がるタイミングに合わせて、第２のＰＷＭ信号ＳＧ３が供給される。

第２のＰＷＭ信号ＳＧ３は、オーバーラップ期間内の第１のＰＷＭ信号ＳＧ１の各ハイレベル期間ごとにオーバーラップ制御部１１にて設定される。すなわち、第１のＰＷＭ信号ＳＧ１のハイレベル期間にハイとロウを繰り返すことで、第２のＰＷＭ信号ＳＧ３が生成される。したがって、第２のＰＷＭ信号ＳＧ３は、オーバーラップ期間内の第１のＰＷＭ信号ＳＧ１の各ハイレベル期間内のみにモータ駆動回路６から出力されるＰＷＭ信号である。

また、本実施形態では、オーバーラップ期間Ａの開始時に、デューティ切替部１３により、次に切り替わるＶ相の第１のＰＷＭ信号ＳＧ１のオンデューティを一時的に増加させて、パルス幅ｔ１からｔ２に一時的に広げている。そして、それに合わせて、オーバーラップ駆動されるＵ相の第２のＰＷＭ信号ＳＧ３のパルス数を増やしている。例えば、図２（ｂ）の例では、Ｕ相の第２のＰＷＭ信号ＳＧ３のパルス数を、３個から４個に増やしている。

このように、本実施形態では、オーバーラップ期間の開始時には、通電される上アーム側のＵ相とＶ相の双方とも、通電時間が一時的に長くなるように第１のＰＷＭ信号ＳＧ１のパルス幅が広げられて、それに合わせて第２のＰＷＭ信号ＳＧ３のパルス数が増やされる。これにより、オーバーラップ期間が始まった直後は、通電期間がより長くなり、相切替時の電源電流の落ち込みを抑制できる。

これに対して、期間Ｔ２におけるオーバーラップ期間Ｂでは、図２（ｃ）に示すように、次に切り替わる下アーム側Ｗ相の定電圧信号ＳＧ２のハイレベル期間に合わせて、直前に定電圧が供給されていたＶ相には第３のＰＷＭ信号ＳＧ４が供給される。

図２（ｃ）の例では、オーバーラップ期間Ｂにおける定電圧信号ＳＧ２のハイレベル期間に、オーバーラップ制御部１１にて１２個のパルスからなる第３のＰＷＭ信号ＳＧ４が設定され、モータ駆動回路６から下アーム側Ｖ相に出力される。第３のＰＷＭ信号ＳＧ４は、図２（ｂ）の第２のＰＷＭ信号ＳＧ３とは異なり、同じ周期で連続的に出力される。

また、本実施形態では、オーバーラップ期間Ｂの開始時に、デューティ切替部１３により、通電側のＵ相の第１のＰＷＭ信号ＳＧ１のオンデューティを一時的に増加させて、パルス幅をｔ１からｔ２ａに一時的に広げている。

このように、本実施形態では、定電圧相のオーバーラップ期間の開始時には、通電側のＵ相の通電時間が長くなるように第１のＰＷＭ信号ＳＧ１のパルス幅が一時的に広げられる。これにより、定電圧相のオーバーラップ期間が始まった直後は、通電期間がより長くなり、相切替時の電源電流の落ち込みを抑制できる。

図３は第１の実施形態における上アーム側の電源電流波形を示す図である。図３の左側半分は電気角３６０度程度の期間の波形図を示し、右側半分は左側半分の一部であるオーバーラップ期間内の拡大波形図である。

図３（ａ）はオーバーラップ制御部１１は設けるものの、デューティ切替部１３は設けない場合の波形図、図３（ｂ）はオーバーラップ制御部１１とデューティ切替部１３を設けた場合の波形図である。図３（ｂ）は、デューティ切替部１３により、オンデューティを３２．５％から４０．９％に増大した例を示している。

図３（ａ）の期間ｄ１〜ｊ１と図３（ｂ）の期間ｄ２〜ｊ２はそれぞれ対応するタイミングであり、オーバーラップ期間とその直後の期間である。図３では、電源電流ＩＰの大きさを比較しやすくするために、図３（ａ），（ｂ）それぞれの電源電流ＩＰのピーク値を破線ＴＬで、図３（ａ）における電源電流ＩＰのボトム値を破線ＢＬで表している。

図３（ａ）と図３（ｂ）からわかるように、上アーム側の期間ｄ２〜ｊ２の電源電流ＩＰの落ち込みは、期間ｄ１〜ｊ１の電源電流ＩＰの落ち込みよりも小さい。このように、デューティ切替部１３を設け、上アーム側のオーバーラップ期間の開始時に、次に切り替わるＶ相の第１のＰＷＭ信号ＳＧ１のオンデューティを一時的に増加させてV相電流の立上りを早くするとともに、オーバーラップ駆動されるＵ相の第２のＰＷＭ信号ＳＧ３のパルス数を増やしてU相電流の落ち込みを意図的に抑制することで、相切替時の電源電流ＩＰの落ち込みを抑制できることがわかる。

図４（ａ）と図４（ｂ）は第１の実施形態における下アーム側の電源電流波形を示す図である。これらの図の左側半分は電気角３６０度程度の期間の波形図を示し、右側半分は左側半分の一部であるオーバーラップ期間内の拡大波形図である。図４（ｂ）は、デューティ切替部１３により、オンデューティを３４．３％から４２．５％に増大した例を示している。

図４（ａ）の期間ｋ１〜ｓ１と図４（ｂ）の期間ｋ２〜ｓ２はそれぞれ対応するタイミングであり、オーバーラップ期間とその直後の期間である。図４では、電源電流ＩＰの大きさを比較しやすくするために、図４（ａ），（ｂ）それぞれの電源電流ＩＰのピーク値を破線ＴＬで、図４（ａ）における電源電流ＩＰのボトム値を破線ＢＬで表している。

図４（ａ）と図４（ｂ）からわかるように、下アーム側の期間ｋ２〜ｓ２の電源電流ＩＰの落ち込みは、期間ｋ１〜ｓ１の電源電流ＩＰの落ち込みよりも小さい。このように、デューティ切替部１３を設け、下アーム側のオーバーラップ期間の開始時に、上アーム側の通電相であるＵ相の第１のＰＷＭ信号ＳＧ１のオンデューティを一時的に増加させることで、相切替時の電源電流ＩＰの落ち込みを抑制できることがわかる。

なお、オーバーラップ期間の開始時にオンデューティを増加させる度合いは、個々のモータごとに、駆動設計時に例えばシミュレーションあるいはパラメータ実験などにて最適値を設定するのが望ましい。

また、図２〜図４では、オーバーラップ期間の開始時の第１のＰＷＭ信号ＳＧ１の最初の１パルスのみについてオンデューティを増大させているが、開始時の複数パルスについてオンデューティを増大させてもよいし、その際に、オンデューティの増加率をパルスごとに変化させてもよい。例えば、最初のパルスのオンデューティの増加率を最大とし、以降の１または複数パルスについては、オンデューティの増加率を徐々に小さくしてもよい。

第２および第３のＰＷＭ信号ＳＧ３，ＳＧ４の周波数およびオンデューティは、モータ制御部７により制御され、必ずしも固定値でなくてもよいが、本実施形態では、それぞれ固定値としており、一例として、第１のＰＷＭ信号ＳＧ１は１６ｋＨｚで、第２および第３のＰＷＭ信号ＳＧ３，ＳＧ４は２７０ｋＨｚに設定される。なお、第２のＰＷＭ信号ＳＧ３と第３のＰＷＭ信号ＳＧ４は必ずしも同じ周波数である必要はないが、同じ周波数にした方が、これらの信号を制御するモータ制御部７と、モータ制御部７の制御の下でこれらの信号を出力するモータ駆動回路６の内部構成を簡略化できる。

このように、第2および第３のＰＷＭ信号ＳＧ３，ＳＧ４の周波数とオンデューティは任意に設定してもよいが、一般には、第２および第３のＰＷＭ信号ＳＧ３，ＳＧ４の周波数をできるだけ高くした方が、相の切替時に電機子コイル３に流れる相電流の傾斜がより緩やかになり、モータ２の振動および騒音をより効率よく抑制できる。その一方で、周波数を高く設定すると、スイッチング素子Ｑ１〜Ｑ６のスイッチング損失が増大するため、両者のトレードオフで最適な周波数を設定するのが望ましい。第２および第３のＰＷＭ信号ＳＧ３，ＳＧ４の周波数を設定する条件としては、スイッチング素子Ｑ１〜Ｑ６およびその周辺回路に用いる各回路素子の種類や電気特性（例えば、立ち上がり／立ち下がり応答など）、オーバーラップ期間の長さ等が考えられる。これらを総合的に勘案して周波数を決定するのが望ましい。

図２（ａ）の例では、オーバーラップ期間を、電気角３０度として定義している。これはあくまで一例であり、オーバーラップ期間は電気角の替わりに時間で定義してもよく、また、具体的なオーバーラップ期間は、駆動対象であるモータ２の設計仕様等を考慮に入れて予め決められた値に設定してもよいし、後述するように、モータ２の回転数により調整してもよい。

図２（ａ）では、上アーム側スイッチング素子Ｑ１，Ｑ３，Ｑ５に第１のＰＷＭ信号ＳＧ１を供給して、下アーム側スイッチング素子Ｑ２，Ｑ４，Ｑ６に定電圧信号ＳＧ２を供給する例を示しているが、逆に、上アーム側スイッチング素子Ｑ１，Ｑ３，Ｑ５に定電圧信号ＳＧ２を供給して、下アーム側スイッチング素子Ｑ２，Ｑ４，Ｑ６に第１のＰＷＭ信号ＳＧ１を供給してもよい。

図２（ａ）からわかるように、本実施形態では、上アーム側スイッチング素子Ｑ１，Ｑ３，Ｑ５はＰＷＭ制御するのに対し、下アーム側スイッチング素子Ｑ２，Ｑ４，Ｑ６は相ごとに定電圧を供給することを前提としている。下アーム側スイッチング素子Ｑ２，Ｑ４，Ｑ６には、定常駆動時は、相ごとに二種類の定電圧（ハイレベルとローレベル）のいずれかが供給されるため、以下では、下アーム側スイッチング素子Ｑ２，Ｑ４，Ｑ６の制御を定電圧制御と呼ぶ。

下アーム側スイッチング素子Ｑ２，Ｑ４，Ｑ６を定電圧制御することで、上下アームともＰＷＭ制御する場合よりも、モータ制御部７の内部構成を簡略化できる。

図２で説明した第１〜第３のＰＷＭ信号ＳＧ１，ＳＧ３，ＳＧ４と定電圧信号ＳＧ２は、モータ制御部７の制御の下でモータ駆動回路６にて出力される。

オーバーラップ制御部１１は、上述したように、予め決められた値にオーバーラップ期間を設定してもよいし、モータ２の回転数によりオーバーラップ期間を調整してもよい。通電切替タイミング制御部１２は、回転位置検出部８により検出されたモータ２の回転位置により、相の切替タイミングに達したか否かを判断し、第１〜第３のＰＷＭ信号ＳＧ１，ＳＧ３，ＳＧ４と定電圧信号ＳＧ２の切替タイミングをモータ駆動回路６に通知する。回転位置検出部８は、モータ２の各電機子コイル３の一端Ｐに誘起する誘起電圧により、センサレス（センサなし）で回転位置を検出する。

このように、本実施形態では、オーバーラップ期間の直前の定常駆動時に第１のＰＷＭ信号ＳＧ１を供給していていた上アーム側スイッチング素子に対して、オーバーラップ期間内に、第１のＰＷＭ信号ＳＧ１よりも周波数が高い第２のＰＷＭ信号ＳＧ３を供給して、２相分の上アーム側スイッチング素子を同時にオンする。あるいは、オーバーラップ期間の直前の定常駆動時に定電圧信号ＳＧ２を供給していた下アーム側スイッチング素子に対して、オーバーラップ期間内に、第１のＰＷＭ信号ＳＧ１よりも周波数が高い第３のＰＷＭ信号ＳＧ４を供給して、２相分の下アーム側スイッチング素子を同時にオンする。これにより、オーバーラップ期間内に流れる相電流の傾斜が緩やかになり、トルク変動を低減でき、ひいてはブラシレスモータ２の振動および騒音を大幅に抑制できる。

さらに、本実施形態では、オーバーラップ期間の開始時に、通電側（例えば上アーム側）における第１のＰＷＭ信号ＳＧ１のパルス幅を広げて(オンデューティを増加させて)、それに合わせて第２のＰＷＭ信号ＳＧ３のパルス数を増加させ、同様に、定電圧制御される下アーム側に対応する通電側（上アーム側）の第１のＰＷＭ信号ＳＧ１のパルス幅を広げる(オンデューティを増加させる)。これにより、オーバーラップ期間の開始時に電源電流ＩＰを流れやすくなり、オーバーラップ期間内の電源電流ＩＰの落ち込みを抑制できる。

（第２の実施形態）
第２の実施形態は、オーバーラップ期間内の下アーム側の第３のＰＷＭ信号ＳＧ４の波形が第１の実施形態と異なるものである。

図５は第２の実施形態の信号波形図である。すなわち、図５（ａ）は上アーム側スイッチング素子Ｑ１，Ｑ３，Ｑ５と下アーム側スイッチング素子Ｑ２，Ｑ４，Ｑ６に供給される第１〜第３のＰＷＭ信号ＳＧ１，ＳＧ３，ＳＧ４と定電圧信号ＳＧ２の信号波形図である。図５（ｂ）は図５（ａ）の期間Ｔ２内のオーバーラップ期間Ｃの拡大図である。

図５（ｂ）に示すように、第２の実施形態では、上アーム側スイッチング素子に供給される第１のＰＷＭ信号ＳＧ１のロウ期間（ｘ２〜ｘ３；スイッチング素子のオフ期間を意味する）内に、下アーム側スイッチング素子に供給される第３のＰＷＭ信号ＳＧ４をハイ固定にする(スイッチング素子のオンを意味する)。

図５（ｂ）では、第３のＰＷＭ信号ＳＧ４がハイ固定になった後のパルス波形を破線で図示しているが、これは、ハイ固定になった後（ｘ３以降）は、ハイ固定前と同様のパルス信号が継続されてもよいし、ロウ固定にしてもよいことを示している。

第１のＰＷＭ信号ＳＧ１のロウ期間内に第３のＰＷＭ信号ＳＧ４をハイ固定にすることで、オーバーラップ期間内は、下アーム側スイッチング素子がオンの期間が長くなり、電源電流ＩＰがより流れやすくなることから、オーバーラップ期間内の電源電流ＩＰの落ち込みを抑制できる。

図４（ｃ）は第２の実施形態における下アーム側の電源電流波形を示す図である。図４（ｃ）は図４（ａ）および図４（ｂ）と同じ縮尺および表記で信号波形を記述している。図４（ａ）の期間ｋ１〜ｓ１と図４（ｂ）の期間ｋ２〜ｓ２は、図４（ｃ）の期間ｋ３〜ｓ３に対応している。

上述した図４（ｂ）は、オーバーラップ期間の開始時に第１のＰＷＭ信号ＳＧ１のオンデューティを増加させたものであるが、これに加えて、図４（ｃ）のように第１のＰＷＭ信号ＳＧ１のロウ期間内に、下アーム側スイッチング素子に供給される第３のＰＷＭ信号ＳＧ４をハイ固定にすることにより、より電源電流ＩＰの落ち込みを抑制できる。

なお、図５では、オーバーラップ期間内の開始直後の２つのパルスの間のロウ期間（ｘ２〜ｘ３）に対応づけて、下アーム側の第３のＰＷＭ信号ＳＧ４をハイ固定にしているが、オーバーラップ期間内の第１のＰＷＭ信号ＳＧ１が複数のパルスを有する場合は、各パルスの間のすべてのロウ期間に合わせて、下アーム側の第３のＰＷＭ信号ＳＧ４をハイ固定にしてもよいし、一部のロウ期間に合わせて、下アーム側の第３のＰＷＭ信号ＳＧ４をハイ固定にしてもよい。

このように、第２の実施形態では、オーバーラップ期間内の第１のＰＷＭ信号ＳＧ１のロウ期間に下アーム側の第３のＰＷＭ信号ＳＧ４をハイ固定にするため、通電が切られる相（図４（ｃ）ではＶ相）の相電流の落ち込みが抑制され、オーバーラップ期間内の電源電流ＩＰの落ち込みをさらに抑制できる。

（第３の実施形態）
第３の実施形態は、上アーム側の第１のＰＷＭ信号ＳＧ１のパルス出力期間（＝スイッチング素子のオン期間）内に、下アーム側のオーバーラップ期間を開始するものである。

図６は第３の実施形態における上アーム側スイッチング素子Ｑ１と下アーム側スイッチング素子Ｑ４，Ｑ６の各スイッチング信号と電源電流ＩＰの信号波形図である。

図６（ａ）は上アーム側の第１のＰＷＭ信号ＳＧ１がロウの期間内に下アーム側のオーバーラップ期間を開始する場合の信号波形図、図６（ｂ）は上アーム側の第１のＰＷＭ信号ＳＧ１がハイの期間（パルス出力期間）内に下アーム側のオーバーラップ期間を開始する場合の信号波形図である。

図６（ａ）の期間ｋ４〜ｓ４はオーバーラップ期間とその直後の期間であり、この期間ｋ４〜ｓ４は図６（ｂ）の期間ｋ５〜ｓ５に対応している。

図６（ａ）と図６（ｂ）でオーバーラップ期間内の電源電流ＩＰを比較するとわかるように、上アーム側の第１のＰＷＭ信号ＳＧ１のパルス出力期間内に下アーム側のオーバーラップ期間を開始すると、オーバーラップ期間中の電源電流ＩＰの落ち込みが小さくなる。これは、上アーム側のスイッチング素子がオンのときに、下アーム側のスイッチング素子もオンであれば、両スイッチング素子を通って電源電流ＩＰが流れるためである。

より厳密には、上アーム側の第１のＰＷＭ信号ＳＧ１のパルス出力期間が始まるのとほぼ同時に、下アーム側のオーバーラップ期間を開始させるのが望ましいが、上アーム側の第１のＰＷＭ信号ＳＧ１のパルス出力期間が開始してから所定時間が経過した後でも、パルス出力期間内であれば、下アーム側のオーバーラップ期間を開始することで、オーバーラップ期間内の電源電流ＩＰの落ち込みをある程度は抑制できる。

ところで、第３の実施形態は、上述した第１または第２の実施形態と組み合わせることが可能である。すなわち、第３の実施形態においても、図２（ｂ）および図２（ｃ）のように、オーバーラップ期間内の開始直後に第１のＰＷＭ信号ＳＧ１のパルス幅を広げるとともに、第２のＰＷＭ信号ＳＧ３のパルス数を増やす。また、それに加えて、図５（ｂ）のように、オーバーラップ期間内の第１のＰＷＭ信号ＳＧ１のロウ期間に下アーム側の第３のＰＷＭ信号ＳＧ４をハイ固定にしてもよい。

このように、第３の実施形態では、上アーム側の第１のＰＷＭ信号ＳＧ１のパルス出力期間内に、下アーム側のオーバーラップ期間を開始するため、通電が切られる相（図６（ｂ）ではＶ相）の相電流の落ち込みが抑制されかつ通電が開始される相（図６（ｂ）ではＷ相）の相電流の立ち上りが早くなり、オーバーラップ期間内の電源電流ＩＰの落ち込みを抑制できる。

（第４の実施形態）
第４の実施形態は、上アーム側の第１のＰＷＭ信号ＳＧ１のパルス出力期間（＝スイッチング素子のオン期間）内に、下アーム側のオーバーラップ期間を終了するものである。

図７は第４の実施形態における上アーム側スイッチング素子Ｑ１と下アーム側スイッチング素子Ｑ４，Ｑ６の各スイッチング信号と電源電流ＩＰの信号波形図である。

図７（ａ）は上アーム側の第１のＰＷＭ信号ＳＧ１がロウの期間内に下アーム側のオーバーラップ期間が終了する場合の信号波形図、図７（ｂ）は上アーム側の第１のＰＷＭ信号ＳＧ１がハイの期間（パルス出力期間）内に下アーム側のオーバーラップ期間が終了する場合の信号波形図である。

図７（ａ）の期間ｋ６〜ｓ６はオーバーラップ期間とその直後の期間であり、この期間ｋ６〜ｓ６は図７（ｂ）の期間ｋ７〜ｓ７に対応している。

図７（ａ）と図７（ｂ）でオーバーラップ期間内の電源電流ＩＰを比較するとわかるように、上アーム側の第１のＰＷＭ信号ＳＧ１のパルス出力期間内に下アーム側のオーバーラップ期間が終了すると、オーバーラップ期間中の電源電流ＩＰの落ち込みが小さくなる。これは、上アーム側のスイッチング素子がオンのときに、下アーム側のスイッチング素子もオンであれば、両スイッチング素子を通って電源電流ＩＰが流れるためである。

この第４の実施形態は、上述した第１〜第３の実施形態と任意に組み合わせることが可能である。すなわち、第３の実施形態においても、図２（ｂ）および図２（ｃ）のように、オーバーラップ期間内の開始直後に第１のＰＷＭ信号ＳＧ１のパルス幅を広げるとともに、第２のＰＷＭ信号ＳＧ３のパルス数を増やす。また、それに加えて、図５（ｂ）のように、オーバーラップ期間内の第１のＰＷＭ信号ＳＧ１のロウ期間に下アーム側の第３のＰＷＭ信号ＳＧ４をハイ固定にしてもよい。さらに、第３の実施形態と同様に、上アーム側の第１のＰＷＭ信号ＳＧ１のパルス出力期間内に、下アーム側のオーバーラップ期間を開始してもよい。

このように、第４の実施形態では、上アーム側の第１のＰＷＭ信号ＳＧ１のパルス出力期間内に、下アーム側のオーバーラップ期間が終了するため、電源電流ＩＰがより流れやすくなって、オーバーラップ期間内の電源電流ＩＰの落ち込みを抑制できる。

（第５の実施形態）
第５の実施形態は、回転数に応じて、オーバーラップ期間と第２および第３のＰＷＭ信号ＳＧ３，ＳＧ４のオンデューティを調整できるようにしたものである。

図８は本発明の第５の実施形態に係るブラシレスモータ２の駆動制御装置１ａの概略構成を示すブロック図である。図８では、図１と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。

図８の駆動制御装置１ａは、図１の構成に加えて、基準回転数算出部２１と、目標回転数算出部２２と、速度制御部１４とを備えている。基準回転数算出部２１は、回転位置検出部８により検出されたロータ４の回転位置に基づいて、所定の基準時刻でのロータ４の回転数（以下、基準回転数と呼ぶ）を算出する。目標回転数算出部２２は、駆動制御装置１ａの外部から供給される回転数指令に基づいて、ロータ４の回転数の目標値（以下、目標回転数と呼ぶ）を算出する。

モータ制御部７ａ内に設けられる速度制御部１４は、基準回転数算出部２１で算出された基準回転数と、目標回転数算出部２２で算出された目標回転数とに基づいて、ロータ４の回転速度を制御するための速度制御信号を生成し、生成した速度制御信号をモータ駆動回路６に供給する。同じくモータ制御部７ａ内のオーバーラップ制御部１１は、基準回転数算出部２１で算出された基準回転数と、目標回転数算出部２２で算出された目標回転数とに基づいて、オーバーラップ期間と、オーバーラップ期間内にモータ駆動回路６より各相のスイッチング素子に出力するスイッチング信号と、オーバーラップするべき２つの相とを決定して、その決定情報を通電切替タイミング制御部１２に通知する。

モータ制御部７ａ内の速度制御部１４は、目標回転数算出部２２で算出された目標回転数に基づいて、モータ駆動回路６が出力する第２のＰＷＭ信号ＳＧ３のオンデューティを調整する。ここで、オンデューティとは、スイッチング素子がオンの期間の割合を指す。

このように、第５の実施形態では、目標回転数に応じて、第２のＰＷＭ信号ＳＧ３のオンディーティを調整することで、相電流の傾斜をモータ２の目標回転数に応じて最適化することができ、より効率よくモータ２の振動および騒音を抑制できる。尚、目標回転数ではなく、基準回転数に応じて第２のＰＷＭ信号ＳＧ３のオンディーティを調整するようにしても、同様な効果が得られる。

また、第５の実施形態では、目標回転数と基準回転数に基づいてオーバーラップ期間を設定するため、モータ２の実際の回転状況を考慮してオーバーラップ通電を行うことができ、より安定にモータ２を駆動しつつ、振動および騒音の抑制効果を高めることができる。

（その他の変形例）
上述した実施形態では、上アーム側のスイッチング素子Ｑ１，Ｑ３，Ｑ５と下アーム側のスイッチング素子Ｑ２，Ｑ４，Ｑ６のスイッチング速度が略同一であることを念頭に置いて、上アーム側と下アーム側を区別せずに、第２のＰＷＭ信号ＳＧ３のオンデューティを設定した。ところが、上アーム側と下アーム側とでスイッチング速度が異なる場合も考えられる。この場合、上アーム側と下アーム側で、第２のＰＷＭ信号ＳＧ３のオンデューティを変えるのが望ましい。より具体的には、上アーム側と下アーム側で、スイッチング速度が遅い方のスイッチング素子の第２のＰＷＭ信号ＳＧ３のオンデューティをより大きくするのが望ましい。

上述した回転位置検出部８は、センサレスで各電機子コイル３に誘起される誘起電圧を検出する例を示したが、ロータ４の回転位置を検出する位置センサを設けて、この位置センサからの信号により回転位置を検出してもよい。

また、第２のＰＷＭ信号ＳＧ３は、図２（ｂ）に示したオーバーラップ期間内の第１のＰＷＭ信号ＳＧ１の各ハイレベル期間内のみに出力されるＰＷＭ信号に限定されるものではなく、モータの動作条件によっては、第２のＰＷＭ信号ＳＧ３は、オーバーラップ期間内の第１のＰＷＭ信号ＳＧ１の各ローレベル期間のすべての期間あるいは一部期間にも出力されるＰＷＭ信号として、相電流の傾斜を微調整するようにしてもよい。

また、第３のＰＷＭ信号ＳＧ４は、図２（ｃ）に示したオーバーラップ期間内に連続的に出力されるＰＷＭ信号に限定されるものではなく、モータの動作条件によっては、第３のＰＷＭ信号ＳＧ４は、オーバーラップ期間内の一部期間は出力されない、断続的に出力されるＰＷＭ信号として、相電流の傾斜を微調整するようにしてもよい。

本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

１，１ａ駆動制御装置
２ブラシレスモータ
３電機子コイル
４ロータ
５インバータ回路
６モータ駆動回路
７，７ａモータ制御部
８回転位置検出部
１１オーバーラップ制御部
１２通電切替タイミング制御部
１３デューティ切替部
１４速度制御部
２１基準回転数算出部
２２目標回転数算出部
ＩＰ電源電流
ＳＧ１第１のＰＷＭ信号
ＳＧ２定電圧信号
ＳＧ３第２のＰＷＭ信号
ＳＧ４第３のＰＷＭ信号

Claims

ステータに設けられた複数相の電機子コイルに対してオーバーラップ通電を行うことにより、複数の磁極を有するロータを回転させるブラシレスモータの駆動制御装置において、
前記複数相の電機子コイルに通電を行うインバータ回路と、
前記インバータ回路を駆動するための駆動信号を生成するモータ駆動回路と、
前記オーバーラップ通電を行うオーバーラップ期間を設定するとともに、前記オーバーラップ期間に基づいて前記モータ駆動回路を制御するモータ制御部と、を備え、
前記インバータ回路は、
前記複数相の電機子コイルの各相ごとに設けられる複数の上アーム側スイッチング素子と、
前記複数相の電機子コイルの各相ごとに設けられ、対応する上アーム側スイッチング素子に直列接続される、複数の下アーム側スイッチング素子と、を有し、
前記モータ駆動回路は、定常駆動時には、前記複数相の電機子コイルの各相ごとに、前記複数の上アーム側スイッチング素子と前記複数の下アーム側スイッチング素子とのいずれか一方をオン／オフ制御する第１のＰＷＭ信号と、他方をオン／オフ制御する定電圧信号とを含む前記駆動信号を生成し、
前記モータ制御部は、前記オーバーラップ期間内に、前記モータ駆動回路に対する第１および第２の駆動制御を行ない、
前記第１の駆動制御は、前記オーバーラップ期間の直前に前記第１のＰＷＭ信号を供給していた前記上アーム側または下アーム側スイッチング素子に対して、前記第１のＰＷＭ信号よりも周波数が高い第２のＰＷＭ信号を供給するとともに、前記オーバーラップ期間の開始時には次に切り替わる相のスイッチング素子に供給される前記第１のＰＷＭ信号のオンデューティを一時的に増加させ、それに合わせて前記第２のＰＷＭ信号のパルス数を増加させ、
前記第２の駆動制御は、前記オーバーラップ期間の直前に前記定電圧信号を供給していた前記下アーム側または上アーム側スイッチング素子に対して、前記第１のＰＷＭ信号よりも周波数が高い第３のＰＷＭ信号を供給するとともに、前記オーバーラップ期間中に前記第１のＰＷＭ信号を供給していた前記上アーム側または下アーム側スイッチング素子に対して、オンデューティを一時的に増加させた前記第１のＰＷＭ信号を供給することを特徴とする駆動制御装置。
前記モータ制御部は、前記第２の駆動制御を行なう際、前記オーバーラップ期間中に前記第１のＰＷＭ信号を供給する前記上アーム側または下アーム側スイッチング素子がオフの間は、前記第３のＰＷＭ信号を供給する前記下アーム側または上アーム側スイッチング素子をオンさせることを特徴とする請求項１に記載の駆動制御装置。
前記モータ制御部は、前記第２の駆動制御を行なう際、前記第１のＰＷＭ信号を供給する前記上アーム側または下アーム側スイッチング素子のオン期間内に、前記下アーム側または前記上アーム側スイッチング素子に前記定電圧信号を供給するための前記オーバーラップ期間を開始させることを特徴とする請求項１または２に記載の駆動制御装置。
前記モータ制御部は、前記第２の駆動制御を行なう際、前記第１のＰＷＭ信号を供給する前記上アーム側または下アーム側スイッチング素子のオン期間内に、前記下アーム側または前記上アーム側スイッチング素子に前記定電圧信号を供給するための前記オーバーラップ期間を終了させることを特徴とする請求項１乃至３のいずれかに記載の駆動制御装置。
前記ロータの回転位置を検出する回転位置検出部を備え、
前記モータ制御部は、
前記回転位置検出部で検出された回転位置に基づいて、前記オーバーラップ期間のタイミング制御と、前記オーバーラップ期間内における前記第１、第２および第３のＰＷＭ信号のタイミング制御とを行なう通電切替タイミング制御部と、
前記オーバーラップ期間内における前記第１、第２および第３のＰＷＭ信号のオンデューティ制御を行なうデューティ切替部と、を有することを特徴とする請求項１乃至４のいずれかに記載の駆動制御装置。