JP2012238915A - 凹凸パターン付きビアパッドを含む印刷回路基板の製造方法 - Google Patents
凹凸パターン付きビアパッドを含む印刷回路基板の製造方法 Download PDFInfo
- Publication number
- JP2012238915A JP2012238915A JP2012200899A JP2012200899A JP2012238915A JP 2012238915 A JP2012238915 A JP 2012238915A JP 2012200899 A JP2012200899 A JP 2012200899A JP 2012200899 A JP2012200899 A JP 2012200899A JP 2012238915 A JP2012238915 A JP 2012238915A
- Authority
- JP
- Japan
- Prior art keywords
- via pad
- pattern
- circuit board
- printed circuit
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
【課題】本発明は凹凸パターン付きビアパッドを含む印刷回路基板及びその製造方法を提供する。
【解決手段】第1の絶縁層11上に形成された回路パターン12と、第1の絶縁層11上に回路パターン12に対して離設され、ビアホールAが形成される下面に該ビアホールAより断面積が大きく形成され、凹凸パターン13a、13bを有するビアパッド13と、ビアホールAの形成されていないビアパッド13と回路パターン12との上に形成される第2の絶縁体14と、該第2の絶縁体14及びビアホールA上に形成される銅箔層15とを含む。
【選択図】図1
【解決手段】第1の絶縁層11上に形成された回路パターン12と、第1の絶縁層11上に回路パターン12に対して離設され、ビアホールAが形成される下面に該ビアホールAより断面積が大きく形成され、凹凸パターン13a、13bを有するビアパッド13と、ビアホールAの形成されていないビアパッド13と回路パターン12との上に形成される第2の絶縁体14と、該第2の絶縁体14及びビアホールA上に形成される銅箔層15とを含む。
【選択図】図1
Description
本発明は、多様な形態の凹凸パターンを有するビアパッドを含む印刷回路基板及びその製造方法に関する。
印刷回路基板(PCB:Printed Circuit Board)は、所定の電子部品を電気的に接続または機械的に固定させる役割を遂行する回路基板であって、フェノール樹脂またはエポキシ樹脂などの絶縁層と、該絶縁層に付着され、所定の配線パターンが形成される銅箔層とから構成されている。
この印刷回路基板は、積層数によって絶縁層の片面のみに配線が形成された断面印刷回路基板(Single PCB)と、絶縁層の両面に配線が形成された両面印刷回路基板(Double PCB)と、多層で配線された多層印刷回路基板(Muti1ayer PCB)とに分類される。
最近、電子製品の小型化、薄型化、高密度化と伴ってビルドアップ(Build−up)基板の高密度化が要求されると共に高信頼性の基板が要求されている。
このように、基板の高信頼性の確保のために、熱膨張係数(CTE)が低く且つ高いガラス伝導温度を有する絶縁材料の開発が進められており、ビアの接続信頼性を向上させるためにレーザビア、デスミア(Desmear)液及び工程の開発が活発に行われている。
一般に、印刷回路基板にビアホールを形成する方法は、レーザドリル(Laser drill)を用いる方法が使われている。
絶縁体上に形成された円形または四角形のビアパッド上に、レーザドリルを用いてビアホールが形成され、該ビアホールの上部及び下部は、無電解メッキまたは電気メッキを用いてメッキされて電気的に接続されることができる。
一般的なビアパッドの形状は、ビアホール底面(bottom)の直径より大きく、ビアパッドは銅メッキによって形成されるが、回路パターンの形成される領域とビアパッドの形成される領域との面積差によってメッキの厚さが異なって形成されてしまうという問題がある。
本発明は上記の問題点に鑑みて成されたものであって、その目的はビア接続の信頼性確保及びビアパッドの厚さの均一性が向上する、凹凸パターン付きビアパッドを含む印刷回路基板及びその製造方法を提供することにある。
本発明の一つの特徴によれば、第1の絶縁層上に形成された回路パターンと、前記第1の絶縁層上に前記回路パターンに対して離設され、ビアホールが形成される下面に該ビアホールより断面積が大きく形成され、凹凸パターンを有するビアパッドと、前記ビアホールの形成されていないビアパッドと前記回路パターンとの上に形成される第2の絶縁体と、前記第2の絶縁体及び前記ビアホール上に形成される銅箔層とを含む。
本発明の他の特徴によれば、第1の絶縁層の一部領域がエッチングされて形成された回路パターンと、前記第1の絶縁層の一部領域がエッチングされて形成され、前記回路パターンに対して離設され、ビアホールが形成される下面に該ビアホールより断面積が大きく形成され、凹凸パターンを有するビアパッドと、前記ビアホールの形成されていないビアパッド及び前記回路パターン上に形成される第2の絶縁体と、前記第2の絶縁体及び前記ビアホール上に形成される銅箔層とを含む。
また、本発明による印刷回路基板の前記凹凸パターンは、円形、六角形、四角形、螺旋形または多数の対角線が交差して形成される形状の中少なくとも一つに形成されることができる。
また、本発明による印刷回路基板の前記第1の絶縁体は、ポリイミドによって形成されることができる。
また、本発明による印刷回路基板の前記回路パターンまたは前記ビアパッドは、銅箔層によって形成されることができる。
また、本発明による印刷回路基板の前記凹凸パターンは、レーザを照射して形成されることができる。
また、本発明による印刷回路基板の前記凹凸パターンは、前記ビアパッドの厚さが一部または全部エッチングされて形成されることができる。
また、本発明による印刷回路基板の前記凹凸パターンは、前記ビアパッド及び該ビアパッドの下面の第1の絶縁体が一部エッチングされて形成されることができる。
本発明の他の特徴によれば、第1の絶縁層上に回路パターンと、前記回路パターンに対して離設され、凹凸パターンを有するビアパッドを形成するステップと、前記回路パターンと前記凹凸パターンが形成されたビアパッドとの上に第2の絶縁層を形成するステップと、前記ビアパッド上の第2の絶縁層の一部領域をエッチングしてビアホールを形成するステップと、前記ビアホールの形成された第2の絶縁層に銅箔層を形成するステップとを含む。
本発明の他の特徴によれば、第1の絶縁層の一部領域をエッチングして回路パターンを形成し、前記回路パターンと離間された第1の絶縁層の一部領域をエッチングして凹凸パターンを有するビアパッドを形成するステップと、前記回路パターンと前記凹凸パターンが形成されたビアパッドとの上に第2の絶縁層を形成するステップと、前記ビアパッド上の第2の絶縁層の一部領域をエッチングしてビアホールを形成するステップと、前記ビアホールの形成された第2の絶縁層に銅箔層を形成するステップとを含む。
また、本発明による印刷回路基板の製造方法において、前記凹凸パターンを有するビアパッドを形成するステップにて、前記凹凸パターンは、前記ビアパッドの一部領域にレーザを照射し該一部領域をエッチングして形成されることができる。
また、本発明による印刷回路基板の製造方法において、前記凹凸パターンを有するビアパッドを形成するステップにて、前記凹凸パターンは、円形、六角形、四角形、螺旋形または多数の対角線が交差して形成される形状の中少なくとも一つに形成されることができる。
また、本発明による印刷回路基板の製造方法において、前記凹凸パターンを有するビアパッドを形成するステップにて、前記凹凸パターンは、前記ビアパッドの厚さが一部または全部エッチングされて形成されることができる。
また、本発明による印刷回路基板の製造方法において、前記凹凸パターンを有するビアパッドを形成するステップにて、前記凹凸パターンは、前記ビアパッドと該ビアパッドの下面に形成された第1の絶縁体の一部がエッチングされて形成されることができる。
また、本発明による印刷回路基板の製造方法において、前記凹凸パターンを有するビアパッドを形成するステップにて、前記凹凸パターンは、規則的に形成されることができる。
本発明の実施形態によれば、ビアパッドに形成された凹凸パターン分、メッキされる総面積が広くなり、3次元的な接続面を形成することができるので、ビア接続の信頼性及び接続強度が向上するという効果が奏する。
また、ビアパッドに凹凸パターンを形成することによって、ビアパッドの面積と周辺回路パターン面積との差を最小化し、メッキ過程で類似な析出速度を維持すると共に、ビアパッドと回路パターンとのメッキ厚さを均一に形成することができるという効果が奏する。
本発明は多様な変更を加えることができ、様々な実施形態を有することができる。特定な実施形態を図面に例示して詳細な説明において詳細に述べることにする。しかし、これは本発明を特定の実施形態に対して限定するのでなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むことと理解されたい。
ここで本発明の実施形態による凹凸パターン付きビアパッドを含む印刷回路基板及びその製造方法に対して図面を参照して詳細に説明し、図面符号に関係なく同一または対応する構成要素は、同一の参照符号を付し、それに対する重複する説明は省略することにする。
[凹凸パターン付きビアパッドを含む印刷回路基板]
<第1の実施形態>
図1は、本発明の第1の実施形態による印刷回路基板の断面図を示す図面である。
図1は、本発明の第1の実施形態による印刷回路基板の断面図を示す図面である。
同図のように、本発明の第1の実施形態による凹凸パターン付きビアパッドを含む印刷回路基板は、第1の絶縁層11、回路パターン12、凹凸パターン13a、13bが形成されたビアパッド13、第2の絶縁層14及び銅箔層15を含む。
第1の絶縁層11は、ポリイミドによって形成されることができ、片面または両面に回路パターン12が形成されることができる。
ビアパッド13は、第1の絶縁層11上に形成された回路パターン12に対して離設され、ビアホールAの設けられる下面に形成される。ビアパッド13の断面積は、上面に形成されるビアホールAの上下部断面積より大きく、ビアパッド13には凹凸パターン13a、13bが形成される。
図6a〜図6fは、本発明の実施形態による、ビアパッドに形成される凹凸パターンの形状を示す図面である。
同図のように、ビアパッド13に形成される凹凸パターン13a、13bは、円形、六角形、四角形、螺旋形または多数の対角線が交差して形成される形状の中少なくとも一つに形成されることができる。
ビアパッド13は、円形または四角形の銅メッキ層を形成後(図6a)、該銅メッキ層上の一部領域にウインドーを形成後、レーザを照射して凹凸パターンを形成したり、マスクを形成後、該マスクの形成されていない領域を銅メッキして凹凸パターンを形成することができる。
該凹凸パターンを形成する方法は一実施形態に過ぎなく、多様な方法で形成されてもよい。
また、凹凸パターンは、ビアパッドの厚さの一部または全部をエッチングして形成することができ、ビアパッドと該ビアパッドの下面に形成された第1の絶縁体を一部エッチングして形成することができる。
図3a、図3b、図4a、図4b、図5a及び図5bは、本発明の実施形態による凹凸パターンの形態を示す図面である。
図3a及び図3bは、ビアパッド13の厚さが全部エッチングされて凹凸パターン13a、13bが形成されたことを示す図で、凹凸パターン13a、13b間に積層された第2の絶縁体14が全てエッチングされた形態である。
図4a及び図4bは、ビアパッド13厚さの一部がエッチングされて凹凸パターン13a、13bが形成されたことを示す図で、凹凸パターン13a、13b間に積層された第2の絶縁体14が一部残された形態である。
図5a及び図5bは、ビアパッド13が全部エッチングされ、該ビアパッド13の下面に形成された第1の絶縁体11の一部領域がエッチングされて凹凸パターン13a、13bが形成されたことを示す。
図3a〜図5bに示した凹凸パターン13a、13bは、レーザ照射の量を調節して異なって形成されることができ、他の方法によって異なる形状に形成ることができる。
第2の絶縁体14は、ビアホールAの形成されないビアパッドと回路バター12との上に形成され、第2の絶縁体14及びビアホールA上に銅箔層15が形成されて上部に形成された回路パターンと電気的に接続されることができる。
<第2の実施形態>
図2は、本発明の第2の実施形態による印刷回路基板の断面図を示す図面である。
同図のように、本発明の第2の実施形態による凹凸パターン付きビアパッド含む印刷回路基板は、第1の絶縁層11、回路パターン12、凹凸パターン13a、13bが形成されたビアパッド13、第2の絶縁層14及び銅箔層13を含む。
本発明の第2の実施形態による印刷回路基板は、第1の実施形態による印刷路基板と比べて、回路パターン12の形成される領域と凹凸パターン13a、3bの形成されたビアパッド13が形成される領域とが異なる。
第1の絶縁層11は、ポリイミドによって形成されることができ、片面また両面の一部領域がエッチングされ、該エッチングされた領域に回路パターン12及びビアパッド13が形成されることができる。
ビアパッド13は回路パターン12に対して離設され、ビアホールAの形成れる下面に形成され、ビアパッド13の断面積は上面に形成されるビアホールAの上下部断面積より大きく、ビアパッド13には凹凸パターン13a、1bが形成されることができる。
即ち、第1の実施形態による印刷回路基板は、回路パターン12及びビアパド13が第1の絶縁層11上に形成される一方、第2の実施形態による印刷回路基板は、回路パターン12及びビアパッド13が第1の絶縁層11のエッチングされた領域に形成される。
そのため、第2の実施形熊による印刷回路基板は、第1の絶縁層11を形成し該第1の絶縁層11の一部領域にトレンチ(trench)を形成後、該トレンチの内部をメッキすることによって、回路パターン12とビアパッド13とを形成することができる。
従来の印刷回路基板のビアパッドの断面積は、回路パターンの断面積と差が大きく、メッキ過程で、析出速度の差を引き起こし、これによってビアパッドが不均一にメッキされてしまうという問題があった。
しかしながら、本発明の印刷回路基板のビアパッド13は凹凸パターン13a、13bを備えることによって、回路パターン12との断面積の差を最小化してメッキ層を均一に形成することができる。
また、凹凸パターン13a、13b間にメッキ層が形成されるため、ビア接続強度を向上させることができる。
[凹凸パターン付きビアパッドを含む印刷回路基板の製造方法]
<第1の実施形態>
図7a〜図7eは、本発明の第1の実施形態による印刷回路基板の製造方法の工程図を示す図面である。
図7a〜図7eは、本発明の第1の実施形態による印刷回路基板の製造方法の工程図を示す図面である。
同図のように、本発明の第1の実施形態による凹凸パターン付きビアパッドを合む印刷回路基板の製造方法は、第1の絶縁層11上に回路パターン12と、凹白パターン13a、13bを有するビアパッド13とを形成する(図7a参照)。
ここで、凹凸パターン13a、13bは、ビアパッド13の一部領域にレーザを照射して該一部領域をエッチングして形成するか、またはマスクを形成して選択的にメッキすることができる。
凹凸パターン13a、13bは、円形、六角形、四角形、螺旋形または多数の対角線が交差して形成される形状の中いずれか一つによって形成されると共に、規則的なパターンによって形成されることができる。
また、凹凸パターン13a、13bは、ビアパッド13の厚さが一部または全部エッチングされて形成されるか、またはビアパッド13と第1の絶縁体11の一部領域がエッチングされて形成されてもよい(図3a〜図5b参照)。
次に、回路パターン12と凹凸パターン13a、13bが形成されたビアパッド13との上に第2の絶縁層14を形成し(図7b参照)、該第2の絶縁層14の一部領域をエッチングしてビアホールAを形成する(図7c参照)。
ビアホールAの形成された第2の絶縁層14に銅箔層15を形成後(図7d参照)、該銅箔層15の上部に銅メッキ16を形成することができる(図7e参照)。
<第2の実施形態>
図8a〜図8eは、本発明の第2の実施形態による印刷回路基板の製造方法の工程図を示す図面である。
同図のように、本発明の第2の実施形態による凹凸パターン付きビアパッドを含む印刷回路基板の製造方法は、第1の絶縁層11の一部領域をエッチングして回路パターン12を形成し、該回路パターン12と離間された第1の絶縁層11のエッチングされた領域に凹凸パターン13a、13bを有するビアパッド13を形成する(図8a参照)。
ここで、凹凸パターン13a、13bは、ビアパッド13の一部領域にレーザを照射して該一部領域をエッチングして形成するか、またはマスクを形成して選択的にメッキすることができる。
凹凸パターン13a、13bの形態及び特徴に関する内容は、第1の実施形態による印刷回路基板の製造方法と同一である。
次に、回路パターン12と凹凸パターン13a、13bが形成されたビアパッド13との上に第2の絶縁層14を形成し(図8b参照)、該第2の絶縁層14の一部領域をエッチングしてビアホールAを形成する(図8c参照)。
ビアホールAの形成された第2の絶縁層14に銅箔層15を形成後(図8d参照)、該銅箔層15の上部に銅メッキ16を形成することができる(図8e参照)。
本発明の第2の実施形態による印刷回路基板の製造方法は、第1の実施形態による印刷回路基板の製造方法と比べて、回路パターン12及びビアパッド13が配置される領域が第1の絶縁層11の上部、または第1の絶縁層11のエッチングされた領域である点で相違がある。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
11 第1の絶縁体
12 回路パターン
13 ビアパッド
13a、13b 凹凸パターン
14 第2の絶縁体
15 銅箔層
16 銅メッキ
12 回路パターン
13 ビアパッド
13a、13b 凹凸パターン
14 第2の絶縁体
15 銅箔層
16 銅メッキ
Claims (15)
- 第1の絶縁層上に形成された回路パターンと、
前記第1の絶縁層上に前記回路パターンに対して離設され、ビアホールが形成される下面に該ビアホールより断面積が大きく形成され、凹凸パターンを有するビアパッドと、
前記ビアホールの形成されていないビアパッドと前記回路パターンとの上に形成される第2の絶縁体と、
前記第2の絶縁体及び前記ビアホール上に形成される銅箔層と
を含む印刷回路基板。 - 第1の絶縁層の一部領域がエッチングされて形成された回路パターンと、
前記第1の絶縁層の一部領域がエッチングされて形成され、前記回路パターンに対して離設され、ビアホールが形成される下面に該ビアホールより断面積が大きく形成され、凹凸パターンを有するビアパッドと、
前記ビアホールの形成されていないビアパッドと前記回路パターンとの上に形成される第2の絶縁体と、
前記第2の絶縁体及び前記ビアホール上に形成される銅箔層と
を含む印刷回路基板。 - 前記凹凸パターンは、円形、六角形、四角形、螺旋形または多数の対角線が交差して形成される形状の中少なくとも一つに形成される請求項1または2に記載の印刷回路基板。
- 前記第1の絶縁層は、ポリイミドによって形成される請求項1から3の何れか1項に記載の印刷回路基板。
- 前記回路パターンまたは前記ビアパッドは、銅箔層によって形成される請求項1から4の何れか1項に記載の印刷回路基板。
- 前記凹凸パターンは、レーザを照射して形成される請求項1から5の何れか1項に記載の印刷回路基板。
- 前記凹凸パターンは、前記ビアパッドの厚さが一部または全部エッチングされて形成される請求項1から6の何れか1項に記載の印刷回路基板。
- 前記凹凸パターンは、前記ビアパッド及び該ビアパッドの下面の前記第1の絶縁層が一部エッチングされて形成される請求項1から7の何れか1項に記載の印刷回路基板。
- 第1の絶縁層上に回路パターンと、該回路パターンに対して離設され、凹凸パターンを有するビアパッドを形成するステップと、
前記回路パターンと前記凹凸パターンが形成されたビアパッドとの上に第2の絶縁層を形成するステップと、
前記ビアパッド上の前記第2の絶縁層の一部領域をエッチングしてビアホールを形成するステップと、
前記ビアホールの形成された前記第2の絶縁層に銅箔層を形成するステップと
を含む印刷回路基板の製造方法。 - 第1の絶縁層の一部領域をエッチングして回路パターンを形成し、該回路パターンと離間された前記第1の絶縁層の一部領域をエッチングして凹凸パターンを有するビアパッドを形成するステップと、
前記回路パターンと前記凹凸パターンが形成されたビアパッドとの上に第2の絶縁層を形成するステップと、
前記ビアパッド上の前記第2の絶縁層の一部領域をエッチングしてビアホールを形成するステップと、
前記ビアホールの形成された前記第2の絶縁層に銅箔層を形成するステップと
を含む印刷回路基板の製造方法。 - 前記凹凸パターンを有するビアパッドを形成するステップにて、
前記凹凸パターンは、前記ビアパッドの一部領域にレーザを照射して該一部領域をエッチングして形成される請求項9または10に記載の印刷回路基板の製造方法。 - 前記凹凸パターンを有するビアパッドを形成するステップにて、
前記凹凸パターンは、円形、六角形、四角形、螺旋形または多数の対角線が交差して形成される形状の中少なくとも一つに形成される請求項9または10に記載の印刷回路基板の製造方法。 - 前記凹凸パターンを有するビアパッドを形成するステップにて、
前記凹凸パターンは、前記ビアパッドの厚さが一部または全部エッチングされて形成される請求項9から12の何れか1項に記載の印刷回路基板の製造方法。 - 前記凹凸パターンを有するビアパッドを形成するステップにて、
前記凹凸パターンは、前記ビアパッドと該ビアパッドの下面に形成された前記第1の絶縁層の一部がエッチングされて形成される請求項9から13の何れか1項に記載の印刷回路基板の製造方法。 - 前記凹凸パターンを有するビアパッドを形成するステップにて、
前記凹凸パターンは、規則的に形成される請求項9から14の何れか1項に記載の印刷回路基板の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090104212A KR101051551B1 (ko) | 2009-10-30 | 2009-10-30 | 요철 패턴을 갖는 비아 패드를 포함하는 인쇄회로기판 및 그 제조방법 |
KR10-2009-0104212 | 2009-10-30 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010023587A Division JP5122594B2 (ja) | 2009-10-30 | 2010-02-04 | 凹凸パターン付きビアパッドを含む印刷回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012238915A true JP2012238915A (ja) | 2012-12-06 |
Family
ID=43924185
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010023587A Expired - Fee Related JP5122594B2 (ja) | 2009-10-30 | 2010-02-04 | 凹凸パターン付きビアパッドを含む印刷回路基板 |
JP2012200899A Pending JP2012238915A (ja) | 2009-10-30 | 2012-09-12 | 凹凸パターン付きビアパッドを含む印刷回路基板の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010023587A Expired - Fee Related JP5122594B2 (ja) | 2009-10-30 | 2010-02-04 | 凹凸パターン付きビアパッドを含む印刷回路基板 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8680404B2 (ja) |
JP (2) | JP5122594B2 (ja) |
KR (1) | KR101051551B1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5790920B2 (ja) * | 2011-04-20 | 2015-10-07 | セイコーエプソン株式会社 | 機能素子、センサー素子、電子機器、および機能素子の製造方法 |
US8662640B2 (en) * | 2012-01-24 | 2014-03-04 | Eastman Kodak Company | Corrosion protected flexible printed wiring member |
KR101974349B1 (ko) | 2012-10-04 | 2019-05-02 | 삼성전자주식회사 | 발광모듈과 이를 이용한 조명장치 |
KR101506785B1 (ko) * | 2013-05-29 | 2015-03-27 | 삼성전기주식회사 | 인쇄회로기판 |
US10236239B2 (en) | 2015-01-29 | 2019-03-19 | Avago Technologies International Sales Pte. Limited | Apparatus and semiconductor structure including a multilayer package substrate |
JP6505521B2 (ja) * | 2015-06-26 | 2019-04-24 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
US9997428B2 (en) | 2015-07-14 | 2018-06-12 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Via structures for thermal dissipation |
US10085338B2 (en) | 2015-09-24 | 2018-09-25 | Seagate Technology Llc | Printed circuit board with flux reservoir |
US10129972B2 (en) | 2015-10-30 | 2018-11-13 | Avago Technologies International Sales Pte. Limited | Frame elements for package structures comprising printed circuit boards (PCBs) |
CN109156080B (zh) * | 2016-05-16 | 2021-10-08 | 株式会社村田制作所 | 陶瓷电子部件 |
TWI661476B (zh) * | 2018-02-14 | 2019-06-01 | 頎邦科技股份有限公司 | 半導體基板及其加工方法 |
CN114190010B (zh) * | 2021-11-04 | 2023-08-22 | 江苏普诺威电子股份有限公司 | Pad位于盲槽底的载板加工工艺 |
WO2024095570A1 (ja) * | 2022-11-02 | 2024-05-10 | 株式会社村田製作所 | インダクタ部品 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117332A (ja) * | 1997-06-19 | 1999-01-22 | Toppan Printing Co Ltd | 半導体装置用基板及びその製造方法 |
JP2002171048A (ja) * | 2000-12-01 | 2002-06-14 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2006269466A (ja) * | 2005-03-22 | 2006-10-05 | Sumitomo Bakelite Co Ltd | プリント回路基板およびその製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61177479U (ja) * | 1985-04-24 | 1986-11-05 | ||
KR100216839B1 (ko) * | 1996-04-01 | 1999-09-01 | 김규현 | Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조 |
JP3395621B2 (ja) * | 1997-02-03 | 2003-04-14 | イビデン株式会社 | プリント配線板及びその製造方法 |
KR20000052630A (ko) * | 1999-01-06 | 2000-08-25 | 모기 쥰이찌 | 전자 부품용 pga 형 보드 |
US6110816A (en) * | 1999-03-05 | 2000-08-29 | Taiwan Semiconductor Manufacturing Company | Method for improving bondability for deep-submicron integrated circuit package |
JP4582892B2 (ja) * | 1999-11-11 | 2010-11-17 | イビデン株式会社 | 多層プリント配線板およびその製造方法 |
US6803302B2 (en) * | 1999-11-22 | 2004-10-12 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device having a mechanically robust pad interface |
US6864578B2 (en) * | 2003-04-03 | 2005-03-08 | International Business Machines Corporation | Internally reinforced bond pads |
US7170181B2 (en) * | 2003-11-19 | 2007-01-30 | International Business Machines Corporation | Optimum padset for wire bonding RF technologies with high-Q inductors |
JP4700332B2 (ja) * | 2003-12-05 | 2011-06-15 | イビデン株式会社 | 多層プリント配線板 |
US20060207790A1 (en) * | 2005-03-15 | 2006-09-21 | Jayoung Choi | Bonding pads having slotted metal pad and meshed via pattern |
JP2007027476A (ja) | 2005-07-19 | 2007-02-01 | Sharp Corp | 多層プリント配線板の製造方法および多層プリント配線板 |
JP2007234659A (ja) | 2006-02-27 | 2007-09-13 | Kyocera Corp | 基板およびそれを用いた電子装置 |
JP4303282B2 (ja) * | 2006-12-22 | 2009-07-29 | Tdk株式会社 | プリント配線板の配線構造及びその形成方法 |
US20080179755A1 (en) * | 2007-01-31 | 2008-07-31 | International Business Machines Corporation | Structure and method for creating reliable deep via connections in a silicon carrier |
JP4682285B2 (ja) | 2007-08-30 | 2011-05-11 | 日立電線株式会社 | 配線及び層間接続ビアの形成方法 |
KR101386574B1 (ko) * | 2008-04-23 | 2014-04-17 | 엘지디스플레이 주식회사 | 액정표시소자 |
-
2009
- 2009-10-30 KR KR1020090104212A patent/KR101051551B1/ko not_active IP Right Cessation
-
2010
- 2010-02-04 JP JP2010023587A patent/JP5122594B2/ja not_active Expired - Fee Related
- 2010-02-05 US US12/656,643 patent/US8680404B2/en not_active Expired - Fee Related
-
2012
- 2012-09-12 JP JP2012200899A patent/JP2012238915A/ja active Pending
-
2014
- 2014-02-27 US US14/192,343 patent/US20140175047A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117332A (ja) * | 1997-06-19 | 1999-01-22 | Toppan Printing Co Ltd | 半導体装置用基板及びその製造方法 |
JP2002171048A (ja) * | 2000-12-01 | 2002-06-14 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP2006269466A (ja) * | 2005-03-22 | 2006-10-05 | Sumitomo Bakelite Co Ltd | プリント回路基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101051551B1 (ko) | 2011-07-22 |
US20140175047A1 (en) | 2014-06-26 |
KR20110047542A (ko) | 2011-05-09 |
US8680404B2 (en) | 2014-03-25 |
JP5122594B2 (ja) | 2013-01-16 |
JP2011096998A (ja) | 2011-05-12 |
US20110100686A1 (en) | 2011-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5122594B2 (ja) | 凹凸パターン付きビアパッドを含む印刷回路基板 | |
JP5502624B2 (ja) | 配線基板の製造方法及び配線基板 | |
US9893016B2 (en) | Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same | |
US9603248B2 (en) | Wiring board and method for manufacturing the same | |
JP2007096185A (ja) | 回路基板 | |
TWI608777B (zh) | 柔性電路板及其製作方法 | |
JP6189592B2 (ja) | 部品組込み型印刷回路基板及びその製造方法 | |
US20150062849A1 (en) | Printed wiring board | |
US20140174793A1 (en) | Printed circuit board and method for manufacturing the same | |
US20090166077A1 (en) | Wiring board and method of manufacturing the same | |
US20200315002A1 (en) | Wiring substrate | |
TWI705746B (zh) | 軟性電路板及其微型通孔的加工方法 | |
KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
JP7048593B2 (ja) | 電子部品搭載用基板及びその製造方法 | |
JP2019117854A (ja) | 配線基板 | |
KR20120129687A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP4630027B2 (ja) | プリント配線板とその製造方法 | |
JP2018067641A (ja) | 配線基板、半導体装置、およびそれらの製造方法 | |
KR101154720B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101231525B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR20240045408A (ko) | 회로기판에 있어 도금 편차를 줄이는 방법 | |
KR101158237B1 (ko) | 인쇄 회로 기판 | |
KR101262584B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101251749B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101148385B1 (ko) | 비아 구조물 및 그 형성 방법, 그리고 상기 비아 구조물을 갖는 회로 기판 및 상기 회로 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120913 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121015 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131105 |