JP2012208564A - プログラム処理装置 - Google Patents

プログラム処理装置 Download PDF

Info

Publication number
JP2012208564A
JP2012208564A JP2011071743A JP2011071743A JP2012208564A JP 2012208564 A JP2012208564 A JP 2012208564A JP 2011071743 A JP2011071743 A JP 2011071743A JP 2011071743 A JP2011071743 A JP 2011071743A JP 2012208564 A JP2012208564 A JP 2012208564A
Authority
JP
Japan
Prior art keywords
supply
power
program
processor
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011071743A
Other languages
English (en)
Inventor
Seiji Hashimoto
征二 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2011071743A priority Critical patent/JP2012208564A/ja
Priority to CN2012100820213A priority patent/CN102841670A/zh
Priority to US13/434,577 priority patent/US20120254648A1/en
Publication of JP2012208564A publication Critical patent/JP2012208564A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2200/00—Indexing scheme relating to G06F1/04 - G06F1/32
    • G06F2200/16—Indexing scheme relating to G06F1/16 - G06F1/18
    • G06F2200/163—Indexing scheme relating to constructional details of the computer
    • G06F2200/1637—Sensing arrangement for detection of housing movement or orientation, e.g. for controlling scrolling or cursor movement on the display of an handheld computer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)
  • Studio Devices (AREA)
  • Power Sources (AREA)

Abstract

【構成】ジャイロセンサ５６はディジタルカメラ１０の動きを検出する。第１メモリ電源スイッチ５２，第２メモリ電源スイッチ５４，およびサブＣＰＵ４４は、ジャイロセンサ５６の検知に応答してＳＤＲＡＭ３２に電源を供給する。サブＣＰＵ４４は、メインＣＰＵ２６によって実行されるプログラムを第１メモリ電源スイッチ５２，第２メモリ電源スイッチ５４，およびサブＣＰＵ４４の供給処理に関連してＳＤＲＡＭ３２にロードする。主電源スイッチ５０およびサブＣＰＵ４４は、サブＣＰＵ４４のロード処理の後の電源オン操作に応答してメインＣＰＵ２６に電源を供給する。
【効果】プログラムが実行可能となるまでの期間短縮および電力浪費の抑制。
【選択図】図２

Description

この発明は、プログラム処理装置に関し、特にプロセッサによってプログラムが実行される、プログラム処理装置に関する。
この種の処理装置の一例が、特許文献１に開示されている。この背景技術によれば、電子機器は、非常時稼動部および常時稼動部により構成される。非常時稼動部は、ＣＰＵ（中央演算処理装置）、プログラム格納メモリ、主記憶装置、動作部および起動時刻指示部を備える。常時稼動部は、タイマ、起動準備指示部および起動時刻メモリを備える。起動準備指示部は、角速度を検知するジャイロセンサ等からなるセンサの出力信号に基づいて、起動準備指示を常時稼動部のリモコン受信部に送信する。リモコン受信部は、起動準備指示部から送信される起動準備指示を受信し、その起動準備指示をＣＰＵに与える。リモコン受信部は、起動準備指示を受信した場合に、ＣＰＵに起動準備指示を与える。それにより、非常時稼動部の電源がオンになり、ＣＰＵが起動準備を実行する。起動準備には、プログラム格納メモリに格納された圧縮されたプログラムを展開する動作、プログラム格納メモリに格納されたプログラムを主記憶装置に転送する動作およびＣＰＵによりプログラムの一部を実行する動作のうち一部または全部が含まれる。
国際公開第２００４／０９２９３４号
しかし、背景技術では、起動準備指示が与えられたときに非常時稼動部の電源がオンとなるので、ＣＰＵ等の非常時稼働部の構成要素全てに電力が供給される可能性がある。このため、ＣＰＵによるプログラムの実行が可能となるまでの期間を短縮しようとするあまり、非常時稼働部の不要な起動に起因して電力が浪費される恐れがある。
それゆえに、この発明の主たる目的は、プログラムが実行可能となるまでの期間を短縮することができるとともに、プログラム処理装置の不要な起動に起因する電力の浪費を抑制することができる、プログラム処理装置を提供することである。
この発明に従うプログラム処理装置(10：実施例で相当する参照符号。以下同じ)は、装置の動きを検出する検出手段(56)、検出手段の検知に応答して内部メモリ(32)に電源を供給する第１供給手段(52, 54, S17~S19)、プロセッサ(26)によって実行されるプログラムを第１供給手段の供給処理に関連して内部メモリにロードするロード手段(S21~S23)、およびロード手段のロード処理の後の電源オン操作に応答してプロセッサに電源を供給する第２供給手段(50, S41)を備える。
好ましくは、電源オン操作が実行されることなくロード手段のロード処理から指定期間が経過したとき内部メモリへの電源の供給を停止する第１メモリ電源停止手段(S31~S33)をさらに備える。
好ましくは、検出手段によって検出された動きの発生パターンが１または２以上の既定パターンのいずれかと一致したとき第１供給手段の供給処理を制限する第１制限手段(S7~S11)をさらに備える。
好ましくは、電源オフ操作に応答してプロセッサへの電源の供給を停止するプロセッサ電源停止手段(S59)、およびプロセッサ電源停止手段の停止処理から指定期間が経過したとき内部メモリへの電源の供給を停止する第２メモリ電源停止手段(S65)をさらに備える。
好ましくは、供給制限操作に応答して第１供給手段の供給処理を制限する第２制限手段(28b, S13)をさらに備える。
好ましくは、内部メモリは揮発性メモリに相当する。
好ましくは、上述のプログラム処理装置は電子カメラに設けられる。
さらに好ましくは、プログラムはファームウェアに相当する。
この発明に従うプログラム処理プログラムは、装置の動きを検出する検出手段(56)を備えるプログラム処理装置(10)の第１プロセッサ(44)に、検出手段の検知に応答して内部メモリ(32)に電源を供給する第１供給ステップ(52, 54, S17~S19)、第２プロセッサ(26)によって実行されるプログラムを第１供給ステップの供給処理に関連して内部メモリにロードするロードステップ(S21~S23)、およびロードステップのロード処理の後の電源オン操作に応答して第２プロセッサに電源を供給する第２供給ステップ(50, S41)を実行させるための、プログラム処理プログラムである。
この発明に従うプログラム処理方法は、装置の動きを検出する検出手段(56)を備えるプログラム処理装置(10)によって実行されるプログラム処理方法であって、検出手段の検知に応答して内部メモリ(32)に電源を供給する第１供給ステップ(52, 54, S17~S19)、プロセッサ(26)によって実行されるプログラムを第１供給ステップの供給処理に関連して内部メモリにロードするロードステップ(S21~S23)、およびロードステップのロード処理の後の電源オン操作に応答してプロセッサに電源を供給する第２供給ステップ(50, S41)を備える。
装置の動きが検出されると、内部メモリに電源が供給されるとともに内部メモリにプログラムがロードされる。また、ロードされたプログラムを実行するプロセッサには、ロード処理の後の電源オン操作に応答して電源が供給される。したがって、その後プロセッサによってプログラムが実行される際にプログラムを内部メモリにロードする必要がなく、プログラムが実行可能となるまでの期間を短縮することができる。また、プログラム処理装置の不要な起動に起因する電力の浪費を抑制することができる。
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
この発明の一実施例の基本的構成を示すブロック図である。 この発明の一実施例の構成を示すブロック図である。 サブＣＰＵ４４によって参照されるレジスタの構成の一例を示す図解図である。 （Ａ）は図２に示した実施例の動作の一部を示すタイミング図であり、（Ｂ）は図２に示した実施例の動作の他の一部を示すタイミング図である。 （Ａ）は図２に示した実施例の動作のその他の一部を示すタイミング図であり、（Ｂ）は図２に示した実施例の動作のさらにその他の一部を示すタイミング図である。 （Ａ）は図２に示した実施例の動作の他の一部を示すタイミング図であり、（Ｂ）は図２に示した実施例の動作のその他の一部を示すタイミング図である。 図２に示した実施例に適用されるサブＣＰＵの動作の一部を示すフロー図である。 図２に示した実施例に適用されるサブＣＰＵの動作の他の一部を示すフロー図である。 図２に示した実施例に適用されるサブＣＰＵの動作のその他の一部を示すフロー図である。 図２に示した実施例に適用されるサブＣＰＵの動作のさらにその他の一部を示すフロー図である。 図２に示した実施例に適用されるサブＣＰＵの動作の他の一部を示すフロー図である。 図２に示した実施例に適用されるＣＰＵの動作の一部を示すフロー図である。
以下、この発明の実施の形態を図面を参照しながら説明する。
［基本的構成］
図１を参照して、この実施例のプログラム処理装置は、基本的に次のように構成される。検出手段１は装置の動きを検出する。第１供給手段２は、検出手段１の検知に応答して内部メモリに電源を供給する。ロード手段３は、プロセッサによって実行されるプログラムを第１供給手段２の供給処理に関連して内部メモリにロードする。第２供給手段４は、ロード手段３のロード処理の後の電源オン操作に応答してプロセッサに電源を供給する。
装置の動きが検出されると、内部メモリに電源が供給されるとともに内部メモリにプログラムがロードされる。また、ロードされたプログラムを実行するプロセッサには、ロード処理の後の電源オン操作に応答して電源が供給される。したがって、その後プロセッサによってプログラムが実行される際にプログラムを内部メモリにロードする必要がなく、プログラムが実行可能となるまでの期間を短縮することができる。また、プログラム処理装置の不要な起動に起因する電力の浪費を抑制することができる。
［実施例］
図２を参照して、この実施例のディジタルカメラ１０は、電源回路４６を含む。電源回路４６は、互いに異なる電圧値を各々が示す複数の直流電源をバッテリ４８に基づいて生成する。
生成された複数の直流電源の一部はサブＣＰＵ４４およびジャイロセンサ５６に直接的に与えられ、生成された複数の直流電源の他の一部は主電源スイッチ５０，第１メモリ電源スイッチ５２，および第２メモリ電源スイッチ５４を介してシステム全体に与えられる。したがって、サブＣＰＵ４４およびジャイロセンサ５６は常時起動されるのに対して、システム全体を構成する要素の起動／停止は以下のように制御される。システム全体のうち、メモリ制御回路３０およびＳＤＲＡＭ３２は第１メモリ電源スイッチ５２のオン／オフに応答して起動／停止され、フラッシュメモリ４２は第２メモリ電源スイッチ５４のオン／オフに応答して起動／停止される。システム全体を構成する他の要素は、主電源スイッチ５０のオン／オフに応答して起動／停止される。
フラッシュメモリ４２は、ディジタルカメラ１０のファームウェアおよびファームウェアの実行に必要な初期設定値を保持する。
ジャイロセンサ５６は、ディジタルカメラ１０に動きが発生したか否かを検知し、動きの発生が検知されると検知された動きを表す動きベクトルを出力する。ジャイロセンサ５６から出力された動きベクトルは、サブＣＰＵ４４によって取り込まれ、図３に示すレジスタＲＧＳＴｇｙｒに登録される。レジスタＲＧＳＴｇｙｒには複数回の動き発生にそれぞれ対応する複数の動きベクトルが保持される。なお、ジャイロセンサ５６によって検知される動きには、振動，移動，回転，および回動等が含まれる。
ディジタルカメラ１０の操作者は通常、ディジタルカメラ１０を手に取って電源オン操作を行う。したがって、ジャイロセンサ５６から動きベクトルが出力されたとき、ディジタルカメラ１０が電源オン操作のために操作者によって動かされたと判断される。このとき、サブＣＰＵ４４は、第１メモリ電源スイッチ５２および第２メモリ電源スイッチ５４をそれぞれ制御して、メモリ制御回路３０，ＳＤＲＡＭ３２，およびフラッシュメモリ４２を起動する。
サブＣＰＵ４４は次に、ディジタルカメラ１０のファームウェアおよびファームウェアの実行に必要な初期設定値をフラッシュメモリ４２からＳＤＲＡＭ３２に転送する（図４（Ａ）参照）。転送が完了するとサブＣＰＵ４４は、タイマ４４ｔのリセット＆スタートを実行する。タイマ値は例えば５秒とする。
タイマ４４ｔにタイムアウトが発生する前にキー入力装置２８上の電源ボタン２８ａによって電源オン操作が行われると、システム全体のうち起動されていなかった残りの要素を、サブＣＰＵ４４は主電源スイッチ５０を制御して起動する。起動されたメインＣＰＵ２６は、ＳＤＲＡＭ３２に保持されたファームウェアを実行する。
なお、ディジタルカメラ１０が動かされることなく電源オン操作が行われた場合、動きベクトルがジャイロセンサ５６から出力されず、電源オン操作の前に上述の転送処理が実行されない。この場合、ＳＤＲＡＭ３２およびフラッシュメモリ４２を含むシステム全体の起動後に、サブＣＰＵ４４は、ディジタルカメラ１０のファームウェアおよびファームウェアの実行に必要な初期設定値をフラッシュメモリ４２からＳＤＲＡＭ３２に転送する。このようにしてＳＤＲＡＭ３２に保持されたファームウェアは、起動されたメインＣＰＵ２６によって実行される。
ファームウェアの実行に従って、メインＣＰＵ２６においてメインタスクが起動される。起動されたメインタスクの下でメインＣＰＵ２６は、キー入力装置２８に設けられたモード変更ボタン２８ｍｄの状態（つまり現時点の動作モード）を判別し、撮像モードに対応して撮像タスクを起動する一方、再生モードに対応して再生タスクを起動する。
撮像タスクが起動されるとメインＣＰＵ２６は、動画取り込み処理のためにドライバ１８を起動する。ドライバ１８は、周期的に発生する垂直同期信号Ｖｓｙｎｃに応答して、撮像面を露光し、撮像面で生成された電荷をラスタ走査態様で読み出す。イメージセンサ１６からは、被写界を表す生画像データが繰り返し出力される。
信号処理回路２０は、イメージセンサ１６から出力された生画像データに白バランス調整，色分離，ＹＵＶ変換などの処理を施し、これによって作成されたＹＵＶ形式の画像データをメモリ制御回路３０を通してＳＤＲＡＭ３２に書き込む。ＬＣＤドライバ３４は、ＳＤＲＡＭ３２に格納された画像データをメモリ制御回路３０を通して読み出し、読み出された画像データに基づいてＬＣＤモニタ３６を駆動する。この結果、被写界のリアルタイム動画像（スルー画像）がＬＣＤモニタ３６に表示される。
シャッタボタン２８ｓｈが全押しされると、メインＣＰＵ２６は撮像タスクの下で静止画取り込み処理および記録処理を実行する。静止画取り込み処理によって取り込まれた１フレームの画像データは、記録処理に関連して起動したＩ／Ｆ３８によってファイル形式で記録媒体４０に記録される。
再生タスクが起動されるとメインＣＰＵ２６は、再生タスクの下で記録媒体４０に記録された最新の画像ファイルを再生画像ファイルとして指定し、指定画像ファイルに注目した再生処理が実行される。この結果、指定画像ファイルの画像データに対応する光学像がＬＣＤモニタ３６に表示される。
操作者によるキー入力装置２８の操作によって、メインＣＰＵ２６は、後続の画像ファイルまたは先行する画像ファイルを再生画像ファイルとして指定する。指定画像ファイルは上述と同様の再生処理を施され、この結果、ＬＣＤモニタ３６の表示が更新される。
図４（Ｂ）を参照して、電源ボタン２８ａによって電源オフ操作が行われたときは、メインＣＰＵ２６は実行中のタスクを終了し、ＳＤＲＡＭ３２にセルフリフレッシュ命令を発行する。ＳＤＲＡＭ３２は、自らの内部カウンタを用いたリフレッシュの実行を開始する。システム全体のうちメモリ制御回路３０およびＳＤＲＡＭ３２を除いた一部は、サブＣＰＵ４４による主電源スイッチ５０および第２メモリ電源スイッチ５４の制御に従って停止される。
ＳＤＲＡＭ３２によるセルフリフレッシュは、既定期間内において繰り返し実行される。既定期間は例えば１時間とする。セルフリフレッシュの実行期間内は、ファームウェアおよびファームウェアの実行に必要な初期設定値がＳＤＲＡＭ３２に保持されている。したがって、ＳＤＲＡＭ３２のセルフリフレッシュの実行期間内にジャイロセンサ５６から動きベクトルが出力された場合、サブＣＰＵ４４は上述の転送処理を実行しない（図４（Ｂ）参照）。また、図５（Ａ）を参照して、ＳＤＲＡＭ３２のセルフリフレッシュの実行期間内に電源ボタン２８ａによって電源オン操作が行われた場合、上述の転送処理が実行されることなく、システム全体のうち起動されていなかった残りの要素が起動され、メインＣＰＵ２６においてファームウェアが実行される。
図５（Ｂ）を参照して、ＳＤＲＡＭ３２によるセルフリフレッシュの実行期間が終了すると、サブＣＰＵ４４は、第１メモリ電源スイッチ５２を制御してメモリ制御回路３０およびＳＤＲＡＭ３２を停止する。ＳＤＲＡＭ３２の停止に従って、ファームウェアおよびファームウェアの実行に必要な初期設定値は、ＳＤＲＡＭ３２から消失する。したがって、ＳＤＲＡＭ３２のセルフリフレッシュの実行期間終了後にジャイロセンサ５６から動きベクトルが出力された場合、上述の通りサブＣＰＵ４４は、ＳＤＲＡＭ３２およびフラッシュメモリ４２を起動する。サブＣＰＵ４４は次に、ファームウェアおよびファームウェアの実行に必要な初期設定値をフラッシュメモリ４２からＳＤＲＡＭ３２に転送し、タイマ４４ｔのリセット＆スタートを実行する。タイマ４４ｔにタイムアウトが発生する前にキー入力装置２８上の電源ボタン２８ａによって電源オン操作が行われると、システム全体のうち起動されていなかった残りの要素が起動され、メインＣＰＵ２６においてファームウェアが実行される（図４（Ａ）参照）。
電源ボタン２８ａによって電源オン操作が行われることなくタイマ４４ｔにタイムアウトが発生したとき、ジャイロセンサ５６によって検知されたディジタルカメラ１０の動きは、電源オン操作のためではないものと判断される。したがって、サブＣＰＵ４４は、第１メモリ電源スイッチ５２および第２メモリ電源スイッチ５４をそれぞれ制御してメモリ制御回路３０，ＳＤＲＡＭ３２，およびフラッシュメモリ４２を停止する（図６（Ａ）参照）。
このように、電源オン操作が行われるか否かに関わらず、ディジタルカメラ１０の動き発生に従って動きベクトルがジャイロセンサ５６から出力される。例えば、ディジタルカメラ１０が操作者によって携帯されたとき、乗り物による移動および操作者の歩行等によって繰り返される振動の発生に従って、ジャイロセンサ５６は、ディジタルカメラ１０の動きを検知する毎に動きベクトルを出力する。このような周期的な振動による動きベクトルの出力パターンは、１または２以上の既定動きパターンとして準備される。
レジスタＲＧＳＴｇｙｒに動きベクトルが新たに登録されると、サブＣＰＵ４４は、レジスタＲＧＳＴｇｙｒに登録された複数の動きベクトルの発生パターンを１または２以上の既定動きパターンの各々と照合する。この結果、動きベクトルの発生パターンがいずれかの既定動きパターンと一致したとき、サブＣＰＵ４４は、電源オン操作が行われないものと判断し、上述の転送処理を実行しない（図６（Ｂ）参照）。
レジスタＲＧＳＴｇｙｒには複数回の動き発生にそれぞれ対応する複数の動きベクトルが保持されるが、最新の動きベクトルの登録時から遡ってパターン照合に必要な期間内に登録された１または２以上の動きベクトルが、確保されていればよい。動きベクトルを確保する期間は例えば１５秒間とする。
また、上述の転送処理を制限するためのロックスイッチ２８ｂがキー入力装置２８に設けられている。操作者の操作によってロックスイッチ２８ｂの状態がロックまたはアンロックのいずれかに設定される。動きベクトルがジャイロセンサ５６から出力されたとき、ロックスイッチ２８ｂがアンロック状態の場合に限り転送処理が実行され、ロックスイッチ２８ｂがロック状態の場合は転送処理が実行されない。なお、ロックスイッチ２８ｂがロック状態の場合、ジャイロセンサ５６への電源の供給を停止するようにしてもよい。
サブＣＰＵ４４は、図７〜図１０に示すフロー図に従う処理を実行する。また、メインＣＰＵ２６は、図１１に示すメインタスクを含む複数のタスクを並列的に実行する。なお、メインタスクを含むメインＣＰＵ２６で実行されるタスクに対応する制御プログラムは、上述のファームウェアとしてフラッシュメモリ４２に記憶される。
図７を参照して、ステップＳ１ではタイマ４４ｔの値を“５秒”に初期化し、ステップＳ３ではフラグＦＬＧｆｗｄに“０”を初期設定する。ジャイロセンサ５６による動きベクトルの出力に従って、ステップＳ５ではディジタルカメラ１０に動きが発生したか否かを判別する。判別結果がＮＯであればステップＳ２９に進む一方、判別結果がＹＥＳであればステップＳ７に進む。
ステップＳ７では、ジャイロセンサ５６から出力された動きベクトルをレジスタＲＧＳＴｇｙｒに登録する。ステップＳ９では、レジスタＲＧＳＴｇｙｒに登録された複数の動きベクトルの発生パターンを１または２以上の既定動きパターンの各々と照合する。
ステップＳ１１では、ステップＳ９の照合処理の結果、動きベクトルの発生パターンがいずれかの既定動きパターンと一致したか否かを判別する。判別結果がＹＥＳであれば、電源オン操作が行われないものと判断してステップＳ２９に進む。一方、判別結果がＮＯであればステップＳ１３に進む。
ステップＳ１３ではロックスイッチ２８ｂがアンロック状態であるか否かを判別し、判別結果がＮＯであればステップＳ２９に進む一方、判別結果がＹＥＳであればステップＳ１５に進む。ステップＳ１５では、フラグＦＬＧｆｗｄに“０”が設定されているか否かを判別し、判別結果がＮＯであればステップＳ２９に進む一方、判別結果がＹＥＳであればステップＳ１７に進む。
ステップＳ１７では第１メモリ電源スイッチ５２を制御してメモリ制御回路３０およびＳＤＲＡＭ３２を起動し、ステップＳ１９では第２メモリ電源スイッチ５４を制御してフラッシュメモリ４２を起動する。
ステップＳ２１では、ディジタルカメラ１０のファームウェアの実行に必要な初期設定値をフラッシュメモリ４２からＳＤＲＡＭ３２に転送する。ステップＳ２３では、ディジタルカメラ１０のファームウェアをフラッシュメモリ４２からＳＤＲＡＭ３２に転送する。
ステップＳ２５ではフラグＦＬＧｆｗｄに“１”を設定し、ステップＳ２７ではタイマ４４ｔのリセット＆スタートを実行する。ステップＳ２９では、電源オン操作が行われることなくタイマ４４ｔにタイムアウトが発生したか否かを判別し、判別結果がＮＯであればステップＳ３９に進む一方、判別結果がＹＥＳであればステップＳ３１〜ステップＳ３７の処理を経てステップＳ３９に進む。
ステップＳ３１では第１メモリ電源スイッチ５２を制御してメモリ制御回路３０およびＳＤＲＡＭ３２を停止し、ステップＳ３３では第２メモリ電源スイッチ５４を制御してフラッシュメモリ４２を停止する。ステップＳ３５ではフラグＦＬＧｆｗｄに“０”を設定し、ステップＳ３７ではタイマ４４ｔのリセットを実行する。
ステップＳ３９では電源ボタン２８ａによって電源オン操作が行われたか否かを判別し、判別結果がＮＯであればステップＳ５７に進む一方、判別結果がＹＥＳであればステップＳ４１で主電源スイッチ５０をオンにする。
ステップＳ４３ではフラグＦＬＧｆｗｄに“０”が設定されているか否かを判別し、判別結果がＮＯであればステップＳ４５の処理を経てステップＳ５７に進む一方、判別結果がＹＥＳであればステップＳ４７〜ステップＳ５５の処理を経てステップＳ５７に進む。ステップＳ４５ではタイマ４４ｔのリセットを実行する。
ステップＳ４７では第１メモリ電源スイッチ５２を制御してメモリ制御回路３０およびＳＤＲＡＭ３２を起動し、ステップＳ４９では第２メモリ電源スイッチ５４を制御してフラッシュメモリ４２を起動する。
ステップＳ５１では、ディジタルカメラ１０のファームウェアの実行に必要な初期設定値をフラッシュメモリ４２からＳＤＲＡＭ３２に転送する。ステップＳ５３では、ディジタルカメラ１０のファームウェアをフラッシュメモリ４２からＳＤＲＡＭ３２に転送する。ステップＳ５５ではフラグＦＬＧｆｗｄに“１”を設定する。
ステップＳ５７では電源ボタン２８ａによって電源オフ操作が行われたか否かを判別し、判別結果がＮＯであればステップＳ６３に進む一方、判別結果がＹＥＳであればステップＳ５９〜ステップＳ６１の処理を経てステップＳ６３に進む。
ステップＳ５９およびステップＳ６１では主電源スイッチ５０および第２メモリ電源スイッチ５４をそれぞれ制御して、システム全体のうちメモリ制御回路３０およびＳＤＲＡＭ３２を除いた一部を停止する。ＳＤＲＡＭ３２は、自らの内部カウンタを用いたリフレッシュの実行を開始する。
ステップＳ６３ではＳＤＲＡＭ３２のセルフリフレッシュの実行期間が終了したか否かを判別し、判別結果がＮＯであればステップＳ５に戻る一方、判別結果がＹＥＳであればステップＳ６５〜ステップＳ６７の処理を経てステップＳ５に戻る。ステップＳ６５では第１メモリ電源スイッチ５２を制御してメモリ制御回路３０およびＳＤＲＡＭ３２を停止し、ステップＳ６７ではフラグＦＬＧｆｗｄに“０”を設定する。
図１２を参照して、ステップＳ７１では現時点の動作モードが撮像モードであるか否かを判別し、ステップＳ７５では現時点の動作モードが再生モードであるか否かを判別する。ステップＳ７１の判別結果がＹＥＳであれば、ステップＳ７３で撮像タスクを起動する。ステップＳ７５の判別結果がＹＥＳであれば、ステップＳ７７で再生タスクを起動する。ステップＳ７１の判別結果およびステップＳ７５の判別結果のいずれもがＮＯであれば、ステップＳ７９でその他の処理を実行する。
ステップＳ７３，ステップＳ７７，またはステップＳ７９の処理が完了すると、モード変更ボタン２８ｍｄが操作されたか否かをステップＳ８１で繰り返し判別する。判別結果がＮＯからＹＥＳに更新されると、起動中のタスクをステップＳ８３で停止し、その後にステップＳ７１に戻る。
以上の説明から分かるように、ジャイロセンサ５６はディジタルカメラ１０の動きを検出する。第１メモリ電源スイッチ５２，第２メモリ電源スイッチ５４，およびサブＣＰＵ４４は、ジャイロセンサ５６の検知に応答してＳＤＲＡＭ３２に電源を供給する。サブＣＰＵ４４は、メインＣＰＵ２６によって実行されるプログラムを第１メモリ電源スイッチ５２，第２メモリ電源スイッチ５４，およびサブＣＰＵ４４の供給処理に関連してＳＤＲＡＭ３２にロードする。主電源スイッチ５０およびサブＣＰＵ４４は、サブＣＰＵ４４のロード処理の後の電源オン操作に応答してメインＣＰＵ２６に電源を供給する。
動きが検出されると、内部メモリに電源が供給されるとともに内部メモリにプログラムがロードされる。また、ロードされたプログラムを実行するプロセッサには、ロード処理の後の電源オン操作に応答して電源が供給される。したがって、その後プロセッサによってプログラムが実行される際にプログラムを内部メモリにロードする必要がなく、プログラムが実行可能となるまでの期間を短縮することができる。また、プログラム処理装置の不要な起動に起因する電力の浪費を抑制することができる。
なお、この実施例では、ディジタルカメラ１０のファームウェア等をフラッシュメモリ４２からＳＤＲＡＭ３２に転送するようにした。しかし、ディジタルカメラ１０のファームウェア等が記録媒体４０に保持されるようにし、記録媒体４０からＳＤＲＡＭ３２に転送するようにしてもよい。
また、この実施例では、電源オン操作が行われることなくタイマ４４ｔにタイムアウトが発生したとき、ＳＤＲＡＭ３２およびフラッシュメモリ４２を停止するようにした。しかし、フラッシュメモリ４２の停止は、ファームウェア等の転送処理の完了後直ちに実行するようにしてもよい。
また、この実施例では、ディジタルスチルカメラを用いて説明したが、本発明は、ディジタルビデオカメラ，パーソナルコンピュータ，携帯電話端末，スマートフォン，またはディジタルオーディオプレーヤーなどの揮発性メモリが用いられる他の機器にも適用することができる。
１０ … ディジタルカメラ
２６ … メインＣＰＵ
３２ … ＳＤＲＡＭ
４４ … サブＣＰＵ
５０ … 主電源スイッチ
５２ … 第１メモリ電源スイッチ
５４ … 第２メモリ電源スイッチ
５６ … ジャイロセンサ

Claims (10)

  1. 装置の動きを検出する検出手段、
    前記検出手段の検知に応答して内部メモリに電源を供給する第１供給手段、
    プロセッサによって実行されるプログラムを前記第１供給手段の供給処理に関連して前記内部メモリにロードするロード手段、および
    前記ロード手段のロード処理の後の電源オン操作に応答して前記プロセッサに前記電源を供給する第２供給手段を備える、プログラム処理装置。
  2. 前記電源オン操作が実行されることなく前記ロード手段のロード処理から指定期間が経過したとき前記内部メモリへの前記電源の供給を停止する第１メモリ電源停止手段をさらに備える、請求項１記載のプログラム処理装置。
  3. 前記検出手段によって検出された動きの発生パターンが１または２以上の既定パターンのいずれかと一致したとき前記第１供給手段の供給処理を制限する第１制限手段をさらに備える、請求項１または２記載のプログラム処理装置。
  4. 電源オフ操作に応答して前記プロセッサへの電源の供給を停止するプロセッサ電源停止手段、および
    前記プロセッサ電源停止手段の停止処理から指定期間が経過したとき前記内部メモリへの前記電源の供給を停止する第２メモリ電源停止手段をさらに備える、請求項１ないし３のいずれかに記載のプログラム処理装置。
  5. 供給制限操作に応答して前記第１供給手段の供給処理を制限する第２制限手段をさらに備える、請求項１ないし４のいずれかに記載のプログラム処理装置。
  6. 前記内部メモリは揮発性メモリに相当する、請求項１ないし５のいずれかに記載のプログラム処理装置。
  7. 請求項１ないし６のいずれかに記載のプログラム処理装置を備える、電子カメラ。
  8. 前記プログラムはファームウェアに相当する、請求項７記載の電子カメラ。
  9. 装置の動きを検出する検出手段を備えるプログラム処理装置の第１プロセッサに、
    前記検出手段の検知に応答して内部メモリに電源を供給する第１供給ステップ、
    第２プロセッサによって実行されるプログラムを前記第１供給ステップの供給処理に関連して前記内部メモリにロードするロードステップ、および
    前記ロードステップのロード処理の後の電源オン操作に応答して前記第２プロセッサに前記電源を供給する第２供給ステップを実行させるための、プログラム処理プログラム。
  10. 装置の動きを検出する検出手段を備えるプログラム処理装置によって実行されるプログラム処理方法であって、
    前記検出手段の検知に応答して内部メモリに電源を供給する第１供給ステップ、
    プロセッサによって実行されるプログラムを前記第１供給ステップの供給処理に関連して前記内部メモリにロードするロードステップ、および
    前記ロードステップのロード処理の後の電源オン操作に応答して前記プロセッサに前記電源を供給する第２供給ステップを備える、プログラム処理方法。
JP2011071743A 2011-03-29 2011-03-29 プログラム処理装置 Withdrawn JP2012208564A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011071743A JP2012208564A (ja) 2011-03-29 2011-03-29 プログラム処理装置
CN2012100820213A CN102841670A (zh) 2011-03-29 2012-03-26 程序处理装置
US13/434,577 US20120254648A1 (en) 2011-03-29 2012-03-29 Program processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011071743A JP2012208564A (ja) 2011-03-29 2011-03-29 プログラム処理装置

Publications (1)

Publication Number Publication Date
JP2012208564A true JP2012208564A (ja) 2012-10-25

Family

ID=46928933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011071743A Withdrawn JP2012208564A (ja) 2011-03-29 2011-03-29 プログラム処理装置

Country Status (3)

Country Link
US (1) US20120254648A1 (ja)
JP (1) JP2012208564A (ja)
CN (1) CN102841670A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9600049B2 (en) * 2013-06-07 2017-03-21 Apple Inc. Motion fencing
CN105824438A (zh) * 2015-08-07 2016-08-03 维沃移动通信有限公司 一种数据分配的方法及终端
JP7112060B2 (ja) * 2018-12-26 2022-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその電源制御方法
US20220179468A1 (en) * 2019-07-25 2022-06-09 Hewlett-Packard Development Company, L.P. Power supplies to variable performance electronic components

Also Published As

Publication number Publication date
US20120254648A1 (en) 2012-10-04
CN102841670A (zh) 2012-12-26

Similar Documents

Publication Publication Date Title
US7805624B2 (en) Electronic device, and external device control method using said electronic device
US8117476B2 (en) Information processing apparatus, startup method and computer program
US8069360B2 (en) Apparatus, method and computer program for processing information
JP4232121B2 (ja) 情報処理装置および方法、プログラム、並びに記録媒体
EP3136794B1 (en) Electronic equipment, method and device for waking up electronic equipment
JP5590626B2 (ja) 撮影装置及び撮影方法及びプログラム
JP2007110364A (ja) 情報処理装置、撮像装置、および情報処理方法、並びにコンピュータ・プログラム
JP2019030082A (ja) 電子機器、制御方法およびプログラム
JP2012208564A (ja) プログラム処理装置
JP2014094553A (ja) 情報処理装置
WO2010143533A1 (ja) 電子機器
TWI784237B (zh) 監控裝置及影像擷取方法
JP2016063452A (ja) 撮像装置
WO2020129303A1 (ja) 撮像装置
CN111316631B (zh) 拍摄装置的控制方法和拍摄装置
JP6911392B2 (ja) 画像取得装置、画像取得方法、プログラム及び画像取得システム
JP2016175349A (ja) 制御装置、画像形成装置、制御方法およびプログラム
JP7039576B2 (ja) 電子機器、電力管理方法、および電力管理システム
JP2014050092A (ja) 情報処理装置
JP5230353B2 (ja) 撮像装置及びその制御方法
JP2008165586A (ja) 情報処理装置、情報処理方法、およびプログラム
US10129473B2 (en) Video recording apparatus, control method therefor, and storage medium storing control program therefor
JP2006195581A (ja) 電源装置及び電子機器
US20090290846A1 (en) Method and apparatus for recording image in electronic apparatus
JP2023004154A (ja) 撮像装置、制御方法およびプログラム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130404

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130521

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603