JP4232121B2 - 情報処理装置および方法、プログラム、並びに記録媒体 - Google Patents

情報処理装置および方法、プログラム、並びに記録媒体 Download PDF

Info

Publication number
JP4232121B2
JP4232121B2 JP2006355746A JP2006355746A JP4232121B2 JP 4232121 B2 JP4232121 B2 JP 4232121B2 JP 2006355746 A JP2006355746 A JP 2006355746A JP 2006355746 A JP2006355746 A JP 2006355746A JP 4232121 B2 JP4232121 B2 JP 4232121B2
Authority
JP
Japan
Prior art keywords
state
program
processing
host cpu
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006355746A
Other languages
English (en)
Other versions
JP2008165585A (ja
Inventor
秀典 山地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006355746A priority Critical patent/JP4232121B2/ja
Priority to KR1020070125982A priority patent/KR20080063072A/ko
Priority to TW096146843A priority patent/TWI367419B/zh
Priority to US12/005,078 priority patent/US7934111B2/en
Priority to CN2007103054465A priority patent/CN101211279B/zh
Publication of JP2008165585A publication Critical patent/JP2008165585A/ja
Application granted granted Critical
Publication of JP4232121B2 publication Critical patent/JP4232121B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3246Power saving characterised by the action undertaken by software initiated power-off
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Stored Programmes (AREA)
  • Studio Devices (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、情報処理装置および方法、プログラム、並びに記録媒体に関し、特に、電子機器を安定して動作させるとともに、電子機器を迅速に起動させてユーザによる操作性を向上させることができるようにする情報処理装置および方法、プログラム、並びに記録媒体に関する。
従来よりパーソナルコンピュータなどの電子機器において、コンピュータを終了させる直前の状態を一時的に保存しておき、再度立ち上げたときに、即座に作業を再開できる機能として、いわゆるサスペンド/レジュームと呼ばれる機能が実装されている。
特に、デジタルスチルカメラなどのCE(Consumer Electronics)機器では、起動後直ぐに機器を操作できるようにするために、ユーザによりパワーOFFが指令された後も、RAMなどのメモリに対して電力を供給し続けるようにして、起動や終了時に、都度、シャットダウンまたはリブートなどを行うことなく、サスペンド/レジュームを繰り返す方式が用いられている。
ただし、サスペンド/レジュームを繰り返すと、RAMなどのメモリに保持されているデータが誤って更新されたり、破壊されたりすることで、機器の動作不良を招くことがある。例えば、コンピュータに実装されたアプリケーションプログラムにバグがあった場合など、アプリケーションプログラムの処理が終了したにも係らず、そのアプリケーションプログラムが確保したメモリ内の記憶領域が開放されず、メモリ内で利用可能な記憶領域が序々に減っていく、いわゆるメモリリークが発生すると、レジュームした後、メモリの容量が不足してコンピュータが正常に稼動しなくなることがある。
このような状態に陥ることを避けるべく、従来のパーソナルコンピュータでは、例えば、終了時または起動時に、シャットダウンまたはリブートするなどして、起動されるときにRAMなどのメモリに、再度プログラムをロードすることで、コンピュータによる正常な処理を継続することができるようになされている。
また、OSが有するメモリ保護機能を利用して、マルチジョブを処理するシングルプロセッサシステムにおいて、専用命令なしで効率良く安全にユーザプロセスレベルで排他制御を行うことも提案されている(例えば、特許文献1参照)。
特開2002−157132号公報
しかしながら、デジタルスチルカメラなどのCE機器においては、例えば、内蔵されるバッテリの取り外しが行われた場合、ファームウェアの更新などが行われた場合などやむを得ない場合を除いて、シャットダウンまたはリブートが行われることは、できるだけ避けるようにすることが望ましい。
近年のデジタルスチルカメラなどに用いられるlinux(登録商標)などの高性能、高機能で規模の大きいオペレーティングシステムの起動には、規模の小さいμITRON(micro industrial the real-time operating system nucleus)などのオペレーティングシステムを起動する場合に比較して、一般的に、時間がかかり、また、GUIやネットワークとの接続などのアプリケーションにおける処理が高度になると、アプリケーションプログラムが大きくなり、その起動にも時間がかかるので、デジタルスチルカメラなどのCE機器においてシャットダウンまたはリブートが都度行われると、ユーザにとっての操作性が損なわれると考えられるからである。
したがって、デジタルスチルカメラなどにおいて、一旦、メモリリークなどが発生すると、実際に、メモリの容量が不足してコンピュータが正常に稼動しなくなるような事態が発生してしまう可能性が極めて高くなってしまう。
本発明はこのような状況に鑑みてなされたものであり、電子機器を安定して動作させるとともに、電子機器を迅速に起動させてユーザによる操作性を向上させることができるようにするものである。
本発明の一側面の情報処理装置は、所定のトリガにより、アプリケーションプログラムによる処理を実行する動作状態から、休止状態に遷移し、前記所定のトリガとは別のトリガにより、前記休止状態から前記動作状態に遷移する情報処理装置であって、前記動作状態から前記休止状態に遷移する場合、メインメモリの使用率を算出する使用率算出手段と、前記使用率算出手段の処理により算出された前記メインメモリの使用率に基づいて、複数種類の前記休止状態のうち、遷移すべき休止状態を選択する休止状態選択手段と、前記休止状態選択手段により選択された休止状態に自分を遷移させる休止状態遷移手段とを備える情報処理装置である。
前記複数種類の前記休止状態には、少なくとも第1の休止状態と第2の休止状態が含まれ、前記第1の休止状態においては、プロセッサへの電源の供給が停止され、前記メインメモリへの電源の供給は行われ、前記第2の休止状態においては、前記プロセッサへの電源の供給が停止され、かつ前記メインメモリへの電源の供給が停止されるようにすることができる。
前記休止状態選択手段は、前記メインメモリの使用率が予め設定された閾値以上の場合、前記第2の休止状態を、遷移すべき休止状態として選択するようにすることができる。
前記別のトリガにより前記第2の休止状態から動作状態に遷移するとき、前記動作状態において前記プロセッサにより実行されるソフトウェアに対応するデータが、あらためて前記メインメモリにロードされるようにすることができる。
電源の供給の有無にかかわらず、予め設定されたデータを記憶する記憶手段をさらに備え、前記別のトリガにより前記第2の休止状態から動作状態に遷移するとき、前記記憶手段に記憶された前記動作状態における前記メインメモリのメモリイメージに対応するデータが、前記メインメモリにロードされるようにすることができる。
本発明の第1の側面の情報処理方法は、所定のトリガにより、アプリケーションプログラムによる処理を実行する動作状態から、休止状態に遷移し、前記所定のトリガとは別のトリガにより、前記休止状態から前記動作状態に遷移する情報処理装置の情報処理方法であって、前記動作状態から前記休止状態に遷移する場合、メインメモリの使用率を算出し、前記算出された前記メインメモリの使用率に基づいて、複数種類の前記休止状態のうち、遷移すべき休止状態を選択し、前記選択された休止状態に自分を遷移させるステップを含む情報処理方法である。
本発明の一側面のプログラムは、所定のトリガにより、アプリケーションプログラムによる処理を実行する動作状態から、休止状態に遷移し、前記所定のトリガとは別のトリガにより、前記休止状態から前記動作状態に遷移する情報処理装置のプログラムであって、前記動作状態から前記休止状態に遷移する場合、メインメモリの使用率の算出を制御し、前記算出された前記メインメモリの使用率に基づいて、複数種類の前記休止状態のうち、遷移すべき休止状態の選択を制御し、前記選択された休止状態に自分を遷移させるように制御するステップを含むコンピュータが読み取り可能なプログラムである。
本発明の一側面においては、前記動作状態から前記休止状態に遷移する場合、メインメモリの使用率が算出され、前記算出された前記メインメモリの使用率に基づいて、複数種類の前記休止状態のうち、遷移すべき休止状態が選択され、前記選択された休止状態に自分が遷移させられる。
本発明によれば、電子機器を安定して動作させるとともに、電子機器を迅速に起動させてユーザによる操作性を向上させることができる。
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。従って、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
本発明の一側面の情報処理装置は、所定のトリガにより、アプリケーションプログラムによる処理を実行する動作状態から、休止状態に遷移し、前記所定のトリガとは別のトリガにより、前記休止状態から前記動作状態に遷移する情報処理装置であって、前記動作状態から前記休止状態に遷移する場合、メインメモリの使用率を算出する使用率算出手段(例えば、図27のステップS1002の処理を実行する図1のホストCPU11)と、前記使用率算出手段の処理により算出された前記メインメモリの使用率に基づいて、複数種類の前記休止状態のうち、遷移すべき休止状態を選択する休止状態選択手段(例えば、図27のステップS1003およびS1004の処理を実行する図1のホストCPU11)と、前記休止状態選択手段により選択された休止状態に自分を遷移させる休止状態遷移手段(例えば、図23のステップS503乃至S513の処理を実行する図1のホストCPU11)とを備える。
本発明の第1の側面の情報処理方法は、所定のトリガにより、アプリケーションプログラムによる処理を実行する動作状態から、休止状態に遷移し、前記所定のトリガとは別のトリガにより、前記休止状態から前記動作状態に遷移する情報処理装置の情報処理方法であって、前記動作状態から前記休止状態に遷移する場合、メインメモリの使用率を算出し(例えば、図27のステップS1002の処理)、前記算出された前記メインメモリの使用率に基づいて、複数種類の前記休止状態のうち、遷移すべき休止状態を選択し(例えば、図27のステップS1003およびS1004の処理)、前記選択された休止状態に自分を遷移させる(例えば、図23のステップS503乃至S513の処理)ステップを含む。
以下、図面を参照して、本発明の実施の形態について説明する。
図1は、本発明の一実施の形態の情報処理装置の一例であるデジタルスチルカメラの構成を示すブロック図である。デジタルスチルカメラは、ホストCPU11、リアルタイム処理用CPU12、マスクROM(read only memory)13、CCD(charge coupled device)14、アナログフロントエンド15、信号処理部16、NAND型フラッシュメモリ17、メモリコントローラ18、シリアルインタフェース19、LCD(liquid crystal display)20、グラフィックコントローラ21、メモリカード22、メモリカードインタフェース23、無線LAN(local area network)インタフェース24、コントローラ25、NAND型フラッシュメモリ26、ATA(AT attachment)−フラッシュメモリインタフェース27、IDE(integrated device (drive) electronics)インタフェース28、SDRAM(synchronous dynamic random access memory)29、SDRAMコントローラ30、入力部31、汎用入出力部32、エンベデッドコントローラ33、DC(direct current)−DCコンバータ34、バッテリ35、およびバッテリ36から構成される。
ホストCPU11、リアルタイム処理用CPU12、マスクROM13、信号処理部16、メモリコントローラ18、シリアルインタフェース19、グラフィックコントローラ21、メモリカードインタフェース23、コントローラ25、IDEインタフェース28、SDRAMコントローラ30、および汎用入出力部32は、バスにより相互に接続されている。
ホストCPU11は、組込用のCPUまたは汎用のCPUから構成され、オペレーティングシステムおよびアプリケーションプログラムを実行して、デジタルスチルカメラに対する、撮影する画像のサイズ、画像のデータの圧縮率、または露出若しくはシャッタスピードなどの各種の設定を行うためのGUIの処理などを行う。
リアルタイム処理用CPU12は、組込用のCPUまたは汎用のCPUから構成され、ホストCPU11とは別に、オペレーティングシステムおよびアプリケーションプログラムを実行して、デジタルスチルカメラの各部を制御するためのリアルタイムの処理などを行う。
マスクROM13は、デジタルスチルカメラ固有のデータ、並びに起動するときホストCPU11に実行されるブートローダを記憶する。
なお、起動とは、電源の供給が停止された状態からの起動だけでなく、サスペンド状態、ハイバネーション、またはソフトオフ状態からの起動、いわゆるレジュームを含む。マスクROM13は、ブートローダと共に2次ブートローダを記憶するようにしてもよい。
CCD14は、いわゆる画像センサであり、アナログフロントエンド15と相互に接続されている。CCD14は、図示せぬ光学系によってその感光部に結像された被写体の画像に応じたアナログの信号をアナログフロントエンド15に出力する。なお、CCD14に代えて、画像センサであるCMOSセンサを設けるようにしてもよい。
アナログフロントエンド15は、CCD14および信号処理部16と相互に接続され、CCD14からの被写体の画像に応じたアナログの信号に、ノイズの除去などの所定の処理を適用して、アナログの信号をデジタルの信号に変換する。アナログフロントエンド15は、変換により得られた、被写体の画像に応じたデジタルの信号を信号処理部16に供給する。
信号処理部16は、アナログフロントエンド15から供給された、被写体の画像に応じたデジタルの信号に、ホワイトバランスの処理または符号化の処理など所定の処理を適用する。信号処理部16は、所定の処理の適用により得られた、被写体の画像に応じたデータを、バス、IDEインタフェース28、およびATA−フラッシュメモリインタフェース27を介して、NAND型フラッシュメモリ26に供給するか、またはバスおよびメモリカードインタフェース23を介してメモリカード22に供給する。
NAND型フラッシュメモリ17は、不揮発性記憶媒体の一例であり、メモリコントローラ18と相互に接続されている。NAND型フラッシュメモリ17は、ホストCPU11により実行されるプログラムまたはそのプログラムの実行に必要なデータを記憶するとともに、リアルタイム処理用CPU12により実行されるプログラムまたはそのプログラムの実行に必要なデータを記憶する。
さらに、NAND型フラッシュメモリ17は、ハイバネーションから動作状態に起動する場合のイメージを記憶する。このNAND型フラッシュメモリ17に記憶されているイメージは、デジタルスチルカメラの動作状態においてSDRAM29にロードされているプログラムおよびデータがそのままデータとされたものである。NAND型フラッシュメモリ17に記憶されているイメージがSDRAM29にロードされることにより、SDRAM29は、デジタルスチルカメラの動作状態におけるプログラムおよびデータがロードされた状態となる。
以下、NAND型フラッシュメモリ17に記憶されているイメージを、ホストCPU11により実行されるプログラムおよびデータのイメージとして説明するが、NAND型フラッシュメモリ17に記憶されているイメージを、ホストCPU11により実行されるプログラムおよびデータ並びにリアルタイム処理用CPU12により実行されるプログラムおよびデータのイメージとするようにしてもよい。
また、以下、NAND型フラッシュメモリ17に記憶されているイメージを、ウォームブートイメージとも称する。
メモリコントローラ18は、NAND型フラッシュメモリ17からのプログラム、データ、またはウォームブートイメージの読み出しを制御する。また、メモリコントローラ18は、NAND型フラッシュメモリ17へのウォームブートイメージなどの各種のデータの書き込みを制御する。
シリアルインタフェース19は、ホストCPU11とエンベデッドコントローラ33との間のシリアル通信を行う。
LCD20は、相互に接続されているグラフィックコントローラ21の制御の基に、各種の画像またはテキストなどを表示する。グラフィックコントローラ21は、LCD20の表示を制御する。
メモリカード22は、例えば、メモリースティック(MEMORY STICK(登録商標))により構成され、不揮発性記憶媒体を内蔵し、デジタルスチルカメラに挿抜可能に構成される。メモリカード22は、デジタルスチルカメラに装着された場合、メモリカードインタフェース23と電気的に接続される。メモリカードインタフェース23は、装着されたメモリカード22のデータの記憶またはメモリカード22からのデータの読み出しを制御する。
無線LANインタフェース24は、IEEE(institute of electrical and electronic engineers)802.11a,b、またはgなどに準拠して、アクセスポイントまたは他の機器などと通信する。コントローラ25は、無線LANインタフェース24とバスとを相互に接続し、無線LANインタフェース24を制御する。
NAND型フラッシュメモリ26は、不揮発性記憶媒体の一例であり、相互に接続されているATA−フラッシュメモリインタフェース27の制御の基に、画像のデータなど、各種のデータを記憶する。ATA−フラッシュメモリインタフェース27は、IDEインタフェース28とNAND型フラッシュメモリ26とのインタフェースであり、ATAの規格に準拠してIDEインタフェース28と通信する。IDEインタフェース28は、IDEの規格に準拠し、ATA−フラッシュメモリインタフェース27と通信する。ATA−フラッシュメモリインタフェース27およびIDEインタフェース28を介して、NAND型フラッシュメモリ26がバスに接続されるので、ホストCPU11は、ハードディスクまたは光ディスクドライブに対するIDEの規格のコマンドを用いて、NAND型フラッシュメモリ26を制御することができるようになる。
SDRAM29は、記憶媒体の一例であり、SDRAMコントローラ30と相互に接続され、ホストCPU11により実行されるオペレーティングシステムおよびアプリケーションプログラム、並びにリアルタイム処理用CPU12により実行されるオペレーティングシステムおよびアプリケーションプログラムを記憶する。ホストCPU11は、SDRAM29に記憶されたオペレーティングシステムおよびアプリケーションプログラムを実行する。また、リアルタイム処理用CPU12は、SDRAM29に記憶されたオペレーティングシステムおよびアプリケーションプログラムを実行する。
なお、SDRAM29は、電源が供給されると記憶しているデータ(プログラムを含む)を自分自身でリフレッシュする、いわゆるセルフリフレッシュ機能を備える。
SDRAMコントローラ30は、SDRAM29へのプログラムまたはデータの書き込み、およびSDRAM29からのプログラムまたはデータの読み出しを制御する。
入力部31は、電源ボタン、無線LANボタン、USB(universal serial bus)ボタン、レンズキャップ(レンズシャッタ)の開閉を検出するスイッチ、十字キー、およびタッチパネルなどからなり、電源ボタン、無線LANボタン、若しくはUSBボタンの押圧に応じた信号、レンズキャップの開閉に応じた信号、または十字キー若しくはタッチパネルなどへの操作に応じた信号を汎用入出力部32およびエンベデッドコントローラ33に供給する。
汎用入出力部32は、汎用のシリアルまたはパラレルの入出力インタフェースであり、入力部31から供給された、電源ボタン、無線LANボタン、若しくはUSBボタンの押圧に応じた信号、レンズキャップの開閉に応じた信号、または十字キー若しくはタッチパネルなどへの操作に応じた信号に対応するデータをホストCPU11またはリアルタイム処理用CPU12に供給する。
また、汎用入出力部32には、USBの規格に準拠した機器またはケーブルを接続するためのUSB接続端子41が設けられている。
なお、図示は省略するが、一方の端末がパーソナルコンピュータなどの機器に接続されているケーブルの他方の端末がUSB接続端子41に接続された場合、汎用入出力部32は、USB接続端子41に機器が接続されたことを示す信号をエンベデッドコントローラ33に供給する。
エンベデッドコントローラ33は、いわゆる組込用のCPUであり、内蔵されているROMまたはRAMに記憶されているプログラムを実行する。エンベデッドコントローラ33は、入力部31から供給された信号を基に、電源ボタン、無線LANボタン、若しくはUSBボタンの押圧またはレンズキャップの開閉に応じて、ホストCPU11のリセットおよびその解除を制御する。
エンベデッドコントローラ33は、DC−DCコンバータ34によるデジタルスチルカメラの各部への電力の供給を制御する。
DC−DCコンバータ34は、直流電圧電源であるバッテリ35または外部電源から供給される電圧を変換して、エンベデッドコントローラ33の制御に基づいて、デジタルスチルカメラの各部に所定の電圧の電源(電力)を供給するか、各部位毎に電源の供給を停止する。
バッテリ35は、デジタルスチルカメラに着脱自在の2次電池であり、DC−DCコンバータ34を介して、デジタルスチルカメラの全体を駆動するための電力を供給する。
バッテリ36は、例えばボタン電池などの1次電池であり、外部電源またはバッテリ35から電力が供給されない場合にエンベデッドコントローラ33を動作させるための電力を、エンベデッドコントローラ33に供給する。
次に、ホストCPU11により実行されるプログラム、リアルタイム処理用CPUにより実行されるプログラム、またはエンベデッドコントローラ33により実行されるプログラムについて説明する。
以下、プログラムの説明において、プログラムを実行するコンピュータにより行われる処理を、そのプログラムが行うとも表現する。
まず、図2を参照して、ホストCPU11により実行されるオペレーティングシステム61およびアプリケーションプログラム62について説明する。
ホストCPU11は、オペレーティングシステム61およびアプリケーションプログラム62を実行する。
オペレーティングシステム61は、Linux(登録商標)などのオペレーティングシステムであり、ハードウェアの管理など基本的な処理を行う。アプリケーションプログラム62は、撮影しようとする被写体の画像の表示や撮影した画像の閲覧などの処理を行う。
オペレーティングシステム61は、カーネル71、デバイスドライバ72、電源管理機構73、休止状態決定プログラム74、休止状態情報提供プログラム75、他CPUプログラム読み出しプログラム76、設定値記憶処理プログラム77、およびウォームブートイメージ生成プログラム78を含む。
カーネル71は、オペレーティングシステム61の中核部分であり、アプリケーションプログラム62やマスクROM13乃至汎用入出力部32などのデバイスの監視、SDRAM29やメモリカード22、NAND型フラッシュメモリ26などの資源の管理、割りこみ処理、またはプロセス間通信など、オペレーティングシステム61としての基本機能を提供する。
デバイスドライバ72は、信号処理部16、シリアルインタフェース19、グラフィックコントローラ21、メモリカードインタフェース23、コントローラ25、IDEインタフェース28、および汎用入出力部32などのデバイスを制御する。本来、デバイスドライバ72は、信号処理部16乃至汎用入出力部32のそれぞれを個別に制御するプログラムであるが、個別に区別せず、信号処理部16乃至汎用入出力部32を一括して制御するものとして説明する。
電源管理機構73は、ACPI(advanced configuration and power interface)サブシステムなどであり、デジタルスチルカメラをサスペンド状態、ハイバネーション、若しくはソフトオフ状態で休止させるように、また、サスペンド状態、ハイバネーション、若しくはソフトオフ状態の休止状態から動作状態となるように、電源を管理する。
休止状態決定プログラム74は、デジタルスチルカメラが休止する場合、サスペンド状態またはハイバネーションのいずれの状態で休止するかを決定する。
休止状態情報提供プログラム75は、デジタルスチルカメラが休止する場合、サスペンド状態またはハイバネーションのいずれか一方の決定された状態を示す休止状態情報を、シリアルインタフェース19を介してエンベデッドコントローラ33に供給する。
他CPUプログラム読み出しプログラム76は、デジタルスチルカメラが休止する場合、NAND型フラッシュメモリ17に記憶されているリアルタイム処理用CPU12のオペレーティングシステムおよびアプリケーションプログラムをSDRAM29にロードする。
なお、以下、NAND型フラッシュメモリ17に記憶されているプログラムまたはデータを、NAND型フラッシュメモリ17から読み出して、読み出したプログラムまたはデータをSDRAM29にロードすることを、プログラムまたはデータをNAND型フラッシュメモリ17からSDRAM29にロードすると称する。
設定値記憶処理プログラム77は、デジタルスチルカメラが休止する場合、その休止の後に起動するときに行われる復帰において必要となる、シャッタスピードや露出、ズーム、撮影する画像のサイズや符号化する際の圧縮率、またはホストCPU11の内部の各レジスタの値などの設定値を、NAND型フラッシュメモリ17に記憶させる。
ウォームブートイメージ生成プログラム78は、ファームウェア、すなわちオペレーティングシステム61またはアプリケーションプログラム62が更新されて(アップデートされて)、電源の供給が停止された状態から起動された場合、起動直後のウォームブートイメージを生成する。ウォームブートイメージ生成プログラム78は、生成したウォームブートイメージをNAND型フラッシュメモリ17に記憶させる。
アプリケーションプログラム62は、撮影処理プログラム81、閲覧処理プログラム82、設定処理プログラム83、USBマスストレージクラス処理プログラム84、状態遷移処理プログラム85、および電源管理プログラム86を含む。
撮影処理プログラム81は、撮影しようとする被写体の画像のLCD20への表示や、撮影した画像の画像処理、撮影により得られた画像のデータの符号化およびその記憶などを制御する。すなわち、撮影処理プログラム81は、撮影の処理を行う。
閲覧処理プログラム82は、撮影によって生成され、NAND型フラッシュメモリ26またはメモリカード22に記憶した画像のデータにより画像をLCD20に表示させるなどして、使用者に画像を閲覧させる処理を行う。
設定処理プログラム83は、シャッタスピード、露出、若しくはズーム、または撮影する画像のサイズ、符号化の方式や符号化の圧縮率などの撮影に関する設定や、画像のデータの記憶先や、画像の閲覧における表示の仕方など、各種の設定の処理を行う。
USBマスストレージクラス処理プログラム84は、一方の端末がパーソナルコンピュータなどの機器に接続されているケーブルの他方の端末がUSB接続端子41に接続された場合、デジタルスチルカメラを記録デバイスとして動作させるUSBマスストレージクラスの処理を行う。
撮影処理プログラム81乃至USBマスストレージクラス処理プログラム84のそれぞれは、撮影の処理乃至USBマスストレージクラスの処理のそれぞれにおいて、必要なGUIの処理を行う。
状態遷移処理プログラム85は、動作状態に含まれる複数の状態のうち、所定の状態に遷移させる状態遷移の処理を行う。動作状態の詳細は後述する。
電源管理プログラム86は、Linux(登録商標) kernelが提供する電源管理プログラム(Power Management Interface)であり、電源の状態に関する各種のコマンドを発行するなどして、電源を管理する。
なお、オペレーティングシステム61が、状態遷移処理プログラム85を含むようにしてもよい。
次に、図3を参照して、起動する場合、ホストCPU11に実行される2次ブートローダを説明する。この2次ブートローダは、起動するとき、ホストCPU11に実行されるブートローダによりSDRAM29にロードされて、実行される。
2次ブートローダ101は、PC(Personal Computer)で用いられているgrubまたはliloなどに相当するプログラムであり、オペレーティングシステム61およびアプリケーションプログラム62の起動を制御する。
2次ブートローダ101は、起動方式決定情報取得プログラム121、起動方式決定プログラム122、設定値読み出しプログラム123、他CPUプログラム読み出しプログラム124、およびウォームブートイメージ読み出しプログラム125を含む。
起動方式決定情報取得プログラム121は、エンベデッドコントローラ33がその内部のメモリに記憶している起動方式決定情報を、エンベデッドコントローラ33から取得する。ここで、起動方式決定情報は、起動の方式を決定するための情報である。
起動の方式とは、休止する直前の動作状態においてSDRAM29に記憶されていたプログラムであって、サスペンド状態においてSDRAM29に記憶されているプログラムを実行することにより起動する方式、または休止する以前の動作状態においてSDRAM29に記憶されていたプログラムのイメージであるウォームブートイメージあって、NAND型フラッシュメモリ17に記憶されているウォームブートイメージをSDRAM29にロードし実行することにより起動する方式などをいう。
以下、休止する直前の動作状態においてSDRAM29に記憶されていたプログラムであって、サスペンド状態においてSDRAM29に記憶されているプログラムを実行することにより起動する方式をホットブートと称する。また、休止する以前の動作状態においてSDRAM29に記憶されていたプログラムのイメージであるウォームブートイメージあって、NAND型フラッシュメモリ17に記憶されているウォームブートイメージをSDRAM29にロードし実行することにより起動する方式をウォームブートと称する。
さらに、NAND型フラッシュメモリ17に記憶されているオペレーティングシステムのファイルを開いて起動する方式をコールドブートと称する。
起動に要する時間を比較すると、ウォームブートの起動に要する時間は、ホットブートの起動に要する時間に比較して長く、コールドブートの起動に要する時間は、ウォームブートの起動に要する時間に比較して極めて長い。すなわち、ホットブートの起動は、コールドブートの起動に比較して、極めて迅速であり、ウォームブートの起動は、コールドブートの起動に比較して、迅速であり、ホットブートの起動は、ウォームブートの起動に比較して、迅速であると言える。
なお、ホットブートまたはウォームブートの方式により起動することは、一般に、レジューム(resume)と称されている。
また、ホットブート、ウォームブート、またはコールドブートの起動の対象は、デジタルスチルカメラ、ホストCPU11、またはオペレーティングシステム61である。従って、デジタルスチルカメラが、ホットブート、ウォームブート、またはコールドブートされるとも、ホストCPU11が、ホットブート、ウォームブート、またはコールドブートされるとも、オペレーティングシステム61が、ホットブート、ウォームブート、またはコールドブートされるとも言える。
次に、起動方式決定情報について説明すると、より詳細には起動方式決定情報は、休止状態情報およびバッテリ着脱情報からなり、さらに起動要因情報を含む。
休止状態情報は、休止する場合に決定された休止状態を示す情報である。なお、休止状態情報には、ウォームブートイメージを作成するか否かを示すイメージ作成フラグが含まれている。例えば、セットされている(立っている)イメージ作成フラグは、ウォームブートイメージを作成することを示し、クリアされている(立っていない)イメージ作成フラグは、ウォームブートイメージを作成しないことを示す。
バッテリ着脱情報は、休止状態におけるバッテリ35の着脱の履歴を示す。
起動要因情報は、入力部31の電源ボタン、無線LANボタン、若しくはUSBボタンの押圧、USB接続端子41に機器が接続されること、またはレンズキャップを開くことなど、起動のトリガとなる起動要因を示す。
起動方式決定情報取得プログラム121は、エンベデッドコントローラ33から取得した起動方式決定情報を、SDRAM29の予め定められた記憶領域に記憶させる。
起動方式決定プログラム122は、起動方式決定情報を基に、起動の方式を決定する。
設定値読み出しプログラム123は、デジタルスチルカメラが休止する場合、設定値記憶処理プログラム77によりNAND型フラッシュメモリ17に記憶された設定値を読み出す。
他CPUプログラム読み出しプログラム124は、ウォームブートまたはコールドブートの場合、NAND型フラッシュメモリ17に記憶されているリアルタイム処理用CPU12のオペレーティングシステムおよびアプリケーションプログラムをSDRAM29にロードする。
ウォームブートイメージ読み出しプログラム125は、ウォームブートの場合、NAND型フラッシュメモリ17に記憶されているウォームブートイメージをSDRAM29にロードする。
次に、リアルタイム処理用CPU12に実行されるオペレーティングシステム141およびアプリケーションプログラム142について、図4を参照して説明する。
リアルタイム処理用CPU12は、オペレーティングシステム141およびアプリケーションプログラム142を実行する。
オペレーティングシステム141は、μITRONなどの、いわゆるリアルタイムオペレーティングシステムであり、各種の基本的な処理を行う。アプリケーションプログラム142は、被写体を撮影する場合に必要とされる、図示せぬ光学系、CCD14、アナログフロントエンド15、および信号処理部16に対するリアルタイムの制御の処理を行う。
オペレーティングシステム141は、起動方式決定情報取得プログラム161、起動方式決定プログラム162、およびアプリケーション起動終了制御プログラム163を含む。
起動方式決定情報取得プログラム161は、起動する場合、起動方式決定情報取得プログラム121によって記憶させられた起動方式決定情報をSDRAM29の予め決められた記憶領域から読み出すことにより、起動方式決定情報を取得する。
起動方式決定プログラム162は、起動方式決定情報を基に、起動の方式を決定する。この場合、起動方式決定プログラム162は、起動の方式を、起動方式決定プログラム122と共通する起動方式決定情報から、起動方式決定プログラム122により決定される起動の方式と同じ起動の方式に決定する。
アプリケーション起動終了制御プログラム163は、起動する場合、起動方式決定情報に含まれる起動要因情報を基に、アプリケーションプログラム142の各種の処理の起動および終了を制御する。
アプリケーションプログラム142は、リアルタイム処理プログラム171、GUI処理プログラム172、および起動画面表示プログラム173を含む。
リアルタイム処理プログラム171は、図示せぬ光学系、CCD14、アナログフロントエンド15、および信号処理部16をリアルタイムに制御する。
GUI処理プログラム172は、リアルタイム処理用CPU12がホストCPU11と共用する入力部31から使用者の指示を取得するためのユーザインタフェースの処理を行う。GUI処理プログラム172は、撮影処理プログラム81乃至USBマスストレージクラス処理プログラム84のそれぞれによるGUIの処理のうちの一部の処理、例えば、シャッタスピード、露出、またはズームの設定値など、起動直後にその設定が要求されることのある設定値についての限定されたGUIの処理を行う。
起動画面表示プログラム173は、起動する場合、LCD20に、起動を示す起動画面を表示させる。
なお、アプリケーションプログラム142が、アプリケーション起動終了制御プログラム163を含むようにしてもよい。
次に、エンベデッドコントローラ33により実行されるプログラムについて説明する。図5は、エンベデッドコントローラ33により実行されるプログラムを示す図である。エンベデッドコントローラ33は、電源制御プログラム201、他CPUリセット制御プログラム202、起動方式決定情報取得プログラム203、起動方式決定情報記憶処理プログラム204、起動方式決定情報提供プログラム205、およびバッテリ着脱検出プログラム206を実行する。
電源制御プログラム201は、DC−DCコンバータ34を制御することにより、デジタルスチルカメラの各部への電力の供給を制御する。
他CPUリセット制御プログラム202は、ホストCPU11のリセットおよびその解除を制御する。
起動方式決定情報取得プログラム203は、起動方式決定情報を取得する。
より詳細には、起動方式決定情報取得プログラム203は、デジタルスチルカメラが休止する場合、休止状態情報提供プログラム75から送信されてくる休止状態情報を受信することにより、起動方式決定情報のうちの休止状態情報を取得する。
また、起動方式決定情報取得プログラム203は、バッテリ着脱検出プログラム206からバッテリ35の着脱の検出の結果を取得する。起動方式決定情報取得プログラム203は、バッテリ35の着脱の検出の結果に応じたバッテリ着脱情報を生成する。さらに、起動方式決定情報取得プログラム203は、入力部31から供給される信号であって、電源ボタン、無線LANボタン、若しくはUSBボタンの押圧、またはレンズキャップの開閉を示す信号に応じて、電源ボタン、無線LANボタン、若しくはUSBボタンの押圧、またはレンズキャップを開くことなどの起動のトリガを示す起動要因情報を生成する。
起動方式決定情報記憶処理プログラム204は、取得した起動方式決定情報をエンベデッドコントローラ33の内部のメモリに記憶する。すなわち、起動方式決定情報記憶処理プログラム204は、受信された休止状態情報、生成されたバッテリ着脱情報、または生成された起動要因情報をエンベデッドコントローラ33の内部のメモリに記憶する。
起動方式決定情報提供プログラム205は、シリアルインタフェース19を介して、ホストCPU11からの要求に応じて、エンベデッドコントローラ33の内部のメモリに記憶されている起動方式決定情報をホストCPU11に提供する。
バッテリ着脱検出プログラム206は、DC−DCコンバータ34の出力電圧を検出することにより、バッテリ35の着脱を検出する。
次に、図6乃至図9を参照して、デジタルスチルカメラの状態について説明する。図6で示されるように、デジタルスチルカメラの状態は、メカニカルオフ状態G3、サスペンド状態S3、ハイバネーションS4、ソフトオフ状態S5、撮影処理実行状態、閲覧処理実行状態、設定処理実行状態、または他の処理を実行する状態のいずれかである。
撮影処理実行状態においては、撮影処理プログラム81がホストCPU11により実行されている。閲覧処理実行状態においては、閲覧処理プログラム82がホストCPU11により実行されている。設定処理実行状態においては、設定処理プログラム83がホストCPU11により実行されている。
他の処理を実行する状態においては、USBマスストレージクラス処理プログラム84がホストCPU11により実行されている。または、他の処理を実行する状態においては、アプリケーションプログラム62がホストCPU11により実行されているが、撮影処理プログラム81、閲覧処理プログラム82、設定処理プログラム83、およびUSBマスストレージクラス処理プログラム84のいずれもが実行されていない。
サスペンド状態S3、ハイバネーションS4、およびソフトオフ状態S5は、休止状態と称する。また、撮影処理実行状態、閲覧処理実行状態、設定処理実行状態、および他の処理を実行する状態は、動作状態S0と称する。
図7は、動作状態S0、サスペンド状態S3、ハイバネーションS4、ソフトオフ状態S5、およびメカニカルオフ状態G3のそれぞれにおける、ホストCPU11、SDRAM29、またはエンベデッドコントローラ33への電源の供給の有り無しを示す図である。
図7中のONは、電源が供給されていることを示し、OFFは、電源の供給が停止されていること、すなわち、電源が供給されていないことを示す。
動作状態S0において、DC−DCコンバータ34から、ホストCPU11、SDRAM29、およびエンベデッドコントローラ33の全部に電源が供給される。
サスペンド状態S3において、DC−DCコンバータ34からのホストCPU11への電源の供給は停止され、DC−DCコンバータ34から、SDRAM29およびエンベデッドコントローラ33に電源が供給される。SDRAM29は、そのセルフリフレッシュ機能により、電源が供給されると記憶しているデータ(プログラム)を自分自身でリフレッシュするので、サスペンド状態S3において、記憶しているプログラムおよびデータを維持する。
ハイバネーションS4およびソフトオフ状態S5において、DC−DCコンバータ34からのホストCPU11およびSDRAM29への電源の供給は停止され、DC−DCコンバータ34からエンベデッドコントローラ33に電源が供給される。
デジタルスチルカメラにおいて、ハイバネーションS4とソフトオフ状態S5とは、電気的に同じ状態なので、以下の説明において、ハイバネーションS4とソフトオフ状態S5とを区別しない。
メカニカルオフ状態G3において、DC−DCコンバータ34からの、ホストCPU11、SDRAM29、およびエンベデッドコントローラ33への電源の供給は停止される。但し、エンベデッドコントローラ33には、バッテリ36から電源が供給される。これにより、エンベデッドコントローラ33に内蔵されているリアルタイムクロック(RTC)の動作が保持される。
なお、リアルタイム処理用CPU12への電源は、ホストCPU11への電源と同様に、動作状態S0において供給され、サスペンド状態S3、ハイバネーションS4、ソフトオフ状態S5、およびメカニカルオフ状態G3において供給が停止される。
図8は、状態遷移を説明する図である。メカニカルオフ状態G3において、バッテリ35が装着されると、デジタルスチルカメラの状態は、ハイバネーションS4(ソフトオフ状態S5)に遷移する。
ハイバネーションS4(ソフトオフ状態S5)において、バッテリ35が取り外されると、デジタルスチルカメラの状態は、メカニカルオフ状態G3に遷移する。
ハイバネーションS4(ソフトオフ状態S5)において、入力部31の電源ボタンが押圧されると、デジタルスチルカメラの状態は、動作状態S0に遷移する。逆に、動作状態S0において、電源ボタンが長押しされる、すなわち予め決められた時間より長く継続して押圧されると、デジタルスチルカメラの状態は、ハイバネーションS4(ソフトオフ状態S5)に遷移する。
動作状態S0において、電源ボタンが押圧されるか、レンズキャップが閉じられるか、または予め決められた時間より長く使用者による操作がなされない(ノーオペレーションである)と、デジタルスチルカメラの状態は、サスペンド状態S3に遷移する。
サスペンド状態S3において、電源ボタンが押圧されるか、入力部31の無線LANボタンが押圧されるか、レンズキャップが開けられるか、または一方の端末が他の機器に接続されているケーブルの他方の端末がUSB接続端子41に接続されると、デジタルスチルカメラの状態は、動作状態S0に遷移する。
サスペンド状態S3において、バッテリ35の電圧が予め定めた閾値より低くなるか、またはサスペンド状態S3に遷移してから予め定めた長さの時間、すなわち長時間が経過すると、デジタルスチルカメラの状態は、ハイバネーションS4(ソフトオフ状態S5)に遷移する。
また、サスペンド状態S3において、バッテリ35が取り外されると、デジタルスチルカメラの状態は、メカニカルオフ状態G3に遷移する。同様に、動作状態S0において、バッテリ35が取り外されると、デジタルスチルカメラの状態は、メカニカルオフ状態G3に遷移する。
なお、動作状態S0において、一定時間処理が実行されないと(アイドルになると)、デジタルスチルカメラの状態は、ホストCPU11のクロックの周波数を落とした、いわゆるアイドル状態に遷移する。アイドル状態では、一定の期間毎に割り込みが入り、デジタルスチルカメラの状態は、一定の期間毎に動作状態S0になる。
図9を参照して、動作状態S0の詳細を説明する。動作状態S0には、撮影処理実行状態、閲覧処理実行状態、および設定処理実行状態に加えて、他の処理を実行する状態に相当する、USBマスストレージクラス処理実行状態、および初期状態S0Nが含まれる。
USBマスストレージクラス処理実行状態においては、USBマスストレージクラス処理プログラム84がホストCPU11により実行されている。
初期状態S0Nは、アプリケーションの処理の実行が抑制された状態である。初期状態S0Nにおいて、アプリケーションプログラム62がホストCPU11により実行されているが、撮影処理プログラム81、閲覧処理プログラム82、設定処理プログラム83、またはUSBマスストレージクラス処理プログラム84はいずれも実行されない。
初期状態S0Nから、撮影処理実行状態、閲覧処理実行状態、設定処理実行状態、またはUSBマスストレージクラス処理実行状態の何れかに遷移することができ、撮影処理実行状態、閲覧処理実行状態、設定処理実行状態、またはUSBマスストレージクラス処理実行状態から、初期状態S0Nに遷移することができる。
しかし、撮影処理実行状態から、閲覧処理実行状態、設定処理実行状態、またはUSBマスストレージクラス処理実行状態に直接に遷移することはできず、また、閲覧処理実行状態から、撮影処理実行状態、設定処理実行状態、またはUSBマスストレージクラス処理実行状態に直接に遷移することはできない。設定処理実行状態から、閲覧処理実行状態、撮影処理実行状態、またはUSBマスストレージクラス処理実行状態に直接に遷移することはできず、USBマスストレージクラス処理実行状態から、撮影処理実行状態、閲覧処理実行状態、または設定処理実行状態に直接に遷移することはできない。
すなわち、撮影処理実行状態と、閲覧処理実行状態と、設定処理実行状態と、USBマスストレージクラス処理実行状態との間では直接に遷移することはできない。
次に、図10乃至図12を参照して、起動の処理の手順の概要を説明する。
まず、休止する以前の動作状態S0においてSDRAM29に記憶されていたプログラムのイメージであるウォームブートイメージあって、NAND型フラッシュメモリ17に記憶されているウォームブートイメージをSDRAM29にロードし実行することにより起動するウォームブートの起動について説明する。
図10は、ウォームブートの起動の処理の手順を示す図である。時刻t0において、ホストCPU11のリセットが解除されると、ホストCPU11は、マスクROM13の予め定めた番地に格納されているブートローダの実行を開始する。ブートローダを実行するホストCPU11は、NAND型フラッシュメモリ17に記憶されている2次ブートローダをSDRAM29にロードする。ブートローダのジャンプ命令により、ホストCPU11は、2次ブートローダの実行を開始する。
2次ブートローダを実行するホストCPU11は、NAND型フラッシュメモリ17に記憶されている、リアルタイム処理用CPU12に実行されるオペレーティングシステム141およびアプリケーションプログラム142をSDRAM29にロードする。
そして、2次ブートローダを実行するホストCPU11は、リアルタイム処理用CPU12のリセットを解除する。
リセットが解除されたリアルタイム処理用CPU12は、時刻t1において、SDRAM29の予め定めた番地からプログラムの命令の実行を開始することで、オペレーティングシステム141の実行を開始する。
2次ブートローダを実行するホストCPU11は、NAND型フラッシュメモリ17に記憶されている、ウォームブートイメージをSDRAM29にロードする。
ウォームブートイメージのSDRAM29へのロードが完了すると、時刻t2において、ホストCPU11は、ロードされたウォームブートイメージに含まれている電源管理機構73の実行を開始する。電源管理機構73を実行するホストCPU11は、DC−DCコンバータ34およびバッテリ35を含む電源の状態を検出して、検出した電源の状態にあわせて内部のパラメータを修正するなどの復帰の処理を行う。
電源管理機構73の復帰の処理が完了すると、時刻t3において、ホストCPU11は、ロードされたウォームブートイメージに含まれているカーネル71の実行を開始する。カーネル71を実行するホストCPU11は、SDRAM29の記憶空間の占有の状態などを検出して、SDRAM29などの資源の管理のプロセスのパラメータを修正するなどの復帰の処理を行う。
カーネル71の復帰の処理が完了すると、時刻t4において、ホストCPU11は、ロードされたウォームブートイメージに含まれているデバイスドライバ72の復帰の処理の実行を開始する。すなわち、ホストCPU11は、信号処理部16、シリアルインタフェース19、グラフィックコントローラ21、メモリカードインタフェース23、コントローラ25、IDEインタフェース28、および汎用入出力部32などのそれぞれのデバイスの状態を検出して、検出したデバイスの状態にあわせてデバイスドライバ72のパラメータを修正するなどの復帰の処理を行う。
デバイスドライバ72の復帰の処理が完了すると、ホストCPU11は、デバイスドライバ72の復帰の処理が完了したことをリアルタイム処理用CPU12に通知する。
リアルタイム処理用CPU12が、ホストCPU11からのデバイスドライバ72の復帰の処理が完了したことの通知を受信すると、リアルタイム処理プログラム171を実行することにより実行されるリアルタイムの制御の処理と、ホストCPU11における処理との通信が開始される。
また、デバイスドライバ72の復帰の処理が完了すると、時刻t5において、ホストCPU11は、ロードされたウォームブートイメージに含まれるアプリケーションプログラム62の復帰の処理を開始する。ホストCPU11は、シャッタスピード、露出、またはズームなどの設定値を設定するなどの、アプリケーションプログラム62の復帰の処理を行う。
アプリケーションプログラム62の復帰の処理が完了すると、ホストCPU11は、アプリケーションプログラム62の復帰の処理が完了したことをリアルタイム処理用CPU12に通知する。アプリケーションプログラム62の電源管理プログラム86は、電源管理機構73から電源の状態を示すパラメータを取得するなどして、電源の状態の監視を開始する。
図11は、休止する直前の動作状態S0においてSDRAM29に記憶されていたプログラムであって、サスペンド状態S3においてSDRAM29に記憶されているプログラムを実行することにより起動するホットブートの起動の処理の手順を示す図である。
なお、SDRAM29は、休止する直前の動作状態S0において記憶していたオペレーティングシステム61、アプリケーションプログラム62、オペレーティングシステム141、およびアプリケーションプログラム142の記憶を、サスペンド状態S3およびホットブートの起動の処理の開始後において維持する。
時刻t0において、ホストCPU11のリセットが解除されると、ホストCPU11は、マスクROM13の予め定めた番地に格納されているブートローダの実行を開始する。ブートローダを実行するホストCPU11は、NAND型フラッシュメモリ17に記憶されている2次ブートローダをSDRAM29にロードする。ブートローダのジャンプ命令により、ホストCPU11は、2次ブートローダの実行を開始する。
上述したように、SDRAM29が、オペレーティングシステム141およびアプリケーションプログラム142の記憶を、サスペンド状態S3およびホットブートの起動の処理の開始後において維持しているので、ホットブートの起動の処理において、2次ブートローダを実行するホストCPU11がオペレーティングシステム141およびアプリケーションプログラム142をSDRAM29に改めてロードする必要はない。
2次ブートローダを実行するホストCPU11は、リアルタイム処理用CPU12のリセットを解除する。
リセットが解除されたリアルタイム処理用CPU12は、時刻t1において、SDRAM29の予め定めた番地からプログラムの命令の実行を開始することで、オペレーティングシステム141の実行を開始する。
リアルタイム処理用CPU12のリセットを解除した後、ホストCPU11は、SDRAM29に記憶されている電源管理機構73の実行を開始する。電源管理機構73を実行するホストCPU11は、DC−DCコンバータ34およびバッテリ35を含む電源の状態を検出して、検出した電源の状態にあわせて内部のパラメータを修正するなどの復帰の処理を行う。
電源管理機構73の復帰の処理が完了すると、時刻t2において、ホストCPU11は、SDRAM29に記憶されているカーネル71の実行を開始する。カーネル71を実行するホストCPU11は、SDRAM29の記憶空間の占有の状態などを検出して、SDRAM29などの資源の管理のプロセスのパラメータを修正するなどの復帰の処理を行う。
カーネル71の復帰の処理が完了すると、時刻t3において、ホストCPU11は、SDRAM29に記憶されているデバイスドライバ72の復帰の処理の実行を開始する。すなわち、ホストCPU11は、信号処理部16、シリアルインタフェース19、グラフィックコントローラ21、メモリカードインタフェース23、コントローラ25、IDEインタフェース28、および汎用入出力部32などのそれぞれのデバイスの状態を検出して、検出したデバイスの状態にあわせてデバイスドライバ72のパラメータを修正するなどの復帰の処理を行う。
デバイスドライバ72の復帰の処理が完了すると、ホストCPU11は、デバイスドライバ72の復帰の処理が完了したことをリアルタイム処理用CPU12に通知する。
リアルタイム処理用CPU12が、ホストCPU11からのデバイスドライバ72の復帰の処理が完了したことの通知を受信すると、リアルタイム処理プログラム171を実行することにより実行されるリアルタイムの制御の処理と、ホストCPU11における処理との通信が開始される。
また、デバイスドライバ72の復帰の処理が完了すると、時刻t4において、ホストCPU11は、SDRAM29に記憶されているアプリケーションプログラム62の復帰の処理の実行を開始する。ホストCPU11は、シャッタスピード、露出、またはズームなどの設定値を設定するなどの、アプリケーションプログラム62の復帰の処理を行う。
アプリケーションプログラム62の復帰の処理が完了すると、ホストCPU11は、アプリケーションプログラム62の復帰の処理が完了したことをリアルタイム処理用CPU12に通知する。アプリケーションプログラム62の電源管理プログラム86は、電源管理機構73から電源の状態を示すパラメータを取得するなどして、電源の状態の監視を開始する。
このように、ホットブートの起動の処理においては、ウォームブートイメージをNAND型フラッシュメモリ17から読み出して、SDRAM29にロードするなどの処理が不要になるので、ウォームブートの起動の処理に比較して、より迅速に起動することができる。
次に、デジタルスチルカメラを出荷する前に工場で実行されるか、または、いわゆるファームウェアをアップデートするときに実行される起動の方式である、NAND型フラッシュメモリ17に記憶されている、オペレーティングシステム61およびアプリケーションプログラム62を開いて起動するコールドブートについて説明する。
図12は、コールドブートの起動の処理の手順を示す図である。
時刻t0において、ホストCPU11のリセットが解除されると、ホストCPU11は、マスクROM13の予め定めた番地に格納されているブートローダの実行を開始する。ブートローダを実行するホストCPU11は、NAND型フラッシュメモリ17に記憶されている2次ブートローダをSDRAM29にロードする。ブートローダのジャンプ命令により、ホストCPU11は、2次ブートローダの実行を開始する。
2次ブートローダを実行するホストCPU11は、時刻t1において、NAND型フラッシュメモリ17に記憶されているオペレーティングシステム141およびアプリケーションプログラム142のSDRAM29へのロードを開始する。
2次ブートローダを実行するホストCPU11は、リアルタイム処理用CPU12に実行されるオペレーティングシステム141およびアプリケーションプログラム142のSDRAM29へのロードが完了すると、リアルタイム処理用CPU12のリセットを解除する。
リセットが解除されたリアルタイム処理用CPU12は、時刻t2において、SDRAM29の予め定めた番地からプログラムの命令の実行を開始することで、オペレーティングシステム141の実行を開始する。
さらに、2次ブートローダを実行するホストCPU11は、NAND型フラッシュメモリ17に記憶されているオペレーティングシステム61およびアプリケーションプログラム62を、SDRAM29にロードする。
オペレーティングシステム61およびアプリケーションプログラム62のSDRAM29へのロードが完了すると、時刻t3において、ホストCPU11は、SDRAM29にロードされた電源管理機構73の実行を開始する。電源管理機構73を実行するホストCPU11は、DC−DCコンバータ34およびバッテリ35を含む電源の状態を検出して、検出した電源の状態にあわせて内部のパラメータを初期化するなどの初期化の処理を行う。
電源管理機構73の初期化の処理が完了すると、時刻t4において、ホストCPU11は、SDRAM29にロードされたカーネル71の実行を開始する。カーネル71を実行するホストCPU11は、SDRAM29の記憶空間の大きさ(アドレスの範囲)などを検出して、SDRAM29などの資源の管理のプロセスのパラメータを初期化するなどの初期化の処理を行う。
カーネル71の初期化の処理が完了すると、時刻t5において、ホストCPU11は、SDRAM29にロードされたデバイスドライバ72の初期化の処理を開始する。すなわち、ホストCPU11は、信号処理部16、シリアルインタフェース19、グラフィックコントローラ21、メモリカードインタフェース23、コントローラ25、IDEインタフェース28、および汎用入出力部32などのそれぞれのデバイスを検出して、検出したデバイスにあわせてデバイスドライバ72のパラメータを初期化するなどの初期化の処理を行う。
デバイスドライバ72の初期化の処理が完了すると、ホストCPU11は、デバイスドライバ72の初期化の処理が完了したことをリアルタイム処理用CPU12に通知する。
リアルタイム処理用CPU12が、ホストCPU11からのデバイスドライバ72の初期化の処理が完了したことの通知を受信すると、リアルタイム処理プログラム171を実行することにより実行されるリアルタイムの制御の処理と、ホストCPU11における処理との通信が開始される。
また、デバイスドライバ72の初期化の処理が完了すると、時刻t6において、ホストCPU11は、SDRAM29にロードされたアプリケーションプログラム62の初期化の処理を開始する。ホストCPU11は、撮影処理または閲覧処理に用いる各種のパラメータをデフォルトの値に設定するなどの、アプリケーションプログラム62の初期化の処理を行う。
アプリケーションプログラム62の初期化の処理が完了すると、ホストCPU11は、アプリケーションプログラム62の初期化の処理が完了したことをリアルタイム処理用CPU12に通知する。アプリケーションプログラム62の電源管理プログラム86は、電源管理機構73から電源の状態を示すパラメータを取得するなどして、電源の状態の監視を開始する。
さらに、ホストCPU11は、ウォームブートイメージを生成して、生成したウォームブートイメージをNAND型フラッシュメモリ17に記憶させる。
このように、ファームウェアをアップデートするときなど、コールドブートの起動の処理が実行されて、NAND型フラッシュメモリ17に記憶されているウォームブートイメージが更新される。
なお、初期化が完了したオペレーティングシステム61を実行するホストCPU11が、NAND型フラッシュメモリ17に記憶されているアプリケーションプログラム62を、SDRAM29にロードするようにしてもよい。
次に、図13を参照して、動作状態S0から休止状態に遷移する休止の処理の手順の概要を説明する。
時刻t0において、休止の処理の開始が指示されると、アプリケーションプログラム62を実行するホストCPU11は、休止状態に遷移する前に、状態を初期状態S0Nに遷移させる。アプリケーションプログラム62を実行するホストCPU11は、サスペンド状態S3に遷移するか、またはハイバネーションS4に遷移するかを決定する。
また、アプリケーションプログラム62を実行するホストCPU11は、撮影した画像のデータを格納するファイルを閉じるなどの終了処理を実行する。
さらに、時刻t1において、アプリケーションプログラム62を実行するホストCPU11は、リアルタイム処理用CPU12に終了を通知する。
すると、リアルタイム処理用CPU12は、図示せぬ光学系を構成するレンズを終了位置に戻したりするなどの終了の処理を開始する。
また、アプリケーションプログラム62の電源管理プログラム86は、決定したサスペンド状態S3またはハイバネーションS4への遷移を指示するコマンドを発行することで、電源管理機構73に終了を通知する。
アプリケーションプログラム62を実行するホストCPU11による終了の処理が完了すると、時刻t2において、ホストCPU11は、信号処理部16、シリアルインタフェース19、グラフィックコントローラ21、メモリカードインタフェース23、コントローラ25、IDEインタフェース28、および汎用入出力部32などのデバイスを制御するためのプロセスを終了させるなど、デバイスドライバ72の終了の処理を開始する。
デバイスドライバ72の終了の処理が完了すると、時刻t3において、ホストCPU11は、アプリケーションプログラム62やのデバイスの監視、SDRAM29などの資源の管理、割りこみ処理、またはプロセス間通信などの所定のプロセスを完了させるカーネル71の終了の処理を開始する。
カーネル71の終了の処理が完了すると、時刻t4において、ホストCPU11は、休止状態におけるパラメータを設定するなどの電源管理機構73の終了の処理を開始する。
リアルタイム処理用CPU12から終了の処理の完了が通知されると、時刻t5において、電源管理機構73を実行するホストCPU11は、シリアルインタフェース19を介して、エンベデッドコントローラ33に電源の供給の停止(遮断)を要求する。エンベデッドコントローラ33は、ホストCPU11から電源の供給の停止が要求されると、時刻t6において、サスペンド状態S3に遷移する場合、DC−DCコンバータ34に、SDRAM29への電源の供給を維持させたまま、ホストCPU11およびリアルタイム処理用CPU12への電源の供給を停止(遮断)させ、ハイバネーションS4に遷移する場合、DC−DCコンバータ34に、SDRAM29、ホストCPU11、およびリアルタイム処理用CPU12への電源の供給を停止(遮断)させる。
このように、サスペンド状態S3またはハイバネーションS4に遷移して休止することができる。
次に、ウォームブート、ホットブート、およびコールドブートの起動の処理の詳細をそれぞれ説明する。
図14乃至図16は、ウォームブートの起動の処理の詳細を説明するフローチャートである。ステップS101において、起動方式決定情報取得プログラム203を実行するエンベデッドコントローラ33は、起動の要因となる入力部31からの信号を取得する。すなわち、起動方式決定情報取得プログラム203は、入力部31から供給される、起動の要因となる、電源ボタン、無線LANボタン、若しくはUSBボタンの押圧、またはレンズキャップの開閉を示す信号を取得する。起動方式決定情報取得プログラム203を実行するエンベデッドコントローラ33は、取得した信号に応じて、電源ボタン、無線LANボタン、若しくはUSBボタンの押圧、またはレンズキャップを開くことなどの起動のトリガを示す起動要因情報を生成する。
ステップS102において、起動方式決定情報記憶処理プログラム204を実行するエンベデッドコントローラ33は、ステップS101で取得した信号に応じて生成された起動要因情報を内部のメモリに記憶する。すなわち、起動方式決定情報取得プログラム203により、起動の要因となる、電源ボタン、無線LANボタン、若しくはUSBボタンの押圧またはレンズキャップの開閉を示す信号が入力部31から取得されると、電源ボタン、無線LANボタン、若しくはUSBボタンの押圧またはレンズキャップを開くことなどの起動のトリガを示す起動要因情報が生成されるので、起動方式決定情報記憶処理プログラム204は、生成された起動要因情報をエンベデッドコントローラ33の内部のメモリに記憶する。
ステップS103において、電源制御プログラム201を実行するエンベデッドコントローラ33は、DC−DCコンバータ34に、デジタルスチルカメラの各部への電力の供給を開始させる。これにより、ホストCPU11乃至汎用入出力部32への電源の供給が開始される。
ステップS104において、エンベデッドコントローラ33は、供給される電源および電源の供給が開始された各部の動作が安定するまで、予め定めた所定の時間ウェイトする。
ステップS105において、他CPUリセット制御プログラム202を実行するエンベデッドコントローラ33は、ホストCPU11のリセットを解除する。例えば、エンベデッドコントローラ33は、エンベデッドコントローラ33とホストCPU11とを接続する、リセット信号を供給するための信号線のそのリセット信号のレベルを変化させることにより、ホストCPU11のリセットを解除する。
リセットが解除されると、ステップS201において、ホストCPU11は、マスクROM13のブートローダを起動して、ブートローダの実行を開始する。すなわち、ホストCPU11は、リセット解除のハードウェア割り込みにより、マスクROM13の予め定められた番地に格納されている命令を実行することで、ブートローダを起動する。ステップS202において、ホストCPU11は、ブートローダを初期化する。
ステップS203において、ブートローダを実行するホストCPU11は、NAND型フラッシュメモリ17に記憶されている2次ブートローダ101をSDRAM29にロードする。ステップS204において、ホストCPU11は、ブートローダに含まれる命令である、2次ブートローダ101へのジャンプの命令を実行して、手続きは、2次ブートローダ101にジャンプする。その結果、ホストCPU11は、2次ブートローダ101の実行を開始する。
なお、2次ブートローダ101をマスクROM13に記憶させ、マスクROM13に記憶されている2次ブートローダ101にジャンプするようにしてもよい。
ステップS205において、ホストCPU11は、2次ブートローダ101を初期化する。2次ブートローダ101には、シリアルインタフェース19のドライバが含まれているので、シリアルインタフェース19を介して、ホストCPU11とエンベデッドコントローラ33との通信が可能になる。
ステップS206において、2次ブートローダ101の起動方式決定情報取得プログラム121を実行するホストCPU11は、シリアルインタフェース19を介して、エンベデッドコントローラ33に、起動方式決定情報の要求を送信する。
ステップS106において、起動方式決定情報提供プログラム205を実行するエンベデッドコントローラ33は、シリアルインタフェース19を介して、ホストCPU11から送信されてくる起動方式決定情報の要求を受信する。ステップS107において、起動方式決定情報提供プログラム205を実行するエンベデッドコントローラ33は、エンベデッドコントローラ33の内部のメモリに記憶されている起動方式決定情報を、シリアルインタフェース19を介してホストCPU11に送信する。
ステップS207において、2次ブートローダ101の起動方式決定情報取得プログラム121を実行するホストCPU11は、シリアルインタフェース19を介して、エンベデッドコントローラ33から送信されてくる起動方式決定情報を受信する。
ステップS208において、2次ブートローダ101の起動方式決定情報取得プログラム121を実行するホストCPU11は、受信した起動方式決定情報をSDRAM29に記憶させる。この場合、ホストCPU11は、SDRAM29の記憶領域のうちの、予め定めた領域に起動方式決定情報を記憶させる。
ステップS209において、2次ブートローダ101の起動方式決定プログラム122を実行するホストCPU11は、ステップS207の受信により取得した起動方式決定情報を基に、起動の方式を決定する。この場合、ウォームブートの起動の方式に、起動の方式が決定される。なお、起動方式決定プログラム122は、休止状態情報がサスペンド状態S3を示すとともにバッテリ着脱情報がバッテリが取り外されたことを示す場合、または休止状態情報がハイバネーションS4を示す場合、起動の方式をウォームブートの起動の方式に決定する。
ステップS210において、2次ブートローダ101を実行するホストCPU11は、汎用入出力部32を初期化する。
ステップS211において、2次ブートローダ101の設定値読み出しプログラム123を実行するホストCPU11は、起動における復帰において必要となる、シャッタスピードや露出、ズーム、または撮影する画像のサイズや符号化する際の圧縮率などの設定値をNAND型フラッシュメモリ17からSDRAM29にロードする。
ステップS212において、2次ブートローダ101の他CPUプログラム読み出しプログラム124を実行するホストCPU11は、リアルタイム処理用CPU12のオペレーティングシステム141およびアプリケーションプログラム142を、NAND型フラッシュメモリ17からSDRAM29にロードする。
ステップS213において、2次ブートローダ101を実行するホストCPU11は、リアルタイム処理用CPU12のリセットを解除する。
リセットが解除されると、ステップS301において、リアルタイム処理用CPU12は、SDRAM29にロードされているオペレーティングシステム141の実行を開始する。すなわち、例えば、リアルタイム処理用CPU12は、リセット解除のハードウェア割り込みまたはソフトウェア割り込みにより、SDRAM29の予め定められた番地に格納されている命令を実行することで、オペレーティングシステム141の実行を開始する。ステップS302において、ホストCPU11は、オペレーティングシステム141を初期化する。
ステップS303において、オペレーティングシステム141の起動方式決定情報取得プログラム161を実行するリアルタイム処理用CPU12は、SDRAM29から、ステップS208において記憶された起動方式決定情報を読み出す。ステップS304において、オペレーティングシステム141の起動方式決定プログラム162を実行するリアルタイム処理用CPU12は、ステップS209と同様の処理で、ステップS303で読み出した起動方式決定情報を基に、起動の方式を決定する。この場合、ウォームブートの起動の方式に、起動の方式が決定される。
ステップS305において、オペレーティングシステム141を実行するリアルタイム処理用CPU12は、アプリケーションプログラム142を起動する。ステップS306において、リアルタイム処理用CPU12は、アプリケーションプログラム142を初期化する。
ステップS307において、アプリケーションプログラム142を実行するリアルタイム処理用CPU12は、グラフィックコントローラ21を制御して、LCD20の表示を開始させ、図示せぬスピーカまたはブザーに起動音を出力させる。
ステップS308において、アプリケーションプログラム142の起動画面表示プログラム173を実行するリアルタイム処理用CPU12は、グラフィックコントローラ21を制御して、LCD20に、起動を示す起動画面を表示させる。
ステップS309において、アプリケーションプログラム142のGUI処理プログラム172を実行するリアルタイム処理用CPU12は、リアルタイム処理用CPU12がホストCPU11と共用する入力部31から使用者の指示が取得されるユーザインタフェースの処理であって、アプリケーションプログラム62の機能に比較し少ない機能の、すなわち機能の限定されたユーザインタフェースの処理を開始する。
ステップS310において、アプリケーションプログラム142のリアルタイム処理プログラム171を実行するリアルタイム処理用CPU12は、図示せぬ光学系、CCD14、アナログフロントエンド15、および信号処理部16に対するリアルタイムの制御の処理を開始する。
なお、ステップS310において、起動方式決定情報のうちの起動要因情報を参照して、レンズキャップが開かれたことにより起動された場合、リアルタイムの制御の処理として、図示せぬ光学系、CCD14、アナログフロントエンド15、および信号処理部16の初期化の処理を行うようにしてもよい。
リアルタイム処理用CPU12により実行されるステップS301乃至ステップS310と並行して、ホストCPU11によりステップS214乃至ステップS218が実行される。すなわち、ステップS214において、2次ブートローダ101のウォームブートイメージ読み出しプログラム125を実行するホストCPU11は、ウォームブートイメージを、NAND型フラッシュメモリ17からSDRAM29にロードする。
ステップS215において、ホストCPU11は、2次ブートローダ101に含まれる命令である、カーネル71へのジャンプの命令を実行して、手続きは、カーネル71にジャンプする。その結果、ホストCPU11は、オペレーティングシステム61の実行を開始する。
ステップS216において、オペレーティングシステム61を実行するホストCPU11は、DC−DCコンバータ34およびバッテリ35などの電源の状態を検出して、検出した電源の状態にあわせて内部のパラメータを修正するなどの電源管理機構73の復帰の処理を実行する。
ステップS217において、オペレーティングシステム61を実行するホストCPU11は、SDRAM29の記憶空間の占有の状態などを検出して、SDRAM29などの資源の管理のプロセスのパラメータを修正するなどのカーネル71の復帰の処理を実行する。
ステップS218において、オペレーティングシステム61を実行するホストCPU11は、信号処理部16、シリアルインタフェース19、グラフィックコントローラ21、メモリカードインタフェース23、コントローラ25、IDEインタフェース28、および汎用入出力部32などのそれぞれのデバイスの状態を検出して、検出したデバイスの状態にあわせてデバイスドライバ72のパラメータを修正するなどのデバイスドライバ72の復帰の処理を実行する。
ステップS219において、オペレーティングシステム61を実行するホストCPU11は、バスを介して、リアルタイム処理用CPU12に、デバイスドライバ72の復帰処理の完了の通知を送信する。
ステップS311において、オペレーティングシステム141を実行するリアルタイム処理用CPU12は、バスを介して、ホストCPU11から送信されてくる、デバイスドライバ72の復帰処理の完了の通知を受信する。
また、ステップS220において、オペレーティングシステム61を実行するホストCPU11は、アプリケーションプログラム62の実行を開始する。ステップS221において、ホストCPU11は、シャッタスピード、露出、またはズームなどの設定値を設定するなどの、アプリケーションプログラム62の復帰の処理を実行する。
なお、ステップS221の後、デジタルスチルカメラの状態は、初期状態S0Nとなる。
ステップS222において、ホストCPU11は、バスを介して、リアルタイム処理用CPU12に、アプリケーションプログラム62の復帰処理の完了の通知を送信する。
ステップS312において、リアルタイム処理用CPU12は、バスを介して、ホストCPU11から送信されてくる、アプリケーションプログラム62の復帰処理の完了の通知を受信する。
ステップS313において、オペレーティングシステム141のアプリケーション起動終了制御プログラム163を実行するリアルタイム処理用CPU12は、アプリケーションプログラム142のGUI処理プログラム172を終了させることにより、機能の限定されたユーザインタフェースの処理を終了させて、ウォームブートの起動の処理は終了する。
このように、ウォームブートの起動の処理により、休止状態から、初期状態S0Nに迅速に遷移することができる。
次に、図17乃至図19のフローチャートを参照して、ホットブートの起動の処理の詳細を説明する。
エンベデッドコントローラ33によるステップS131乃至ステップS137は、それぞれ、図14のステップS101乃至ステップS107のそれぞれと同様なので、その説明は省略する。
ホストCPU11によるステップS231乃至ステップS238は、それぞれ、図14のステップS201乃至ステップS208のそれぞれと同様なので、その説明は省略する。
ステップS239において、2次ブートローダ101の起動方式決定プログラム122を実行するホストCPU11は、ステップS237の受信により取得した起動方式決定情報を基に、起動の方式を決定する。この場合、ホットブートの起動の方式に、起動の方式が決定される。なお、起動方式決定プログラム122は、休止状態情報がサスペンド状態S3を示すとともにバッテリ着脱情報がバッテリが取り外されなかったことを示す場合、起動の方式をホットブートの起動の方式に決定する。
ホストCPU11によるステップS240およびステップS241は、それぞれ、図14または図15のステップS210およびステップS211のそれぞれと同様なので、その説明は省略する。
ステップS242において、2次ブートローダ101を実行するホストCPU11は、リアルタイム処理用CPU12のリセットを解除する。
リアルタイム処理用CPU12によるステップS331乃至ステップS333は、それぞれ、図15のステップS301乃至ステップS303のそれぞれと同様なので、その説明は省略する。
ステップS334において、オペレーティングシステム141の起動方式決定プログラム162を実行するリアルタイム処理用CPU12は、ステップS239と同様の処理で、ステップS333で読み出した起動方式決定情報を基に、起動の方式を決定する。この場合、ホットブートの起動の方式に、起動の方式が決定される。
リアルタイム処理用CPU12によるステップS335乃至ステップS338は、それぞれ、図15または図16のステップS305乃至ステップS308のそれぞれと同様なので、その説明は省略する。
ステップS339において、アプリケーションプログラム142のリアルタイム処理プログラム171を実行するリアルタイム処理用CPU12は、図示せぬ光学系、CCD14、アナログフロントエンド15、および信号処理部16に対するリアルタイムの制御の処理を開始する。
すなわち、この場合、リアルタイム処理用CPU12による、GUI処理プログラム172の実行は抑制され、これにより、リアルタイム処理用CPU12がホストCPU11と共用する入力部31から使用者の指示が取得されるユーザインタフェースの処理であって、アプリケーションプログラム62の機能に比較し少ない機能の、すなわち機能の限定されたユーザインタフェースの処理の実行が抑制される。
ホットブートの起動においては、ホストCPU11が極めて迅速に起動するので、リアルタイム処理用CPU12がGUI処理プログラム172を実行しないようにしたほうが、結果的に、より迅速に起動できるようになる。
リアルタイム処理用CPU12により実行されるステップS331乃至ステップS339と並行して、ホストCPU11によりステップS243乃至ステップS246が実行される。すなわち、テップS243において、ホストCPU11は、2次ブートローダ101に含まれる命令である、カーネル71へのジャンプの命令を実行して、手続きは、カーネル71にジャンプする。その結果、ホストCPU11は、オペレーティングシステム61の実行を開始する。
ホストCPU11によるステップS244乃至ステップS246は、それぞれ、図15または図16のステップS216乃至ステップS218のそれぞれと同様なのでその説明は省略する。
さらに、ホストCPU11によるステップS247乃至ステップS250は、それぞれ、図16のステップS219乃至ステップS222のそれぞれと同様なのでその説明は省略する。また、リアルタイム処理用CPU12によるステップS340およびステップS341は、それぞれ、図16のステップS311およびステップS341のそれぞれと同様なのでその説明は省略する。
ステップS250の後のステップS251において、アプリケーションプログラム62の状態遷移処理プログラム85を実行するホストCPU11は、SDRAM29に記憶されている起動方式決定情報のうちの起動要因情報を参照して、デジタルスチルカメラの状態を、起動要因に応じたアプリケーションの実行状態に遷移させて、ホットブートの起動の処理は終了する。例えば、ステップS251において、状態遷移処理プログラム85は、起動要因が入力部31の電源ボタンの押圧である場合、閲覧処理プログラム82を起動させて、デジタルスチルカメラの状態を閲覧処理実行状態に遷移させる。また、例えば、ステップS251において、状態遷移処理プログラム85は、起動要因がレンズキャップを開くことである場合、撮影処理プログラム81を起動させて、デジタルスチルカメラの状態を撮影処理実行状態に遷移させる。
このように、ホットブートの起動の処理により、極めて迅速に起動すると共に、動作状態S0のうち、起動要因に応じた処理を実行する状態に遷移することができる。
次に、図20乃至図22のフローチャートを参照して、デジタルスチルカメラを出荷する前に工場で実行されるか、または、いわゆるファームウェアをアップデートするときに実行されるコールドブートの起動の処理の詳細を説明する。
エンベデッドコントローラ33によるステップS161乃至ステップS167は、それぞれ、図14のステップS101乃至ステップS107のそれぞれと同様なので、その説明は省略する。
ホストCPU11によるステップS261乃至ステップS268は、それぞれ、図14のステップS201乃至ステップS208のそれぞれと同様なので、その説明は省略する。
ステップS269において、2次ブートローダ101の起動方式決定プログラム122を実行するホストCPU11は、ステップS267の受信により取得した起動方式決定情報を基に、起動の方式を決定する。この場合、コールドブートの起動の方式に、起動の方式が決定される。
例えば、ステップS269において、起動方式決定プログラム122を実行するホストCPU11は、休止状態情報に含まれるイメージ作成フラグを参照して、イメージ作成フラグがセットされている場合、すなわち、イメージ作成フラグが立っている場合、ウォームブートイメージを作成する必要があるので、コールドブートの起動の方式に、起動の方式を決定する。
なお、イメージ作成フラグは、アップデートされたファームウェアが取得され、使用者からファームウェアのアップデートが指示された場合など、後述する休止の処理において、セットされる。
ホストCPU11によるステップS270乃至ステップS273は、それぞれ、図14または図15のステップS210乃至ステップS213のそれぞれと同様なので、その説明は省略する。
リアルタイム処理用CPU12によるステップS361乃至ステップS363は、それぞれ、図15のステップS301乃至ステップS303のそれぞれと同様なので、その説明は省略する。
ステップS364において、オペレーティングシステム141の起動方式決定プログラム162を実行するリアルタイム処理用CPU12は、ステップS269と同様の処理で、ステップS363で読み出した起動方式決定情報を基に、起動の方式を決定する。この場合、コールドブートの起動の方式に、起動の方式が決定される。
リアルタイム処理用CPU12によるステップS365およびステップS366は、それぞれ、図15のステップS305およびステップS306のそれぞれと同様なので、その説明は省略する。
ステップS367において、アプリケーションプログラム142を実行するリアルタイム処理用CPU12は、グラフィックコントローラ21を制御して、LCD20に、ファームウェアアップデート中である旨を表示させる。
このようにすることで、使用者は、ファームウェアのアップデートが行われていることを知ることができる。
仮に、ファームウェアアップデート中である旨の表示の制御をホストCPU11に行わせると、ファームウェアアップデート中である旨を表示させるウォームブートイメージが生成されてしまうが、ファームウェアアップデート中である旨の表示の制御を、リアルタイム処理用CPU12が行うので、生成されたウォームブートイメージを用いて、ウォームブートの起動の処理が実行されても、ファームウェアアップデート中である旨が表示されることはない。
ステップS368において、アプリケーションプログラム142のリアルタイム処理プログラム171を実行するリアルタイム処理用CPU12は、図示せぬ光学系、CCD14、アナログフロントエンド15、および信号処理部16に対するリアルタイムの制御の処理を開始する。
すなわち、この場合、リアルタイム処理用CPU12による、GUI処理プログラム172の実行は抑制され、これにより、リアルタイム処理用CPU12がホストCPU11と共用する入力部31から使用者の指示が取得されるユーザインタフェースの処理であって、アプリケーションプログラム62の機能に比較し少ない機能の、すなわち機能の限定されたユーザインタフェースの処理の実行が抑制される。また、この場合、リアルタイム処理用CPU12による、起動画面表示プログラム173の実行は抑制され、これにより、LCD20への、起動を示す起動画面の表示が抑制される。
リアルタイム処理用CPU12により実行されるステップS361乃至ステップS368と並行して、ホストCPU11によりステップS274乃至ステップS278が実行される。すなわち、ステップS274において、2次ブートローダ101を実行するホストCPU11は、オペレーティングシステム61を、NAND型フラッシュメモリ17からSDRAM29にロードする。
ステップS275において、ホストCPU11は、2次ブートローダ101に含まれる命令である、カーネル71へのジャンプの命令を実行して、手続きは、カーネル71にジャンプする。その結果、ホストCPU11は、オペレーティングシステム61の実行を開始する。
ステップS276において、オペレーティングシステム61の電源管理機構73を実行するホストCPU11は、DC−DCコンバータ34およびバッテリ35などの電源の状態を検出して、検出した電源の状態にあわせて内部のパラメータを初期化するなどして、電源管理機構73を初期化する。
ステップS277において、オペレーティングシステム61のカーネル71を実行するホストCPU11は、SDRAM29の記憶空間の占有の状態などを検出して、SDRAM29などの資源の管理のプロセスのパラメータを初期化するなどして、カーネル71を初期化する。
ステップS278において、オペレーティングシステム61を実行するホストCPU11は、信号処理部16、シリアルインタフェース19、グラフィックコントローラ21、メモリカードインタフェース23、コントローラ25、IDEインタフェース28、および汎用入出力部32などのそれぞれのデバイスを検出すると共にその状態を検出して、その結果に応じてデバイスドライバ72のパラメータを初期化するなどして、デバイスドライバ72を初期化する。
ステップS279において、オペレーティングシステム61を実行するホストCPU11は、バスを介して、リアルタイム処理用CPU12に、デバイスドライバ72の初期化の完了の通知を送信する。
ステップS369において、オペレーティングシステム141を実行するリアルタイム処理用CPU12は、バスを介して、ホストCPU11から送信されてくる、デバイスドライバ72の初期化の完了の通知を受信する。
また、ステップS280において、オペレーティングシステム61を実行するホストCPU11は、アプリケーションプログラム62を、NAND型フラッシュメモリ17からSDRAM29にロードする。ステップS281において、オペレーティングシステム61を実行するホストCPU11は、アプリケーションプログラム62の実行を開始する。
ステップS282において、ホストCPU11は、アプリケーションプログラム62を初期化する。なお、ステップS282の後、状態は、初期状態S0Nとなる。
ステップS283において、ホストCPU11は、バスを介して、リアルタイム処理用CPU12に、アプリケーションプログラム62の初期化の完了の通知を送信する。
ステップS370において、リアルタイム処理用CPU12は、バスを介して、ホストCPU11から送信されてくる、アプリケーションプログラム62の初期化の完了の通知を受信する。
ステップS284において、休止状態情報提供プログラム75を実行するホストCPU11は、シリアルインタフェース19を介して、エンベデッドコントローラ33に、イメージ作成フラグのクリアの要求を送信する。
ステップS168において、起動方式決定情報取得プログラム203を実行するエンベデッドコントローラ33は、シリアルインタフェース19を介して、ホストCPU11から送信されてくるイメージ作成フラグのクリアの要求を受信する。
ステップS169において、起動方式決定情報記憶処理プログラム204を実行するエンベデッドコントローラ33は、休止状態情報に含まれるイメージ作成フラグをクリアする。
ステップS285において、オペレーティングシステム61のウォームブートイメージ生成プログラム78を実行するホストCPU11は、SDRAM29に記憶されているプログラムおよびデータを読み出して、ウォームブートイメージを生成する。すなわち、ウォームブートイメージ生成プログラム78は、動作状態S0のうちの初期状態S0NにおいてSDRAM29にロードされているプログラムおよびデータをそのままデータとすることにより、ウォームブートイメージを生成する。
ステップS286において、オペレーティングシステム61のウォームブートイメージ生成プログラム78を実行するホストCPU11は、ステップS285で生成したウォームブートイメージをNAND型フラッシュメモリ17に記憶させて、コールドブートの起動の処理は終了する。例えば、ステップS286において、ウォームブートイメージ生成プログラム78は、NAND型フラッシュメモリ17にこれまで記憶していたウォームブートイメージに、生成したウォームブートイメージを上書きするように、生成したウォームブートイメージをNAND型フラッシュメモリ17に記憶させる。
このように、コールドブートの起動の処理により、アップデートされたファームウェアを含むウォームブートイメージが生成されて、NAND型フラッシュメモリ17に記憶される。
なお、ステップS286の後、即座に、次に説明する終了の処理を実行するようにしてもよい。
また、ウォームブートイメージが正常に生成されたことを確認した後に、ホストCPU11が、シリアルインタフェース19を介して、エンベデッドコントローラ33に、イメージ作成フラグのクリアの要求を送信し、エンベデッドコントローラ33が、イメージ作成フラグのクリアの要求を受信し、休止状態情報に含まれるイメージ作成フラグをクリアするようにしてもよい。このようにすることで、ウォームブートイメージが正常に生成された場合にのみ、イメージ作成フラグがクリアされることになる。すなわち、ウォームブートイメージがより確実に生成される。
同様に、ウォームブートイメージがNAND型フラッシュメモリ17に正常に記憶されてから、イメージ作成フラグがクリアされるようにしてもよいことは当然である。
さらにまた、コールドブートの起動の処理が完了してから、休止し、ステップS285において生成されたウォームブートイメージを用いて、ウォームブートの方式で起動し、正しく起動された場合、イメージ作成フラグがクリアされるようにしてもよい。このようにすることで、ウォームブートイメージを用いて正常に起動された場合にのみ、イメージ作成フラグがクリアされることになる。
例えば、休止状態情報にイメージ作成フラグと共に含まれるイメージ生成済みフラグであって、ウォームブートイメージが生成されたか否かを示すイメージ生成済みフラグが、ウォームブートイメージが生成された場合、ウォームブートイメージが生成されたことを示すように、セットされ、そして、次に、起動する場合、セットされているイメージ生成済みフラグとセットされているイメージ作成フラグとが参照されて、起動の方式がウォームブートの起動の方式に決定され、オペレーティングシステム61の復帰の処理が完了して、アプリケーションプログラム62の復帰処理が完了した後に、イメージ生成済みフラグとイメージ作成フラグとがクリアされるようにしてもよい。
なお、イメージ作成フラグとイメージ生成済みフラグとが用いられる場合、イメージ生成済みフラグがリセットされ、イメージ作成フラグがセットされているとき、起動の方式はコールドブートの起動の方式に決定され、イメージ生成済みフラグがリセットされ、イメージ作成フラグがリセットされているとき、起動の方式は、休止する場合に決定された休止状態と、休止状態におけるバッテリ35の着脱の履歴とから決定される。
次に、図23のフローチャートを参照して、休止の処理の例を説明する。
ステップS501において、アプリケーションプログラム62の状態遷移処理プログラム85を実行するホストCPU11は、撮影処理プログラム81、閲覧処理プログラム82、設定処理プログラム83、またはUSBマスストレージクラス処理プログラム84の実行を終了させることにより、デジタルスチルカメラの状態を動作状態S0のうちの初期状態S0Nに遷移させる。
ステップS502において、オペレーティングシステム61の休止状態決定プログラム74を実行するホストCPU11は、遷移しようとする休止状態を決定する。すなわち、休止状態決定プログラム74は、遷移しようとする休止状態をサスペンド状態S3またはハイバネーションS4のいずれか一方に決定する。
例えば、ステップS502において、休止状態決定プログラム74は、バッテリ35の出力電圧が予め定めた閾値以上であり、かつ、入力部31の電源ボタンが押圧された場合、または、バッテリ35の出力電圧が予め定めた閾値以上であり、かつ、レンズキャップが閉じられた場合、遷移しようとする休止状態をサスペンド状態S3に決定する。
例えば、ステップS502において、休止状態決定プログラム74は、バッテリ35の出力電圧が予め定めた閾値未満である場合、または電源ボタンが予め決められた時間より長く継続して押圧された場合、遷移しようとする休止状態をハイバネーションS4に決定する。
ステップS503において、オペレーティングシステム61の休止状態情報提供プログラム75を実行するホストCPU11は、シリアルインタフェース19を介して、エンベデッドコントローラ33に、遷移しようとする休止状態を示す休止状態情報を送信する。
ステップS601において、起動方式決定情報取得プログラム203を実行するエンベデッドコントローラ33は、シリアルインタフェース19を介して、ホストCPU11から送信されてきた休止状態情報を受信する。ステップS602において、起動方式決定情報記憶処理プログラム204を実行するエンベデッドコントローラ33は、ステップS601で受信した休止状態情報をエンベデッドコントローラ33の内部のメモリに記憶する。
なお、アップデートされたファームウェア、すなわちオペレーティングシステム61またはアプリケーションプログラム62が取得され、使用者からファームウェアのアップデートが指示された場合、ステップS503において、セットされたイメージ作成フラグを含む休止状態情報が送信され、ステップS601において、セットされたイメージ作成フラグを含む休止状態情報が受信され、ステップS602において、セットされたイメージ作成フラグを含む休止状態情報が、エンベデッドコントローラ33の内部のメモリに記憶される。
一方、アップデートされたファームウェアが取得されないか、またはアップデートされたファームウェアが取得されても、使用者からファームウェアのアップデートが指示されない場合、ステップS503において、クリアされたイメージ作成フラグを含む休止状態情報が送信され、ステップS601において、クリアされたイメージ作成フラグを含む休止状態情報が受信され、ステップS602において、クリアされたイメージ作成フラグを含む休止状態情報が、エンベデッドコントローラ33の内部のメモリに記憶される。
ステップS603において、バッテリ着脱検出プログラム206を実行するエンベデッドコントローラ33は、DC−DCコンバータ34の出力電圧を検出することにより、バッテリ35の着脱を検出する。そして、起動方式決定情報取得プログラム203を実行するエンベデッドコントローラ33は、バッテリ35の着脱の検出の結果に応じたバッテリ着脱情報を生成する。
ステップS604において、起動方式決定情報記憶処理プログラム204を実行するエンベデッドコントローラ33は、バッテリ35の着脱の検出の結果に応じたバッテリ着脱情報を内部のメモリに記憶する。すなわち、ステップS604において、起動方式決定情報記憶処理プログラム204は、バッテリ35が取り外されている場合、バッテリ35が取り外されたことを示すバッテリ着脱情報を内部のメモリに記憶し、バッテリ35が装着されている場合、バッテリ35が取り外されていないこと(取り外されていなかったこと)を示すバッテリ着脱情報を内部のメモリに記憶する。
一方、ステップS504において、アプリケーションプログラム62を実行するホストCPU11は、アプリケーションプログラム62の終了処理を実行する。例えば、ステップS504において、アプリケーションプログラム62は、撮影した画像のデータを格納するファイルを閉じるなどの終了処理を実行する。
ステップS505において、アプリケーションプログラム62を実行するホストCPU11は、バスを介して、リアルタイム処理用CPU12に終了の通知を送信する。
ステップS701において、オペレーティングシステム141を実行するリアルタイム処理用CPU12は、バスを介して、ホストCPU11から送信されてくる終了の通知を受信する。
ステップS702において、オペレーティングシステム141およびアプリケーションプログラム142を実行するリアルタイム処理用CPU12は、終了処理を実行し、ステップS703において、オペレーティングシステム141を実行するリアルタイム処理用CPU12は、バスを介して、ホストCPU11に終了処理の開始の通知を送信する。
例えば、ステップS702において、アプリケーションプログラム142のリアルタイム処理プログラム171は、図示せぬ光学系を構成するレンズを終了位置に戻すなどする。
ステップS506において、アプリケーションプログラム62を実行するホストCPU11は、バスを介して、リアルタイム処理用CPU12から送信されてくる終了処理の開始の通知を受信する。
そして、リアルタイム処理用CPU12の終了処理が完了すると、ステップS704において、オペレーティングシステム141を実行するリアルタイム処理用CPU12は、バスを介して、ホストCPU11に終了処理の完了の通知を送信してくるので、ステップS507において、オペレーティングシステム61を実行するホストCPU11は、バスを介して、リアルタイム処理用CPU12から送信されてきた終了処理の完了の通知を受信する。
なお、リアルタイム処理用CPU12は、ホストCPU11に終了処理の完了の通知を送信した後、終了処理の完了の通知を受信したホストCPU11からの制御によりリセットされ、そのリセット状態が維持されるか、または、リアルタイム処理用CPU12は、無限ループの命令を実行する。
ステップS508において、オペレーティングシステム61の設定値記憶処理プログラム77を実行するホストCPU11は、起動における復帰において必要となる設定値を、NAND型フラッシュメモリ17に記憶させる。NAND型フラッシュメモリ17に記憶される設定値は、シャッタスピードや露出、ズーム、撮影する画像のサイズや符号化する際の圧縮率、またはホストCPU11の内部の各レジスタの値などを示すものである。また、ステップS508において、NAND型フラッシュメモリ17に記憶させられる設定値には、オペレーティングシステム141およびアプリケーションプログラム142の変数としてSDRAM29に記憶され管理されている、リアルタイム処理用CPU12の内部の各レジスタの値やリアルタイム処理用CPU12の内部のインタフェースの各レジスタの値が含まれている。
ステップS509において、オペレーティングシステム61を実行するホストCPU11は、デバイスドライバ72の終了の処理を実行する。すなわち、オペレーティングシステム61は、信号処理部16、シリアルインタフェース19、グラフィックコントローラ21、メモリカードインタフェース23、コントローラ25、IDEインタフェース28、および汎用入出力部32などのデバイスを制御するためのプロセスを終了させるなど、デバイスドライバ72の終了の処理を実行する。
デバイスドライバ72の終了の処理の一部として、ステップS510において、オペレーティングシステム61の他CPUプログラム読み出しプログラム76を実行するホストCPU11は、リアルタイム処理用CPU12のオペレーティングシステム141およびアプリケーションプログラム142を、NAND型フラッシュメモリ17からSDRAM29にロードする。
このようにすることで、次にホットブートの起動の処理が実行される場合、その起動の処理において、オペレーティングシステム141およびアプリケーションプログラム142をSDRAM29にロードする必要がなくなり、更により迅速に起動することができるようになる。
リアルタイム処理用CPU12が終了処理を実行している間は、オペレーティングシステム141およびアプリケーションプログラム142が実行され、オペレーティングシステム141およびアプリケーションプログラム142の内部変数などが変更される。従って、オペレーティングシステム141およびアプリケーションプログラム142のSDRAM29へのロードは、リアルタイム処理用CPU12の終了処理が完了してから、行われる。
なお、ホストCPU11が、リアルタイム処理用CPU12のオペレーティングシステム141およびアプリケーションプログラム142を、NAND型フラッシュメモリ17からSDRAM29にロードする前に、リアルタイム処理用CPU12をリセットし、リアルタイム処理用CPU12のリセット状態を維持させるようにした場合、リアルタイム処理用CPU12に無限ループの命令を実行させる場合に比較して、より安全にオペレーティングシステム141およびアプリケーションプログラム142をSDRAM29にロードし、起動において実行させることができる。すなわち、SDRAM29にロードされたオペレーティングシステム141およびアプリケーションプログラム142が、次に起動するまでに、リアルタイム処理用CPU12により変更されてしまう可能性をより少なくすることができる。
リアルタイム処理用CPU12をリセット状態とせず、リアルタイム処理用CPU12に無限ループの命令を実行させる場合、オペレーティングシステム141およびアプリケーションプログラム142がロードされる記憶領域以外の記憶領域に、リアルタイム処理用CPU12により実行される無限ループの命令が格納される。例えば、リアルタイム処理用CPU12は、SDRAM29の記憶領域のうちの、オペレーティングシステム141およびアプリケーションプログラム142がロードされる記憶領域以外の記憶領域に格納されている、無限ループの命令を実行するか、または、マスクROM13に格納されている無限ループの命令を実行する。
このように、リアルタイム処理用CPU12が終了処理を完了すると、リアルタイム処理用CPU12のリセット状態が維持されるか、またはリアルタイム処理用CPU12が無限ループの命令を実行するので、次にホットブートの方式により起動されるまでの間に、SDRAM29にロードされたオペレーティングシステム141およびアプリケーションプログラム142が変更されてしまうことを防止することができる。
なお、ステップS502において、休止状態がハイバネーションS4に決定された場合、ステップS510をスキップするようにしてもよい。
デバイスドライバ72の終了の処理が完了すると、ステップS511において、オペレーティングシステム61を実行するホストCPU11は、カーネル71の終了の処理を実行する。例えば、ステップS511において、オペレーティングシステム61は、アプリケーションプログラム62やのデバイスの監視、SDRAM29などの資源の管理、またはプロセス間通信などの所定のプロセスを完了させる。
カーネル71の終了の処理が完了すると、ステップS512において、オペレーティングシステム61を実行するホストCPU11は、休止状態におけるパラメータを設定するなどの電源管理機構73の終了の処理を実行する。
ステップS513において、オペレーティングシステム61の電源管理機構73を実行するホストCPU11は、シリアルインタフェース19を介して、エンベデッドコントローラ33に電源の供給の停止の要求を送信する。
ステップS605において、電源制御プログラム201を実行するエンベデッドコントローラ33は、シリアルインタフェース19を介して、ホストCPU11から送信されてくる電源の供給の停止の要求を受信する。
ステップS606において、電源制御プログラム201を実行するエンベデッドコントローラ33は、DC−DCコンバータ34に電源の供給を停止させて、処理は終了する。例えば、ステップS606において、電源制御プログラム201は、エンベデッドコントローラ33の内部のメモリに記憶された休止状態情報を参照して、サスペンド状態S3に遷移する場合、DC−DCコンバータ34に、SDRAM29への電源の供給を維持させたまま、ホストCPU11およびリアルタイム処理用CPU12への電源の供給を停止(遮断)させ、ハイバネーションS4に遷移する場合、DC−DCコンバータ34に、SDRAM29、ホストCPU11、およびリアルタイム処理用CPU12への電源の供給を停止(遮断)させる。
このように、休止状態が決定されて、決定された休止状態を示す休止状態情報がエンベデッドコントローラ33の内部のメモリに記憶されてから、デジタルスチルカメラの状態が、その決定された休止状態に遷移させられる。また、休止状態に遷移する前に、起動における復帰において必要となる設定値が、NAND型フラッシュメモリ17に記憶される。
さらにまた、サスペンド状態S3に遷移する前に、リアルタイム処理用CPU12のオペレーティングシステム141およびアプリケーションプログラム142がSDRAM29にロードされる。
なお、サスペンド状態S3に遷移する前に、リアルタイム処理用CPU12のオペレーティングシステム141およびアプリケーションプログラム142がSDRAM29にロードされるようにした場合、上述したステップS332において、リアルタイム処理用CPU12は、ステップS241の処理でSDRAM29にロードされた設定値に含まれている、リアルタイム処理用CPU12の内部の各レジスタの値やその内部のインタフェースの各レジスタの値であって、休止する前の値をSDRAM29から読み出して、リアルタイム処理用CPU12の内部の各レジスタまたはリアルタイム処理用CPU12の内部のインタフェースの各レジスタのそれぞれに設定する。
このようにすることで、リアルタイム処理用CPU12の内部の各レジスタおよびその内部のインタフェースの各レジスタに正しい値が設定された状態から、オペレーティングシステム141が実質的に実行されるので、リアルタイム処理用CPU12が暴走したり、サスペンド状態S3に遷移する前にSDRAM29にロードされたオペレーティングシステム141およびアプリケーションプログラム142が破壊されることなく、オペレーティングシステム141およびアプリケーションプログラム142が確実に正しく実行される。
図24は、休止の処理の他の例を示すフローチャートである。
ステップS531乃至ステップS539、ステップS631乃至ステップS634、およびステップS731乃至ステップS734は、それぞれ、図23のステップS501乃至ステップS509、ステップS601乃至ステップS604、およびステップS701乃至ステップS704のそれぞれと同様であり、その説明は省略する。
図24のフローチャートで示される休止の処理におけるデバイスドライバ72の終了の処理において、リアルタイム処理用CPU12のオペレーティングシステム141およびアプリケーションプログラム142は、SDRAM29にロードされない。
ステップS540乃至ステップS542、並びにステップS635およびステップS636は、それぞれ、図23のステップS511乃至ステップS513、並びにステップS605およびステップS606のそれぞれと同様であり、その説明は省略する。
このように、デバイスドライバ72の終了の処理において、リアルタイム処理用CPU12のオペレーティングシステム141およびアプリケーションプログラム142を、SDRAM29にロードしないようにしてもよい。
オペレーティングシステム141およびアプリケーションプログラム142のSDRAM29へのロードには、所定の時間がかかるので、オペレーティングシステム141およびアプリケーションプログラム142のSDRAM29へのロードが行われない場合には、より短い時間で休止の処理を行うことができる。
なお、ステップS538において、NAND型フラッシュメモリ17に記憶させられる設定値には、オペレーティングシステム141およびアプリケーションプログラム142の変数としてSDRAM29に記憶され管理されている、リアルタイム処理用CPU12の内部の各レジスタの値やリアルタイム処理用CPU12の内部のインタフェースの各レジスタの値は含まれない。
従って、設定値の記憶に必要な、NAND型フラッシュメモリ17の記憶領域の記憶容量をより少なくすることができる。
また、図24のフローチャートで示される休止の処理の後、図17乃至図19のフローチャートを参照して説明したホットブートの起動の処理が実行される場合、ステップS242の前に、2次ブートローダ101の他CPUプログラム読み出しプログラム124を実行するホストCPU11が、リアルタイム処理用CPU12のオペレーティングシステム141およびアプリケーションプログラム142を、NAND型フラッシュメモリ17からSDRAM29にロードする。
次に、休止状態において、DC−DCコンバータ34から電源が供給され、メカニカルオフ状態G3において、バッテリ36から電力が供給されるエンベデッドコントローラ33が予め定められた期間毎に実行する、バッテリ35の取り外しの履歴の記憶の処理について説明する。
図25は、バッテリ35の取り外しの履歴の記憶の処理を説明するフローチャートである。ステップS901において、バッテリ着脱検出プログラム206を実行するエンベデッドコントローラ33は、DC−DCコンバータ34の出力電圧を検出することにより、バッテリ35の着脱を検出する。例えば、ステップS901において、バッテリ着脱検出プログラム206は、DC−DCコンバータ34の出力電圧と予め定めた閾値とを比較することにより、バッテリ35の装着または取り外しを検出する。
ステップS902において、起動方式決定情報記憶処理プログラム204を実行するエンベデッドコントローラ33は、バッテリ35が取り外されたか否かを判定する。ステップS902において、バッテリ35が取り外されたと判定された場合、手続きはステップS903に進み、起動方式決定情報記憶処理プログラム204を実行するエンベデッドコントローラ33は、バッテリ35が取り外されたことを示すバッテリ着脱情報を内部のメモリに記憶して、処理は終了する。すなわち、バッテリ35が取り外された場合、エンベデッドコントローラ33の内部に記憶されているバッテリ着脱情報は、バッテリ35が取り外されたことを示すように更新される。
ステップS902において、バッテリ35が取り外されていないと判定された場合、エンベデッドコントローラ33の内部に記憶されているバッテリ着脱情報を更新する必要はないので、ステップS903はスキップされて、処理は終了する。
このように、休止状態においてバッテリ35が取り外されると、バッテリ35が取り外されたことを示すようにバッテリ着脱情報が更新されるので、バッテリ着脱情報は、休止状態におけるバッテリ35の着脱の履歴を示すことになる。
なお、ステップS901において、バッテリ着脱検出プログラム206を実行するエンベデッドコントローラ33が、DC−DCコンバータ34の出力電圧を検出することにより、外部電源からの電源の供給の停止を検出し、ステップS902において、起動方式決定情報記憶処理プログラム204を実行するエンベデッドコントローラ33が、外部電源からの電源の供給が停止されたか否かを判定し、外部電源からの電源の供給が停止された場合、ステップS903において、起動方式決定情報記憶処理プログラム204を実行するエンベデッドコントローラ33が、外部電源からの電源の供給が停止されたことを示すバッテリ着脱情報を内部のメモリに記憶するようにしてもよい。すなわち、この場合、バッテリ着脱情報は、外部電源からの電源の供給の履歴を示す。
さらにまた、ステップS901において、バッテリ着脱検出プログラム206を実行するエンベデッドコントローラ33が、DC−DCコンバータ34の出力電圧を検出することにより、外部電源からの電源の供給の停止とバッテリ35の着脱とを検出し、ステップS902において、起動方式決定情報記憶処理プログラム204を実行するエンベデッドコントローラ33が、外部電源からの電源の供給が停止されて、かつ、バッテリ35が取り外されたか否かを判定し、外部電源からの電源の供給が停止されて、かつ、バッテリ35が取り外された場合、ステップS903において、起動方式決定情報記憶処理プログラム204を実行するエンベデッドコントローラ33が、外部電源からの電源の供給が停止されて、かつ、バッテリ35が取り外されたことを示すバッテリ着脱情報を内部のメモリに記憶するようにしてもよい。
すなわち、バッテリ着脱情報は、休止状態における、サスペンド状態S3を維持するための電源の供給の停止の履歴を示す情報の一例である。また、この場合、バッテリ着脱検出プログラム206は、休止状態における、サスペンド状態S3を維持するための電源の供給の停止を検出する。
なお、図26で示されるように、メカニカルオフ状態G3において、バッテリ35が装着されると、このバッテリ35の装着を起動のトリガとして、コールドブートまたはウォームブートの起動の方式により、動作状態S0に遷移するようにデジタルスチルカメラを起動して、この動作状態S0から無条件でサスペンド状態S3に遷移するようにしてもよい。この場合、起動画面は表示されず、起動音も出力されない。
このようにすることで、コールドブートまたはウォームブートの起動の処理に時間がかかる場合であっても、バッテリ35を装着するだけで、使用者が気づかないうちに、デジタルスチルカメラを、サスペンド状態S3で休止させることができる。
そして、デジタルスチルカメラは、サスペンド状態S3で電源ボタンが押圧されると、ホットブートの起動の方式により、動作状態S0に遷移するように起動される。レンズキャップを開けることなどの他の起動要因により、サスペンド状態S3から、ホットブートの起動の方式により、動作状態S0に遷移するようにしてもよいことは当然である。
その結果、使用者からは、電源ボタンの押圧などをトリガとして、メカニカルオフ状態G3から迅速に起動したように見える。
以上のように、デジタルスチルカメラは、使用者の操作に応じて、その状態を、休止状態に遷移させるか、または動作状態S0に遷移させ、休止状態から動作状態S0に遷移する場合には、迅速に遷移する、すなわち、迅速に起動することができる。
サスペンド状態S3で休止している間に、使用者がバッテリ35を取り外すことなく、起動させた場合には、ホットブートの方式により起動し、また、サスペンド状態S3で休止している間に、使用者がバッテリ35を取り外して、再度装着した場合には、ウォームブートの方式により起動し、さらにまた、ハイバネーションS4で休止すると、バッテリ35の着脱と無関係に、ウォームブートの方式により起動するので、使用者からは、休止状態が、あたかも電源をオフしている状態(メカニカルオフ状態G3)に見える。
このように、休止状態としてサスペンド状態に遷移するようにした場合には、サスペンド状態からレジュームすることができる。また、サスペンド状態になる前に、動作状態のうちの初期状態であって、アプリケーションの処理の実行を抑制した初期状態に状態を遷移させ、起動のトリガとなる起動要因を示す信号を取得し、サスペンド状態から起動する場合、初期状態に復帰し、起動要因に応じたアプリケーションの処理を実行するアプリケーション実行状態に状態を遷移させるようにした場合には、使用者の操作に応じた状態になるように、より迅速に起動することができる。
さらにまた、サスペンド状態になる前に、動作状態のうちの初期状態であって、アプリケーションの処理の実行を抑制した初期状態に状態を遷移させ、起動のトリガとなる起動要因を示す情報を取得し、サスペンド状態から起動する場合、初期状態に復帰し、起動要因に応じたアプリケーションの処理を実行するアプリケーション実行状態に状態を遷移させるようにした場合には、使用者の操作に応じた状態になるように、より迅速に起動することができる。
なお、ウォームブートまたはコールドブートの方式により起動した場合、初期状態S0Nに遷移すると説明したが、ウォームブートまたはコールドブートの方式により起動した場合も、動作状態S0のうち、起動要因に応じた処理を実行する状態に遷移するようにしてもよい。
ところで、サスペンド状態S3から動作状態S0に遷移する場合、すなわちホットブートによる起動が行われた場合、ウォームブートイメージのロード、またはプログラムのロードが行われない。従って、SDRAM29に保持されている情報(イメージ)は、動作状態S0からサスペンド状態S3に遷移する直前の状態の情報と同じになる。
しかし、ホットブートによる起動が繰り返されると、SDRAM29に保持されている情報が誤って更新されたり、破壊されたりすることで、機器の動作不良を招くことがある。例えば、ホストCPU11で実行されたアプリケーションプログラムにバグがあった場合など、アプリケーションプログラムの処理が終了したにも係らず、そのアプリケーションプログラムが確保したSDRAM29の記憶領域が開放されず、SDRAM29の中で利用可能な記憶領域が序々に減っていく、いわゆるメモリリークが発生すると、ホットブートにより起動された後、SDRAM29の中で利用可能な記憶領域(メモリの容量)が不足してホストCPU11による処理が正常に実行できなくなることがある。
そこで、本発明においては、動作状態S0から休止状態に遷移する直前のSDRAM29の中で利用可能な記憶領域をチェックして、SDRAM29のメモリ使用率が高い場合は、遷移する休止状態としてサスペンド状態S3が選択されないようにする。このようにすることで、例えば、メモリリークが発生した場合などは、次回起動されるとき、セルフリフレッシュ機能によりSDRAM29が記憶しているデータがリフレッシュされ、その後SDRAM29に、NAND型フラッシュメモリ17に記憶されているウォームブートイメージがロードされることになるので、例えば、SDRAM29の中で利用可能な記憶領域が不足してホストCPU11による処理が正常に実行できなくなることが抑止される。なお、SDRAM29の記憶領域は、heapと呼ばれ、ホストCPU11で実行されるオペレーティングシステム61のカーネル71により管理されている。
具体的には、図23のステップS502または図24のステップS532の処理において、図27に示されるような処理が、さらに実行されるようにする。
図27のフローチャートを参照して、休止状態判定処理について説明する。上述したように、ステップS502(または図24のステップS532)の処理では、休止状態決定プログラム74により、例えば、バッテリ35の出力電圧が予め定めた閾値以上であり、かつ、入力部31の電源ボタンが押圧された場合、または、バッテリ35の出力電圧が予め定めた閾値以上であり、かつ、レンズキャップが閉じられた場合、遷移しようとする休止状態がサスペンド状態S3に決定され、また、バッテリ35の出力電圧が予め定めた閾値未満である場合、または電源ボタンが予め決められた時間より長く継続して押圧された場合、遷移しようとする休止状態がハイバネーションS4に決定される。このような決定がなされた後、図27の処理がホストCPU11によりさらに実行される。
ステップS1001において、オペレーティングシステム61の休止状態決定プログラム74を実行するホストCPU11は、heapをチェックする。これにより、SDRAM29の中で、現在使用中の記憶領域がどれだけあるかが検出されることになる。
ステップS1002において、ホストCPU11は、ステップS1001の処理の結果に基づいて、メモリ使用率を算出する。ここで、メモリ使用率は、例えば、SDRAM29の中で現在使用中の記憶領域の容量を、SDRAM29全体の記憶領域の容量で割った値として算出される。
ステップS1003において、ホストCPU11は、ステップS1002の処理で算出されたメモリ使用率が予め設定された閾値以上であるか否かを判定する。ステップS1003においてメモリ使用率が閾値以上であると判定された場合、処理は、ステップS1004に進む。
ステップS1004において、ホストCPU11は、遷移しようとする休止状態を、ハイバネーションS4にする。
これにより、図23のステップS503または図24のステップS533で、オペレーティングシステム61の休止状態情報提供プログラム75を実行するホストCPU11によりシリアルインタフェース19を介して、エンベデッドコントローラ33に、休止状態情報としてハイバネーションS4を示す情報が送信され、図23のステップS601または図24のステップS631で、起動方式決定情報取得プログラム203を実行するエンベデッドコントローラ33によりこれが受信され、図23のステップS602または図24のステップS632において、エンベデッドコントローラ33の内部のメモリに、ハイバネーションS4を示す情報が休止状態情報として記憶される。従って、デジタルスチルカメラが次回起動されるときは、起動方式決定プログラム122により、起動の方式がウォームブートの起動の方式に決定される。
一方、ステップS1003において、メモリ使用率が閾値未満であると判定された場合、ステップS1004の処理は、スキップされるので、先に決定されていた休止状態がそのまま維持される。すなわち、図27の処理の開始前に予め決定された休止状態(サスペンド状態S3またはハイバネーションS4のいずれか)を示す情報が、図23のステップS503または図24のステップS533で、エンベデッドコントローラ33に、休止状態情報として送信されることになる。
このようにすることで、メモリの使用率が予め設定された閾値以上となった場合、SDRAM29に、NAND型フラッシュメモリ17に記憶されているウォームブートイメージがロードされることになるので、例えば、SDRAM29の中で利用可能な記憶領域が不足してホストCPU11による処理が正常に実行できなくなることが抑止される。
あるいはまた、動作状態S0から休止状態に遷移する直前のメモリ使用率をチェックして、メモリの使用率が予め設定された閾値以上となった場合、次回の起動されるときの起動の方式がウォームブートの起動の方式に決定されるようにしてもよい。
この場合、例えば、起動方式情報に含まれる情報として、次回起動されるときの起動の方式を指定する情報である起動方式指定情報を設けるようにし、休止状態情報とともに、起動方式指定情報が送信され、図23のステップS503または図24のステップS533で、エンベデッドコントローラ33に、休止状態情報とともに送信されて記憶されるようにすればよい。そして、デジタルスチルカメラが次回起動されるとき、起動方式決定プログラム122により、起動方式情報に起動方式指定情報が含まれているか否かが判定され、起動方式情報に起動方式指定情報が含まれていると判定された場合、起動の方式がウォームブートの起動の方式に決定される。
このようにすることで、やはり、例えば、メモリリークが発生した場合などは、次回起動されるとき、SDRAM29に、NAND型フラッシュメモリ17に記憶されているウォームブートイメージがロードされることになるので、例えば、SDRAM29の中で利用可能な記憶領域が不足してホストCPU11による処理が正常に実行できなくなることが抑止される。
なおここでは、起動方式情報に起動方式指定情報が含まれている場合、次回の起動されるときの起動の方式がウォームブートの起動の方式に決定されると説明したが、例えば、起動方式指定情報が含まれている場合、次回の起動されるときの起動の方式がコールドブートの起動の方式に決定されるようにしても構わない。
このようにすることで、例えば、メモリリークが発生した場合などは、次回起動されるとき、セルフリフレッシュ機能によりSDRAM29が記憶しているデータがリフレッシュされ、その後SDRAM29に、オペレーティングシステム61とアプリケーションプログラム62がロードされることになるので、やはり、SDRAM29の中で利用可能な記憶領域が不足してホストCPU11による処理が正常に実行できなくなることが抑止される。
なお、本発明は、デジタルスチルカメラに限らず、パーソナルコンピュータ、デジタルビデオカメラ、携帯電話機、若しくは携帯型のプレーヤ、または、HDDレコーダプレーヤやテレビジョン受像機などの据え置き型の各種の機器にも適用することができる。
上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。
コンピュータ(ホストCPU11、リアルタイム処理用CPU12、またはエンベデッドコントローラ33)が実行するプログラムは、例えば、磁気ディスク(フレキシブルディスクを含む)、光ディスク(CD-ROM(Compact Disc-Read Only Memory),DVD(Digital Versatile Disc)等)、光磁気ディスク、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディアに記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供される。
そして、プログラムは、リムーバブルメディアをIDEインタフェース28に接続されているドライブに装着することにより、IDEインタフェース28を介して、NAND型フラッシュメモリ17に記憶することで、インストールすることができる。また、プログラムは、無線の伝送媒体を介して、無線LANインタフェース24で受信するか、または有線の伝送媒体を介して、汎用入出力部32で受信して、NAND型フラッシュメモリ17に記憶することで、インストールすることができる。その他、プログラムは、NAND型フラッシュメモリ17にあらかじめ記憶しておくことで、あらかじめインストールしておくことができる。
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
本発明の一実施の形態の情報処理装置の一例であるデジタルスチルカメラの構成を示すブロック図である。 ホストCPUにより実行されるオペレーティングシステムおよびアプリケーションプログラムの構成を示すブロック図である。 ホストCPUにより実行される2次ブートローダの構成を示すブロック図である。 リアルタイム処理用CPUにより実行されるオペレーティングシステムおよびアプリケーションプログラムの構成を示すブロック図である。 エンベデッドコントローラにより実行されるプログラムの構成を示すブロック図である。 デジタルスチルカメラの状態を説明する図である。 デジタルスチルカメラの状態を説明する図である。 デジタルスチルカメラの状態の遷移を説明する図である。 デジタルスチルカメラの状態を説明する図である。 ウォームブートの起動の処理の手順の概要を説明する図である。 ホットブートの起動の処理の手順の概要を説明する図である。 コールドブートの起動の処理の手順の概要を説明する図である。 休止の処理の手順の概要を説明する図である。 ウォームブートの起動の処理の詳細を説明するフローチャートである。 ウォームブートの起動の処理の詳細を説明するフローチャートである。 ウォームブートの起動の処理の詳細を説明するフローチャートである。 ホットブートの起動の処理の詳細を説明するフローチャートである。 ホットブートの起動の処理の詳細を説明するフローチャートである。 ホットブートの起動の処理の詳細を説明するフローチャートである。 コールドブートの起動の処理の詳細を説明するフローチャートである。 コールドブートの起動の処理の詳細を説明するフローチャートである。 コールドブートの起動の処理の詳細を説明するフローチャートである。 休止の処理の例を説明するフローチャートである。 休止の処理の他の例を説明するフローチャートである。 バッテリの取り外しの履歴の記憶の処理を説明するフローチャートである。 起動における状態遷移の例を示す図である。 休止状態判定処理の例を説明するフローチャートである。
符号の説明
11 ホストCPU, 12 リアルタイム処理用CPU, 13 マスクROM, 17 NAND型フラッシュメモリ, 19 シリアルインタフェース, 20 LCD, 22 メモリカード, 24 無線LANインタフェース, 26 NAND型フラッシュメモリ, 29 SDRAM, 31 入力部, 32 汎用入出力部, 33 エンベデッドコントローラ, 34 DC−DCコンバータ, 35 バッテリ, 36 バッテリ, 41 USB接続端子, 61 オペレーティングシステム, 62 アプリケーションプログラム, 71 カーネル, 72 デバイスドライバ, 73 電源管理機構, 74 休止状態決定プログラム, 75 休止状態情報提供プログラム, 76 他CPUプログラム読み出しプログラム, 77 設定値記憶処理プログラム, 78 ウォームブートイメージ生成プログラム, 81 撮影処理プログラム, 82 閲覧処理プログラム, 83 設定処理プログラム, 84 USBマスストレージクラス処理プログラム, 85 状態遷移処理プログラム, 86 電源管理プログラム, 101 2次ブートローダ, 121 起動方式決定情報取得プログラム, 122 起動方式決定プログラム, 123 設定値読み出しプログラム, 124 他CPUプログラム読み出しプログラム, 125 ウォームブートイメージ読み出しプログラム, 141 オペレーティングシステム, 142 アプリケーションプログラム, 161 起動方式決定情報取得プログラム, 162 起動方式決定プログラム, 163 アプリケーション起動終了制御プログラム, 171 リアルタイム処理プログラム, 172 GUI処理プログラム, 173 起動画面表示プログラム, 201 電源制御プログラム, 202 他CPUリセット制御プログラム, 203 起動方式決定情報取得プログラム, 204 起動方式決定情報記憶処理プログラム, 205 起動方式決定情報提供プログラム, 206 バッテリ着脱検出プログラム

Claims (8)

  1. 所定のトリガにより、アプリケーションプログラムによる処理を実行する動作状態から、休止状態に遷移し、前記所定のトリガとは別のトリガにより、前記休止状態から前記動作状態に遷移する情報処理装置であって、
    前記動作状態から前記休止状態に遷移する場合、メインメモリの使用率を算出する使用率算出手段と、
    前記使用率算出手段の処理により算出された前記メインメモリの使用率に基づいて、複数種類の前記休止状態のうち、遷移すべき休止状態を選択する休止状態選択手段と、
    前記休止状態選択手段により選択された休止状態に自分を遷移させる休止状態遷移手段とを備える
    情報処理装置。
  2. 前記複数種類の前記休止状態には、少なくとも第1の休止状態と第2の休止状態が含まれ、
    前記第1の休止状態においては、プロセッサへの電源の供給が停止され、前記メインメモリへの電源の供給は行われ、
    前記第2の休止状態においては、前記プロセッサへの電源の供給が停止され、かつ前記メインメモリへの電源の供給が停止される
    請求項1に記載の情報処理装置。
  3. 前記休止状態選択手段は、前記メインメモリの使用率が予め設定された閾値以上の場合、前記第2の休止状態を、遷移すべき休止状態として選択する
    請求項2に記載の情報処理装置。
  4. 前記別のトリガにより前記第2の休止状態から動作状態に遷移するとき、
    前記動作状態において前記プロセッサにより実行されるソフトウェアに対応するデータが、あらためて前記メインメモリにロードされる
    請求項3に記載の情報処理装置。
  5. 電源の供給の有無にかかわらず、予め設定されたデータを記憶する記憶手段をさらに備え、
    前記別のトリガにより前記第2の休止状態から動作状態に遷移するとき、
    前記記憶手段に記憶された前記動作状態における前記メインメモリのメモリイメージに対応するデータが、前記メインメモリにロードされる
    請求項3に記載の情報処理装置。
  6. 所定のトリガにより、アプリケーションプログラムによる処理を実行する動作状態から、休止状態に遷移し、前記所定のトリガとは別のトリガにより、前記休止状態から前記動作状態に遷移する情報処理装置の情報処理方法であって、
    前記動作状態から前記休止状態に遷移する場合、メインメモリの使用率を算出し、
    前記算出された前記メインメモリの使用率に基づいて、複数種類の前記休止状態のうち、遷移すべき休止状態を選択し、
    前記選択された休止状態に自分を遷移させるステップ
    を含む情報処理方法。
  7. 所定のトリガにより、アプリケーションプログラムによる処理を実行する動作状態から、休止状態に遷移し、前記所定のトリガとは別のトリガにより、前記休止状態から前記動作状態に遷移する情報処理装置のプログラムであって、
    前記動作状態から前記休止状態に遷移する場合、メインメモリの使用率の算出を制御し、
    前記算出された前記メインメモリの使用率に基づいて、複数種類の前記休止状態のうち、遷移すべき休止状態の選択を制御し、
    前記選択された休止状態に自分を遷移させるように制御するステップ
    を含むコンピュータが読み取り可能なプログラム。
  8. 請求項7に記載のプログラムが記録されている記録媒体。
JP2006355746A 2006-12-28 2006-12-28 情報処理装置および方法、プログラム、並びに記録媒体 Expired - Fee Related JP4232121B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006355746A JP4232121B2 (ja) 2006-12-28 2006-12-28 情報処理装置および方法、プログラム、並びに記録媒体
KR1020070125982A KR20080063072A (ko) 2006-12-28 2007-12-06 정보 처리 장치 및 방법, 프로그램, 및 기록 매체
TW096146843A TWI367419B (en) 2006-12-28 2007-12-07 Information processing apparatus and method, program, and recording medium
US12/005,078 US7934111B2 (en) 2006-12-28 2007-12-21 Apparatus and method for allowing quick activation of electronic equipment, and recording medium having a program stored thereon for performing such method
CN2007103054465A CN101211279B (zh) 2006-12-28 2007-12-28 信息处理装置和方法、程序和记录介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006355746A JP4232121B2 (ja) 2006-12-28 2006-12-28 情報処理装置および方法、プログラム、並びに記録媒体

Publications (2)

Publication Number Publication Date
JP2008165585A JP2008165585A (ja) 2008-07-17
JP4232121B2 true JP4232121B2 (ja) 2009-03-04

Family

ID=39585765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006355746A Expired - Fee Related JP4232121B2 (ja) 2006-12-28 2006-12-28 情報処理装置および方法、プログラム、並びに記録媒体

Country Status (5)

Country Link
US (1) US7934111B2 (ja)
JP (1) JP4232121B2 (ja)
KR (1) KR20080063072A (ja)
CN (1) CN101211279B (ja)
TW (1) TWI367419B (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9003394B2 (en) 2007-07-10 2015-04-07 Ricoh Company, Ltd. Program determining apparatus and program determining method
CN101881994A (zh) * 2009-05-06 2010-11-10 鸿富锦精密工业(深圳)有限公司 节能控制系统及控制方法
US8683476B2 (en) * 2009-06-30 2014-03-25 Oracle America, Inc. Method and system for event-based management of hardware resources using a power state of the hardware resources
KR20110016624A (ko) * 2009-08-12 2011-02-18 삼성전자주식회사 전자 장치 및 전자 장치의 제어 방법
US8327172B2 (en) * 2010-06-23 2012-12-04 Intel Corporation Adaptive memory frequency scaling
JP5598144B2 (ja) 2010-08-04 2014-10-01 ソニー株式会社 情報処理装置、電源制御方法、およびプログラム
US9483103B2 (en) * 2010-10-22 2016-11-01 Hewlett-Packard Development Company, L.P. Process state of a computing machine
CN102647808A (zh) * 2011-02-16 2012-08-22 叶冬青 具有智能移动电话启动引导功能的通用集成电路卡
JP5794010B2 (ja) * 2011-07-19 2015-10-14 富士通株式会社 情報処理装置、制御プログラムおよび制御方法
WO2013015924A1 (en) * 2011-07-26 2013-01-31 Marvell World Trade Ltd. Zero power hibernation mode with instant on
JP5427906B2 (ja) * 2012-02-28 2014-02-26 東芝テック株式会社 電子機器
JP5880962B2 (ja) * 2012-06-12 2016-03-09 ソニー株式会社 電子装置、計算方法、プログラム、および情報処理装置
CN103581748B (zh) * 2012-08-03 2016-08-31 珠海扬智电子科技有限公司 快速开机方法、数据处理方法及机顶盒
JP6048020B2 (ja) * 2012-09-13 2016-12-21 株式会社リコー 情報処理装置
JP5899152B2 (ja) * 2013-04-25 2016-04-06 京セラドキュメントソリューションズ株式会社 メモリーアクセス制御システム及び画像形成装置
JP6018537B2 (ja) * 2013-04-25 2016-11-02 京セラドキュメントソリューションズ株式会社 画像形成装置
JP2015011652A (ja) * 2013-07-02 2015-01-19 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
KR102070728B1 (ko) * 2015-10-26 2020-01-29 가부시끼가이샤 도시바 전자 기기
US10310757B2 (en) 2017-08-23 2019-06-04 Qualcomm Incorporated Systems and methods for memory power saving via kernel steering to memory balloons
CN108563320B (zh) * 2018-03-30 2021-08-17 联想(北京)有限公司 处理方法以及处理系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4422163A (en) * 1981-09-03 1983-12-20 Vend-A-Copy, Inc. Power down circuit for data protection in a microprocessor-based system
US5396635A (en) * 1990-06-01 1995-03-07 Vadem Corporation Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system
JP3993363B2 (ja) * 2000-05-23 2007-10-17 株式会社ソフィア 遊技機
JP3598282B2 (ja) 2000-09-07 2004-12-08 株式会社ソニー・コンピュータエンタテインメント コンピュータ、その制御方法及びその制御方法を記録した記録媒体
US7032119B2 (en) * 2000-09-27 2006-04-18 Amphus, Inc. Dynamic power and workload management for multi-server system
US6920573B2 (en) * 2001-05-23 2005-07-19 Smartpower Corporation Energy-conserving apparatus and operating system having multiple operating functions stored in keep-alive memory
US7100062B2 (en) * 2003-01-28 2006-08-29 Hewlett-Packard Development Company, L.P. Power management controller and method
US7137019B2 (en) * 2003-04-30 2006-11-14 International Business Machines Corporation Adaptive throttling system for data processing systems
US7428644B2 (en) * 2003-06-20 2008-09-23 Micron Technology, Inc. System and method for selective memory module power management
JP2005025364A (ja) * 2003-06-30 2005-01-27 Sony Corp メモリへの電源供給制御回路及び方法、並びにメモリ搭載装置
US7702940B2 (en) * 2003-12-03 2010-04-20 Koninklijke Philips Electronics N.V. Power saving method and system
TW200746161A (en) * 2005-12-21 2007-12-16 Nxp Bv Power partitioning memory banks
US20090292934A1 (en) * 2008-05-22 2009-11-26 Ati Technologies Ulc Integrated circuit with secondary-memory controller for providing a sleep state for reduced power consumption and method therefor

Also Published As

Publication number Publication date
JP2008165585A (ja) 2008-07-17
CN101211279A (zh) 2008-07-02
CN101211279B (zh) 2010-06-02
TWI367419B (en) 2012-07-01
US20080162970A1 (en) 2008-07-03
TW200834305A (en) 2008-08-16
KR20080063072A (ko) 2008-07-03
US7934111B2 (en) 2011-04-26

Similar Documents

Publication Publication Date Title
JP4232121B2 (ja) 情報処理装置および方法、プログラム、並びに記録媒体
JP4517303B2 (ja) 情報処理装置、起動方法、およびプログラム
JP4748057B2 (ja) 情報処理装置、起動方法、およびプログラム
JP4595937B2 (ja) 情報処理装置、情報処理方法、およびプログラム
JP4766332B2 (ja) 情報処理装置、起動方法、およびプログラム
US7805624B2 (en) Electronic device, and external device control method using said electronic device
JP4293239B2 (ja) 情報処理装置および方法、プログラム、並びに記録媒体
JP4831418B2 (ja) 情報処理装置および方法、並びにプログラム
JP2006229509A (ja) 情報機器および装置再起動方法
JP2010287950A (ja) 電子機器
JP2013134754A (ja) 情報処理装置及び情報処理装置の制御方法、並びにコンピューター・プログラム
JP2008165586A (ja) 情報処理装置、情報処理方法、およびプログラム
JP4508721B2 (ja) 携帯機器及びその制御方法
JP2018154058A (ja) 電子機器および制御方法
JP2005341433A (ja) 携帯機器及びその制御方法
JP2007096814A (ja) デジタルカメラ、制御方法及び制御プログラム
JP2005217952A (ja) 画像処理装置及びその制御方法、プログラム、記録媒体

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees