JP2012186540A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2012186540A
JP2012186540A JP2011046478A JP2011046478A JP2012186540A JP 2012186540 A JP2012186540 A JP 2012186540A JP 2011046478 A JP2011046478 A JP 2011046478A JP 2011046478 A JP2011046478 A JP 2011046478A JP 2012186540 A JP2012186540 A JP 2012186540A
Authority
JP
Japan
Prior art keywords
cell
reset
drain
transistor
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011046478A
Other languages
English (en)
Other versions
JP5377549B2 (ja
Inventor
Maki Sato
麻紀 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011046478A priority Critical patent/JP5377549B2/ja
Priority to TW101104054A priority patent/TWI511560B/zh
Priority to US13/370,710 priority patent/US8760546B2/en
Priority to CN201210030582.9A priority patent/CN102655573B/zh
Publication of JP2012186540A publication Critical patent/JP2012186540A/ja
Application granted granted Critical
Publication of JP5377549B2 publication Critical patent/JP5377549B2/ja
Priority to US14/808,999 priority patent/USRE46660E1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/441—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading contiguous pixels from selected rows or columns of the array, e.g. interlaced scanning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】リセットトランジスタのドレイン電源と増幅トランジスタのドレイン電源を別電源としつつ、リセットトランジスタのドレイン電源の負荷を低減し、更にレイアウト面積の削減を行う。
【解決手段】２個の画素が設けられたセルＵＣ１と、２個の画素で共有され、それらの画素から読み出された信号を増幅する増幅トランジスタＴｂと、２個の画素で共有され、それらの画素から読み出された信号をリセットするリセットトランジスタＴｃと、リセットトランジスタＴｃのドレインを異なる行間で別駆動する行走査回路１とを設ける。
更に、リセットトランジスタのドレイン拡散層部と増幅トランジスタのドレイン拡散層部を異なる画素共有単位隣接セル間で共有させる。
【選択図】 図１

Description

本発明の実施形態は固体撮像装置に関する。
複数画素共有構造を採用して画素の微細化を図るＣＭＯＳイメージセンサにおいて、ＣＭＯＳイメージセンサのリセットトランジスタおよび増幅トランジスタの各ドレイン電源を別電源として、画素の駆動負荷を低減させる方法がある。
この方法では、リセットトランジスタのドレイン電源と増幅トランジスタのドレイン電源を同駆動とする場合に比べ、垂直信号線の容量負荷が小さくなり、高速動作を行うことができる。ただし、この方法では、全ての画素のリセットトランジスタにパルスが入り同時に駆動されるため、リセットトランジスタのドレイン電源の負荷が大きかった。
特開２０１０−１０３６６７号公報
本発明の一つの実施形態の目的は、リセットトランジスタのドレイン電源と増幅トランジスタのドレイン電源を別電源としつつ、前記リセットトランジスタのドレインを異なる行間で別駆動する事によりリセットトランジスタのドレイン電源の負荷を低減し、更に従来よりもレイアウト面積の削減が可能な固体撮像装置を提供することである。
実施形態の固体撮像装置によれば、セルと、増幅トランジスタと、リセットトランジスタと、行走査回路とが設けられている。セルは、Ｋ（Ｋは２以上の整数）個の画素が設けられている。増幅トランジスタは、前記Ｋ個の画素で共有され、前記画素から読み出された信号を増幅する。リセットトランジスタは、前記Ｋ個の画素で共有され、前記画素から読み出された信号をリセットする。行走査回路は、前記リセットトランジスタのドレインを異なる行間で別駆動する。
図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。 図２は、図１の固体撮像装置の読み出し動作を示すタイミングチャートである。 図３は、図１の固体撮像装置の画素アレイ部のレイアウト構成を示す平面図である。 図４は、第２実施形態に係る固体撮像装置の概略構成を示すブロック図である。 図５は、図４の固体撮像装置の読み出し動作を示すタイミングチャートである。 図６は、図４の固体撮像装置の画素アレイ部のレイアウト構成を示す平面図である。 図７は、第３実施形態に係る固体撮像装置の概略構成を示すブロック図である。 図８は、図７の固体撮像装置の読み出し動作を示すタイミングチャートである。 図９は、図７の固体撮像装置の画素アレイ部のレイアウト構成を示す平面図である。 図１０は、第４実施形態に係る固体撮像装置の概略構成を示すブロック図である。 図１１は、図１０の固体撮像装置の読み出し動作を示すタイミングチャートである。 図１２は、図１０の固体撮像装置の画素アレイ部のレイアウト構成を示す平面図である。
以下、実施形態に係る固体撮像装置について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、この固体撮像装置には、セルＵＣ１が行方向および列方向にマトリックス状に配置されている。ここで、各セルＵＣ１には、２個のフォトダイオードＰＤ１、ＰＤ２、２個の読み出しトランジスタＴｄ１、Ｔｄ２、１個のリセットトランジスタＴｃ、１個のフローティングディフュージョンＦＤおよび１個の増幅トランジスタＴｂが設けられている。
ここで、各フォトダイオードＰＤ１、ＰＤ２は、撮像対象からの光を画素単位で電気信号に変換することができる。読み出しトランジスタＴｄ１、Ｔｄ２は、フォトダイオードＰＤ１、ＰＤ２にて光電変換された信号をそれぞれ読み出すことができる。リセットトランジスタＴｃは、フォトダイオードＰＤ１、ＰＤ２にて共有され、フォトダイオードＰＤ１、ＰＤ２から読み出された信号をリセットすることができる。フローティングディフュージョンＦＤは、フォトダイオードＰＤ１、ＰＤ２にて共有され、フォトダイオードＰＤ１、ＰＤ２から読み出された信号を検出させることができる。増幅トランジスタＴｂは、フォトダイオードＰＤ１、ＰＤ２にて共有され、フォトダイオードＰＤ１、ＰＤ２から読み出された信号を増幅することができる。
そして、フォトダイオードＰＤ１、ＰＤ２は、縦方向に並べて配置され、フォトダイオードＰＤ１はＭ（Ｍは正の整数）行目、フォトダイオードＰＤ２はＭ＋１行目に配置することができる。また、フローティングディフュージョンＦＤは、読み出しトランジスタＴｄ１、Ｔｄ２のドレインと共有されている。また、読み出しトランジスタＴｄ１、Ｔｄ２のソースはフォトダイオードＰＤ１、ＰＤ２にそれぞれ接続されている。リセットトランジスタＴｃのソースは、フローティングディフュージョンＦＤに接続されている。
また、セルＵＣ１は縦方向の隣接セル間で鏡像関係になるように配置されている。そして、セルＵＣ１のリセットトランジスタＴｃのドレインおよび増幅トランジスタＴｂのドレインは、縦方向の異なる隣接セル間で共有されている。例えば、リセットトランジスタＴｃのドレインは、セルＵＣ１の上側の隣接セルと共有させることができ、増幅トランジスタＴｂのドレインは、セルＵＣ１の下側の隣接セルと共有させることができる。
また、この固体撮像装置には、行ごとに画素を走査する行走査回路１が設けられるとともに、各画素から読み出された信号を列ごとに伝送する垂直信号線ＶＬが設けられている。そして、行走査回路１には、ドレイン電源線ＨＤ、リセット制御線ＨＳ、読み出し制御線ＨＲ１、ＨＲ２が接続されている。ここで、読み出し制御線ＨＲ１、ＨＲ２は行ごとに設けられ、読み出しトランジスタＴｄ１、Ｔｄ２のゲートにそれぞれ接続されている。リセット制御線ＨＳは、２行に対して１本の割合で設けられ、リセットトランジスタＴｃのゲートに接続されている。なお、リセット制御線ＨＳは、縦方向の４画素分おきに２本づつ隣接させて配置することができる。ドレイン電源線ＨＤは、４行に対して１本の割合で設けられ、リセットトランジスタＴｃのゲートに接続されている。なお、ドレイン電源線ＨＤは、隣接して配置された２本のリセット制御線ＨＳの間に配置することができる。ここで、行走査回路１は、リセットトランジスタＴｃのドレインを異なる行間で別駆動することができる。また、行走査回路１は、リセットトランジスタＴｃのドレインと増幅トランジスタＴｂのドレインとを別駆動することができる。例えば、行走査回路１は、リセットトランジスタＴｃのドレインを各行ごとに駆動することができる。ただし、リセットトランジスタＴｃのドレインが縦方向の２個の隣接画素間で共有されている場合には、リセットトランジスタＴｃのドレインを２行ごとに駆動することができる。また、リセットトランジスタＴｃのドレインが縦方向の４個の隣接画素間で共有されている場合には、リセットトランジスタＴｃのドレインを４行ごとに駆動することができる。
増幅トランジスタＴｂのゲートはフローティングディフュージョンＦＤに接続され、増幅トランジスタＴｂのソースは垂直信号線ＶＬに接続され、増幅トランジスタＴｂのドレインはドレイン電源ＡＶＤＤに接続されている。
なお、ドレイン電源ＡＶＤＤは、この固体撮像装置の全てのセルＵＣ１の増幅トランジスタＴｂのドレインに共通に接続することができる。また、ドレイン電源ＡＶＤＤの電圧は固定値に設定することができる。
図２は、図１の固体撮像装置の読み出し動作を示すタイミングチャートである。
図２において、例えば、Ｍ行目の画素から信号を読み出すものとすると、リセット制御線ＨＳにリセット信号ＲＥＳＥＴ２が与えられることで、リセットトランジスタＴｃがオンし、フローティングディフュージョンＦＤの電荷がリセットされる。そして、フローティングディフュージョンＦＤのリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧にＮ（Ｎは正の整数）列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。なお、増幅トランジスタＴｂは、垂直信号線ＶＬに接続された負荷トランジスタとソースフォロアを構成することができる。
次に、読み出し制御線ＨＲ１にリード信号ＲＥＡＤ３が与えられることで、読み出しトランジスタＴｄ１がオンし、フォトダイオードＰＤ１で検出された電荷がフローティングディフュージョンＦＤに転送される。そして、フローティングディフュージョンＦＤの信号レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
次に、リセット制御線ＨＳにリセット信号ＲＥＳＥＴ２が与えられることで、リセットトランジスタＴｃがオンする。この時、Ｍ行目のドレイン電源線ＨＤにドレインパルスＤＲＡＩＮ１が与えられることで、フローティングディフュージョンＦＤの電位がＬレベルに設定される。
ここで、フローティングディフュージョンＦＤの電位がＬレベルに設定されると、増幅トランジスタＴｂがオフし、各画素が垂直信号線ＶＬから切り離される。このため、各画素から信号を読み出した後、セルＵＣ１のフローティングディフュージョンＦＤの電位を電源電位に設定することにより、読み出し対象となる画素以外の画素からの信号に基づいて垂直信号線ＶＬが駆動されるのを防止することができる。
ここで、ドレイン電源線ＨＤを異なる行間で別駆動することにより、リセットトランジスタＴｃのドレイン電源の負荷を低減することが可能となる。
また、ドレイン電源線ＨＤをドレイン電源ＡＶＤＤと分離することにより、垂直信号線ＶＬの容量負荷を小さくすることができ、高速動作化を実現することが可能となるとともに、増幅トランジスタＴｂのドレイン電位を固定することができ、垂直信号線ＶＬの電位の揺れを少なくしてノイズを低減させることができる。
また、セルＵＣ１のリセットトランジスタＴｃのドレインおよび増幅トランジスタＴｂのドレインは、縦方向の異なる隣接セル間で共有させることにより、横方向および縦方向にそれぞれ画素を等間隔に配置することを可能としつつ、レイアウト面積を削減することが可能となる。
また、セルＵＣ１のリセットトランジスタＴｃのドレインを縦方向の隣接セル間で共有させることにより、縦方向の隣接セル間でドレイン電源線ＨＤを共有させることができ、ドレイン電源線ＨＤの本数を半減させることができる。
図３は、図１の固体撮像装置の画素アレイ部のレイアウト構成を示す平面図である。
図３において、半導体基板には、２個のフォトダイオードＰＤ１、ＰＤ２がセルＵＣ１単位で縦方向に並べて配置されている。そして、フォトダイオードＰＤ１、ＰＤ２に隣接するようにフローティングディフュージョンＦＤが配置されている。
そして、フォトダイオードＰＤ１とフローティングディフュージョンＦＤとの間にはゲート電極Ｇ１が配置され、フォトダイオードＰＤ２とフローティングディフュージョンＦＤとの間にはゲート電極Ｇ２が配置されている。なお、ゲート電極Ｇ１、Ｇ２は、読み出しトランジスタＴｄ１、Ｔｄ２をそれぞれ構成することができる。
また、上側に隣接するセルとの境界には不純物拡散層Ｆ１が配置され、フローティングディフュージョンＦＤと不純物拡散層Ｆ１との間にはゲート電極Ｇ０が配置されている。なお、ゲート電極Ｇ０は、リセットトランジスタＴｃを構成することができる。
また、フローティングディフュージョンＦＤと縦方方向に隣接するように不純物拡散層Ｆ２が配置され、不純物拡散層Ｆ２と縦方方向に隣接するように不純物拡散層Ｆ３が配置されている。そして、不純物拡散層Ｆ２、Ｆ３間にはゲート電極Ｇ３が配置されている。なお、ゲート電極Ｇ３は、増幅トランジスタＴｂを構成することができる。
また、セルＵＣ１のリセットトランジスタＴｃおよび増幅トランジスタＴｂは、Ｎ列目のフォトダイオードＰＤ１、ＰＤ２と、Ｎ＋１列目のフォトダイオードＰＤ１、ＰＤ２との間に配置されている。
そして、フローティングディフュージョンＦＤは配線Ｈ１を介してゲート電極Ｇ３に接続されている。不純物拡散層Ｆ２は配線Ｈ２を介して垂直信号線ＶＬに接続されている。ドレイン電源線ＨＤは、不純物拡散層Ｆ１に接続されている。
リセット制御線ＨＳは、ゲート電極Ｇ０に接続されている。読み出し制御線ＨＲ１、ＨＲ２は、ゲート電極Ｇ１、Ｇ２にそれぞれ接続されている。電源線ＶＤは、不純物拡散層Ｆ３に接続されている。この電源線ＶＤは、ドレイン電源ＡＶＤＤを供給することができる。
なお、読み出しトランジスタＴｄ１、Ｔｄ２、リセットトランジスタＴｃ、フローティングディフュージョンＦＤおよび増幅トランジスタＴｂは半導体基板の表面側に配置し、フォトダイオードＰＤ１、ＰＤ２は、半導体基板の裏面側に配置することができる。この様な裏面照射型の場合、リセット制御線ＨＳ、読み出し制御線ＨＲ１、ＨＲ２および電源線ＶＤなどの配線をフォトダイオードＰＤ１、ＰＤ２と重なるように配置することができ、配線のレイアウトの自由度を向上させることができる。
なお、読み出しトランジスタＴｄ１、Ｔｄ２、リセットトランジスタＴｃ、フローティングディフュージョンＦＤおよび増幅トランジスタＴｂとともにフォトダイオードＰＤ１、ＰＤ２も、半導体基板の表面側に配置するようにしてもよい。この様な表面照射型の場合、フォトダイオードＰＤ１、ＰＤ２への光の入射が妨げられないようにするために、フォトダイオードＰＤ１、ＰＤ２を避けるようにして、リセット制御線ＨＳ、読み出し制御線ＨＲ１、ＨＲ２および電源線ＶＤなどの配線を配置することができる。
ここで、セルＵＣ１のリセットトランジスタＴｃのドレイン拡散層を上側の隣接セルのリセットトランジスタＴｃのドレイン拡散層と共有させ、セルＵＣ１の増幅トランジスタＴｂのドレイン拡散層を下側の隣接セルの増幅トランジスタＴｂのドレイン拡散層と共有させることにより、横方向および縦方向にそれぞれ画素を等間隔に配置することを可能としつつ、レイアウト面積を削減することが可能となる。
（第２実施形態）
図４は、第２実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図４において、この固体撮像装置には、セルＵＣ１が行方向および列方向にマトリックス状に配置されている。なお、図４のセルＵＣ１の構成は図１のセルＵＣ１の構成と同様である。ただし、図４のＮ＋１列目のセルＵＣ１´は、Ｎ列目のセルＵＣ１に対して縦方向上側に１画素分だけずらされて配置され、図４のＮ＋１列目のセルＵＣ１´´は、Ｎ列目のセルＵＣ１に対して縦方向下側に１画素分だけずらされて配置されている。
また、Ｎ＋１列目のセルＵＣ１´には、ドレイン電源線ＨＤ´およびリセット制御線ＨＳ´が、Ｎ列目のセルＵＣ１のドレイン電源線ＨＤおよびリセット制御線ＨＳと別個に設けられている。また、Ｎ＋１列目のセルＵＣ１´´には、ドレイン電源線ＨＤ´およびリセット制御線ＨＳ´´が、Ｎ列目のセルＵＣ１のドレイン電源線ＨＤ１およびリセット制御線ＨＳ１と別個に設けられている。なお、ドレイン電源線ＨＤ´は、セルＵＣ１´、ＵＣ１´´間で共有されている。
ここで、リセット制御線ＨＳ´は、Ｎ＋１列目のセルＵＣ１´のリセットトランジスタＴｃのゲートに接続されている。リセット制御線ＨＳ´´は、Ｎ＋１列目のセルＵＣ１´´のリセットトランジスタＴｃのゲートに接続されている。ドレイン電源線ＨＤ´は、Ｎ＋１列目のセルＵＣ１´、ＵＣ１´´のリセットトランジスタＴｃのドレインに接続されている。
また、Ｎ＋１列目のセルＵＣ１´では、読み出し制御線ＨＲ１は、読み出しトランジスタＴｄ２のゲートに接続され、読み出し制御線ＨＲ２は、トランジスタＴｄ１のゲートに接続されている。
また、この固体撮像装置には、図１の行走査回路１の代わりに行走査回路２が設けられている。この行走査回路２には、ドレイン電源線ＨＤ、ＨＤ´、リセット制御線ＨＳ、ＨＳ´、ＨＳ´´、読み出し制御線ＨＲ１、ＨＲ２が接続されている。ここで、行走査回路２は、増幅トランジスタＴｂのドレインとは別個にリセットトランジスタＴｃのドレインを行ごとに駆動することができる。この時、Ｍ行目の画素から信号を読み出す時は、ドレイン電源線ＨＤ、ＨＤ´を組として駆動することができる。
図５は、図４の固体撮像装置の読み出し動作を示すタイミングチャートである。
図５において、例えば、Ｎ列目かつＭ行目の画素から信号を読み出すものとすると、リセット制御線ＨＳにリセット信号ＲＥＳＥＴ２が与えられることで、セルＵＣ１のリセットトランジスタＴｃがオンし、セルＵＣ１のフローティングディフュージョンＦＤの電荷がリセットされる。そして、セルＵＣ１のフローティングディフュージョンＦＤのリセットレベルに応じた電圧がセルＵＣ１の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１の増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
この時、リセット制御線ＨＳ´にリセット信号ＲＥＳＥＴ３が与えられることで、セルＵＣ１´のリセットトランジスタＴｃがオンし、セルＵＣ１´のフローティングディフュージョンＦＤの電荷がリセットされる。そして、セルＵＣ１´のフローティングディフュージョンＦＤのリセットレベルに応じた電圧がセルＵＣ１´の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１´の増幅トランジスタＴｂのゲートに印加された電圧にＮ＋１列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ２がＮ＋１列目の垂直信号線ＶＬに出力される。
次に、読み出し制御線ＨＲ１にリード信号ＲＥＡＤ３が与えられることで、セルＵＣ１の読み出しトランジスタＴｄ１がオンし、セルＵＣ１のフォトダイオードＰＤ１で検出された電荷がセルＵＣ１のフローティングディフュージョンＦＤに転送される。そして、セルＵＣ１のフローティングディフュージョンＦＤの信号レベルに応じた電圧がセルＵＣ１の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１の増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
また、読み出し制御線ＨＲ１にリード信号ＲＥＡＤ３が与えられると、セルＵＣ１´の読み出しトランジスタＴｄ２がオンし、セルＵＣ１´のフォトダイオードＰＤ２で検出された電荷がセルＵＣ１´のフローティングディフュージョンＦＤに転送される。そして、セルＵＣ１´のフローティングディフュージョンＦＤの信号レベルに応じた電圧がセルＵＣ１´の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１´の増幅トランジスタＴｂのゲートに印加された電圧にＮ＋１列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ２がＮ＋１列目の垂直信号線ＶＬに出力される。
次に、リセット制御線ＨＳにリセット信号ＲＥＳＥＴ２が与えられることで、セルＵＣ１のリセットトランジスタＴｃがオンする。この時、ドレイン電源線ＨＤにドレインパルスＤＲＡＩＮ１が与えられることで、セルＵＣ１のフローティングディフュージョンＦＤの電位がＬレベルに設定される。
また、リセット制御線ＨＳ´にリセット信号ＲＥＳＥＴ３が与えられることで、セルＵＣ１´のリセットトランジスタＴｃがオンする。この時、ドレイン電源線ＨＤ´にドレインパルスＤＲＡＩＮ２が与えられることで、セルＵＣ１´のフローティングディフュージョンＦＤの電位がＬレベルに設定される。
次に、Ｎ列目かつＭ＋１行目の画素から信号を読み出すものとすると、リセット制御線ＨＳにリセット信号ＲＥＳＥＴ２が与えられることで、セルＵＣ１のリセットトランジスタＴｃがオンし、セルＵＣ１のフローティングディフュージョンＦＤの電荷がリセットされる。そして、セルＵＣ１のフローティングディフュージョンＦＤのリセットレベルに応じた電圧がセルＵＣ１の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１の増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
この時、リセット制御線ＨＳ´´にリセット信号ＲＥＳＥＴ４が与えられることで、セルＵＣ１´´のリセットトランジスタＴｃがオンし、セルＵＣ１´´のフローティングディフュージョンＦＤの電荷がリセットされる。そして、セルＵＣ１´´のフローティングディフュージョンＦＤのリセットレベルに応じた電圧がセルＵＣ１´´の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１´´の増幅トランジスタＴｂのゲートに印加された電圧にＮ＋１列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ２がＮ＋１列目の垂直信号線ＶＬに出力される。
次に、読み出し制御線ＨＲ２にリード信号ＲＥＡＤ４が与えられることで、セルＵＣ１の読み出しトランジスタＴｄ２がオンし、セルＵＣ１のフォトダイオードＰＤ２で検出された電荷がセルＵＣ１のフローティングディフュージョンＦＤに転送される。そして、セルＵＣ１のフローティングディフュージョンＦＤの信号レベルに応じた電圧がセルＵＣ１の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１の増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
また、読み出し制御線ＨＲ２にリード信号ＲＥＡＤ４が与えられると、セルＵＣ１´´の読み出しトランジスタＴｄ１がオンし、セルＵＣ１´´のフォトダイオードＰＤ１で検出された電荷がセルＵＣ１´´のフローティングディフュージョンＦＤに転送される。そして、セルＵＣ１´´のフローティングディフュージョンＦＤの信号レベルに応じた電圧がセルＵＣ１´´の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１´´の増幅トランジスタＴｂのゲートに印加された電圧にＮ＋１列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ２がＮ＋１列目の垂直信号線ＶＬに出力される。
次に、リセット制御線ＨＳにリセット信号ＲＥＳＥＴ２が与えられることで、セルＵＣ１のリセットトランジスタＴｃがオンする。この時、ドレイン電源線ＨＤにドレインパルスＤＲＡＩＮ１が与えられることで、セルＵＣ１のフローティングディフュージョンＦＤの電位がＬレベルに設定される。
また、リセット制御線ＨＳ´´にリセット信号ＲＥＳＥＴ４が与えられることで、セルＵＣ１´´のリセットトランジスタＴｃがオンする。この時、ドレイン電源線ＨＤ´にドレインパルスＤＲＡＩＮ２が与えられることで、セルＵＣ１´´のフローティングディフュージョンＦＤの電位がＬレベルに設定される。
以下、次の行から信号を読み出す場合についても同様に動作される。
ここで、Ｎ列目とＮ＋１列目とでセルを縦方向にずらして配置することにより、グリーン同士でレイアウトを対称化することができ、色のばらつきを低減させることができる。
図６は、図４の固体撮像装置の画素アレイ部のレイアウト構成を示す平面図である。
図６において、固体撮像装置のセルＵＣ１のレイアウト構成は、図３のレイアウト構成と同様である。ただし、Ｎ＋１列目のセルＵＣ１のリセットトランジスタＴｃ、フローティングディフュージョンＦＤおよび増幅トランジスタＴｂは、Ｎ列目のセルＵＣ１のリセットトランジスタＴｃ、フローティングディフュージョンＦＤおよび増幅トランジスタＴｂに対して２画素分だけ縦方向にずらして配置されている。
これにより、セルＵＣ１を千鳥配置した場合においても、セルＵＣ１のリセットトランジスタＴｃのドレイン拡散層を上側の隣接セルのリセットトランジスタＴｃのドレイン拡散層と共有させ、セルＵＣ１の増幅トランジスタＴｂのドレイン拡散層を下側の隣接セルの増幅トランジスタＴｂのドレイン拡散層と共有させることができ、横方向および縦方向にそれぞれ画素を等間隔に配置することを可能としつつ、レイアウト面積を削減することが可能となる。
なお、図６の例では、裏面照射型ＣＭＯＳセンサの配線レイアウトを例に取ったが、表面照射型ＣＭＯＳセンサに適用するようにしてもよい。
（第３実施形態）
図７は、第３実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図７において、この固体撮像装置には、セルＵＣ２が行方向および列方向にマトリックス状に配置されている。ここで、各セルＵＣ２には、４個のフォトダイオードＰＤ１〜ＰＤ４、４個の読み出しトランジスタＴｄ１〜Ｔｄ４、１個のリセットトランジスタＴｃ、１個のフローティングディフュージョンＦＤおよび１個の増幅トランジスタＴｂが設けられている。
ここで、各フォトダイオードＰＤ１〜ＰＤ４は、撮像対象からの光を画素単位で電気信号に変換することができる。読み出しトランジスタＴｄ１〜Ｔｄ４は、フォトダイオードＰＤ１〜ＰＤ４にて光電変換された信号をそれぞれ読み出すことができる。リセットトランジスタＴｃは、フォトダイオードＰＤ１〜ＰＤ４にて共有され、フォトダイオードＰＤ１〜ＰＤ４から読み出された信号をリセットすることができる。フローティングディフュージョンＦＤは、フォトダイオードＰＤ１〜ＰＤ４にて共有され、フォトダイオードＰＤ１〜ＰＤ４から読み出された信号を検出させることができる。増幅トランジスタＴｂは、フォトダイオードＰＤ１〜ＰＤ４にて共有され、フォトダイオードＰＤ１〜ＰＤ４から読み出された信号を増幅することができる。
そして、フォトダイオードＰＤ１〜ＰＤ４は、縦方向に並べて配置され、フォトダイオードＰＤ１はＭ行目、フォトダイオードＰＤ２はＭ＋１行目、フォトダイオードＰＤ３はＭ＋２行目、フォトダイオードＰＤ４はＭ＋３行目に配置することができる。また、フローティングディフュージョンＦＤは、読み出しトランジスタＴｄ１、Ｔｄ２のドレインと共有されている。また、読み出しトランジスタＴｄ１〜Ｔｄ４のソースはフォトダイオードＰＤ１〜ＰＤ４にそれぞれ接続されている。リセットトランジスタＴｃのソースは、フローティングディフュージョンＦＤに接続されている。
また、Ｎ列目のセルＵＣ２は、Ｎ＋１列目のセルＵＣ２´に対して点対称になるように配置されている。そして、Ｎ列目のセルＵＣ２のリセットトランジスタＴｃのドレインは、Ｎ＋１列目のセルＵＣ２´のリセットトランジスタＴｃのドレインと共有されている。また、Ｎ列目のセルＵＣ２の増幅トランジスタＴｂのドレインは、Ｎ＋１列目のセルＵＣ２´に縦方向に隣接するセルの増幅トランジスタＴｂのドレインと共有されている。
また、この固体撮像装置には、行ごとに画素を走査する行走査回路３が設けられるとともに、各画素から読み出された信号を列ごとに伝送する垂直信号線ＶＬが設けられている。そして、行走査回路３には、ドレイン電源線ＨＤ、リセット制御線ＨＳ１、ＨＳ２、読み出し制御線ＨＲ１〜ＨＲ４が接続されている。ここで、読み出し制御線ＨＲ１〜ＨＲ４は行ごとに設けられ、読み出しトランジスタＴｄ１〜Ｔｄ４のゲートにそれぞれ接続されている。リセット制御線ＨＳ１、ＨＳ２は、４行に対して１本の割合で設けられ、リセット制御線ＨＳ１は、Ｎ列目のセルＵＣ２のリセットトランジスタＴｃのゲートに接続され、リセット制御線ＨＳ２は、Ｎ＋１列目のセルＵＣ２´のリセットトランジスタＴｃのゲートに接続されている。ドレイン電源線ＨＤは、４行に対して１本の割合で設けられ、リセットトランジスタＴｃのゲートに接続されている。ここで、行走査回路３は、リセットトランジスタＴｃのドレインを異なる行間で別駆動することができる。また、行走査回路３は、リセットトランジスタＴｃのドレインと増幅トランジスタＴｂのドレインとを別駆動することができる。例えば、リセットトランジスタＴｃのドレインが縦方向の４個の隣接画素間で共有されている場合には、リセットトランジスタＴｃのドレインを４行ごとに駆動することができる。また、行走査回路３は、Ｎ列目のセルＵＣ２のリセット制御線ＨＳ１と、Ｎ＋１列目のセルＵＣ２´のリセット制御線ＨＳ２とを組として駆動することができる。
増幅トランジスタＴｂのゲートはフローティングディフュージョンＦＤに接続され、増幅トランジスタＴｂのソースは垂直信号線ＶＬに接続され、増幅トランジスタＴｂのドレインはドレイン電源ＡＶＤＤに接続されている。
なお、ドレイン電源ＡＶＤＤは、この固体撮像装置の全てのセルＵＣ２の増幅トランジスタＴｂのドレインに共通に接続することができる。また、ドレイン電源ＡＶＤＤの電圧は固定値に設定することができる。
図８は、図７の固体撮像装置の読み出し動作を示すタイミングチャートである。
図８において、例えば、Ｍ＋２行目の画素から信号を読み出すものとすると、リセット制御線ＨＳ１、ＨＳ２にリセット信号ＲＥＳＥＴ１、ＲＥＳＥＴ２がそれぞれ与えられることで、セルＵＣ２、ＵＣ２´のリセットトランジスタＴｃがそれぞれオンし、セルＵＣ２、ＵＣ２´のフローティングディフュージョンＦＤの電荷がそれぞれリセットされる。そして、セルＵＣ２のフローティングディフュージョンＦＤのリセットレベルに応じた電圧がセルＵＣ２の増幅トランジスタＴｂのゲートにかかり、セルＵＣ２の増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
次に、読み出し制御線ＨＲ３にリード信号ＲＥＡＤ３が与えられることで、読み出しトランジスタＴｄ３がオンし、フォトダイオードＰＤ３で検出された電荷がフローティングディフュージョンＦＤに転送される。そして、フローティングディフュージョンＦＤの信号レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
次に、リセット制御線ＨＳ１、ＨＳ２にリセット信号ＲＥＳＥＴ１、ＲＥＳＥＴ２がそれぞれ与えられることで、セルＵＣ２、ＵＣ２´のリセットトランジスタＴｃがそれぞれオンする。この時、ドレイン電源線ＨＤにドレインパルスＤＲＡＩＮ１が与えられることで、フローティングディフュージョンＦＤの電位がＬレベルに設定される。
以下、次の行から信号を読み出す場合についても同様に動作される。
ここで、ドレイン電源線ＨＤを異なる行間で別駆動することにより、４画素共有構造においても、リセットトランジスタＴｃのドレイン電源の負荷を低減することが可能となる。
また、Ｎ列目のセルＵＣ２は、Ｎ＋１列目のセルＵＣ２´に対して点対称になるように配置することにより、縦方向および横方向でのフローティングディフュージョンＦＤの配置の対称性を確保しつつ、セルＵＣ１のリセットトランジスタＴｃのドレインおよび増幅トランジスタＴｂのドレインを異なる隣接セル間で共有させることができる。このため、フローティングディフュージョンＦＤ間の寄生容量が互いに等しくなるようにレイアウト設定することができ、セルＵＣ２間で段差状のノイズが発生するのを防止することができる。
図９は、図７の固体撮像装置の画素アレイ部のレイアウト構成を示す平面図である。
図９において、半導体基板には、４個のフォトダイオードＰＤ１〜ＰＤ４がセルＵＣ２単位で縦方向に並べて配置されている。そして、フォトダイオードＰＤ１、ＰＤ２に隣接するように不純物拡散層Ｆ３が配置され、フォトダイオードＰＤ３、ＰＤ４に隣接するようにフローティングディフュージョンＦＤが配置されている。
そして、フォトダイオードＰＤ１と不純物拡散層Ｆ３フとの間にはゲート電極Ｇ１１が配置され、フォトダイオードＰＤ２と不純物拡散層Ｆ３との間にはゲート電極Ｇ１２が配置され、フォトダイオードＰＤ３とフローティングディフュージョンＦＤとの間にはゲート電極Ｇ１３が配置され、フォトダイオードＰＤ４とフローティングディフュージョンＦＤとの間にはゲート電極Ｇ１４が配置されている。なお、ゲート電極Ｇ１１〜Ｇ１４は、読み出しトランジスタＴｄ１〜Ｔｄ４をそれぞれ構成することができる。
また、横方向に隣接するセルＵＣ２´との境界には不純物拡散層Ｆ１が配置され、フローティングディフュージョンＦＤと不純物拡散層Ｆ１との間にはゲート電極Ｇ１０が配置されている。なお、ゲート電極Ｇ１０は、リセットトランジスタＴｃを構成することができる。
フローティングディフュージョンＦＤに縦方向に隣接するように不純物拡散層Ｆ２が配置され、セルＵＣ２´と縦方向に隣接するセルＵＣ２´´との境界には不純物拡散層Ｆ４が配置されている。そして、不純物拡散層Ｆ２、Ｆ４間にはゲート電極Ｇ１５が配置されている。なお、ゲート電極Ｇ１５は、増幅トランジスタＴｂを構成することができる。ここで、セルＵＣ２のフローティングディフュージョンＦＤとセルＵＣ２´のフローティングディフュージョンＦＤは、不純物拡散層Ｆ１に対して互いに点対称になるように配置されている。また、セルＵＣ２のフローティングディフュージョンＦＤとセルＵＣ２´´のフローティングディフュージョンＦＤは、不純物拡散層Ｆ４に対して互いに点対称になるように配置されている。
また、セルＵＣ２、ＵＣ２´、ＵＣ２´´のリセットトランジスタＴｃおよび増幅トランジスタＴｂは、Ｎ列目のフォトダイオードＰＤ１〜ＰＤ４と、Ｎ＋１列目のフォトダイオードＰＤ１〜ＰＤ４との間に配置されている。
そして、フローティングディフュージョンＦＤは配線Ｈ１１を介して不純物拡散層Ｆ３に接続されている。また、フローティングディフュージョンＦＤは配線Ｈ１２を介してゲート電極Ｇ１５に接続されている。不純物拡散層Ｆ２は配線Ｈ１３を介して垂直信号線ＶＬに接続されている。ドレイン電源線ＨＤは、不純物拡散層Ｆ１に接続されている。
リセット制御線ＨＳ１は、セルＵＣ２のゲート電極Ｇ１０に接続され、リセット制御線ＨＳ２は、セルＵＣ２´のゲート電極Ｇ１０に接続されている。読み出し制御線ＨＲ１〜ＨＲ４は、ゲート電極Ｇ１１〜Ｇ１４にそれぞれ接続されている。電源線ＶＤは、不純物拡散層Ｆ４に接続されている。この電源線ＶＤは、ドレイン電源ＡＶＤＤを供給することができる。
なお、読み出しトランジスタＴｄ１〜Ｔｄ４、リセットトランジスタＴｃ、フローティングディフュージョンＦＤおよび増幅トランジスタＴｂは半導体基板の表面側に配置し、フォトダイオードＰＤ１〜ＰＤ４は、半導体基板の裏面側に配置することができる。この様な裏面照射型の場合、リセット制御線ＨＳ１、ＨＳ２、読み出し制御線ＨＲ１〜ＨＲ４および電源線ＶＤなどの配線をフォトダイオードＰＤ１〜ＰＤ４と重なるように配置することができ、配線のレイアウトの自由度を向上させることができる。
なお、読み出しトランジスタＴｄ１〜Ｔｄ４、リセットトランジスタＴｃ、フローティングディフュージョンＦＤおよび増幅トランジスタＴｂとともにフォトダイオードＰＤ１〜ＰＤ４も、半導体基板の表面側に配置するようにしてもよい。この様な表面照射型の場合、フォトダイオードＰＤ１〜ＰＤ４への光の入射が妨げられないようにするために、フォトダイオードＰＤ１〜ＰＤ４を避けるようにして、リセット制御線ＨＳ１、ＨＳ２、読み出し制御線ＨＲ１〜ＨＲ４および電源線ＶＤなどの配線を配置することができる。
ここで、横方向に隣接するセルＵＣ２、ＵＣ２´間でリセット制御線ＨＳ１、ＨＳ２を分けることにより、セルＵＣ１のリセットトランジスタＴｃのドレイン拡散層および増幅トランジスタＴｂのドレイン拡散層を異なる隣接セル間で共有させた場合においても、フローティングディフュージョンＦＤ間の寄生容量が互いに等しくなるようにレイアウト設定することができる。
（第４実施形態）
図１０は、第４実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１０において、この固体撮像装置には、セルＵＣ２が行方向および列方向にマトリックス状に配置されている。なお、図１０のセルＵＣ２の構成は図７のセルＵＣ２の構成と同様である。ただし、図１０のＮ＋１列目のセルＵＣ２´は、Ｎ列目のセルＵＣ２に対して縦方向上側に２画素分だけずらされて配置され、図１０のＮ＋１列目のセルＵＣ２´´は、Ｎ列目のセルＵＣ２に対して縦方向下側に２画素分だけずらされて配置されている。
図７の固体撮像装置では、リセットトランジスタＴｃと増幅トランジスタＴｂとの縦方向の配置関係がＮ列目のセルＵＣ２とＮ＋１列目のセルＵＣ２´とで互いに逆になっているのに対し、図１０の固体撮像装置では、リセットトランジスタＴｃと増幅トランジスタＴｂとの縦方向の配置関係がＮ列目のセルＵＣ２とＮ＋１列目のセルＵＣ２´とで互いに等しくなっている。
また、この固体撮像装置には、図７の行走査回路３の代わりに行走査回路４が設けられている。この行走査回路４には、ドレイン電源線ＨＤ１、ＨＤ２、リセット制御線ＨＳ１、ＨＳ２、読み出し制御線ＨＲ１〜ＨＲ４が接続されている。ここで、行走査回路４は、リセットトランジスタＴｃのドレインを異なる行間で別駆動することができる。また、行走査回路３は、リセットトランジスタＴｃのドレインと増幅トランジスタＴｂのドレインとを別駆動することができる。例えば、リセットトランジスタＴｃのドレインが縦方向の４個の隣接画素間で共有されている場合には、リセットトランジスタＴｃのドレインを４行ごとに駆動することができる。また、行走査回路４は、Ｎ列目のセルＵＣ２のリセット制御線ＨＳ１と、Ｎ＋１列目のセルＵＣ２´´のリセット制御線ＨＳ２とを組として駆動することができる。
図１１は、図１０の固体撮像装置の読み出し動作を示すタイミングチャートである。
図１１において、例えば、Ｎ列目かつＭ＋２行目の画素から信号を読み出すものとすると、リセット制御線ＨＳ１にリセット信号ＲＥＳＥＴ２が与えられることで、セルＵＣ２のリセットトランジスタＴｃがオンし、セルＵＣ２のフローティングディフュージョンＦＤの電荷がリセットされる。そして、セルＵＣ２のフローティングディフュージョンＦＤのリセットレベルに応じた電圧がセルＵＣ２の増幅トランジスタＴｂのゲートにかかり、セルＵＣ２の増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
この時、リセット制御線ＨＳ２にリセット信号ＲＥＳＥＴ３が与えられることで、セルＵＣ２´´のリセットトランジスタＴｃがオンし、セルＵＣ２´´のフローティングディフュージョンＦＤの電荷がリセットされる。そして、セルＵＣ２´´のフローティングディフュージョンＦＤのリセットレベルに応じた電圧がセルＵＣ２´´の増幅トランジスタＴｂのゲートにかかり、セルＵＣ２´´の増幅トランジスタＴｂのゲートに印加された電圧にＮ＋１列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ２がＮ＋１列目の垂直信号線ＶＬに出力される。
次に、読み出し制御線ＨＲ３にリード信号ＲＥＡＤ３が与えられることで、セルＵＣ２の読み出しトランジスタＴｄ３がオンし、セルＵＣ２のフォトダイオードＰＤ３で検出された電荷がセルＵＣ２のフローティングディフュージョンＦＤに転送される。そして、セルＵＣ２のフローティングディフュージョンＦＤの信号レベルに応じた電圧がセルＵＣ２の増幅トランジスタＴｂのゲートにかかり、セルＵＣ２の増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
また、読み出し制御線ＨＲ３にリード信号ＲＥＡＤ３が与えられると、セルＵＣ２´´の読み出しトランジスタＴｄ１がオンし、セルＵＣ２´´のフォトダイオードＰＤ１で検出された電荷がセルＵＣ２´´のフローティングディフュージョンＦＤに転送される。そして、セルＵＣ２´´のフローティングディフュージョンＦＤの信号レベルに応じた電圧がセルＵＣ２´´の増幅トランジスタＴｂのゲートにかかり、セルＵＣ２´´の増幅トランジスタＴｂのゲートに印加された電圧にＮ＋１列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ２がＮ＋１列目の垂直信号線ＶＬに出力される。
次に、リセット制御線ＨＳ１にリセット信号ＲＥＳＥＴ２が与えられることで、セルＵＣ２のリセットトランジスタＴｃがオンする。この時、ドレイン電源線ＨＤ１にドレインパルスＤＲＡＩＮ１が与えられることで、セルＵＣ２のフローティングディフュージョンＦＤの電位がＬレベルに設定される。
また、リセット制御線ＨＳ２にリセット信号ＲＥＳＥＴ３が与えられることで、セルＵＣ２´´のリセットトランジスタＴｃがオンする。この時、ドレイン電源線ＨＤ２にドレインパルスＤＲＡＩＮ２が与えられることで、セルＵＣ２´´のフローティングディフュージョンＦＤの電位がＬレベルに設定される。
以下、次の行から信号を読み出す場合についても同様に動作される。
図１２は、図１０の固体撮像装置の画素アレイ部のレイアウト構成を示す平面図である。
図１２において、固体撮像装置のセルＵＣ２のレイアウト構成は、図９のレイアウト構成と同様である。ただし、Ｎ列目のセルＵＣ２の不純物拡散層Ｆ３とフローティングディフュージョンＦＤとを接続する配線Ｈ１１が、Ｎ＋１列目では２行分だけ縦方向にずらされることで、セルＵＣ２、ＵＣ２´、ＵＣ２´´が千鳥配置されている。
これにより、セルＵＣ２、ＵＣ２´、ＵＣ２´´を千鳥配置した場合においても、縦方向および横方向でのフローティングディフュージョンＦＤの配置の対称性を確保しつつ、セルＵＣ２のリセットトランジスタＴｃのドレイン拡散層および増幅トランジスタＴｂのドレイン拡散層を異なる隣接セル間で共有させることができる。
なお、図１２の例では、裏面照射型ＣＭＯＳセンサの配線レイアウトを例に取ったが、表面照射型ＣＭＯＳセンサに適用するようにしてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ＵＣ１、ＵＣ２、ＵＣ２´、ＵＣ２´´ セル、Ｔｂ 増幅トランジスタ、Ｔｃ リセットトランジスタ、Ｔｄ１〜Ｔｄ４ 読み出しトランジスタ、ＰＤ１〜ＰＤ４ フォトダイオード、ＦＤ フローティングディフュージョン、ＶＬ 垂直信号線、ＨＤ ドレイン電源線、ＨＳ、ＨＳ１、ＨＳ２ リセット制御線、ＨＲ１〜ＨＲ４ 読み出し制御線、１〜４ 行走査回路、Ｇ０〜Ｇ３ ゲート電極、Ｈ１、Ｈ２ 配線、Ｆ１〜Ｆ４ 不純物拡散層

Claims (7)

  1. Ｋ（Ｋは２以上の整数）個の画素が設けられたセルと、
    前記Ｋ個の画素で共有され、前記画素から読み出された信号を増幅する増幅トランジスタと、
    前記Ｋ個の画素で共有され、前記画素から読み出された信号をリセットするリセットトランジスタと、
    リセットトランジスタのドレイン電源と増幅トランジスタのドレイン電源を別電源としつつ、前記リセットトランジスタのドレインを異なる行間で別駆動する行走査回路とを備えることを特徴とする固体撮像装置。
  2. 前記リセットトランジスタのドレイン拡散層および前記増幅トランジスタのドレイン拡散層は、縦方向の異なる隣接セル間で共有されていることを特徴とする請求項１に記載の固体撮像装置。
  3. 前記セルには縦方向に配列された２個の画素が設けられ、前記セルは縦方向の隣接セル間で鏡像関係になるように配置されていることを特徴とする請求項１または２に記載の固体撮像装置。
  4. 奇数列のセルは偶数列のセルに対して、前記増幅トランジスタおよび前記リセットトランジスタが２画素分だけずらされていることを特徴とする請求項３に記載の固体撮像装置。
  5. 前記セルには縦方向に配列された４個の画素が設けられ、奇数列のセルは偶数列のセルに対して点対称になるように配置されていることを特徴とする請求項１に記載の固体撮像装置。
  6. 前記セルには縦方向に配列された４個の画素が設けられ、奇数列の第１のセルのリセットトランジスタのドレイン拡散層は、横方向に隣接する偶数列の第２のセルのリセットトランジスタのドレイン拡散層と共有され、前記第１のセルの増幅トランジスタのドレイン拡散層は、前記第２のセルと縦方向に隣接する偶数列の第３のセルの増幅トランジスタのドレイン拡散層と共有されていることを特徴とする請求項５に記載の固体撮像装置。
  7. 前記第１のセルは前記第２のセルに対して縦方向に２画素分だけずらされていることを特徴とする請求項３に記載の固体撮像装置。
JP2011046478A 2011-03-03 2011-03-03 固体撮像装置 Active JP5377549B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011046478A JP5377549B2 (ja) 2011-03-03 2011-03-03 固体撮像装置
TW101104054A TWI511560B (zh) 2011-03-03 2012-02-08 Solid state camera device
US13/370,710 US8760546B2 (en) 2011-03-03 2012-02-10 Solid state imaging apparatus with a shared drain diffusion layer by adjacent cells
CN201210030582.9A CN102655573B (zh) 2011-03-03 2012-02-10 固体拍摄装置
US14/808,999 USRE46660E1 (en) 2011-03-03 2015-07-24 Solid state imaging apparatus with a shared drain diffusion layer by adjacent cells

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011046478A JP5377549B2 (ja) 2011-03-03 2011-03-03 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2012186540A true JP2012186540A (ja) 2012-09-27
JP5377549B2 JP5377549B2 (ja) 2013-12-25

Family

ID=46731094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011046478A Active JP5377549B2 (ja) 2011-03-03 2011-03-03 固体撮像装置

Country Status (4)

Country Link
US (2) US8760546B2 (ja)
JP (1) JP5377549B2 (ja)
CN (1) CN102655573B (ja)
TW (1) TWI511560B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101455517B1 (ko) 2012-07-13 2014-10-27 가부시끼가이샤 도시바 고체 촬상 장치
WO2021251009A1 (ja) * 2020-06-09 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165959B2 (en) * 2013-02-25 2015-10-20 Omnivision Technologies, Inc. Image sensor with pixel units having mirrored transistor layout
TWI696278B (zh) 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546199A (ja) * 2005-06-01 2008-12-18 イーストマン コダック カンパニー 対称配置された電界効果トランジスタを有する画素
JP2009026984A (ja) * 2007-07-20 2009-02-05 Nikon Corp 固体撮像素子
JP2010103667A (ja) * 2008-10-22 2010-05-06 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2010521812A (ja) * 2007-03-15 2010-06-24 イーストマン コダック カンパニー 画素面積が低減された画像センサ
JP2010141638A (ja) * 2008-12-12 2010-06-24 Sony Corp 撮像装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350663B1 (en) * 2000-03-03 2002-02-26 Agilent Technologies, Inc. Method for reducing leakage currents of active area diodes and source/drain diffusions
US20040113151A1 (en) * 2002-10-11 2004-06-17 Kabushiki Kaisha Toshiba CMOS image sensor
KR100618245B1 (ko) * 2003-02-13 2006-09-01 마츠시타 덴끼 산교 가부시키가이샤 고체촬상장치, 그 구동방법 및 이를 이용한 카메라
JP4075773B2 (ja) 2003-11-05 2008-04-16 ソニー株式会社 固体撮像装置
US7087883B2 (en) * 2004-02-04 2006-08-08 Omnivision Technologies, Inc. CMOS image sensor using shared transistors between pixels with dual pinned photodiode
JP4539176B2 (ja) * 2004-05-31 2010-09-08 ソニー株式会社 固体撮像素子及びその製造方法
JP2006049611A (ja) * 2004-08-05 2006-02-16 Iwate Toshiba Electronics Co Ltd Ｃｍｏｓイメージセンサ
KR100630704B1 (ko) * 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
US8120077B2 (en) * 2004-12-16 2012-02-21 Panasonic Corporation Solid-state imaging device comprising doped channel stop at isolation regions to suppress noise
JP4768305B2 (ja) * 2005-04-15 2011-09-07 岩手東芝エレクトロニクス株式会社 固体撮像装置
JP2007202035A (ja) * 2006-01-30 2007-08-09 Matsushita Electric Ind Co Ltd 固体撮像装置
US7764315B2 (en) * 2006-08-24 2010-07-27 Dalsa Corporation CMOS imaging facility and a modular array for use in such a facility
JP2008124237A (ja) 2006-11-13 2008-05-29 Sony Corp 撮像装置およびカメラ
JP2008244021A (ja) * 2007-03-26 2008-10-09 Matsushita Electric Ind Co Ltd 固体撮像装置およびそれを用いたカメラ
JP5111140B2 (ja) * 2008-02-06 2012-12-26 キヤノン株式会社 固体撮像装置の駆動方法、固体撮像装置、及び撮像システム
US20090295965A1 (en) * 2008-05-30 2009-12-03 Himax Imaging, Inc. Method and circuit for driving active pixels in a cmos imager device
JP2010016056A (ja) * 2008-07-01 2010-01-21 Canon Inc 光電変換装置
TWI433307B (zh) * 2008-10-22 2014-04-01 Sony Corp 固態影像感測器、其驅動方法、成像裝置及電子器件
JP5029624B2 (ja) * 2009-01-15 2012-09-19 ソニー株式会社 固体撮像装置及び電子機器
JP5359315B2 (ja) * 2009-01-28 2013-12-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5126291B2 (ja) * 2010-06-07 2013-01-23 株式会社ニコン 固体撮像素子
JP5458043B2 (ja) * 2011-03-08 2014-04-02 株式会社東芝 固体撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008546199A (ja) * 2005-06-01 2008-12-18 イーストマン コダック カンパニー 対称配置された電界効果トランジスタを有する画素
JP2010521812A (ja) * 2007-03-15 2010-06-24 イーストマン コダック カンパニー 画素面積が低減された画像センサ
JP2009026984A (ja) * 2007-07-20 2009-02-05 Nikon Corp 固体撮像素子
JP2010103667A (ja) * 2008-10-22 2010-05-06 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2010141638A (ja) * 2008-12-12 2010-06-24 Sony Corp 撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101455517B1 (ko) 2012-07-13 2014-10-27 가부시끼가이샤 도시바 고체 촬상 장치
WO2021251009A1 (ja) * 2020-06-09 2021-12-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置

Also Published As

Publication number Publication date
TWI511560B (zh) 2015-12-01
CN102655573B (zh) 2015-06-10
US20120224089A1 (en) 2012-09-06
TW201251455A (en) 2012-12-16
JP5377549B2 (ja) 2013-12-25
CN102655573A (zh) 2012-09-05
US8760546B2 (en) 2014-06-24
USRE46660E1 (en) 2018-01-02

Similar Documents

Publication Publication Date Title
US10129444B2 (en) Solid-state imaging element and camera system
US10483313B2 (en) Solid-state image sensor and electronic device
US9621827B2 (en) Imaging element, driving method, and electronic apparatus
US20180070037A1 (en) Solid state imaging apparatus
US20130049082A1 (en) Solid-state imaging device and electronic apparatus
JP2014049727A (ja) 固体撮像装置
JP4968227B2 (ja) イメージセンサ及びその駆動方法
JP2012015400A (ja) 固体撮像装置
JP2021069127A (ja) 撮像装置
JP5458043B2 (ja) 固体撮像装置
JP5377549B2 (ja) 固体撮像装置
JP6120530B2 (ja) 撮像装置、および撮像システム。
JP2017117957A (ja) 光電変換装置
JP2006222356A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130924

R151 Written notification of patent or utility model registration

Ref document number: 5377549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151