JP5458043B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP5458043B2
JP5458043B2 JP2011049857A JP2011049857A JP5458043B2 JP 5458043 B2 JP5458043 B2 JP 5458043B2 JP 2011049857 A JP2011049857 A JP 2011049857A JP 2011049857 A JP2011049857 A JP 2011049857A JP 5458043 B2 JP5458043 B2 JP 5458043B2
Authority
JP
Japan
Prior art keywords
reset
cell
transistor
read
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011049857A
Other languages
English (en)
Other versions
JP2012186404A (ja
Inventor
麻紀 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011049857A priority Critical patent/JP5458043B2/ja
Priority to US13/402,269 priority patent/US8772696B2/en
Publication of JP2012186404A publication Critical patent/JP2012186404A/ja
Application granted granted Critical
Publication of JP5458043B2 publication Critical patent/JP5458043B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明の実施形態は固体撮像装置に関する。
複数画素共有構造を採用して画素の微細化を図るＣＭＯＳイメージセンサにおいて、ＣＭＯＳイメージセンサのリセットトランジスタおよび増幅トランジスタの各ドレイン電源を別電源として、画素の駆動負荷を低減させる方法がある。
この方法では、リセットトランジスタのドレイン電源と増幅トランジスタのドレイン電源を同駆動とする場合に比べ、垂直信号線の容量負荷が小さくなり、高速動作を行うことができる。
一方、従来の複数画素共有構造では、フローティングディフュージョンが分割され、複数の画素に対して１個のリセットトランジスタと１個の増幅トランジスタとが共有される。また、リセットトランジスタのドレイン電源と増幅トランジスタのドレイン電源が別駆動の場合には、各セルのリセットトランジスタのドレイン拡散層と増幅トランジスタのドレイン拡散層を分けてレイアウト配置しなければならない。
このため、分割された複数のフローティングディフュージョンがリセットトランジスタおよび増幅トランジスタに対して対称に配置することが困難となり、これらのフローティングディフュージョン間で寄生容量が異なるようになることから、画素間で段差状のノイズが発生することがあった。
特開２００６−１７９８４８号公報
本発明の一つの実施形態の目的は、複数画素共有構造において、リセットトランジスタおよび増幅トランジスタに対してフローティングディフュージョンを対称に配置することが可能な固体撮像装置を提供することである。
実施形態の固体撮像装置によれば、セルと、増幅トランジスタと、複数のリセットトランジスタとが設けられている。セルは、Ｋ（Ｋは２以上の整数）個の画素が設けられている。増幅トランジスタは、前記Ｋ個の画素で共有されるように前記セルに設けられ、前記画素から読み出された信号を増幅する。複数のリセットトランジスタは、前記Ｋ個の画素から読み出された信号をリセットするように前記セルに設けられている。
図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。 図２は、図１の固体撮像装置の読み出し動作を示すタイミングチャートである。 図３は、図１の固体撮像装置の画素アレイ部のレイアウト構成を示す平面図である。 図４は、第２実施形態に係る固体撮像装置の概略構成を示すブロック図である。 図５は、図４の固体撮像装置の読み出し動作を示すタイミングチャートである。 図６は、図４の固体撮像装置の画素アレイ部のレイアウト構成を示す平面図である。 図７は、第３実施形態に係る固体撮像装置の概略構成を示すブロック図である。 図８は、図７の固体撮像装置の読み出し動作を示すタイミングチャートである。 図９は、図７の固体撮像装置の画素アレイ部のレイアウト構成を示す平面図である。
以下、実施形態に係る固体撮像装置について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１は、第１実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、この固体撮像装置には、セルＵＣ１が行方向および列方向にマトリックス状に配置されている。ここで、各セルＵＣ１には、４個のフォトダイオードＰＤ１〜ＰＤ４、４個の読み出しトランジスタＴｄ１〜Ｔｄ４、２個のリセットトランジスタＴｃ１、Ｔｃ２、２個のフローティングディフュージョンＦＤ１、ＦＤ２および１個の増幅トランジスタＴｂが設けられている。
ここで、各フォトダイオードＰＤ１〜ＰＤ４は、撮像対象からの光を画素単位で電気信号に変換することができる。読み出しトランジスタＴｄ１〜Ｔｄ４は、フォトダイオードＰＤ１〜ＰＤ４にて光電変換された信号をそれぞれ読み出すことができる。リセットトランジスタＴｃ１、Ｔｃ２は、フォトダイオードＰＤ１〜ＰＤ４から読み出された信号を同時にリセットすることができる。フローティングディフュージョンＦＤ１、ＦＤ２は互いに電気的に接続され、フォトダイオードＰＤ１〜ＰＤ４から読み出された信号を検出させることができる。増幅トランジスタＴｂは、フォトダイオードＰＤ１〜ＰＤ４にて共有され、フォトダイオードＰＤ１〜ＰＤ４から読み出された信号を増幅することができる。
そして、フォトダイオードＰＤ１〜ＰＤ４は、縦方向に並べて配置され、フォトダイオードＰＤ１はＭ（Ｍは正の整数）行目、フォトダイオードＰＤ２はＭ＋１行目、フォトダイオードＰＤ３はＭ＋２行目、フォトダイオードＰＤ４はＭ＋３行目に配置することができる。また、フローティングディフュージョンＦＤ１は、読み出しトランジスタＴｄ１、Ｔｄ２のドレインと共有され、フローティングディフュージョンＦＤ２は、読み出しトランジスタＴｄ３、Ｔｄ４のドレインと共有されている。また、読み出しトランジスタＴｄ１〜Ｔｄ４のソースはフォトダイオードＰＤ１〜ＰＤ４にそれぞれ接続されている。
また、フローティングディフュージョンＦＤ１、ＦＤ２は、増幅トランジスタＴｂに対して互いに対称になるように配置されている。また、リセットトランジスタＴｃ１、Ｔｃ２は、増幅トランジスタＴｂに対して互いに対称になるように配置されている。
また、リセットトランジスタＴｃ１は、セルＵＣ１の上端に配置され、リセットトランジスタＴｃ２は、セルＵＣ１の下端に配置されている。そして、リセットトランジスタＴｃ１のドレインは、自己が属するセルＵＣ１の上側に隣接するセルのリセットトランジスタＴｃ２のドレインと共有されている。また、リセットトランジスタＴｃ２のドレインは、自己が属するセルＵＣ１の下側に隣接するセルのリセットトランジスタＴｃ１のドレインと共有されている。リセットトランジスタＴｃ１のソースは、フローティングディフュージョンＦＤ１に接続され、リセットトランジスタＴｃ２のソースは、フローティングディフュージョンＦＤ２に接続されている。
また、この固体撮像装置には、行ごとに画素を走査する行走査回路１が設けられるとともに、各画素から読み出された信号を列ごとに伝送する垂直信号線ＶＬが設けられている。そして、行走査回路１には、ドレイン電源線ＨＤ１、ＨＤ２、リセット制御線ＨＳ１、ＨＳ２、読み出し制御線ＨＲ１〜ＨＲ４が接続されている。なお、行走査回路１は、セルＵＣ１の画素から信号を読み出す時は、リセット制御線ＨＳ１、ＨＳ２を組として駆動することができる。ここで、読み出し制御線ＨＲ１〜ＨＲ４は行ごとに設けられ、読み出しトランジスタＴｄ１〜Ｔｄ４のゲートにそれぞれ接続されている。リセット制御線ＨＳ１、ＨＳ２は、Ｍ行目とＭ＋３行目に設けられ、リセットトランジスタＴｃ１、Ｔｃ２のゲートにそれぞれ接続されている。ドレイン電源線ＨＤ１は、上側に隣接するセルＵＣ１との境界に配置され、リセットトランジスタＴｃ１のドレインに接続されている。ドレイン電源線ＨＤ２は、下側に隣接するセルＵＣ１との境界に配置され、リセットトランジスタＴｃ２のドレインに接続されている。
行走査回路１には、この行走査線が繰り返し単位で接続されている。
増幅トランジスタＴｂのゲートはフローティングディフュージョンＦＤ１、ＦＤ２に接続され、増幅トランジスタＴｂのソースは垂直信号線ＶＬに接続され、増幅トランジスタＴｂのドレインはドレイン電源ＡＶＤＤに接続されている。
なお、ドレイン電源ＡＶＤＤは、この固体撮像装置の全てのセルＵＣ１の増幅トランジスタＴｂのドレインに共通に接続することができる。また、ドレイン電源ＡＶＤＤの電圧は固定値に設定することができる。
図２は、図１の固体撮像装置の読み出し動作を示すタイミングチャートである。
図２において、例えば、Ｍ行目の画素から信号を読み出すものとすると、リセット制御線ＨＳ１、ＨＳ２にリセット信号ＲＥＳＥＴ１２、ＲＥＳＥＴ１３がそれぞれ与えられることで、リセットトランジスタＴｃ１、Ｔｃ２がオンし、フローティングディフュージョンＦＤ１、ＦＤ２の電荷がリセットされる。そして、フローティングディフュージョンＦＤ１、ＦＤ２のリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧にＮ（Ｎは正の整数）列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。なお、増幅トランジスタＴｂは、垂直信号線ＶＬに接続された負荷トランジスタとソースフォロアを構成することができる。
次に、読み出し制御線ＨＲ１にリード信号ＲＥＡＤ１３が与えられることで、読み出しトランジスタＴｄ１がオンし、フォトダイオードＰＤ１で検出された電荷がフローティングディフュージョンＦＤ１、ＦＤ２に転送される。そして、フローティングディフュージョンの信号レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
次に、リセット制御線ＨＳ１、ＨＳ２にリセット信号ＲＥＳＥＴ１２、ＲＥＳＥＴ１３がそれぞれ与えられることで、リセットトランジスタＴｃ１、Ｔｃ２がオンする。この時、ドレイン電源線ＨＤ１、ＨＤ２にドレインパルスＤＲＡＩＮ１１、ＤＲＡＩＮ１２がそれぞれ与えられることで、フローティングディフュージョンＦＤ１、ＦＤ２の電位が電源電位に設定される。なお、このドレインパルスＤＲＡＩＮ１１、ＤＲＡＩＮ１２は、この固体撮像装置の全てのセルＵＣ１のリセットトランジスタＴｃ１、Ｔｃ２のドレインに一括して与えられる。
ここで、フローティングディフュージョンＦＤ１、ＦＤ２の電位が電源電位に設定されると、増幅トランジスタＴｂがオフし、各画素が垂直信号線ＶＬから切り離される。このため、各画素から信号を読み出した後、全てのセルＵＣ１のフローティングディフュージョンＦＤ１、ＦＤ２の電位を電源電位に設定することにより、読み出し対象となる画素以外の画素からの信号に基づいて垂直信号線ＶＬが駆動されるのを防止することができる。
次に、Ｍ＋１行目の画素から信号を読み出すものとすると、リセット制御線ＨＳ１、ＨＳ２にリセット信号ＲＥＳＥＴ１２、ＲＥＳＥＴ１３がそれぞれ与えられることで、リセットトランジスタＴｃ１、Ｔｃ２がオンし、フローティングディフュージョンＦＤ１、ＦＤ２の電荷がリセットされる。そして、フローティングディフュージョンＦＤ１、ＦＤ２のリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
次に、読み出し制御線ＨＲ２にリード信号ＲＥＡＤ１４が与えられることで、読み出しトランジスタＴｄ２がオンし、フォトダイオードＰＤ２で検出された電荷がフローティングディフュージョンＦＤ１、ＦＤ２に転送される。そして、フローティングディフュージョンの信号レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
次に、リセット制御線ＨＳ１、ＨＳ２にリセット信号ＲＥＳＥＴ１２、ＲＥＳＥＴ１３がそれぞれ与えられることで、リセットトランジスタＴｃ１、Ｔｃ２がオンする。この時、ドレイン電源線ＨＤ１、ＨＤ２にドレインパルスＤＲＡＩＮ１１、ＤＲＡＩＮ１２がそれぞれ与えられることで、フローティングディフュージョンＦＤ１、ＦＤ２の電位が電源電位に設定される。
次に、Ｍ＋２行目の画素から信号を読み出すものとすると、リセット制御線ＨＳ１、ＨＳ２にリセット信号ＲＥＳＥＴ１２、ＲＥＳＥＴ１３がそれぞれ与えられることで、リセットトランジスタＴｃ１、Ｔｃ２がオンし、フローティングディフュージョンＦＤ１、ＦＤ２の電荷がリセットされる。そして、フローティングディフュージョンＦＤ１、ＦＤ２のリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
次に、読み出し制御線ＨＲ３にリード信号ＲＥＡＤ１５が与えられることで、読み出しトランジスタＴｄ３がオンし、フォトダイオードＰＤ３で検出された電荷がフローティングディフュージョンＦＤ１、ＦＤ２に転送される。そして、フローティングディフュージョンの信号レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
次に、リセット制御線ＨＳ１、ＨＳ２にリセット信号ＲＥＳＥＴ１２、ＲＥＳＥＴ１３がそれぞれ与えられることで、リセットトランジスタＴｃ１、Ｔｃ２がオンする。この時、ドレイン電源線ＨＤ１、ＨＤ２にドレインパルスＤＲＡＩＮ１１、ＤＲＡＩＮ１２がそれぞれ与えられることで、フローティングディフュージョンＦＤ１、ＦＤ２の電位が電源電位に設定される。
ここで、１個の増幅トランジスタＴｂにて４画素が共有されているセルＵＣ１に２個のリセットトランジスタＴｃ１、Ｔｃ２を設けることにより、増幅トランジスタＴｂに対してリセットトランジスタＴｃ１、Ｔｃ２が互いに対称になるように配置することができる。このため、フローティングディフュージョンＦＤ１、ＦＤ２間の寄生容量が互いに等しくなるようにレイアウト設定することができ、画素間で段差状のノイズが発生するのを防止することができる。
また、ドレイン電源線ＨＤ１、ＨＤ２をドレイン電源ＡＶＤＤと分離することにより、垂直信号線ＶＬの容量負荷を小さくすることができ、高速動作化を実現することが可能となるとともに、増幅トランジスタＴｂのドレイン電位を固定することができ、垂直信号線ＶＬの電位の揺れを少なくしてノイズを低減させることができる。
また、同一の増幅トランジスタＴｂにて共有されるリセットトランジスタＴｃ１、Ｔｃ２のリセット制御線ＨＳ１、ＨＳ２を組で駆動することにより、１個のセルＵＣ１に２個のリセットトランジスタＴｃ１、Ｔｃ２を設けた場合においても、フローティングディフュージョンＦＤ１、ＦＤ２の信号が互いに干渉するのを防止することができ、リセットレベルを正確に設定することができる。
図３は、図１の固体撮像装置の画素アレイ部のレイアウト構成を示す平面図である。
図３において、半導体基板には、４個のフォトダイオードＰＤ１〜ＰＤ４がセルＵＣ１単位で縦方向に並べて配置されている。そして、フォトダイオードＰＤ１、ＰＤ２に隣接するようにフローティングディフュージョンＦＤ１が配置され、フォトダイオードＰＤ３、ＰＤ４に隣接するようにフローティングディフュージョンＦＤ２が配置されている。
そして、フォトダイオードＰＤ１とフローティングディフュージョンＦＤ１との間にはゲート電極Ｇ１が配置され、フォトダイオードＰＤ２とフローティングディフュージョンＦＤ１との間にはゲート電極Ｇ２が配置され、フォトダイオードＰＤ３とフローティングディフュージョンＦＤ２との間にはゲート電極Ｇ３が配置され、フォトダイオードＰＤ４とフローティングディフュージョンＦＤ２との間にはゲート電極Ｇ４が配置されている。なお、ゲート電極Ｇ１〜Ｇ４は、読み出しトランジスタＴｄ１〜Ｔｄ４をそれぞれ構成することができる。
また、上側に隣接するセルとの境界には不純物拡散層Ｆ１が配置され、フローティングディフュージョンＦＤ１と不純物拡散層Ｆ１との間にはゲート電極Ｇ９が配置されている。下側に隣接するセルとの境界には不純物拡散層Ｆ４が配置され、フローティングディフュージョンＦＤ２と不純物拡散層Ｆ４との間にはゲート電極Ｇ１０が配置されている。なお、ゲート電極Ｇ９、Ｇ１０は、リセットトランジスタＴｃ１、ＴＣ２をそれぞれ構成することができる。
また、フローティングディフュージョンＦＤ１、ＦＤ２間には、不純物拡散層Ｆ２、Ｆ３が配置され、不純物拡散層Ｆ２、Ｆ３間にはゲート電極Ｇ０が配置されている。なお、ゲート電極Ｇ０は、増幅トランジスタＴｂを構成することができる。ここで、フローティングディフュージョンＦＤ１、ＦＤ２は、ゲート電極Ｇ０に対して互いに対称になるように配置されている。また、ゲート電極Ｇ０に対してセルＵＣ１の上側と下側とは鏡像関係になるように配置されている。
また、セルＵＣ１のリセットトランジスタＴｃ１、Ｔｃ２および増幅トランジスタＴｂは、Ｎ列目のフォトダイオードＰＤ１〜ＰＤ４と、Ｎ＋１列目のフォトダイオードＰＤ１〜ＰＤ４との間に配置されている。
そして、フローティングディフュージョンＦＤ１、ＦＤ２は配線Ｈ１を介してゲート電極Ｇ０に接続されている。不純物拡散層Ｆ３は配線Ｈ２を介して垂直信号線ＶＬに接続されている。ドレイン電源線ＨＤ１は、不純物拡散層Ｆ１に接続され、ドレイン電源線ＨＤ２は、不純物拡散層Ｆ４に接続されている。
リセット制御線ＨＳ１は、ゲート電極Ｇ９に接続され、リセット制御線ＨＳ２は、ゲート電極Ｇ１０に接続されている。読み出し制御線ＨＲ１〜ＨＲ４は、ゲート電極Ｇ１〜Ｇ４にそれぞれ接続されている。電源線ＶＤは、不純物拡散層Ｆ２に接続されている。この電源線ＶＤは、ドレイン電源ＡＶＤＤを供給することができる。
なお、読み出しトランジスタＴｄ１〜Ｔｄ４、リセットトランジスタＴｃ１、Ｔｃ２、フローティングディフュージョンＦＤ１、ＦＤ２および増幅トランジスタＴｂは半導体基板の表面側に配置し、フォトダイオードＰＤ１〜ＰＤ４は、半導体基板の裏面側に配置することができる。この場合、リセット制御線ＨＳ１、ＨＳ２、読み出し制御線ＨＲ１〜ＨＲ４および電源線ＶＤなどの配線をフォトダイオードＰＤ１〜ＰＤ４と重なるように配置することができ、配線のレイアウトの自由度を向上させることができる。
なお、読み出しトランジスタＴｄ１〜Ｔｄ４、リセットトランジスタＴｃ１、Ｔｃ２、フローティングディフュージョンＦＤ１、ＦＤ２および増幅トランジスタＴｂとともにフォトダイオードＰＤ１〜ＰＤ４も、半導体基板の表面側に配置するようにしてもよい。この場合、フォトダイオードＰＤ１〜ＰＤ４への光の入射が妨げられないようにするために、フォトダイオードＰＤ１〜ＰＤ４を避けるようにして、リセット制御線ＨＳ１、ＨＳ２、読み出し制御線ＨＲ１〜ＨＲ４および電源線ＶＤなどの配線を配置することができる。
ここで、フローティングディフュージョンＦＤ１、ＦＤ２がゲート電極Ｇ０に対して互いに対称になるように配置することで、フローティングディフュージョンＦＤ１、ＦＤ２間の寄生容量が互いに等しくなるようにレイアウト設定することができ、画素間で段差状のノイズが発生するのを防止することができる。
なお、図３の例では、ドレイン電源線ＨＤ１、ＨＤ２および電源線ＶＤを横方向に配線する方法について説明したが、縦方向に配線するようにしてもよい。
（第２実施形態）
図４は、第２実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図４において、この固体撮像装置には、セルＵＣ１が行方向および列方向にマトリックス状に配置されている。なお、図４のセルＵＣ１の構成は図１のセルＵＣ１の構成と同様である。ただし、図４のＮ＋１列目のセルＵＣ１´及びＵＣ１´´は、Ｎ列目のセルＵＣ１に対して縦方向に２画素分だけずらされて配置されている。
また、Ｎ＋１列目のセルＵＣ１´には、ドレイン電源線ＨＤ１´、ＨＤ２´およびリセット制御線ＨＳ１´、ＨＳ２´が、Ｎ列目のセルＵＣ１のドレイン電源線ＨＤ１、ＨＤ２およびリセット制御線ＨＳ１、ＨＳ２と別個に設けられている。
ここで、リセット制御線ＨＳ１´、ＨＳ２´は、Ｎ＋１列目のセルＵＣ１´のリセットトランジスタＴｃ１、Ｔｃ２のゲートにそれぞれ接続されている。ドレイン電源線ＨＤ１´は、Ｎ＋１列目の上側に隣接するセルＵＣ１´との境界に配置され、Ｎ＋１列目のセルＵＣ１´のリセットトランジスタＴｃ１のドレインに接続されている。ドレイン電源線ＨＤ２´は、Ｎ＋１列目の下側に隣接するセルＵＣ１´との境界に配置され、Ｎ＋１列目のセルＵＣ１´のリセットトランジスタＴｃ２のドレインに接続されている。
また、Ｎ＋１列目のセルＵＣ１´では、読み出し制御線ＨＲ１は、読み出しトランジスタＴｄ４のゲートに接続され、読み出し制御線ＨＲ２は、トランジスタＴｄ１のゲートに接続され、読み出し制御線ＨＲ３は、読み出しトランジスタＴｄ２のゲートに接続され、読み出し制御線ＨＲ４は、読み出しトランジスタＴｄ３のゲートに接続されている。
また、この固体撮像装置には、図１の行走査回路１の代わりに行走査回路２が設けられている。この行走査回路２には、ドレイン電源線ＨＤ１、ＨＤ２、ＨＤ１´、ＨＤ２´、ＨＤ１´´、ＨＤ２´´、リセット制御線ＨＳ１、ＨＳ２、ＨＳ１´、ＨＳ２´、ＨＳ１´´、ＨＳ２´´、読み出し制御線ＨＲ１〜ＨＲ４が接続されている。ここで、行走査回路２は、例えば、Ｎ列目かつＭ行目の画素から信号を読み出す時は、リセット制御線ＨＳ１、ＨＳ２、ＨＳ１´´、ＨＳ２´´を組として駆動し、Ｎ列目かつＭ＋１行目の画素から信号を読み出す時は、リセット制御線ＨＳ１、ＨＳ２、ＨＳ１´、ＨＳ２´を組として駆動する。
行走査回路２には、この行走査線が繰り返し単位で接続されている。
図５は、図４の固体撮像装置の読み出し動作を示すタイミングチャートである。
図５において、例えば、Ｎ列目かつＭ行目の画素から信号を読み出すものとすると、リセット制御線ＨＳ１、ＨＳ２にリセット信号ＲＥＳＥＴ１２、ＲＥＳＥＴ１５がそれぞれ与えられることで、セルＵＣ１のリセットトランジスタＴｃ１、Ｔｃ２がオンし、セルＵＣ１のフローティングディフュージョンＦＤ１、ＦＤ２の電荷がリセットされる。そして、セルＵＣ１のフローティングディフュージョンＦＤ１、ＦＤ２のリセットレベルに応じた電圧がセルＵＣ１の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１の増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
この時、リセット制御線ＨＳ１´´、ＨＳ２´´にリセット信号ＲＥＳＥＴ１０、ＲＥＳＥＴ１３がそれぞれ与えられることで、セルＵＣ１´´のリセットトランジスタＴｃ１、Ｔｃ２がオンし、セルＵＣ１´´のフローティングディフュージョンＦＤ１、ＦＤ２の電荷がリセットされる。そして、セルＵＣ１´´のフローティングディフュージョンＦＤ１、ＦＤ２のリセットレベルに応じた電圧がセルＵＣ１´´の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１´´の増幅トランジスタＴｂのゲートに印加された電圧にＮ＋１列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ２がＮ＋１列目の垂直信号線ＶＬに出力される。
次に、読み出し制御線ＨＲ１にリード信号ＲＥＡＤ１３が与えられることで、セルＵＣ１の読み出しトランジスタＴｄ１がオンし、セルＵＣ１のフォトダイオードＰＤ１で検出された電荷がセルＵＣ１のフローティングディフュージョンＦＤ１、ＦＤ２に転送される。そして、セルＵＣ１のフローティングディフュージョンの信号レベルに応じた電圧がセルＵＣ１の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１の増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
また、読み出し制御線ＨＲ１にリード信号ＲＥＡＤ１３が与えられると、セルＵＣ１´´の読み出しトランジスタＴｄ４がオンし、セルＵＣ１´´のフォトダイオードＰＤ４で検出された電荷がセルＵＣ１´´のフローティングディフュージョンＦＤ１、ＦＤ２に転送される。そして、セルＵＣ１´´のフローティングディフュージョンの信号レベルに応じた電圧がセルＵＣ１´´の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１´´の増幅トランジスタＴｂのゲートに印加された電圧にＮ＋１列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ２がＮ＋１列目の垂直信号線ＶＬに出力される。
次に、リセット制御線ＨＳ１、ＨＳ２にリセット信号ＲＥＳＥＴ１２、ＲＥＳＥＴ１５がそれぞれ与えられることで、セルＵＣ１のリセットトランジスタＴｃ１、Ｔｃ２がオンする。この時、ドレイン電源線ＨＤ１、ＨＤ２にドレインパルスＤＲＡＩＮ１１、ＤＲＡＩＮ１３がそれぞれ与えられることで、セルＵＣ１のフローティングディフュージョンＦＤ１、ＦＤ２の電位が電源電位に設定される。
また、リセット制御線ＨＳ１´´、ＨＳ２´´にリセット信号ＲＥＳＥＴ１０、ＲＥＳＥＴ１３がそれぞれ与えられることで、セルＵＣ１´´のリセットトランジスタＴｃ１、Ｔｃ２がオンする。この時、ドレイン電源線ＨＤ１´´、ＨＤ１´にドレインパルスＤＲＡＩＮ１０、ＤＲＡＩＮ１２がそれぞれ与えられることで、セルＵＣ１´´のフローティングディフュージョンＦＤ１、ＦＤ２の電位が電源電位に設定される。
次に、Ｎ列目かつＭ＋１行目の画素から信号を読み出すものとすると、リセット制御線ＨＳ１、ＨＳ２にリセット信号ＲＥＳＥＴ１２、ＲＥＳＥＴ１５がそれぞれ与えられることで、セルＵＣ１のリセットトランジスタＴｃ１、Ｔｃ２がオンし、セルＵＣ１のフローティングディフュージョンＦＤ１、ＦＤ２の電荷がリセットされる。そして、セルＵＣ１のフローティングディフュージョンＦＤ１、ＦＤ２のリセットレベルに応じた電圧がセルＵＣ１の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１の増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
この時、リセット制御線ＨＳ１´、ＨＳ２´にリセット信号ＲＥＳＥＴ１５、ＲＥＳＥＴ１７がそれぞれ与えられることで、セルＵＣ１´のリセットトランジスタＴｃ１、Ｔｃ２がオンし、セルＵＣ１´のフローティングディフュージョンＦＤ１、ＦＤ２の電荷がリセットされる。そして、セルＵＣ１´のフローティングディフュージョンＦＤ１、ＦＤ２のリセットレベルに応じた電圧がセルＵＣ１´の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１´の増幅トランジスタＴｂのゲートに印加された電圧にＮ＋１列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ２がＮ＋１列目の垂直信号線ＶＬに出力される。
次に、読み出し制御線ＨＲ２にリード信号ＲＥＡＤ１４が与えられることで、セルＵＣ１の読み出しトランジスタＴｄ１がオンし、セルＵＣ１のフォトダイオードＰＤ１で検出された電荷がセルＵＣ１のフローティングディフュージョンＦＤ１、ＦＤ２に転送される。そして、セルＵＣ１のフローティングディフュージョンの信号レベルに応じた電圧がセルＵＣ１の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１の増幅トランジスタＴｂのゲートに印加された電圧にＮ列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ１がＮ列目の垂直信号線ＶＬに出力される。
また、読み出し制御線ＨＲ２にリード信号ＲＥＡＤ１４が与えられると、セルＵＣ１´の読み出しトランジスタＴｄ１がオンし、セルＵＣ１´のフォトダイオードＰＤ１で検出された電荷がセルＵＣ１´のフローティングディフュージョンＦＤ１、ＦＤ２に転送される。そして、セルＵＣ１´のフローティングディフュージョンの信号レベルに応じた電圧がセルＵＣ１´の増幅トランジスタＴｂのゲートにかかり、セルＵＣ１´の増幅トランジスタＴｂのゲートに印加された電圧にＮ＋１列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ２がＮ＋１列目の垂直信号線ＶＬに出力される。
次に、リセット制御線ＨＳ１、ＨＳ２にリセット信号ＲＥＳＥＴ１２、ＲＥＳＥＴ１５がそれぞれ与えられることで、セルＵＣ１のリセットトランジスタＴｃ１、Ｔｃ２がオンする。この時、ドレイン電源線ＨＤ１、ＨＤ２にドレインパルスＤＲＡＩＮ１１、ＤＲＡＩＮ１３がそれぞれ与えられることで、セルＵＣ１のフローティングディフュージョンＦＤ１、ＦＤ２の電位が電源電位に設定される。
また、リセット制御線ＨＳ１´、ＨＳ２´にリセット信号ＲＥＳＥＴ１４、ＲＥＳＥＴ１７がそれぞれ与えられることで、セルＵＣ１´のリセットトランジスタＴｃ１、Ｔｃ２がオンする。この時、ドレイン電源線ＨＤ１´、ＨＤ２´にドレインパルスＤＲＡＩＮ１２、ＤＲＡＩＮ１４がそれぞれ与えられることで、セルＵＣ１´のフローティングディフュージョンＦＤ１、ＦＤ２の電位が電源電位に設定される。
以下、次の行から信号を読み出す場合についても同様に動作される。
ここで、Ｎ列目とＮ＋１列目とでセルを縦方向にずらして配置することにより、グリーン同士でレイアウトを対称化することができ、色のばらつきを低減させることができる。
図６は、図４の固体撮像装置の画素アレイ部のレイアウト構成を示す平面図である。
図６において、固体撮像装置のセルＵＣ１のレイアウト構成は、図３のレイアウト構成と同様である。ただし、Ｎ＋１列目のセルＵＣ１は、Ｎ列目のセルＵＣ１に対して２画素分だけ縦方向にずらして配置されている。
これにより、セルＵＣ１を千鳥配置した場合においても、フローティングディフュージョンＦＤ１、ＦＤ２がゲート電極Ｇ０に対して互いに対称になるように配置することができる。このため、グリーン同士でレイアウトを対称化することを可能としつつ、フローティングディフュージョンＦＤ１、ＦＤ２間の寄生容量が互いに等しくなるようにレイアウト設定することができ、色のばらつきを低減させつつ、画素間で段差状のノイズが発生するのを防止することができる。
なお、図６の例では、ドレイン電源線ＨＤ１、ＨＤ２および電源線ＶＤを横方向に配線する方法について説明したが、縦方向に配線するようにしてもよい。また、図６の例では、裏面照射型ＣＭＯＳセンサの配線レイアウトを例に取ったが、表面照射型ＣＭＯＳセンサに適用するようにしてもよい。
（第３実施形態）
図７は、第３実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図７において、この固体撮像装置には、セルＵＣ２が行方向および列方向にマトリックス状に配置されている。ここで、各セルＵＣ２には、８個のフォトダイオードＰＤ１〜ＰＤ８、８個の読み出しトランジスタＴｄ１〜Ｔｄ８、２個のリセットトランジスタＴｃ１、Ｔｃ２、２個のフローティングディフュージョンＦＤ１、ＦＤ２および１個の増幅トランジスタＴｂが設けられている。
ここで、各フォトダイオードＰＤ１〜ＰＤ８は、撮像対象からの光を画素単位で電気信号に変換することができる。読み出しトランジスタＴｄ１〜Ｔｄ８は、フォトダイオードＰＤ１〜ＰＤ８にて光電変換された信号をそれぞれ読み出すことができる。リセットトランジスタＴｃ１、Ｔｃ２は、フォトダイオードＰＤ１〜ＰＤ８から読み出された信号を同時にリセットすることができる。フローティングディフュージョンＦＤ１、ＦＤ２は互いに電気的に接続され、フォトダイオードＰＤ１〜ＰＤ８から読み出された信号を検出させることができる。増幅トランジスタＴｂは、フォトダイオードＰＤ１〜ＰＤ８にて共有され、フォトダイオードＰＤ１〜ＰＤ８から読み出された信号を増幅することができる。
そして、フォトダイオードＰＤ１〜ＰＤ４は、Ｎ列目の縦方向に並べて配置され、フォトダイオードＰＤ１はＭ行目、フォトダイオードＰＤ２はＭ＋１行目、フォトダイオードＰＤ３はＭ＋２行目、フォトダイオードＰＤ４はＭ＋３行目に配置することができる。フォトダイオードＰＤ５〜ＰＤ８は、Ｎ＋１列目の縦方向に並べて配置され、フォトダイオードＰＤ５はＭ＋４行目、フォトダイオードＰＤ６はＭ＋５行目、フォトダイオードＰＤ７はＭ＋６行目、フォトダイオードＰＤ８はＭ＋７行目に配置することができる。
また、フローティングディフュージョンＦＤ１は、読み出しトランジスタＴｄ３、Ｔｄ４のドレインと共有され、フローティングディフュージョンＦＤ２は、読み出しトランジスタＴｄ５、Ｔｄ６のドレインと共有されている。また、読み出しトランジスタＴｄ１〜Ｔｄ８のソースはフォトダイオードＰＤ１〜ＰＤ８にそれぞれ接続されている。
また、フローティングディフュージョンＦＤ１、ＦＤ２は、増幅トランジスタＴｂに対して互いに対称になるように配置されている。また、リセットトランジスタＴｃ１、Ｔｃ２は、増幅トランジスタＴｂに対して互いに対称になるように配置されている。
また、リセットトランジスタＴｃ１のドレインは、自己が属するセルＵＣ２の右上側に隣接するセルＵＣ２´のリセットトランジスタＴｃ２のドレインと共有されている。また、リセットトランジスタＴｃ２のドレインは、自己が属するセルＵＣ２の左下側に隣接するセルのリセットトランジスタＴｃ１のドレインと共有されている。リセットトランジスタＴｃ１のソースは、フローティングディフュージョンＦＤ１に接続され、リセットトランジスタＴｃ２のソースは、フローティングディフュージョンＦＤ２に接続されている。
また、この固体撮像装置には、行ごとに画素を走査する行走査回路３が設けられるとともに、各画素から読み出された信号を列ごとに伝送する垂直信号線ＶＬが設けられている。そして、行走査回路３には、ドレイン電源線ＨＤ１、ＨＤ２、リセット制御線ＨＳ１、ＨＳ２、読み出し制御線ＨＲ１〜ＨＲ８が接続されている。ここで、読み出し制御線ＨＲ１〜ＨＲ８は行ごとに設けられ、読み出し制御線ＨＲ１〜ＨＲ８は読み出しトランジスタＴｄ１〜Ｔｄ８のゲートにそれぞれ接続されている。リセット制御線ＨＳ１、ＨＳ２は、Ｍ＋２行目とＭ＋５行目に設けられ、リセットトランジスタＴｃ１、Ｔｃ２のゲートにそれぞれ接続されている。ドレイン電源線ＨＤ１は、Ｍ＋１行目とＭ＋２行目の間に設けられ、リセットトランジスタＴｃ１のドレインに接続されている。ドレイン電源線ＨＤ２は、Ｍ＋５行目とＭ＋６行目の間に設けられ、リセットトランジスタＴｃ２のドレインに接続されている。
行走査回路３には、この行走査線が繰り返し単位で接続されている。
増幅トランジスタＴｂのゲートはフローティングディフュージョンＦＤ１、ＦＤ２に接続され、増幅トランジスタＴｂのソースは垂直信号線ＶＬに接続され、増幅トランジスタＴｂのドレインはドレイン電源ＡＶＤＤに接続されている。
なお、ドレイン電源ＡＶＤＤは、この固体撮像装置の全てのセルＵＣ２の増幅トランジスタＴｂのドレインに共通に接続することができる。また、ドレイン電源ＡＶＤＤの電圧は固定値に設定することができる。
なお、図７の例では、各セルＵＣ２に２個のリセットトランジスタＴｃ１、Ｔｃ２を設ける方法について説明したが、各セルＵＣ２に４個のリセットトランジスタを設けるようにしてもよい。
図８は、図７の固体撮像装置の読み出し動作を示すタイミングチャートである。
図８において、例えば、Ｎ列目かつＭ＋２行目の画素から信号を読み出すものとすると、リセット制御線ＨＳ１、ＨＳ２にリセット信号ＲＥＳＥＴ１２、ＲＥＳＥＴ１３がそれぞれ与えられることで、リセットトランジスタＴｃ１、Ｔｃ２がオンし、フローティングディフュージョンＦＤ１、ＦＤ２の電荷がリセットされる。そして、フローティングディフュージョンＦＤ１、ＦＤ２のリセットレベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧にＮ＋１列目の垂直信号線ＶＬの電圧が追従することで、リセットレベルの画素信号ＶＳｉｇ２がＮ＋１列目の垂直信号線ＶＬに出力される。
この時、リセット制御線ＨＳ１´、ＨＳ２´にもリセット信号ＲＥＳＥＴ１０、ＲＥＳＥＴ１１がそれぞれ与えられることで、セルＵＣ２のリセットトランジスタＴｃ１とドレインを共有するセルＵＣ２´のリセットトランジスタＴｃ２がオンされるとともに、セルＵＣ２´のリセットトランジスタＴｃ２と電気的に接続されたセルＵＣ２´のリセットトランジスタＴｃ１がオンされる。
次に、読み出し制御線ＨＲ３にリード信号ＲＥＡＤ１３が与えられることで、読み出しトランジスタＴｄ３がオンし、フォトダイオードＰＤ３で検出された電荷がフローティングディフュージョンＦＤ１、ＦＤ２に転送される。そして、フローティングディフュージョンの信号レベルに応じた電圧が増幅トランジスタＴｂのゲートにかかり、増幅トランジスタＴｂのゲートに印加された電圧にＮ＋１列目の垂直信号線ＶＬの電圧が追従することで、信号レベルの画素信号ＶＳｉｇ２がＮ＋１列目の垂直信号線ＶＬに出力される。
次に、リセット制御線ＨＳ１、ＨＳ２にリセット信号ＲＥＳＥＴ１２、ＲＥＳＥＴ１３がそれぞれ与えられることで、リセットトランジスタＴｃ１、Ｔｃ２がオンする。この時、ドレイン電源線ＨＤ１、ＨＤ２にドレインパルスＤＲＡＩＮ１１、ＤＲＡＩＮ１２がそれぞれ与えられることで、フローティングディフュージョンＦＤ１、ＦＤ２の電位が電源電位に設定される。
以下、次の行から信号を読み出す場合についても同様に動作される。
ここで、１個の増幅トランジスタＴｂにて８画素が共有されているセルＵＣ２に２個のリセットトランジスタＴｃ１、Ｔｃ２を設けることにより、増幅トランジスタＴｂに対してリセットトランジスタＴｃ１、Ｔｃ２が互いに対称になるように配置することができる。このため、フローティングディフュージョンＦＤ１、ＦＤ２間の寄生容量が互いに等しくなるようにレイアウト設定することができ、画素間で段差状のノイズが発生するのを防止することができる。
図９は、図７の固体撮像装置の画素アレイ部のレイアウト構成を示す平面図である。
図９において、半導体基板には、セルＵＣ２に属する４個のフォトダイオードＰＤ１〜ＰＤ４はＮ列目の縦方向に並べて配置され、セルＵＣ２に属する４個のフォトダイオードＰＤ５〜ＰＤ８はＮ＋１列目の縦方向に並べて配置されている。そして、フォトダイオードＰＤ３、ＰＤ４に隣接するようにフローティングディフュージョンＦＤ１が配置され、フォトダイオードＰＤ５、ＰＤ６に隣接するようにフローティングディフュージョンＦＤ２が配置されている。また、フォトダイオードＰＤ１、ＰＤ２に隣接するように不純物拡散層Ｆ５が配置され、フォトダイオードＰＤ７、ＰＤ８に隣接するように不純物拡散層Ｆ６が配置されている。
そして、フォトダイオードＰＤ３とフローティングディフュージョンＦＤ１との間にはゲート電極Ｇ３が配置され、フォトダイオードＰＤ４とフローティングディフュージョンＦＤ１との間にはゲート電極Ｇ４が配置され、フォトダイオードＰＤ５とフローティングディフュージョンＦＤ２との間にはゲート電極Ｇ５が配置され、フォトダイオードＰＤ６とフローティングディフュージョンＦＤ２との間にはゲート電極Ｇ６が配置されている。また、フォトダイオードＰＤ１と不純物拡散層Ｆ５との間にはゲート電極Ｇ１が配置され、フォトダイオードＰＤ２と不純物拡散層Ｆ５との間にはゲート電極Ｇ２が配置され、フォトダイオードＰＤ７と不純物拡散層Ｆ６との間にはゲート電極Ｇ７が配置され、フォトダイオードＰＤ８と不純物拡散層Ｆ６との間にはゲート電極Ｇ８が配置されている。なお、ゲート電極Ｇ１〜Ｇ８は、読み出しトランジスタＴｄ１〜Ｔｄ８をそれぞれ構成することができる。
また、右上側に隣接するセルとの境界には不純物拡散層Ｆ１が配置され、フローティングディフュージョンＦＤ１と不純物拡散層Ｆ１との間にはゲート電極Ｇ９が配置されている。左下側に隣接するセルとの境界には不純物拡散層Ｆ４が配置され、フローティングディフュージョンＦＤ２と不純物拡散層Ｆ４との間にはゲート電極Ｇ１０が配置されている。なお、ゲート電極Ｇ９、Ｇ１０は、リセットトランジスタＴｃ１、ＴＣ２をそれぞれ構成することができる。
また、フローティングディフュージョンＦＤ１、ＦＤ２間には、不純物拡散層Ｆ２、Ｆ３が配置され、不純物拡散層Ｆ２、Ｆ３間にはゲート電極Ｇ０が配置されている。なお、ゲート電極Ｇ０は、増幅トランジスタＴｂを構成することができる。ここで、フローティングディフュージョンＦＤ１、ＦＤ２は、ゲート電極Ｇ０に対して互いに対称になるように配置されている。また、ゲート電極Ｇ０に対してセルＵＣ１の上側と下側とは点対称になるように配置されている。
また、リセットトランジスタＴｃ１、Ｔｃ２および増幅トランジスタＴｂは、Ｎ列目のフォトダイオードＰＤ１〜ＰＤ８と、Ｎ＋１列目のフォトダイオードＰＤ１〜ＰＤ８との間に配置されている。
そして、フローティングディフュージョンＦＤ１、ＦＤ２は配線Ｈ１を介して互いに接続されている。フローティングディフュージョンＦＤ１と不純物拡散層Ｆ５は配線Ｈ３を介して互いに接続されている。フローティングディフュージョンＦＤ２と不純物拡散層Ｆ６は配線Ｈ４を介して互いに接続されている。不純物拡散層Ｆ２は配線Ｈ２を介して垂直信号線ＶＬに接続されている。ドレイン電源線ＨＤ１は、不純物拡散層Ｆ１に接続され、ドレイン電源線ＨＤ２は、不純物拡散層Ｆ４に接続されている。
リセット制御線ＨＳ１は、ゲート電極Ｇ９に接続され、リセット制御線ＨＳ２は、ゲート電極Ｇ１０に接続されている。読み出し制御線ＨＲ１〜ＨＲ８は、ゲート電極Ｇ１〜Ｇ８にそれぞれ接続されている。電源線ＶＤは、不純物拡散層Ｆ３に接続されている。
これにより、８個のフォトダイオードＰＤ１〜ＰＤ８で１個の増幅トランジスタＴｂが共有されている場合においても、フローティングディフュージョンＦＤ１、ＦＤ２がゲート電極Ｇ０に対して互いに対称になるように配置することができる。このため、フォトダイオードＰＤ１〜ＰＤ８の面積を増大させることを可能としつつ、フローティングディフュージョンＦＤ１、ＦＤ２間の寄生容量が互いに等しくなるようにレイアウト設定することができ、感度を向上させつつ、画素間で段差状のノイズが発生するのを防止することができる。
なお、図９の例では、ドレイン電源線ＨＤ１、ＨＤ２および電源線ＶＤを横方向に配線する方法について説明したが、縦方向に配線するようにしてもよい。また、図９の例では、裏面照射型ＣＭＯＳセンサの配線レイアウトを例に取ったが、表面照射型ＣＭＯＳセンサに適用するようにしてもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ＵＣ１、ＵＣ１´、ＵＣ２ セル、Ｔｂ 増幅トランジスタ、Ｔｃ１、Ｔｃ２ リセットトランジスタ、Ｔｄ１〜Ｔｄ８ 読み出しトランジスタ、ＰＤ１〜ＰＤ８ フォトダイオード、ＦＤ１、ＦＤ２ フローティングディフュージョン、ＶＬ 垂直信号線、ＨＤ１、ＨＤ２ ドレイン電源線、ＨＳ１、ＨＳ２ リセット制御線、ＨＲ１〜ＨＲ８ 読み出し制御線、ＶＤ 電源線、１〜３ 行走査回路、Ｇ０〜Ｇ１０ ゲート電極、Ｈ１〜Ｈ４ 配線、Ｆ１〜Ｆ６ 不純物拡散層

Claims (9)

  1. Ｋ（Ｋは２以上の整数）個の画素が設けられたセルと、
    前記Ｋ個の画素で共有されるように前記セルに設けられ、前記画素から読み出された信号を増幅する増幅トランジスタと、
    前記Ｋ個の画素から読み出された信号をリセットするように前記セルに設けられた複数のリセットトランジスタとを備えることを特徴とする固体撮像装置。
  2. 前記複数のリセットトランジスタは、前記Ｋ個の画素から読み出された信号を同時にリセットすることを特徴とする請求項１に記載の固体撮像装置。
  3. 前記増幅トランジスタのドレインは、前記複数のリセットトランジスタのドレインと別駆動されることを特徴とする請求項１または２に記載の固体撮像装置。
  4. 前記複数のリセットトランジスタに隣接してそれぞれ設けられたフローティングディフュージョンを備えることを特徴とする請求項１から３のいずれか１項に記載の固体撮像装置。
  5. 前記リセットトランジスタのドレインは、隣接セル間で共有されていることを特徴とする請求項１から４のいずれか１項に記載の固体撮像装置。
  6. 前記複数のリセットトランジスタは、前記増幅トランジスタに対して対称配置されていることを特徴とする請求項１から５のいずれか１項に記載の固体撮像装置。
  7. 前記セルには縦方向に配列された４個の画素が設けられ、前記増幅トランジスタに対して２画素単位で対称配置されていることを特徴とする請求項１から６のいずれか１項に記載の固体撮像装置。
  8. 奇数列の前記増幅トランジスタは偶数列の前記増幅トランジスタに対して縦方向に２画素分だけずらされて配置されていることを特徴とする請求項７に記載の固体撮像装置。
  9. 前記セルには縦方向に配列された８個の画素が設けられ、前記増幅トランジスタに対して４画素単位で対称配置されていることを特徴とする請求項１から６のいずれか１項に記載の固体撮像装置。
JP2011049857A 2011-03-08 2011-03-08 固体撮像装置 Expired - Fee Related JP5458043B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011049857A JP5458043B2 (ja) 2011-03-08 2011-03-08 固体撮像装置
US13/402,269 US8772696B2 (en) 2011-03-08 2012-02-22 Solid-state imaging device having an amplification transistor shared by pixels of a cell and a plurality of reset transistors for resetting read out signals from the pixels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011049857A JP5458043B2 (ja) 2011-03-08 2011-03-08 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2012186404A JP2012186404A (ja) 2012-09-27
JP5458043B2 true JP5458043B2 (ja) 2014-04-02

Family

ID=46794660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011049857A Expired - Fee Related JP5458043B2 (ja) 2011-03-08 2011-03-08 固体撮像装置

Country Status (2)

Country Link
US (1) US8772696B2 (ja)
JP (1) JP5458043B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5377549B2 (ja) * 2011-03-03 2013-12-25 株式会社東芝 固体撮像装置
JP6094086B2 (ja) * 2012-08-02 2017-03-15 株式会社ニコン 撮像素子及び撮像装置
JP6042737B2 (ja) 2013-01-31 2016-12-14 オリンパス株式会社 固体撮像装置および撮像装置
TWI696278B (zh) 2015-03-31 2020-06-11 日商新力股份有限公司 影像感測器、攝像裝置及電子機器
KR102356913B1 (ko) * 2017-07-03 2022-02-03 에스케이하이닉스 주식회사 이미지 센서

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160281A (en) * 1997-02-28 2000-12-12 Eastman Kodak Company Active pixel sensor with inter-pixel function sharing
JP2006049611A (ja) * 2004-08-05 2006-02-16 Iwate Toshiba Electronics Co Ltd Ｃｍｏｓイメージセンサ
JP5089017B2 (ja) * 2004-09-01 2012-12-05 キヤノン株式会社 固体撮像装置及び固体撮像システム
JP4770246B2 (ja) 2004-11-26 2011-09-14 ソニー株式会社 固体撮像素子
JP4777772B2 (ja) * 2005-12-28 2011-09-21 富士通セミコンダクター株式会社 半導体撮像装置
KR100772892B1 (ko) * 2006-01-13 2007-11-05 삼성전자주식회사 플로팅 확산 영역의 커패시턴스를 제어할 수 있는 공유픽셀형 이미지 센서
JP2008124237A (ja) 2006-11-13 2008-05-29 Sony Corp 撮像装置およびカメラ
JP4350768B2 (ja) * 2007-04-16 2009-10-21 キヤノン株式会社 光電変換装置及び撮像装置
JP2009026984A (ja) * 2007-07-20 2009-02-05 Nikon Corp 固体撮像素子
JP4735702B2 (ja) * 2008-10-22 2011-07-27 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US8547458B2 (en) * 2009-02-04 2013-10-01 Rosnes Corporation Solid-state image pickup device
JP4553969B2 (ja) * 2009-03-02 2010-09-29 ルネサスエレクトロニクス株式会社 撮像装置

Also Published As

Publication number Publication date
JP2012186404A (ja) 2012-09-27
US8772696B2 (en) 2014-07-08
US20120228474A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
US10129444B2 (en) Solid-state imaging element and camera system
US9621827B2 (en) Imaging element, driving method, and electronic apparatus
US10483313B2 (en) Solid-state image sensor and electronic device
JP2014049727A (ja) 固体撮像装置
JP5458043B2 (ja) 固体撮像装置
JP6120530B2 (ja) 撮像装置、および撮像システム。
JP5377549B2 (ja) 固体撮像装置
TWI611695B (zh) 固態攝影元件以及攝影裝置
US20220238470A1 (en) Semiconductor element, apparatus, and chip
JP2006210468A (ja) 固体撮像装置
JP5358520B2 (ja) 固体撮像素子、撮像装置、固体撮像素子の駆動方法
JP2006222356A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140110

LAPS Cancellation because of no payment of annual fees