JP2012175002A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2012175002A
JP2012175002A JP2011037603A JP2011037603A JP2012175002A JP 2012175002 A JP2012175002 A JP 2012175002A JP 2011037603 A JP2011037603 A JP 2011037603A JP 2011037603 A JP2011037603 A JP 2011037603A JP 2012175002 A JP2012175002 A JP 2012175002A
Authority
JP
Japan
Prior art keywords
resist
photocurable
template
light
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011037603A
Other languages
English (en)
Other versions
JP5443408B2 (ja
Inventor
Satoshi Inada
智志 稲田
Mitsuhiro Omura
光広 大村
Hisataka Hayashi
久貴 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011037603A priority Critical patent/JP5443408B2/ja
Priority to US13/230,118 priority patent/US8524609B2/en
Publication of JP2012175002A publication Critical patent/JP2012175002A/ja
Application granted granted Critical
Publication of JP5443408B2 publication Critical patent/JP5443408B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/038—Macromolecular compounds which are rendered insoluble or differentially wettable
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)

Abstract

【課題】エッチング耐性の高いレジストを用いて、被加工膜を制御性良くエッチングすることができる半導体装置の製造方法を提供する。
【解決手段】実施形態の半導体装置の製造方法では、半導体基板１上方に被加工膜を形成し、前記被加工膜上にネガ型レジスト３を形成する。前記ネガ型レジスト３上に光硬化性レジスト４が形成され、前記光硬化性レジスト４に、凸部の一部に遮光部が設けられた凹凸パターンを有するテンプレート５の主面側が加圧される。前記テンプレート５の裏面から前記テンプレート５に光が照射され、光が照射されていない前記ネガ型レジスト３及び前記光硬化性レジスト４が現像され、前記テンプレート５の凹凸パターンが前記ネガ型レジスト３及び前記光硬化性レジスト４に転写される。前記ネガ型レジスト３及び前記光硬化性レジスト４に転写された凹凸パターンをマスクとして、前記被加工膜がエッチングされる。
【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法に関する。
近年、光リソグラフィ法の代わりとして、テンプレートに施された微細凹凸パターンを光硬化性レジスト層に押し付け、紫外線光を照射して硬化させることにより転写するインプリント法、特にナノインプリント法の開発が盛んに行われている。
ナノインプリント法では、テンプレートの凹凸パターンを光硬化性レジストに転写すると、光硬化性レジストの残留膜が残存し、被加工膜をエッチバックするためには、この残留膜を除去する必要がある。この際、光硬化性レジストがエッチングされることから、被加工膜をエッチングするために必要なレジスト膜厚を確保することが困難であった。
また、従来用いられていたフォトレジストと比較して、従来のナノインプリント法で用いられているレジストは、テンプレートのレジストからの離型性は良いものの、エッチング耐性が低く、その膜厚がインプリント特性により制限されるため、このレジストの凹凸パターンをマスクとして被加工膜を制御性良くエッチングすることが困難であった。
特表２００４−５１３５０４号公報
本発明が解決しようとする課題は、被加工膜を制御性良くエッチングすることができる半導体装置の製造方法を提供することである。
上記課題を解決するために、実施形態の半導体装置の製造方法では、半導体基板上方に被加工膜を形成し、前記被加工膜上にネガ型レジストを形成する。前記ネガ型レジスト上に光硬化性レジストが形成され、前記光硬化性レジストに、凸部の一部に遮光部が設けられた凹凸パターンを有するテンプレートの主面側が加圧される。前記テンプレートの裏面から前記テンプレートに光が照射され、光が照射されていない前記ネガ型レジスト及び前記光硬化性レジストが現像され、前記テンプレートの凹凸パターンが前記ネガ型レジスト及び前記光硬化性レジストに転写される。前記ネガ型レジスト及び前記光硬化性レジストに転写された凹凸パターンをマスクとして、前記被加工膜がエッチングされる。
第１の実施形態に係る半導体装置の製造方法を示す断面図。 第２の実施形態に係る半導体装置の製造方法を示す断面図。
以下、本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
第１の実施形態に係る半導体装置の製造方法について以下説明する。
図１は、第１の実施形態に係る半導体装置の製造方法を示す断面図である。
図１（ａ）のように、半導体基板１上に被加工膜２を形成する。被加工膜２は、例えばCVD(Chemical Vapor Deposition)法により形成されるアモルファスシリコン膜である。
次に、被加工膜２上に、ネガ型レジスト３をスピンコートにより塗布し、プリベークを行う。ネガ型レジスト３は、被加工膜２をエッチングする際のマスクのエッチング耐性を向上させるために形成されるものである。ネガ型レジスト３は、後述する光硬化性レジスト４に比べて、粘度が高いものが用いられ、ネガ型レジスト３の粘度は、例えば10〜50 mPa・sであり、膜厚は例えば100nm程度である。ネガ型レジスト３は、ベンゼン環を含む、例えばポリスチレン系の樹脂が用いられる。このようなベンゼン環を含むネガ型レジスト３は、後述する光硬化性レジスト４に用いられるアクリル系樹脂に比べて、エッチング耐性が高い（N. Abe, et al, J. Photopolym. Sci. Technol. 8 pp.637-642 (1995)）。
次に、ネガ型レジスト３上に、インクジェット方式により、光硬化性レジスト４を塗布する。光硬化性レジスト４には、ネガ型レジスト３に比べて低い粘度を有するレジストが用いられる。これにより、光硬化性レジスト４は、インクジェット方式によって精密に射出・制御でき、後述するテンプレート５を光硬化性レジスト４に密着及び加圧する際に、パターン溝部へのレジストの充填性を良好にすることができる。光硬化性レジスト４は、アクリル系樹脂が用いられる。光硬化性レジスト４の粘度は、例えば8〜10 mPa・s、膜厚は60nm程度である。なお、光硬化性レジスト４は、光を照射することにより、硬化する性質を有するネガ型のレジストの１種である。
次に、図１（ｂ）のように、凹凸パターンが形成されたテンプレート５の主面側が光硬化性レジスト４と密着し、光硬化性レジスト４を加圧する。これにより、テンプレート５の凹凸パターンの凹部に、光硬化性レジスト４が毛細管現象により充填される。テンプレート５の凹凸パターンの一部には、光透過性を有しない遮光部６として例えばAl膜が設けられている。これにより、後述するように、ネガ型レジスト３及び光硬化性レジスト４に、選択的に光を照射することができる。遮光部６は、例えばテンプレート５の凹凸パターンの凸部全体に設けられる。他にも、遮光部６は、凸部の先端部のみに設けられ、他の凸部は、テンプレート５本体と一体となっていてもよい。遮光部６に用いられる材料は、Al, Ni, Co, Cr, Ti, Ta, W, Mo, Sn, Zn又は半金属であるSiのうち選択される元素を少なくとも１つ含む膜、例えば金属膜、半金属膜、金属酸化物膜、金属窒化物膜、合金膜等が用いられる。テンプレート５本体には、波長400nm以下の紫外線光を透過する材料が用いられ、例えば石英ガラス、耐熱ガラス、フッ化カルシウム、フッ化マグネシウム、若しくはアクリルガラス、又はこれらの積層構造が用いられる。
次に、テンプレート５の裏面からテンプレート５に光を照射する。テンプレート５の一部には、遮光部６が設けられているため、遮光部６がある部分において光は透過せず、遮光部６がない部分において光は透過する。したがって、遮光部６がない部分における光硬化性レジスト４及びネガ型レジスト３に光が照射される。照射する光には、テンプレート５本体において透過性の良い波長の光が用いられ、例えばｉ線の波長の紫外線が用いられる。
次に、ネガ型レジスト３及び光硬化性レジスト４をポストベークした後、テンプレート５を光硬化性レジスト４から離型し、図１（ｃ）のように、光硬化性レジスト４上部にテンプレート５の凹凸パターンを転写する。
次に、光照射されていない光硬化性レジスト４及びネガ型レジスト３を溶解する。レジストの溶解は、例えば有機溶媒又はアルカリ系の溶媒によって行われる。これにより、光照射されたパターンが被加工膜２を加工するためのマスクパターンとして現像される。
以上により、図１（ｄ）のように、テンプレート５の凹凸パターンがネガ型レジスト３及び光硬化性レジスト４に転写され、下層がネガ型レジスト３であって、上層が光硬化性レジスト４である２層構造マスクが形成される。従来の１層の光硬化レジストを用いて選択的光照射及び現像を行った場合は、膜厚が厚くなると、アスペクト比が大きくなり、レジスト内の残留応力によってパターンが変形してしまう。本実施形態においては、光硬化性レジスト４の下層に、よりエッチング耐性の高いネガ型レジスト３を有する２層構造マスクを用いることにより、１層ごとの膜厚の大きさを減少し、２層全体としてアスペクト比の低減及びパターン変形の抑制しつつ、高いエッチング耐性を有するマスクを形成することが可能となる。このマスクを用いることにより、被加工膜２を制御良くエッチングすることができる。さらに、離型性の良い光硬化性レジスト４を上層に用いていることから、従来の方法と同程度のレジスト充填性やテンプレート５の離型性といったインプリント特性を実現できる。
（第２の実施形態）
第２の実施形態に係る半導体装置の製造方法について以下説明する。
図２は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。
第２の実施形態が、第１の実施形態と異なる点は、２層構造のマスクの下層にネガ型レジスト３を用いる代わりにポジ型レジスト７を用いている点である。
第１の実施形態と同様に、図２（ａ）のように、半導体基板１上に被加工膜２を形成する。その後、被加工膜２上にスピンコートによりポジ型レジスト７を塗布し、プリベークを行う。ポジ型レジスト７は、被加工膜２をエッチングする際のマスクのエッチング耐性を向上させるために形成されるものである。ネガ型レジスト３は、後述する光硬化性レジスト４に比べて、粘度が高いものが用いられ、例えばネガ型レジスト３の粘度は、10〜50 mPa・sである。ポジ型レジスト７には、ベンゼン環を含む、例えばノボラック系樹脂等が用いられる。ノボラック系樹脂は、後述する光硬化性レジスト４に用いられるアクリル系樹脂に比べて、エッチング耐性が高いことが知られている。
次に、ポジ型レジスト７上に、インクジェット方式により、光硬化性レジスト４を塗布する。上述したとおり、インクジェット性や充填性といったインプリント特性を良好にするため、光硬化性レジスト４の粘度は、ポジ型レジスト７に比べて低いものが用いられる。
次に、図２（ｂ）のように、凹凸パターンが形成されたテンプレート５の主面側が光硬化性レジスト４と密着し、光硬化性レジスト４を加圧する。テンプレート５の凹凸パターンの一部には、光透過性を有しない遮光部６が設けられている。
次に、テンプレート５の裏面からテンプレート５に光を照射する。遮光部６がない部分において光は透過し、光が照射された、ポジ型レジスト７は溶媒に対する溶解性が大きくなる。
次に、ネガ型レジスト３及び光硬化性レジスト４をポストベーク後、テンプレート５を光硬化性レジスト４から離型し、図２（ｃ）のように、光硬化性レジスト４上部にテンプレート５の凹凸パターンを転写する。
次に、光照射されたポジ型レジスト７を溶解し、これにより溶解したポジ型レジスト７の上層部分における光硬化性レジスト４をリフトオフし、除去する。レジストの溶解は、例えば有機溶媒又はアルカリ系の溶媒によって行われる。これにより、光照射していない部分におけるポジ型レジスト７が残り、光硬化性レジスト４よりもエッチング耐性が高いポジ型レジスト７のマスクパターンが形成される。
次に、図２（ｅ）のように、ポジ型レジスト７をマスクとして、被加工膜２をエッチングする。その後、ポジ型レジスト７を除去する。
以上のように第２の実施形態においては、光硬化性レジスト４の下層に、よりエッチング耐性の高いポジ型レジスト７を有する２層構造マスクを用いている。これにより、１層ごとの膜厚の大きさを減少し、２層全体としてアスペクト比の低減及びパターン変形の抑制しつつ、高いエッチング耐性を有するマスクを形成することが可能となる。このマスクを用いることにより、被加工膜２を制御良くエッチングすることができる。さらに、離型性の良い光硬化性レジスト４を上層に用いていることから、従来の方法と同程度のレジスト充填性やテンプレート５の離型性といったインプリント特性を実現できる。
なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１…半導体基板
２…被加工膜
３…ネガ型レジスト
４…光硬化性レジスト
５…テンプレート
６…遮光部
７…ポジ型レジスト

Claims (5)

  1. 半導体基板上方に被加工膜を形成する工程と、
    前記被加工膜上にネガ型レジストを形成する工程と、
    前記ネガ型レジスト上に光硬化性レジストを形成する工程と、
    前記光硬化性レジストに、凸部の一部に遮光部が設けられた凹凸パターンを有するテンプレートの主面側を加圧する工程と、
    前記テンプレートの裏面から前記テンプレートに光を照射する工程と、
    光が照射されていない前記ネガ型レジスト及び前記光硬化性レジストを現像し、前記テンプレートの凹凸パターンを前記ネガ型レジスト及び前記光硬化性レジストに転写する工程と、
    前記ネガ型レジスト及び前記光硬化性レジストに転写された凹凸パターンをマスクとして、前記被加工膜をエッチングする工程と、
    を備えた半導体装置の製造方法。
  2. 前記ネガ型レジストは、前記光硬化性レジストよりも粘度が大きいことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記光硬化レジストは、前記ネガレジストよりも離型性が良いことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
  4. 前記ネガ型レジストは、ポリスチレン系樹脂であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 半導体基板上方に被加工膜を形成する工程と、
    前記被加工膜上にポジ型レジストを形成する工程と、
    前記ポジ型レジスト上に前記ポジ型レジストよりも粘度が小さい光硬化性レジストを形成する工程と、
    前記光硬化性レジストに、凸部の一部に遮光部が設けられた凹凸パターンを有するテンプレートの主面側を加圧する工程と、
    前記テンプレートの裏面から前記テンプレートに光を照射する工程と、
    光が照射された前記ポジ型レジストを現像することにより、前記光硬化性レジストをリフトオフし、かつ前記テンプレートの凹凸パターンを前記ポジ型レジスト及び前記光硬化性レジストに転写する工程と、
    前記ポジ型レジスト及び前記光硬化性レジストに転写された凹凸パターンをマスクとして、前記被加工膜をエッチングする工程と、
    を備えた半導体装置の製造方法。
JP2011037603A 2011-02-23 2011-02-23 半導体装置の製造方法 Expired - Fee Related JP5443408B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011037603A JP5443408B2 (ja) 2011-02-23 2011-02-23 半導体装置の製造方法
US13/230,118 US8524609B2 (en) 2011-02-23 2011-09-12 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011037603A JP5443408B2 (ja) 2011-02-23 2011-02-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012175002A true JP2012175002A (ja) 2012-09-10
JP5443408B2 JP5443408B2 (ja) 2014-03-19

Family

ID=46653084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011037603A Expired - Fee Related JP5443408B2 (ja) 2011-02-23 2011-02-23 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8524609B2 (ja)
JP (1) JP5443408B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553381B (zh) * 2015-02-09 2016-10-11 群創光電股份有限公司 顯示面板
TWI646389B (zh) * 2017-09-12 2019-01-01 友達光電股份有限公司 壓印模具以及壓印模具製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004513504A (ja) * 2000-04-18 2004-04-30 オブドゥカト　アクティエボラーグ 構造体に関連する基板及びその製造方法
JP2006191085A (ja) * 2004-12-30 2006-07-20 Asml Netherlands Bv インプリント・リソグラフィ
JP2006269919A (ja) * 2005-03-25 2006-10-05 Osaka Industrial Promotion Organization パターン形成方法
JP2007329276A (ja) * 2006-06-07 2007-12-20 Tokyo Ohka Kogyo Co Ltd ナノインプリントリソグラフィによるレジストパターンの形成方法
JP2010034132A (ja) * 2008-07-25 2010-02-12 Bondtech Inc 傾斜調整機構およびこの傾斜調整機構の制御方法
JP2010158805A (ja) * 2009-01-07 2010-07-22 Murata Mfg Co Ltd 光インプリント用モールドの製造方法
JP2011014875A (ja) * 2009-06-03 2011-01-20 Canon Inc 構造体の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050003300A1 (en) * 2001-03-19 2005-01-06 Satoshi Kobayashi Negative photosensitive resin composition and display device using the same
US7235474B1 (en) * 2004-05-04 2007-06-26 Advanced Micro Devices, Inc. System and method for imprint lithography to facilitate dual damascene integration with two imprint acts
US20060275692A1 (en) * 2005-06-02 2006-12-07 Tdk Corporation Method for forming concavo-convex pattern, method for manufacturing master disk, method for manufacturing stamper, and method for manufacturing magnetic recording medium
JP4933063B2 (ja) * 2005-06-24 2012-05-16 東京応化工業株式会社 パターン形成方法
JP5177137B2 (ja) * 2007-05-23 2013-04-03 Ｊｓｒ株式会社 レジスト下層膜形成用組成物
US7846756B2 (en) * 2008-12-31 2010-12-07 Sandisk 3D Llc Nanoimprint enhanced resist spacer patterning method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004513504A (ja) * 2000-04-18 2004-04-30 オブドゥカト　アクティエボラーグ 構造体に関連する基板及びその製造方法
JP2006191085A (ja) * 2004-12-30 2006-07-20 Asml Netherlands Bv インプリント・リソグラフィ
JP2006269919A (ja) * 2005-03-25 2006-10-05 Osaka Industrial Promotion Organization パターン形成方法
JP2007329276A (ja) * 2006-06-07 2007-12-20 Tokyo Ohka Kogyo Co Ltd ナノインプリントリソグラフィによるレジストパターンの形成方法
JP2010034132A (ja) * 2008-07-25 2010-02-12 Bondtech Inc 傾斜調整機構およびこの傾斜調整機構の制御方法
JP2010158805A (ja) * 2009-01-07 2010-07-22 Murata Mfg Co Ltd 光インプリント用モールドの製造方法
JP2011014875A (ja) * 2009-06-03 2011-01-20 Canon Inc 構造体の製造方法

Also Published As

Publication number Publication date
US20120214308A1 (en) 2012-08-23
JP5443408B2 (ja) 2014-03-19
US8524609B2 (en) 2013-09-03

Similar Documents

Publication Publication Date Title
CN108174615B (zh) 布线构造体制造方法、图案构造体形成方法及压印用模具
JP4262271B2 (ja) インプリント方法、インプリント装置および構造体の製造方法
JP5761320B2 (ja) マイクロコンタクトプリンティング用スタンプの製造方法
US8962081B2 (en) Template forming method
KR20190013764A (ko) 템플릿 및 템플릿 블랭크, 그리고 임프린트용 템플릿 기판의 제조 방법, 임프린트용 템플릿의 제조 방법 및 템플릿
JP2011029248A (ja) ナノインプリント用モールドの製造方法
US9028639B2 (en) Method of manufacturing stamp for plasmonic nanolithography apparatus and plasmonic nanolithography apparatus
KR20120067170A (ko) 나노임프린트용 스탬프 제조방법
JP7060836B2 (ja) インプリントモールドの製造方法
JP5443408B2 (ja) 半導体装置の製造方法
JP4939994B2 (ja) パターン形成方法及び半導体装置の製造方法
JP2015138928A (ja) インプリント用モールドの製造方法
JP2008119870A (ja) インプリントモールド
JP5428449B2 (ja) マイクロコンタクトプリンティング用スタンプ作製用マスター版の製造方法、およびマイクロコンタクトプリンティング用スタンプ作製用マスター版
JP2019087678A (ja) 機能性基板及びその製造方法、並びにインプリントモールド
JP6394114B2 (ja) テンプレートの製造方法およびテンプレート
US20220057710A1 (en) Method and apparatus for stamp generation and curing
JP6819172B2 (ja) 凹凸構造体の製造方法、インプリントモールド製造用基材、およびインプリントモールドの製造方法
JP2011014875A (ja) 構造体の製造方法
JP6996333B2 (ja) ブランクス基材、インプリントモールド、インプリントモールドの製造方法及びインプリント方法
JP6972581B2 (ja) インプリントモールド及びインプリントモールドの製造方法
JP4858030B2 (ja) インプリント用モールド、インプリント用モールド製造方法およびパターン形成方法
JP6835167B2 (ja) テンプレートの製造方法
KR101990595B1 (ko) 특정 영역에 나노 패턴을 가진 나노 임프린트 복제 몰드의 제작 방법 및 방법 및 상기 방법에 의해 제작된 나노 임프린트 복제 몰드
JP2018098470A (ja) パターン形成方法及びレプリカモールドの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130228

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131120

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131219

R151 Written notification of patent or utility model registration

Ref document number: 5443408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees