JP2012165360A

JP2012165360A - 冗長データバスシステム

Info

Publication number: JP2012165360A
Application number: JP2011251338A
Authority: JP
Inventors: Yoshinobu Monbetsu; 芳信門別
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2011-01-19
Filing date: 2011-11-17
Publication date: 2012-08-30
Also published as: US20120185635A1; US8850099B2

Abstract

【課題】故障箇所を素早く特定できる冗長データバスシステムを提供する。
【解決手段】第１ドライバーを介して、コントローラーと第１マイクロコンピューターとの間でデータの送受信が行われる第１伝送路と、第２ドライバーを介して、コントローラーと第１マイクロコンピューターとの間でデータの送受信が行われる第２伝送路とが構成され、コントローラーでは、第１、第２伝送路を介して第１マイクロコンピューターに対して動作確認信号を送信し、第１マイクロコンピューターから第１、第２伝送路を介して返信信号を受信する。
【選択図】図１

Description

本発明は、冗長データバスシステムに関する。

従来から、複数のバスと、各バスに接続された制御装置等を備え、いずれかのバス経路に障害が発生した場合に、他のバス経路への切り替えを行う冗長データバスシステムが知られている（例えば、特許文献１参照）。

特表２００８−５０５０１２号公報

上記に例示した冗長データバスシステム装置等では、障害の発生を検知し、データバスシステム機能を維持するとともに、障害が発生した場合には、復旧作業を効率的に行うため、障害箇所を素早く特定することができるシステム構築が望まれている。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］本適用例にかかる冗長データバスシステムは、コントローラーと、第１マイクロコンピューターと、前記コントローラーと前記第１マイクロコンピューターとの間に設置された第１ドライバーを経由して、前記コントローラーと前記第１マイクロコンピューターとが接続された第１データバスと、前記コントローラーと前記第１マイクロコンピューターとの間に設置された第２ドライバーを経由して、前記コントローラーと前記第１マイクロコンピューターとが接続された第２データバスと、を備え、前記第１データバス上の前記第１ドライバーを介して、前記コントローラーと前記第１マイクロコンピューターとの間でデータの送受信が行われる第１伝送路と、前記第２データバス上の前記第２ドライバーを介して、前記コントローラーと前記第１マイクロコンピューターとの間でデータの送受信が行われる第２伝送路と、が構成され、前記コントローラーでは、前記第１伝送路または前記第２伝送路を介して前記第１マイクロコンピューターに対して動作確認信号を含む前記データを送信し、前記第１マイクロコンピューターから前記第１伝送路または前記第２伝送路を介して返信信号を含む前記データを受信する一方、前記返信信号の受信が途絶えた場合に、前記返信信号が送信されたいずれかの伝送路に切り替えることを特徴とする。

この構成によれば、コントローラーから第１、第２伝送路を介して第１マイクロコンピューターに動作確認信号が送信される。そして、第１マイクロコンピューターから再び第１、第２伝送路を介してコントローラーに返信信号が送信される。コントローラーでは、第１、第２伝送路から返信信号を受信することにより、システムが正常に動作していることを確認することができる。一方、第１、第２伝送路のいずれかからの返信信号が受信されない場合、返信信号が受信されない伝送路に故障が生じたと判断される。この場合、返信信号が受信されたいずれかの伝送路に切り替えることにより、システムを停止することなく、稼動継続させることができる。また、第１、第２伝送路には、第１、第２ドライバーが設置されているため、第１マイクロコンピューターから第１伝送路及び第２伝送路を介して送信される返信信号の有無を検出でき、このように複数の伝送路と複数のドライバーを備えることで、故障箇所が詳細に知ることができる。これにより修復作業の効率を向上させることができる。

［適用例２］本適用例にかかる冗長データバスシステムは、第２マイクロコンピューターと、前記コントローラーと前記第２マイクロコンピューターとの間に設置された第３ドライバーを経由して、前記第１データバスにより前記コントローラーと前記第２マイクロコンピューターとが接続され、前記第１データバス上の前記第３ドライバーを介して、前記コントローラーと前記第２マイクロコンピューターとの間でデータの送受信が行われる第３伝送路と、前記コントローラーと前記第２マイクロコンピューターとの間に設置された第４ドライバーを経由して、前記第２データバスにより前記コントローラーと前記第２マイクロコンピューターとが接続され、前記第２データバス上の前記第４ドライバーを介して、前記コントローラーと前記第２マイクロコンピューターとの間でデータの送受信が行われる第４伝送路と、をさらに備え、前記コントローラーでは、前記第３伝送路または前記第４伝送路を介して前記第２マイクロコンピューターに対して動作確認信号を含む前記データを送信し、前記第２マイクロコンピューターから前記第３伝送路または前記第４伝送路を介して返信信号を含む前記データを受信する一方、前記返信信号の受信が途絶えた場合に、前記返信信号が送信されたいずれかの伝送路に切り替えることを特徴とする。

この構成によれば、さらに、第３伝送路、第４伝送路、第３ドライバー、及び、第４ドライバーを備えている。コントローラーから第３、第４伝送路を介して第２マイクロコンピューターに動作確認信号が送信される。そして、第２マイクロコンピューターから再び第３、第４伝送路を介してコントローラーに返信信号が送信される。コントローラーでは、第３、第４伝送路から返信信号を受信することにより、システムが正常に動作していることを確認することができる。一方、第３、第４伝送路のいずれかからの返信信号が受信されない場合、返信信号が受信されない伝送路に故障が生じたと判断される。この場合、返信信号が受信されたいずれかの伝送路に切り替えることにより、システムを停止することなく、稼動継続させることができる。また、第３、第４伝送路には、第３、第４ドライバーが設置されているため、第２マイクロコンピューターから第３伝送路及び第４伝送路を介して送信される返信信号の有無により、故障箇所が詳細に知ることができる。これにより修復作業の効率を向上させるとともに、信頼性も一層向上させることができる。

［適用例３］上記適用例にかかる冗長データバスシステムにおいて、前記第１マイクロコンピューターと前記第２マイクロコンピューターとが接続され、前記第１マイクロコンピューターと前記第２マイクロコンピューターとが互いにデータの送受信が行われることを特徴とする。

この構成によれば、一方のマイクロコンピューターが故障したことを他方のマイクロコンピューターから確実に知ることができる。また、一方のマイクロコンピューターからの返信信号を他方のマイクロコンピューターを介してコントローラーに送信することが可能となり、一方のマイクロコンピューターに接続された第１及び第２データバスのデータ量を削減することができる。

実施形態１にかかる冗長データバスシステムの構成を示すブロック図。実施形態２にかかる冗長データバスシステムの構成を示すブロック図。変形例にかかる冗長データバスシステムの構成を示すブロック図。

以下、本発明の第１及び第２実施形態について、図面を参照して説明する。なお、以下の各図においては、各層や各部材を認識可能な程度の大きさにするため、各層や各部材の尺度を実際とは異ならせしめている。

（実施形態１）
まず、冗長データバスシステムの構成について説明する。図１は、本実施形態にかかる冗長データバスシステムの構成を示すブロック図である。図１に示すように、本実施形態の冗長データバスシステム１は、コントローラー１０と、第１マイクロコンピューター２０と、第２マイクロコンピューター３０と、コントローラー１０と第１マイクロコンピューター２０との間に設置された第１ドライバー２１を経由して、コントローラー１０と第１マイクロコンピューター２０とが接続されるとともに、コントローラー１０と第２マイクロコンピューター３０との間に設置された第３ドライバー３１を経由して、コントローラー１０と第２マイクロコンピューター３０とが接続された第１データバス１１と、コントローラー１０と第１マイクロコンピューター２０との間に設置された第２ドライバー２２を経由して、コントローラー１０と第１マイクロコンピューター２０とが接続されるとともに、コントローラー１０と第２マイクロコンピューター３０との間に設置された第４ドライバー３２を経由して、コントローラー１０と第２マイクロコンピューター３０とが接続された第２データバス１２と、を備え、第１データバス１１上の第１ドライバー２１を介して、コントローラー１０と第１マイクロコンピューター２０とのデータ信号の送受信が行われる第１伝送路Ａと、第２データバス１２上の第２ドライバー２２を介して、コントローラー１０と第１マイクロコンピューター２０とのデータ信号の送受信が行われる第２伝送路Ｂと、第１データバス１１上の第３ドライバー３１を介して、コントローラー１０と第２マイクロコンピューター３０とのデータ信号の送受信が行われる第３伝送路Ｃと、第２データバス１２上の第４ドライバー３２を介して、コントローラー１０と第２マイクロコンピューター３０とのデータ信号の送受信が行われる第４伝送路Ｄと、が構成されている。

コントローラー１０は、第１〜第４伝送路Ａ〜Ｄを通じて第１マイクロコンピューター２０や第２マイクロコンピューター３０へ制御信号等を送信することによりシステム全体の制御を行うものである。

第１マイクロコンピューター２０及び第２マイクロコンピューター３０は、コントローラー１０からの制御信号に基づき、所定の演算等を行うものである。

第１データバス１１及び第２データバス１２は、コントローラー１０と第１マイクロコンピューター２０及び第２マイクロコンピューター３０との間でのデータのやり取りするための伝送路である。また、本実施形態では、同一の制御プロトコル（ＣＡＮ、ＦｌｅｘＲａｙ）で、実質的に同じ伝送周波数で動作する。

そして、第１データバス１１上であって、コントローラー１０と第１マイクロコンピューター２０との間には、制御プロトコルに応じた第１ドライバー（データインターフェイスドライバー）２１が設けられている。また、第２データバス１２上であって、コントローラー１０と第１マイクロコンピューター２０との間には、制御プロトコルに応じた第２ドライバー（データインターフェイスドライバー）２２が設けられている。さらに、第１データバス１１上であって、コントローラー１０と第２マイクロコンピューター３０との間には、制御プロトコルに応じた第３ドライバー（データインターフェイスドライバー）３１が設けられ、第２データバス１２上であって、コントローラー１０と第２マイクロコンピューター３０との間には、制御プロトコルに応じた第４ドライバー（データインターフェイスドライバー）３２が設けられている。

なお、本実施形態では、第１データバス１１と第１ドライバー２１とは第１支線１１ａによって接続されている。また、第２データバス１２と第２ドライバー２２とは第２支線１２ａによって接続されている。また、第１データバス１１と第３ドライバー３１とは第３支線１１ｂによって接続されている。また、第２データバス１２と第４ドライバー３２とは第４支線１２ｂによって接続されている。

上記のように、本実施形態の冗長データバスシステム１では、４つの伝送路を備えている。具体的には、第１ドライバー２１を介してコントローラー１０と第１マイクロコンピューター２０との間でデータのやり取りを行う第１伝送路Ａと、第２ドライバー２２を介してコントローラー１０と第１マイクロコンピューター２０との間でデータのやり取りを行う第２伝送路Ｂと、第３ドライバー３１を介してコントローラー１０と第２マイクロコンピューター３０との間でデータのやり取りを行う第３伝送路Ｃと、第４ドライバー３２を介してコントローラー１０と第２マイクロコンピューター３０との間でデータのやり取りを行う第４伝送路Ｄと、を備えている。

次に、冗長データバスシステム１の制御方法について説明する。冗長データバスシステム１のコントローラー１０では、第１〜４伝送路Ａ〜Ｄを介して第１マイクロコンピューター２０及び第２マイクロコンピューター３０に対して動作確認信号を送信し、第１マイクロコンピューター２０及び第２マイクロコンピューター３０から第１〜４伝送路Ａ〜Ｄを介して返信信号を受信する一方、返信信号の受信が途絶えた場合に、接続されている一の伝送路から他の伝送路に切り替える。

具体的には、コントローラー１０から第１〜第４伝送路Ａ〜Ｄを介して、第１マイクロコンピューター２０及び第２マイクロコンピューター３０に対して、正常に動作していることを確認するための動作確認信号が送信される。当該動作確認信号は、例えば、一定周期で送信される。第１マイクロコンピューター２０及び第２マイクロコンピューター３０では、動作確認信号を受信し、正常に動作していることを知らせるための返信信号を、第１〜第４伝送路Ａ〜Ｄを介してコントローラー１０に送信する。そして、コントローラー１０では、第１〜第４伝送路Ａ〜Ｄの全ての伝送路から返信信号を受信することにより、第１〜第４伝送路Ａ〜Ｄが正常に動作していることを確認する。

一方、第１〜第４伝送路Ａ〜Ｄのうちから返信信号が受信されない場合は、返信信号が返信されない伝送路が故障したと判断し、例えば、故障したと判断された伝送路を使用している場合には、他の正常に動作しているいずれかの伝送路に切り替える。コントローラー１０における故障判断は、適宜設定することができる。例えば、動作確認信号の送信周期（一定周期）に対して１度も返信信号を受信しない場合、或いは、例えば、動作確認信号の送信に対して３回連続で応答がない場合に故障と判断すればよい。

なお、故障したと判断された伝送路については、修復作業を行う必要がある。ここで、返信信号の受信の有無により、故障した箇所を特定（推定）する方法について説明する。

［第１データバス１１の故障、第２データバス１２の故障の特定（推定）］
コントローラー１０において、第１伝送路Ａからの返信信号を受信せず、第２伝送路Ｂのみから返信信号を受信した場合には、第１マイクロコンピューター２０は正常であるから、第１データバス１１或いは第１ドライバー２１の故障であると特定（推定）することができる。また、逆に、第２伝送路Ｂからの返信信号を受信せず、第１伝送路Ａのみから返信信号を受信した場合には、第２データバス１２或いは第２ドライバー２２の故障であると特定（推定）することができる。

［第１ドライバー２１或いは第１支線１１ａの故障の特定（推定）］
コントローラー１０において、第１伝送路Ａからの返信信号を受信しないが、第３伝送路Ｃからの返信信号を受信した場合、第１データバス１１は正常であるから、第１支線１１ａから第１マイクロコンピューター２０の間に障害要因が存在することがわかる。さらに、第２伝送路Ｂからの返信信号を受信した場合には、第１マイクロコンピューター２０が正常であるから、第１ドライバー２１或いは第１支線１１ａの故障と特定（推定）することができる。なお、第２〜第４ドライバー２２，３１，３２、第２〜第４支線１２ａ，１１ｂ，１２ｂについても、上記同様に故障の特定（推定）を行うことができる。

［第１マイクロコンピューター２０の故障の特定（推定）］
コントローラー１０において、第１伝送路Ａ及び第２伝送路Ｂからの返信信号を受信せず、第３伝送路Ｃ及び第４伝送路Ｄからの返信信号を受信した場合には、第１マイクロコンピューター２０の故障或いは第１ドライバー２１と第２ドライバー２２とが同時期に故障したと特定（推定）することができる。

なお、コントローラー１０に出力装置を接続させ、上記の故障内容（故障箇所の特定等）を出力させてもよい。このようにすれば、ユーザーが効率よく修復作業を行うことができる。

以上、第１実施形態によれば、以下の効果を得ることができる。

（１）コントローラー１０と第１マイクロコンピューター２０の間を、第１ドライバー２１を経由する第１伝送路Ａと、第２ドライバー２２を経由する第２伝送路Ｂを介して動作確認信号及び返信信号の送受信が行われ、コントローラー１０において返信信号が受信されない場合は、返信信号を送信しない伝送路に故障が生じたと判断し、返信信号が送信された伝送路に切り替えられる。さらに、第２マイクロコンピューター３０を備え、第３及び第４ドライバー３１，３２を経由する第３及び第４伝送路Ｃ，Ｄを介して動作確認信号及び返信信号の送受信が行われる。従って、いずれかの伝送路において故障が生じた場合であっても、システムを停止させることなく、継続稼動させることができる。

（２）コントローラー１０における第１〜第４伝送路Ａ〜Ｄからの返信信号の受信状況に応じて、伝送路における故障箇所を容易に特定することができる。これにより、修復作業の効率を高めることができる。

（実施形態２）
次に、第２実施形態について説明する。まず、本実施形態にかかる冗長データバスシステムの構成について説明する。図２は、本実施形態にかかる冗長データバスシステムの構成を示すブロック図である。本実施形態の冗長データバスシステム１ａは、コントローラー１０と、第１マイクロコンピューター２０と、第２マイクロコンピューター３０と、コントローラー１０と第１マイクロコンピューター２０との間に設置された第１ドライバー２１を経由して、コントローラー１０と第１マイクロコンピューター２０とが接続されるとともに、コントローラー１０と第２マイクロコンピューター３０との間に設置された第３ドライバー３１を経由して、コントローラー１０と第２マイクロコンピューター３０とが接続された第１データバス１１と、コントローラー１０と第１マイクロコンピューター２０との間に設置された第２ドライバー２２を経由して、コントローラー１０と第１マイクロコンピューター２０とが接続されるとともに、コントローラー１０と第２マイクロコンピューター３０との間に設置された第４ドライバー３２を経由して、コントローラー１０と第２マイクロコンピューター３０とが接続された第２データバス１２と、を備え、第１データバス１１上の第１ドライバー２１を介して、コントローラー１０と第１マイクロコンピューター２０とのデータ信号の送受信が行われる第１伝送路Ａと、第２データバス１２上の第２ドライバー２２を介して、コントローラー１０と第１マイクロコンピューター２０とのデータ信号の送受信が行われる第２伝送路Ｂと、第１データバス１１上の第３ドライバー３１を介して、コントローラー１０と第２マイクロコンピューター３０とのデータ信号の送受信が行われる第３伝送路Ｃと、第２データバス１２上の第４ドライバー３２を介して、コントローラー１０と第２マイクロコンピューター３０とのデータ信号の送受信が行われる第４伝送路Ｄと、が構成されている。

さらに、第１マイクロコンピューター２０と第２マイクロコンピューター３０とが接続され、第１マイクロコンピューター２０と第２マイクロコンピューター３０とが互いに返信信号を送信し合うように構成されている。本実施形態では、第１マイクロコンピューター２０と第２マイクロコンピューター３０とがデータインターフェイス４０によって接続されている。なお、各部材の構成については、第１実施形態と同様なので説明を省略する。

次に、冗長データバスシステム１ａの制御方法について説明する。冗長データバスシステム１ａのコントローラー１０から第１〜第４伝送路Ａ〜Ｄを介して第１及び第２マイクロコンピューター２０，３０に動作確認信号が送信される。動作確認信号を受信した第１マイクロコンピューター２０は、第１及び第２伝送路Ａ，Ｂを介してコントローラー１０に送信信号を送信するとともに、データインターフェイス４０を介して第２マイクロコンピューター３０に第１マイクロコンピューター２０が正常に動作している旨の所定信号を送信する。

第１マイクロコンピューター２０から所定信号を受信した第２マイクロコンピューター３０は、第１マイクロコンピューター２０から所定信号を受信する間は、コントローラー１０に対して第３及び第４伝送路Ｃ，Ｄを介して返信信号を送信しない。この場合、冗長データバスシステム１ａでは、第１伝送路Ａまたは第２伝送路Ｂを使用して第１マイクロコンピューター２０を駆動した制御システムとして稼動する。

一方、第２マイクロコンピューター３０に対して第１マイクロコンピューター２０からの所定信号が受信されない場合、第２マイクロコンピューター３０からコントローラー１０に対して第３及び第４伝送路Ｃ，Ｄを介して返信信号が送信される。第３及び第４伝送路Ｃ，Ｄを介して返信信号を受信したコントローラー１０は、第１マイクロコンピューター２０側（第１及び第２伝送路Ａ，Ｂ）で故障が発生したことを認識し、第３または第４伝送路Ｃ，Ｄに切り替える。これにより、システムを継続稼動させることができる。

さらに、データインターフェイス４０を双方向の通信インターフェイスとしてもよい。この場合、例えば、第１マイクロコンピューター２０は第２マイクロコンピューター３０が正常に動作していることを把握し、第２マイクロコンピューター３０の代わりに第１マイクロコンピューター２０がコントローラー１０に対して返信信号を送信する。このようにすれば、第３及び第４伝送路Ｃ，Ｄの使用頻度が低減され、第１及び第２データバス１１，１２におけるデータの送信量を低減することができる。また、例えば、データバスタイプがＣＡＮである場合、メッセージのコリジョンが発生した場合にはメッセージＩＤにより優先度の低いメッセージが再送されることになるが、伝送路へのメッセージ送出が少なければ、コリジョンの発生が減ることで、再送によるメッセージの遅れを少なくすることができる。

次に、故障した箇所を特定（推定）する方法について説明する。なお、データインターフェイス４０を双方向の通信インターフェイスとする。第１マイクロコンピューター２０から第２マイクロコンピューター３０に対して、第１及び第２伝送路Ａ，Ｂの状態を付加した所定信号を送信する。例えば、第１及び第２伝送路Ａ，Ｂの双方から動作確認信号を受信した場合（正常に動作している場合）には、所定信号0x03(00000011b)を送信する。また、第１伝送路Ａから動作確認信号を受信していない場合には、0x02(00000010b)を送信する。また、第２伝送路Ｂから動作確認信号を受信していない場合には、0x01(00000001b)を送信する。また、第１マイクロコンピューター２０は正常に動作しているが、第１及び第２伝送路Ａ，Ｂからの動作確認信号を受信していない場合には、0x00(00000000b)を送信する（第１マイクロコンピューター２０が故障した場合には、何の信号も受信できない）。

上記の所定信号を受信した第２マイクロコンピューター３０は、第３及び第４伝送路Ｃ，Ｄを介してコントローラー１０に、返信信号とともに上記の所定信号を付加して送信する。そして、返信信号及び所定信号を受信したコントローラー１０は、伝送路の切り替えとともに、故障箇所の特定を行うことができる。

以上、第２実施形態によれば、第１実施形態の効果に加えて、以下の効果を得ることができる。

第１マイクロコンピューター２０と第２マイクロコンピューター３０との間がデータインターフェイス４０で接続されているため、第１マイクロコンピューター２０と第２マイクロコンピューター３０のうち一方が、他方のマイクロコンピューター等の状態を含めて第１及び第２伝送路Ａ，Ｂまたは第３及び第４伝送路Ｃ，Ｄを介してコントローラー１０に送信する。すなわち、第１及び第２伝送路Ａ，Ｂまたは第３及び第４伝送路Ｃ，Ｄのいずれかのデータ送信量を削減することができる。

なお、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。

（変形例１）上記実施形態の冗長データバスシステム１，１ａでは、第１及び第２マイクロコンピューター２０，３０を備え、第１〜第４伝送路Ａ〜Ｄを構成したが、この構成に限定されない。例えば、さらに、マイクロコンピューターを付加させるとともに、伝送路を増やしてもよい。このようにすれば、さらに、システム機能を向上させることができる。

（変形例２）上記実施形態では、第２マイクロコンピューター３０に、第３及び第４ドライバー３１，３２を接続させたが、第３及び第４ドライバー３１，３２を省略してもよい。この場合、第２マイクロコンピューター３０に、第１及び第２ドライバー２１，２２を接続させてもよい。図３は、変形例における冗長データバスシステムの構成を示すブロック図である。図３に示すように、冗長データバスシステム１ｂは、コントローラー１０と、第１マイクロコンピューター２０と、第２マイクロコンピューター３０と、第１ドライバー２１を経由して、コントローラー１０と第１マイクロコンピューター２０及び第２マイクロコンピューター３０とを接続する第１データバス１１と、第２ドライバー２２を経由して、コントローラー１０と第１マイクロコンピューター２０及び第２マイクロコンピューター３０とを接続する第２データバス１２と、を備え、第１データバス１１上の第１ドライバー２１を介して、コントローラー１０と第１マイクロコンピューター２０との間でデータの送受信が行われる第１伝送路Ａ’と、第２データバス１２上の第２ドライバー２２を介して、コントローラー１０と第１マイクロコンピューター２０との間でデータの送受信が行われる第２伝送路Ｂ’と、第１データバス１１上の第１ドライバー２１を介して、コントローラー１０と第２マイクロコンピューター３０との間でデータの送受信が行われる第３伝送路Ｃ’と、第２データバス１２上の第２ドライバー２２を介して、コントローラー１０と第２マイクロコンピューター３０との間でデータの送受信が行われる第４伝送路Ｄ’と、が構成され、コントローラー１０では、第１〜第４伝送路Ａ’〜Ｄ’を介して第１及び第２マイクロコンピューター２０，３０に対して動作確認信号を送信し、第１及び第２マイクロコンピューター２０，３０から第１〜第４伝送路Ａ’〜Ｄ’を介して返信信号を受信する一方、返信信号の受信が途絶えた場合に、返信信号が送信されたいずれかの伝送路に切り替える構成である。このようにしても、例えば、第１マイクロコンピューター２０が故障した場合であっても、第２マイクロコンピューター３０を使用することにより、システムを継続して稼動させることができる。

（変形例３）正常な伝送路に切り替えた後であっても、故障した伝送路（第１〜第４伝送路Ａ〜Ｄ）に対して動作確認信号を送信してもよい。このようにすれば、故障要因が可逆な要因であったかを把握することができる。また、ノイズに対する対処を行うことができる。

１，１ａ，１ｂ…冗長データバスシステム、１０…コントローラー、１１…第１データバス、１１ａ…第１支線、１１ｂ…第３支線、１２…第２データバス、１２ａ…第２支線、１２ｂ…第４支線、２０…第１マイクロコンピューター、２１…第１ドライバー、２２…第２ドライバー、３０…第２マイクロコンピューター、３１…第３ドライバー、３２…第４ドライバー、４０…データインターフェイス。

Claims

コントローラーと、
第１マイクロコンピューターと、
前記コントローラーと前記第１マイクロコンピューターとの間に設置された第１ドライバーを経由して、前記コントローラーと前記第１マイクロコンピューターとが接続された第１データバスと、
前記コントローラーと前記第１マイクロコンピューターとの間に設置された第２ドライバーを経由して、前記コントローラーと前記第１マイクロコンピューターとが接続された第２データバスと、を備え、
前記第１データバス上の前記第１ドライバーを介して、前記コントローラーと前記第１マイクロコンピューターとの間でデータの送受信が行われる第１伝送路と、
前記第２データバス上の前記第２ドライバーを介して、前記コントローラーと前記第１マイクロコンピューターとの間でデータの送受信が行われる第２伝送路と、が構成され、
前記コントローラーでは、
前記第１伝送路または前記第２伝送路を介して前記第１マイクロコンピューターに対して動作確認信号を含む前記データを送信し、前記第１マイクロコンピューターから前記第１伝送路または前記第２伝送路を介して返信信号を含む前記データを受信する一方、前記返信信号の受信が途絶えた場合に、前記返信信号が送信されたいずれかの伝送路に切り替えることを特徴とする冗長データバスシステム。
第２マイクロコンピューターと、
前記コントローラーと前記第２マイクロコンピューターとの間に設置された第３ドライバーを経由して、前記第１データバスにより前記コントローラーと前記第２マイクロコンピューターとが接続され、前記第１データバス上の前記第３ドライバーを介して、前記コントローラーと前記第２マイクロコンピューターとの間でデータの送受信が行われる第３伝送路と、
前記コントローラーと前記第２マイクロコンピューターとの間に設置された第４ドライバーを経由して、前記第２データバスにより前記コントローラーと前記第２マイクロコンピューターとが接続され、前記第２データバス上の前記第４ドライバーを介して、前記コントローラーと前記第２マイクロコンピューターとの間でデータの送受信が行われる第４伝送路と、
をさらに備え、
前記コントローラーでは、
前記第３伝送路または前記第４伝送路を介して前記第２マイクロコンピューターに対して動作確認信号を含む前記データを送信し、前記第２マイクロコンピューターから前記第３伝送路または前記第４伝送路を介して返信信号を含む前記データを受信する一方、前記返信信号の受信が途絶えた場合に、前記返信信号が送信されたいずれかの伝送路に切り替えることを特徴とする請求項１に記載の冗長データバスシステム。
請求項２に記載の冗長データバスシステムであって、
前記第１マイクロコンピューターと前記第２マイクロコンピューターとが接続され、前記第１マイクロコンピューターと前記第２マイクロコンピューターとが互いにデータの送受信が行われることを特徴とする冗長データバスシステム。