KR101805028B1 - 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치 및 그의 제어 방법 - Google Patents

물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치 및 그의 제어 방법 Download PDF

Info

Publication number
KR101805028B1
KR101805028B1 KR1020160080869A KR20160080869A KR101805028B1 KR 101805028 B1 KR101805028 B1 KR 101805028B1 KR 1020160080869 A KR1020160080869 A KR 1020160080869A KR 20160080869 A KR20160080869 A KR 20160080869A KR 101805028 B1 KR101805028 B1 KR 101805028B1
Authority
KR
South Korea
Prior art keywords
address
information
area
data
virtual
Prior art date
Application number
KR1020160080869A
Other languages
English (en)
Inventor
김선욱
김호권
전재영
최규현
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020160080869A priority Critical patent/KR101805028B1/ko
Priority to US15/419,300 priority patent/US10176060B2/en
Priority to CN201710147521.3A priority patent/CN107544858B/zh
Application granted granted Critical
Publication of KR101805028B1 publication Critical patent/KR101805028B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G06F11/167—Error detection by comparing the memory output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2017—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where memory access, memory control or I/O control functionality is redundant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0871—Allocation or management of cache space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G06F12/1018—Address translation using page tables, e.g. page table structures involving hashing techniques, e.g. inverted page tables
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치 및 그의 제어 방법을 개시한다. 즉, 본 발명은 해시 함수를 이용하여 가상 기본영역의 정보 저장 테이블을 사용하는 물리 영역과 가상 영역을 근거로 결함 리페어를 적용함으로써, 결함 리페어의 효율성을 향상시킬 수 있다.

Description

물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치 및 그의 제어 방법{Memory apparatus for applying fault repair based on physical region and virtual region and control method thereof}
본 발명은 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치 및 그의 제어 방법에 관한 것으로, 특히 해시 함수를 이용하여 가상 기본영역의 정보 저장 테이블을 사용하는 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치 및 그의 제어 방법에 관한 것이다.
다수의 서브어레이(subarray)로 구성된 메모리 시스템에서는 서브어레이 단위로 스페어 로우(spare row), 스페어 컬럼(spare column) 등을 두고, 결함 리페어를 실행한다.
이러한 시스템에서는 특정 서브어레이에 결함이 많이 발생할 경우, 결함 위치에 대한 정보를 저장할 수 있는 저장 공간이 부족하여 기존의 스페어 셀 매핑 정보를 담는 구조로는 리페어할 수 없는 상황이 발생한다.
한국공개특허 제10-2014-0015591호 [명칭: 동적 언어들의 해시테이블들에 대한 하드웨어 지원]
본 발명의 목적은 복수의 단위 영역으로 구성된 정보 저장 테이블에서 정보 저장 위치를 해싱하는 해당 단위 영역을 물리 기본영역으로 매핑하고, 상기 매핑된 물리 기본영역을 동일한 크기의 복수의 물리 서브영역으로 나눈 상태에서, 구성 가능한 모든 조합 중에서 미리 설정된 목표값을 만족하는 가상 기본영역의 조합을 확인하고, 상기 확인된 목표값을 만족하는 가상 기본영역의 조합과 관련한 위치 정보를 저장하며, 상기 저장된 목표값을 만족하는 가상 기본영역의 조합과 관련한 위치 정보에 대응하는 정보(또는 데이터)를 정보 저장 테이블에 저장하는 메모리 장치 및 그의 제어 방법을 제공하는 데 있다.
본 발명의 다른 목적은 해시 함수를 이용하여 가상 기본영역의 정보 저장 테이블을 사용하는 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치 및 그의 제어 방법을 제공하는 데 있다.
본 발명의 실시예에 따른 메모리 장치의 제어 방법은 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치의 제어 방법에 있어서, 데이터 입출력부를 통해, 장치로부터 전달되는 메모리 요청을 수신하는 단계; 주소 변환기를 통해, 상기 메모리 요청에 포함된 입력 주소 및 저장 매체 내의 설정된 저장 영역에 저장된 가상 영역과 관련한 위치 정보 값을 연산하여 물리 기본영역 주소를 가상 기본영역 주소로 변환하는 단계; 정보 제공부를 통해, 상기 변환된 가상 기본영역 주소, 상기 저장 매체에 미리 설정된 복수의 컬럼 주소 또는 로우 주소 및, 상기 입력 주소를 근거로 상기 저장 매체의 결함 주소 저장 공간 내에서 결함 주소를 대체할 스페어 셀 정보를 확인하는 단계; 상기 정보 제공부를 통해, 상기 확인된 결함 주소를 대체할 스페어 셀 정보, 상기 저장 매체에 미리 설정된 복수의 컬럼 주소 또는 로우 주소 및, 상기 입력 주소를 근거로 최종 주소를 선택하는 단계; 주소 디코더를 통해, 상기 선택된 최종 주소를 근거로 상기 최종 주소에 대응하는 데이터의 위치 정보를 제공하는 단계; 및 메모리 셀을 통해, 상기 최종 주소에 대응하는 데이터의 위치 정보 및 상기 데이터 요청을 근거로, 상기 데이터 요청에 포함된 읽기 명령 기능 및 쓰기 명령 기능 중 어느 하나의 기능을 수행하는 단계를 포함할 수 있다.
본 발명과 관련된 일 예로서 상기 메모리 요청은, 입력 주소, 명령 및 쓰기 데이터 중 적어도 하나를 포함할 수 있다.
본 발명과 관련된 일 예로서 상기 가상 영역과 관련한 위치 정보 값은, 물리 영역을 가상 영역으로 조합함에 따른 K 비트의 위치 정보 및 M+N-K 비트의 위치 정보를 포함하며, 상기 M, N 및 K는 자연수이고, 상기 K는 M+N보다 작거나 같을 수 있다.
본 발명과 관련된 일 예로서 상기 결함 주소를 대체할 스페어 셀 정보는, 결함 주소를 대체할 스페어 컬럼에 대한 정보 및 결함 주소를 대체할 스페어 로우에 대한 정보 중 어느 하나일 수 있다.
본 발명과 관련된 일 예로서 상기 결함 주소를 대체할 스페어 셀 정보를 확인하는 단계는, 상기 입력 주소를 결함 주소에서 스페어 셀의 주소로 교체하여, 결함이 발생한 주소가 아닌 스페어 셀의 주소에 접근하여 결함을 리페어할 수 있다.
본 발명과 관련된 일 예로서 상기 결함 주소를 대체할 스페어 셀 정보를 확인하는 단계는, 스페어 로우를 이용한 결함 리페어의 경우, 물리 주소 영역에 속한 스페어 로우의 주소로 교체되며, 스페어 컬럼을 이용한 결함 리페어의 경우, 가상 주소 영역에 속한 스페어 컬럼의 주소로 교체될 수 있다.
본 발명과 관련된 일 예로서 상기 최종 주소를 선택하는 단계는, 상기 입력 주소가 상기 미리 설정된 복수의 컬럼 주소 및 로우 주소 중 어느 하나와 같을 때, 상기 정보 제공부를 통해, 상기 결함 주소를 스페어 셀의 주소로 대체한 값을 최종 주소로 선택하는 과정; 및 상기 입력 주소가 상기 결함 주소와 같지 않을 때, 상기 정보 제공부를 통해, 상기 입력 주소를 상기 최종 주소로 선택하는 과정 중 어느 하나의 과정을 수행할 수 있다.
본 발명과 관련된 일 예로서 상기 최종 주소에 대응하는 데이터의 위치 정보를 제공하는 단계는, 상기 최종 주소가 결함 주소를 스페어 셀의 주소로 대체한 값일 때, 상기 스페어 셀의 주소에 대응하는 데이터의 위치 정보를 제공하는 과정; 및 상기 최종 주소가 상기 입력 주소일 때, 상기 입력 주소에 대응하는 데이터의 위치 정보를 제공하는 과정 중 어느 하나의 과정을 수행할 수 있다.
본 발명과 관련된 일 예로서 상기 데이터 요청에 포함된 읽기 명령 기능 및 쓰기 명령 기능 중 어느 하나의 기능을 수행하는 단계는, 상기 데이터 요청 내에 읽기 명령이 포함된 상태일 때, 상기 최종 주소에 대응하는 데이터의 위치 정보와 관련한 외부로 출력할 데이터를 상기 메모리 셀 내의 상기 데이터의 위치 정보에 대응하는 위치로부터 읽어올 수 있다.
본 발명과 관련된 일 예로서 상기 데이터 요청에 포함된 읽기 명령 기능 및 쓰기 명령 기능 중 어느 하나의 기능을 수행하는 단계는, 상기 데이터 요청 내에 쓰기 명령이 포함된 상태일 때, 상기 메모리 요청 내에 포함된 쓰기 데이터 및 상기 최종 주소에 대응하는 데이터의 위치 정보를 근거로 상기 메모리 셀에 상기 쓰기 데이터를 저장할 수 있다.
본 발명과 관련된 일 예로서 상기 메모리 요청 내에 읽기 명령이 포함된 상태일 때, 상기 데이터 입출력부를 통해, 상기 메모리 셀로부터 출력되는 상기 입력 주소에 대응하는 데이터를 임시 저장하는 단계; 및 상기 데이터 입출력부를 통해, 상기 임시 저장된 상기 입력 주소에 대응하는 데이터를 상기 데이터를 요청한 상기 장치에 제공하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 메모리 장치는 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치에 있어서, 장치로부터 전달되는 메모리 요청을 수신하는 데이터 입출력부; 상기 메모리 요청에 포함된 입력 주소 및 저장 매체 내의 설정된 저장 영역에 저장된 가상 영역과 관련한 위치 정보 값을 연산하여 물리 기본영역 주소를 가상 기본영역 주소로 변환하는 주소 변환기; 상기 변환된 가상 기본영역 주소, 상기 저장 매체에 미리 설정된 복수의 컬럼 주소 또는 로우 주소 및, 상기 입력 주소를 근거로 상기 저장 매체의 결함 주소 저장 공간 내에서 결함 주소를 대체할 스페어 셀 정보를 확인하고, 상기 확인된 결함 주소를 대체할 스페어 셀 정보, 상기 저장 매체에 미리 설정된 복수의 컬럼 주소 또는 로우 주소 및, 상기 입력 주소를 근거로 최종 주소를 선택하는 정보 제공부; 상기 선택된 최종 주소를 근거로 상기 최종 주소에 대응하는 데이터의 위치 정보를 제공하는 주소 디코더; 및 상기 최종 주소에 대응하는 데이터의 위치 정보 및 상기 데이터 요청을 근거로, 상기 데이터 요청에 포함된 읽기 명령 기능 및 쓰기 명령 기능 중 어느 하나의 기능을 수행하는 메모리 셀을 포함할 수 있다.
본 발명과 관련된 일 예로서 상기 정보 제공부는, 상기 입력 주소가 상기 미리 설정된 복수의 컬럼 주소 및 로우 주소 중 어느 하나와 같을 때, 상기 결함 주소를 스페어 셀의 주소로 대체한 값을 최종 주소로 선택할 수 있다.
본 발명과 관련된 일 예로서 상기 정보 제공부는, 상기 입력 주소가 상기 결함 주소와 같지 않을 때, 상기 입력 주소를 상기 최종 주소로 선택할 수 있다.
본 발명과 관련된 일 예로서 상기 주소 디코더는, 상기 최종 주소가 결함 주소를 스페어 셀의 주소로 대체한 값일 때, 상기 스페어 셀의 주소에 대응하는 데이터의 위치 정보를 상기 메모리 셀에 제공할 수 있다.
본 발명과 관련된 일 예로서 상기 주소 디코더는, 상기 최종 주소가 상기 입력 주소일 때, 상기 입력 주소에 대응하는 데이터의 위치 정보를 상기 메모리 셀에 제공할 수 있다.
본 발명과 관련된 일 예로서 상기 메모리 셀은, 상기 데이터 요청 내에 읽기 명령이 포함된 상태일 때, 상기 최종 주소에 대응하는 데이터의 위치 정보와 관련한 외부로 출력할 데이터를 상기 메모리 셀 내의 상기 데이터의 위치 정보에 대응하는 위치로부터 읽어올 수 있다.
본 발명과 관련된 일 예로서 상기 메모리 셀은, 상기 데이터 요청 내에 쓰기 명령이 포함된 상태일 때, 상기 메모리 요청 내에 포함된 쓰기 데이터 및 상기 최종 주소에 대응하는 데이터의 위치 정보를 근거로 상기 메모리 셀에 상기 쓰기 데이터를 저장할 수 있다.
본 발명과 관련된 일 예로서 상기 데이터 입출력부는, 상기 메모리 요청 내에 읽기 명령이 포함된 상태일 때, 상기 데이터 입출력부를 통해, 상기 메모리 셀로부터 출력되는 상기 입력 주소에 대응하는 데이터를 임시 저장하고, 상기 임시 저장된 상기 입력 주소에 대응하는 데이터를 상기 데이터를 요청한 상기 장치에 제공할 수 있다.
본 발명은 복수의 단위 영역으로 구성된 정보 저장 테이블에서 정보 저장 위치를 해싱하는 해당 단위 영역을 물리 기본영역으로 매핑하고, 상기 매핑된 물리 기본영역을 동일한 크기의 복수의 물리 서브영역으로 나눈 상태에서, 구성 가능한 모든 조합 중에서 미리 설정된 목표값을 만족하는 가상 기본영역의 조합을 확인하고, 상기 확인된 목표값을 만족하는 가상 기본영역의 조합과 관련한 위치 정보를 저장하며, 상기 저장된 목표값을 만족하는 가상 기본영역의 조합과 관련한 위치 정보에 대응하는 정보(또는 데이터)를 정보 저장 테이블에 저장함으로써, 전체 정보 저장 공간을 활용하여 영역별로 균등하게 사용하여 전체 시스템의 성능을 향상시키며, 정보 저장 공간을 활용하여 정보 저장 공간의 효율성을 극대화시킬 수 있는 효과가 있다.
또한, 본 발명은 해시 함수를 이용하여 가상 기본영역의 정보 저장 테이블을 사용하는 물리 영역과 가상 영역을 근거로 결함 리페어를 적용함으로써, 결함 리페어의 효율성을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 복수의 단위 영역으로 구성된 정보 저장 테이블과, 최적의 정보 저장을 찾기 위한 분석 장치로 구성된 전체 분석 시스템의 구성을 나타낸 블록도이다.
도 2는 본 발명의 실시예에 따른 정보 저장 위치를 해싱하는 단위인 물리 기본영역을 복수의 동일한 크기의 물리 서브영역으로 나눈 예를 나타낸 도이다.
도 3 내지 도 5는 본 발명의 실시예에 따른 결함 블록을 포함하는 4×4 메모리 블록을 이용하여 4-way set-associative 캐시를 구현할 때, 가장 최적의 캐시 메모리를 구성하는 예시를 나타낸 도이다.
도 6 내지 도 8은 DRAM과 같은 메모리 칩에서 결함 주소를 저장하는 단계에 본 발명의 실시예를 적용한 예시를 나타낸 도이다.
도 9는 본 발명의 실시예에 따른 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치의 구성을 나타낸 블록도이다.
도 10은 본 발명의 실시예에 따른 물리 영역과 가상 영역을 근거로 한 결함 리페어를 적용한 메모리 장치의 제어 방법을 나타낸 흐름도이다.
본 발명에서 사용되는 기술적 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 발명에서 사용되는 기술적 용어는 본 발명에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 발명에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.
또한, 본 발명에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 본 발명에서 "구성된다" 또는 "포함한다" 등의 용어는 발명에 기재된 여러 구성 요소들 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
또한, 본 발명에서 사용되는 제 1, 제 2 등과 같이 서수를 포함하는 용어는 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 유사하게 제 2 구성 요소도 제 1 구성 요소로 명명될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.
도 1은 본 발명의 실시예에 따른 복수의 단위 영역으로 구성된 정보 저장 테이블과, 최적의 정보 저장을 찾기 위한 분석 장치로 구성된 전체 분석 시스템(10)의 구성을 나타낸 블록도이다.
도 1에 도시한 바와 같이, 분석 시스템(10)은 저장 매체(100) 및 분석 장치(200)로 구성된다. 도 1에 도시된 분석 시스템(10)의 구성 요소 모두가 필수 구성 요소인 것은 아니며, 도 1에 도시된 구성 요소보다 많은 구성 요소에 의해 분석 시스템(10)이 구현될 수도 있고, 그보다 적은 구성 요소에 의해서도 분석 시스템(10)이 구현될 수도 있다.
상기 저장 매체(100)는 DRAM(Dynamic Random Access Memory), 램(Random Access Memory: RAM), SRAM(Static Random Access Memory), 롬(Read-Only Memory: ROM), EEPROM(Electrically Erasable Programmable Read-Only Memory), PROM(Programmable Read-Only Memory), PCM(Phase Change Memory), MRAM(Magnetorresistance Random Access Memory) 등의 저장매체 중 어느 하나일 수 있다.
또한, 상기 저장 매체(100)는 정보 저장 테이블(110)을 포함한다.
상기 정보 저장 테이블(110)은 물리 영역과 관련한 정보(또는 물리 영역과 관련한 주소 정보), 가상 영역과 관련한 정보(또는 가상 영역과 관련한 주소 정보), 데이터(또는 정보) 등으로 구성한다. 여기서, 상기 물리 영역과 관련한 정보는 물리 기본영역의 위치 정보, 물리 서브영역의 위치 정보 등을 포함한다. 또한, 상기 가상 영역과 관련한 정보는 가상 기본영역의 위치 정보, 가상 서브영역의 위치 정보 등을 포함한다. 이때, 상기 데이터(또는 정보)는 결함 정보, 결함의 위치 정보, 라우팅 정보, 패킷 정보 등을 포함한다. 또한, 상기 데이터(또는 정보)는 분석 시스템(10)이 적용되는 분야(예를 들어, 메모리 분야, 데이터 통신 분야 등 포함)에 따라 다를 수 있으며, 설계자의 설계에 따라 변경되어 적용할 수 있다. 예를 들어, 상기 데이터(또는 정보)는 리던던트 셀을 이용한 메모리 리페어를 적용하는 메모리 시스템의 경우, 해당 메모리 시스템에 제공된 스페어 셀과 교체되는 결함 셀의 위치(또는 위치 정보)일 수 있다.
상기 분석 장치(200)는 상기 분석 시스템(10)의 전반적인 제어 기능을 수행한다.
또한, 상기 분석 장치(200)는 상기 분석 시스템(10)의 최적의 정보 저장 위치(또는 미리 설정된 목표값을 만족하는 K 비트의 위치 정보 및 M+N-K 비트의 위치 정보)를 찾고, 상기 찾은 최적의 정보 저장 위치에 해당하는 K 비트의 위치 정보 및 M+N-K 비트의 위치 정보를 상기 분석 시스템(10)에 할당해주는 기능을 수행한다.
또한, 상기 분석 장치(200)는 상기 정보 저장 테이블(110)에서, 정보 저장 위치를 해싱하는 정보 관리 단위 영역(또는 단위 영역)을 물리 기본영역으로 매핑한다. 여기서, 상기 정보 저장 테이블(110)은 저장 매체(100) 내에 포함되며, 복수의 단위 영역으로 구성한다.
이때, DRAM, PCM, MRAM, SRAM 등과 같은 메모리 시스템에서 정보를 저장하고 관리하고자 하는 기본 영역이 뱅크(bank)일 경우, 상기 분석 장치(200)는 한 뱅크 또는 복수의 서브어레이 내의 모든 로우(row)를 하나로 합치고, 상기 합쳐진 모든 로우를 2M개의 물리 기본영역으로 나누고, 상기 단위 영역을 상기 나뉜 2M개의 물리 기본영역으로 매핑할 수도 있다.
또한, 상기 저장 매체(100) 내의 물리 기본영역이 관리를 위한 2M개가 아닌 경우, 상기 분석 장치(200)는 상기 저장 매체(100) 내의 복수의 단위 영역을 2M개로 만든 후, 상기 2M개의 단위 영역을 상기 물리 기본영역으로 매핑할 수도 있다. 여기서, 상기 M은 자연수일 수 있다.
즉, 상기 분석 장치(200)는 설계자의 설계에 따른 2M개의 단위 영역을 구성하기 위해서, 단위 영역의 개수가 2M개가 아닌 경우, 기존의 단위 영역을 설계자의 설계에 따른 2M개의 개수를 가지는 새로운 단위 영역으로 매핑하는 전처리 과정을 수행하고, 2M개의 개수를 가지는 상기 전처리된 단위 영역을 상기 물리 기본영역으로 매핑할 수도 있다.
또한, 상기 분석 장치(200)는 상기 저장 매체(100)(또는 상기 정보 저장 테이블(110)) 내의 복수의 물리 기본영역을 동일한 크기의 복수의 물리 서브영역으로 각각 분할한다.
즉, 상기 분석 장치(200)는 상기 저장 매체(100)(또는 상기 정보 저장 테이블(110)) 내의 2M개의 물리 기본영역을 2N개의 물리 서브영역으로 각각 분할한다. 여기서, 상기 N은 자연수일 수 있다. 이때, 하나의 물리 기본영역을 2N개의 물리 서브영역으로 나누어 해싱하는 경우, 상기 물리 서브영역을 인덱싱하기 위해서는 추가 비트가 필요할 수 있다.
또한, 상기 분석 장치(200)는 2M+N개로 구성된 M+N 비트로 인덱싱되는 복수의 물리 서브영역에 대해서, 복수의 물리 서브영역을 조합(또는 구성)하여, 2K개의 가상 기본영역을 생성한다. 이때, 상기 K는 자연수이고, M+N보다 작거나 같을 수 있다. 여기서, 물리 기본영역에 접근하기 위한 비트가 M 비트이고, 물리 서브영역에 접근하기 위한 비트가 N 비트인 경우, 가상 기본영역을 생성하기 위해서 조합 가능한 경우의 수는 M+ NCM +N-K개가 된다. 또한, 상기 K의 크기는 상기 정보 저장 테이블(110)을 접근하기 위한 비트 수일 수 있다.
또한, 상기 분석 장치(200)는 상기 생성된 2K개의 가상 기본영역을 각각 동일한 크기의 2M+N-K개의 가상 서브영역으로 분할(또는 재설정)한다.
즉, 상기 분석 장치(200)는 물리 서브영역을 조합하여, 2M+N개로 구성된 M+N 비트 중에서, 미리 설정된 최상위 비트에서 최하위 비트에 대해 미리 설정된 비트 단위로 가상 기본영역의 키 값을 설정하고, 상기 M+N 비트 중에서 상기 가상 기본영역의 키 값으로 설정되고 남은 비트(또는 남은 영역)를 가상 서브영역의 키 값으로 설정하여, 전체 가상 영역의 키를 구성한다. 여기서, 상기 분석 장치(200)는 상기 가상 영역의 키(또는 전체 가상 영역의 키)를 구성하기 위해서, 상기 가상 기본영역의 키 값을 얻기 위한 K 비트의 위치 정보와, 상기 가상 서브영역의 키 값을 얻기 위한 M+N-K 비트의 위치 정보를 각각 생성한다.
이와 같이, 상기 분석 장치(200)는 상기 M+N 비트 중에서, K 비트의 위치 정보를 이용하여 가상 기본영역의 키 값을 얻고(또는 설정하고), 상기 M+N 비트 중에서 상기 가상 기본영역의 키 값으로 설정되고 남은 비트의 위치 정보를 이용하여 가상 서브영역의 키 값을 얻을 수 있는 해시 함수를 구성할 수 있다. 여기서, 상기 해시 함수는 물리 영역 주소를 근거로 가상 영역과 관련한 위치 정보(예를 들어 K 비트의 위치 정보, M+N-K 비트의 위치 정보 등 포함)를 제공한다.
또한, 상기 분석 장치(200)는 상기 임시로 조합된(또는 구성된) 가상 기본영역(또는 가상 기본영역의 조합) 내의 저장할 정보의 수(또는 조합된/재조합된 정보의 수)가 미리 설정된 목표값을 만족하는지 여부를 확인(또는 판단)한다. 여기서, 상기 목표값은 저장할 정보에 대응하여 미리 설정된 값(또는 해당 저장할 정보를 만족시키기 위한 값)으로, 리던던트 셀(redundant cell)을 이용한 메모리 리페어(또는 메모리 복구)를 적용하는 메모리 시스템의 경우, 해당 메모리 시스템에 제공된 미리 설정된 사용 가능한(또는 해당 메모리 시스템에서 사용 가능한) 스페어 셀(spare cell)의 수(예를 들어 스페어 로우(spare row)의 수, 스페어 컬럼(spare column)의 수 등 포함)일 수 있다. 즉, 상기 목표값은 상기 저장할 정보에 대응하여 미리 설정된 값으로 매핑된 모든 물리 기본영역에 사용가능한 동일한 리소스의 수일 수 있다. 또한, 결함 메모리 블록을 회피하는 메모리 시스템의 경우, 상기 목표값은 상기 메모리 시스템의 모든 물리 기본영역에 사용가능한 동일한 메모리 블록의 수일 수 있다.
확인 결과(또는 판단 결과), 상기 조합된(또는 구성된/생성된) 가상 기본영역(또는 가상 기본영역의 조합) 내의 저장할 정보의 수가 미리 설정된 목표값을 만족하는 경우, 상기 분석 장치(200)는 M+N 비트 중에서, 해당 목표값을 만족하는 해당 가상 기본영역과 관련한 K 비트의 위치 정보와, 해당 목표값을 만족하는 해당 가상 서브영역과 관련한 M+N-K 비트의 위치 정보를 상기 저장 매체(100) 내의 미리 설정된(또는 미리 할당된) 저장 영역에 저장한다. 여기서, 상기 K 비트의 위치 정보의 값과 상기 M+N-K 비트의 위치 정보의 값은 벡터 형태로 구성되며, 각 비트의 위치를 상기 가상 기본영역의 키 값(또는 K 비트의 위치)에 대응하는 '0'(또는 K 비트)과, 상기 가상 서브영역의 키 값(또는 M+N-K 비트의 위치)에 대응하는 '1'(또는 M+N-K 비트)로 구성한다.
즉, 상기 조합된(또는 구성된/생성된) 가상 기본영역(또는 가상 기본영역의 조합) 내의 저장할 정보의 수가 미리 설정된 목표값을 만족하는 경우, 상기 분석 장치(200)는 M+N 비트 중에서, 해당 목표값을 만족하는 가상 기본영역에 대응하는 K 비트의 위치를 생성하고, 해당 목표값을 만족하는 가상 서브영역에 대응하는 M+N-K 비트의 위치를 생성한다. 또한, 상기 분석 장치(200)는 상기 생성된 K 비트의 위치(또는 K 비트의 위치 정보) 및 상기 생성된 M+N-K 비트의 위치(또는 M+N-K 비트의 위치 정보)를 벡터 형태로 상기 저장 매체(100) 내의 미리 설정된 저장 영역에 저장한다.
또한, 상기 분석 장치(200)는 상기 저장 매체(100) 내의 미리 설정된 저장 영역에 저장된 K 비트의 위치 정보(또는 목표값을 만족하는 해당 가상 기본영역과 관련한 K 비트의 위치 정보) 및 M+N-K 비트의 위치 정보(또는 목표값을 만족하는 해당 가상 서브영역과 관련한 M+N-K 비트의 위치 정보)를 근거로, 상기 정보 저장 테이블(110)을 성공적으로 관리할 수 있는 것으로 판단하며, 상기 정보 저장 테이블(110)에 상기 가상 영역의 위치 정보(또는 상기 가상 영역에 대한 위치 정보)에 대응하는 데이터를 저장한다. 여기서, 상기 데이터(또는 정보)는 결함 정보, 결함의 위치 정보, 라우팅 정보, 패킷 정보 등을 포함한다. 또한, 상기 데이터(또는 정보)는 분석 시스템(10)이 적용되는 분야(예를 들어, 메모리 분야, 데이터 통신 분야 등 포함)에 따라 다를 수 있으며, 설계자의 설계에 따라 변경되어 적용할 수 있다. 예를 들어, 상기 데이터(또는 정보)는 리던던트 셀을 이용한 메모리 리페어를 적용하는 메모리 시스템의 경우, 해당 메모리 시스템에 제공된 스페어 셀과 교체되는 결함 셀의 위치(또는 위치 정보)일 수 있다.
또한, 확인 결과(또는 판단 결과), 상기 조합된(또는 구성된/생성된) 가상 기본영역(또는 가상 기본영역의 조합) 내의 저장할 정보의 수가 미리 설정된 목표값을 만족하지 않은 경우, 상기 분석 장치(200)는 상기 조합 가능한 경우의 수(예를 들어 M+ NCM +N-K) 중에서 앞서 조합된 경우(또는 상기 해싱 방법에 따라 조합된 복수의 경우/재조합된 복수의 경우)를 제외하고, 미리 설정된 해싱 방법에 따라(또는 미리 설정된 해시 함수를 근거로/다른 K 비트의 위치에 대하여) 상기 복수의 물리 서브영역을 재조합하여 재조합된 가상 기본영역을 확인하고, 확인된 재조합된 가상 기본영역 내의 저장할 정보의 수가 상기 미리 설정된 목표값을 만족하는지 여부를 확인하는 과정을 반복하여 수행한다.
이와 같이, 상기 분석 장치(200)는 상기 복수의 물리 서브영역에 대해서 모든 구성 가능한 조합에서의 가상 기본영역이 설계하고자 하는 목표값을 만족하는 첫 번째 물리 서브영역의 조합을 확인한다.
또한, M+N 비트 중 모든 K 비트의 위치 조합에 대하여 상기 목표값을 만족하지 않을 경우, 상기 분석 장치(200)는 상기 데이터를 저장할 수 없는 것(또는 상기 정보 저장 테이블(110)을 성공적으로 관리하지 못하는 것)으로 판단하며, 전체 과정을 종료한다.
도 3 내지 도 5는 본 발명의 실시예에 따른 결함 블록을 포함하는 4×4 메모리 블록을 이용하여 4-way set-associative 캐시를 구현할 때, 가장 최적의 캐시 메모리를 구성하는 예시를 나타낸 도이다. 전체 16개의 메모리 블록에서 3개의 블록에 오류가 있으므로, 4-way set-associative 캐시를 구성할 때, 각 셋(set)에 1개의 오류를 할당하게 하는 것이 목표값(또는 설계 목표값)이 된다.
또한, 4-way set-associative 캐시이므로, K는 2가 된다.
또한, 상기 도 3에 도시된 바와 같이, 4-way 캐시 메모리를 구성하고자 하는 경우, 상기 분석 장치(200)는 로우 주소(row address)로 구성된 단위 영역을 물리 기본영역으로 매핑하여, 물리 기본영역을 4개의 물리 기본영역으로 구성하고, 각 물리 기본영역을 4개의 물리 서브영역으로 구성한다.
따라서, 상기 분석 장치(200)는 물리 서브영역에 접근하기 위하여 물리 기본영역에 접근하는 상위 2 비트와 접근된 물리 기본영역 내의 물리 서브영역에 접근하기 위한 하위 2 비트의 총 4 비트로 해싱을 적용한다.
또한, 상기 도 4에 도시된 바와 같이, 가상 기본영역(또는 물리 기본영역)으로 해싱하는 경우, 셋 0(set 0)에 대한 접근 시 3개의 결함 블록이 할당되기 때문에 목표값을 만족하지 못한다.
또한, 상기 도 5에 도시된 바와 같이, 가상 기본영역을 해싱하기 위하여 물리 서브영역에 접근하는 4 비트 중에서, 하위 2 비트를 가상 기본영역에 접근하기 위한 주소로 사용하고(또는 K 비트의 위치 정보), 상위 2 비트를 가상 기본영역 내의 가상 서브영역에 접근하기 위한 주소로 사용하면(또는 M+N-K 비트의 위치 정보), 각 가상 기본영역에 결함 블록이 하나씩 발생한 것으로 관리됨으로써, 상기 목표값을 만족시킬 수 있다. 결과적으로, 전체적인 시스템의 성능 저하를 최소화시킬 수 있어 최적의 성능을 발휘하도록 캐시 메모리를 구성할 수 있다.
도 6 내지 도 8은 DRAM과 같은 메모리 칩에서 결함 주소를 저장하는 단계에 본 발명의 실시예를 적용한 예시를 나타낸 도이다.
또한, 상기 도 6에 도시된 바와 같이, DRAM 메모리 칩은 다수의 어레이들로 구성한다.
또한, 상기 어레이는 다수의 더 작은 크기의 서브어레이들로 구성한다.
이러한 구성의 메모리 칩에서 결함이 발생하는 경우, 결함이 난 주소를 저장 및 관리하며 리페어를 수행함에 있어서, 리페어는 하나 또는 복수의 서브어레이별로 이루어진다.
따라서, 기존의 경우 어레이 내에서 결함 주소의 저장 공간이 남아있는 다른 서브어레이가 있더라도 사용할 수 없었지만, 본 발명의 실시예를 적용하면, 어레이 내에 남아있는 다른 서브어레이의 결함 주소 저장 공간을 활용하여 해당 메모리 내의 저장 공간을 계속하여 사용할 수 있다.
또한, 상기 도 6에 도시된 DRAM 메모리 칩을 본 발명의 실시예에 적용하고자 하는 경우, 어레이 내의 서브어레이가 본 발명의 단위 영역이 되며, 상기 단위 영역이 물리 기본영역이 되며, 상기 물리 기본영역 내의 물리 서브영역은 서브어레이를 물리 서브영역의 개수로 나눈 것이다.
또한, 물리 기본영역별로 결함이 관리되고 치료(또는 복구)되므로 결함 주소를 관리하기 위한 정보 저장 테이블(110)의 엔트리 수는 물리 기본영역의 수와 같고, 결과적으로 K는 2가 된다.
또한, 상기 어레이 내의 서브어레이의 크기가 다른 경우, 이를 하나로 합하고, 상기 합한 서브어레이를 2M개의 가상 서브어레이로 나누고, 상기 나눈 가상 서브어레이를 물리 서브어레이로 매핑할 수 있다.
또한, 하나의 서브어레이가 결함을 리페어할 수 있는 수가 2개라고 가정할 때, 2가 목표값이 되고, 상기 도 7에 나타낸 물리 기본영역 0(또는 서브어레이 0) 안에는 F0, F1 및 F2 주소에서 총 3개의 결함이 발생한 것이므로, 서브어레이 0에 대해 리페어할 수 있는 2개가 넘어가게 된다.
즉, 상기 도 7에 나타낸 바와 같이, 물리 기본영역당 2개씩 리페어할 수 있고 물리 기본영역이 총 4개이므로 최대 8개까지 결함 주소를 관리할 수 있음에도, 결함의 수가 F0 ~ F5 까지 총 6개만 있는 상태에서 리페어할 수 없는 경우가 된다.
이와 같이, 상기 도 7의 경우, 각 물리 기본영역을 2개의 물리 서브영역으로 나누고, 본 발명의 실시예에 따라 가상 기본영역을 조합한 예시이다.
즉, 상기 분석 장치(200)는 각 물리 기본영역을 2개의 물리 서브영역으로 나누고, 가상 기본영역을 조합하는데 기본영역을 해싱하기 위해서 최상위 2 비트(또는 K 비트의 위치 정보)를 기본영역의 키 값으로 사용하고, 최하위 1 비트(또는 M+N-K 비트의 위치 정보)를 서브영역의 키 값으로 인덱싱하여, 가상 기본영역을 물리 기본영역과 같게 했을 때로 물리 기본영역(또는 가상 기본영역) 0에는 총 3개의 결함 주소에 대한 저장 공간이 필요하지만, 제공되는 저장 공간은 기본영역당 2개로 제한되므로 결함 주소를 관리할 수 있는 한계를 넘어가게 된다.
또한, 상기 도 8에 나타낸 바와 같이, 상기 분석 장치(200)는 각 물리 기본영역을 2개의 물리 서브영역으로 나누고, 가상 기본영역을 조합하는데 기본영역을 해싱하기 위해서 최하위 2 비트(또는 K 비트의 위치 정보)를 기본영역의 키 값으로 사용하고, 최상위 1 비트(또는 M+N-K 비트의 위치 정보)를 서브영역의 키 값으로 인덱싱하여, 모든 가상 기본영역의 결함 주소가 2개를 넘지 않아 모든 결함 주소를 저장할 수 있도록 구성한다. 이때, 서로 다른 물리 기본영역과 조합되기 때문에, 어떤 물리 기본영역의 주소인지 구별하기 위해서 태그(tag) 비트를 고려할 수 있으며, 상기 태그 비트는 설계자의 설계에 따라 사용하지 않을 수도 있다.
또한, 예를 들어, 상기 해시 함수의 정보는 가상 기본영역을 선택하는 비트(또는 K 비트의 위치 정보)를 0으로 설정하고, 가상 서브영역을 선택하는 비트(또는 M+N-K 비트의 위치 정보)를 1로 설정하는 벡터 형태로 생성할 수 있다.
또한, 상기 도 8에서의 가상 기본영역을 선택하는 비트(또는 K 비트의 위치 정보)와 가상 서브영역을 선택하는 비트(또는 M+N-K 비트의 위치 정보)를 벡터 형태로 저장한 값은 총 8개의 가상 서브영역이 생기므로 log2(8) = 3으로 총 3 비트의 인덱스에 사용된 비트 중에서 최하위 2 비트가 가상 기본영역이 되므로 100이 된다.
도 9는 본 발명의 실시예에 따른 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치(20)의 구성을 나타낸 블록도이다.
도 9에 도시한 바와 같이, 메모리 장치(또는 메모리 디바이스)(20)는 저장 매체(100), 데이터 입출력부(300), 주소 변환기(400), 정보 제공부(500), 주소 디코더(600) 및 메모리 셀(700)로 구성된다. 도 9에 도시된 메모리 장치(20)의 구성 요소 모두가 필수 구성 요소인 것은 아니며, 도 9에 도시된 구성 요소보다 많은 구성 요소에 의해 메모리 장치(20)가 구현될 수도 있고, 그보다 적은 구성 요소에 의해서도 메모리 장치(20)가 구현될 수도 있다.
상기 도 1에 도시된 바와 같이, 상기 저장 매체(100)는 상기 정보 저장 테이블(110)을 포함한다.
또한, 상기 저장 매체(100)(또는 상기 정보 저장 테이블(110))는 상기 분석 장치(200)의 제어에 의해, 상기 저장 매체(100) 내의 미리 설정된 저장 영역에 K 비트의 위치 정보(또는 목표값을 만족하는 해당 가상 기본영역과 관련한 K 비트의 위치 정보) 및 M+N-K 비트의 위치 정보(또는 목표값을 만족하는 해당 가상 서브영역과 관련한 M+N-K 비트의 위치 정보)를 저장한다.
또한, 상기 저장 매체(100)(또는 상기 정보 저장 테이블(110))는 상기 분석 장치(200)의 제어에 의해, 상기 저장 영역에 저장된 K 비트의 위치 정보(또는 목표값을 만족하는 해당 가상 기본영역과 관련한 K 비트의 위치 정보) 및 M+N-K 비트의 위치 정보(또는 목표값을 만족하는 해당 가상 서브영역과 관련한 M+N-K 비트의 위치 정보)를 근거로, 상기 정보 저장 테이블(110)(또는 상기 저장 매체(100) 내의 결함 주소 저장 공간)에 상기 가상 영역의 위치 정보(또는 상기 가상 영역에 대한 위치 정보)에 대응하는 데이터를 저장한다. 여기서, 상기 데이터(또는 정보)는 결함 정보, 결함의 위치 정보, 라우팅 정보, 패킷 정보 등을 포함한다. 또한, 상기 데이터(또는 정보)는 분석 시스템(10)이 적용되는 분야(예를 들어, 메모리 분야, 데이터 통신 분야 등 포함)에 따라 다를 수 있으며, 설계자의 설계에 따라 변경되어 적용할 수 있다. 예를 들어, 상기 데이터(또는 정보)는 리던던트 셀을 이용한 메모리 리페어를 적용하는 메모리 시스템의 경우, 해당 메모리 시스템에 제공된 스페어 셀과 교체되는 결함 셀의 위치(또는 위치 정보)일 수 있다.
또한, 상기 저장 매체(100)는 복수의 컬럼 주소, 복수의 로우 주소 등을 저장한다.
상기 데이터 입출력부(300)는 장치(또는 디바이스)(미도시)로부터 전달되는 메모리 장치(20)(또는 메모리 셀(700)) 접근을 위한 메모리 요청을 수신한다. 여기서, 상기 장치(또는 디바이스)는 데이터를 요청하는 캐시(미도시), CPU(미도시), 상위 메모리(미도시) 등을 포함할 수 있다. 이때, 상기 메모리 요청은 입력 주소(또는 주소), 명령(예를 들어, 읽기 명령, 쓰기 명령 등 포함), 쓰기 데이터 등을 포함한다.
또한, 상기 메모리 요청 내에 읽기 명령이 포함된 경우, 상기 데이터 입출력부(300)는 상기 메모리 셀(700)로부터 출력되는 상기 메모리 요청에 포함된 입력 주소에 대응하는 데이터를 임시 저장한다.
또한, 상기 데이터 출력부(300)는 상기 임시 저장된 상기 메모리 요청에 포함된 입력 주소에 대응하는 데이터를 해당 데이터를 요청한 상기 장치(또는 디바이스)에 제공한다.
상기 주소 변환기(400)는 상기 데이터 입출력부(300)에서 수신된 상기 메모리 요청에 포함된 입력 주소 및 저장 매체((100)(또는 정보 저장 테이블(110)) 내의 미리 설정된(또는 미리 할당된) 저장 영역에 저장된 가상 영역과 관련한 위치 정보 값을 연산하여 물리 기본영역 주소를 가상 기본영역 주소로 변환한다. 이때, 상기 가상 영역과 관련한 위치 정보 값은 물리 영역을 가상 영역으로 조합함에 따른 K 비트의 위치 정보, M+N-K 비트의 위치 정보 등을 포함한다. 여기서, 상기 M, N 및 K는 자연수이고, 상기 K는 M+N보다 작거나 같을 수 있다.
상기 정보 제공부(500)는 상기 주소 변환기(400)를 통해 변환된 가상 기본영역 주소, 상기 저장 매체(100)에 미리 설정된(또는 등록된/저장된) 복수의 컬럼 주소/로우 주소 및 상기 입력 주소를 근거로 상기 저장 매체(100)의 결함 주소 저장 공간 내에서 결함 주소를 대체할 스페어 셀 정보(예를 들어 결함 주소를 대체할 스페어 컬럼에 대한 정보, 결함 주소를 대체할 스페어 로우에 대한 정보 등 포함)를 확인한다.
또한, 상기 정보 제공부(500)는 상기 확인된 결함 주소를 대체할 스페어 셀 정보, 상기 저장 매체(100)에 미리 설정된 복수의 컬럼 주소/로우 주소 및 상기 입력 주소를 근거로 주소(또는 최종 주소)를 선택한다.
즉, 상기 입력 주소가 미리 설정된 복수의 컬럼 주소 및/또는 로우 주소 중 어느 하나와 같은 경우, 상기 정보 제공부(500)는 상기 결함 주소를 스페어 셀의 주소로 대체한 값(또는 주소/최종 주소)을 선택한다.
또한, 상기 입력 주소가 미리 설정된 복수의 컬럼 주소 및/또는 로우 주소 중 어느 하나와 같지 않을 경우(또는 상기 입력 주소가 상기 결함 주소와 같지 않을 경우), 상기 정보 제공부(500)는 상기 입력 주소를 그대로 최종 주소로 선택한다.
또한, 상기 정보 제공부(500)는 상기 선택된 주소를 주소 디코더(600)에 제공한다. 여기서, 상기 선택된 주소(또는 최종 주소)는 상기 결함 주소를 스페어 셀의 주소로 대체한 값에 해당하는 주소 및 상기 입력 주소 중 어느 하나일 수 있다.
이와 같이, 결함 주소에 대해서, 입력 주소를 결함 주소에서 스페어 셀의 주소로 교체함으로써, 결함이 발생한 주소가 아닌 스페어 셀의 주소에 접근한다. 이때, 스페어 로우를 이용한 결함 리페어는 효율성을 위하여 물리 주소 영역에 속한 스페어 로우에 의하여 교체되며, 스페어 컬럼을 이용한 결함 리페어는 가상 영역 주소에 속한 스페어 컬럼에 의하여 교체된다. 또한, 상기 스페어 로우와 스페어 컬럼의 위치가 제한되는 것은 아니며, 설계자의 설계에 따라 물리 주소 영역이 스페어 컬럼을 이용하여 결함 리페어를 하고, 가상 주소 영역이 스페어 로우를 이용하여 결함 리페어를 할 수도 있다.
상기 주소 디코더(address decoder)(600)는 로우 디코더(row decoder), 컬럼 디코더(column) 등을 포함한다.
상기 정보 제공부(500)로부터 제공되는 주소(또는 최종 주소)를 근거로 해당 주소에 대응하는 데이터(또는 상기 선택된 주소에 대응하여 읽어야할 데이터)의 위치 정보를 상기 메모리 셀(700)에 제공한다.
즉, 상기 주소(또는 최종 주소)가 결함 주소를 스페어 셀의 주소로 대체한 값(또는 주소)인 경우, 상기 주소 디코더(600)는 해당 스페어 셀의 주소에 대응하는 데이터의 위치 정보를 상기 메모리 셀(700)에 제공한다.
또한, 상기 주소(또는 최종 주소)가 상기 입력 주소인 경우, 상기 주소 디코더(600)는 상기 입력 주소에 대응하는 데이터의 위치 정보를 상기 메모리 셀(700)에 제공한다.
상기 메모리 셀(700)은 상기 주소 디코더(600)로부터 제공되는 주소(또는 최종 주소)에 대응하는 데이터의 위치 정보 및 상기 데이터 입출력부(300)를 통해 수신된 상기 데이터 요청을 근거로, 상기 데이터 요청에 포함된 읽기 명령 기능 및 쓰기 명령 기능 중 어느 하나의 기능을 수행한다.
즉, 상기 데이터 요청 내에 읽기 명령이 포함된 경우, 상기 메모리 셀(700)은 상기 주소(또는 최종 주소)에 대응하는 데이터의 위치 정보와 관련한 외부로 출력할 데이터를 상기 메모리 셀(700) 내의 해당 데이터의 위치 정보(또는 상기 최종 주소에 대응하는 데이터의 위치 정보)와 대응하는 위치로부터 읽어온다.
또한, 상기 데이터 요청 내에 쓰기 명령이 포함된 경우, 상기 메모리 셀(700)은 상기 메모리 요청 내에 포함된 쓰기 데이터 및 상기 주소(또는 최종 주소)에 대응하는 데이터의 위치 정보를 근거로 상기 메모리 셀(600) 내의 특정 위치에 해당 쓰기 데이터를 저장한다.
이와 같이, 복수의 단위 영역으로 구성된 정보 저장 테이블에서 정보 저장 위치를 해싱하는 해당 단위 영역을 물리 기본영역으로 매핑하고, 상기 매핑된 물리 기본영역을 동일한 크기의 복수의 물리 서브영역으로 나눈 상태에서, 구성 가능한 모든 조합 중에서 미리 설정된 목표값을 만족하는 가상 기본영역의 조합을 확인하고, 상기 확인된 목표값을 만족하는 가상 기본영역의 조합과 관련한 위치 정보를 저장하며, 상기 저장된 목표값을 만족하는 가상 기본영역의 조합과 관련한 위치 정보에 대응하는 정보(또는 데이터)를 정보 저장 테이블에 저장할 수 있다.
또한, 이와 같이, 해시 함수를 이용하여 가상 기본영역의 정보 저장 테이블을 사용하는 물리 영역과 가상 영역을 근거로 결함 리페어를 적용할 수 있다.
이하에서는, 본 발명에 따른 물리 영역과 가상 영역을 근거로 한 결함 리페어를 적용한 메모리 장치의 제어 방법을 도 1 내지 도 10을 참조하여 상세히 설명한다.
도 10은 본 발명의 실시예에 따른 물리 영역과 가상 영역을 근거로 한 결함 리페어를 적용한 메모리 장치의 제어 방법을 나타낸 흐름도이다.
먼저, 데이터 입출력부(300)는 장치(또는 디바이스)(미도시)로부터 전달되는 메모리 장치(20)(또는 메모리 셀(700)) 접근을 위한 메모리 요청을 수신한다. 여기서, 상기 장치(또는 디바이스)는 데이터를 요청하는 캐시(미도시), CPU(미도시), 상위 메모리(미도시) 등을 포함할 수 있다. 이때, 상기 메모리 요청은 입력 주소(또는 주소), 명령(예를 들어, 읽기 명령, 쓰기 명령 등 포함), 쓰기 데이터 등을 포함한다.
일 예로, 상기 데이터 입출력부(300)는 상기 메모리 셀(700) 내의 데이터 접근(예를 들어 데이터 읽기 명령 수행)을 위해 CPU로부터 전달되는 제 1 메모리 요청을 수신한다. 여기서, 상기 제 1 메모리 요청은 제 1 입력 주소, 제 1 읽기 명령 등을 포함한다.
다른 일 예로, 상기 데이터 입출력부(300)는 상기 메모리 셀(700) 내의 데이터 접근(예를 들어 데이터 쓰기 명령 수행)을 위해서 상위 메모리로부터 전달되는 제 2 메모리 요청을 수신한다. 여기서, 상기 제 2 메모리 요청은 제 2 입력 주소, 제 2 쓰기 명령, 제 2 쓰기 데이터 등을 포함한다(S1010).
이후, 주소 변환기(400)는 상기 데이터 입출력부(300)에서 수신된 상기 메모리 요청에 포함된 입력 주소 및 저장 매체((100)(또는 정보 저장 테이블(110)) 내의 미리 설정된(또는 미리 할당된) 저장 영역에 저장된 가상 영역과 관련한 위치 정보 값을 연산하여 물리 기본영역 주소를 가상 기본영역 주소로 변환한다. 이때, 상기 가상 영역과 관련한 위치 정보 값은 물리 영역을 가상 영역으로 조합함에 따른 K 비트의 위치 정보, M+N-K 비트의 위치 정보 등을 포함한다. 여기서, 상기 M, N 및 K는 자연수이고, 상기 K는 M+N보다 작거나 같을 수 있다.
일 예로, 상기 주소 변환기(400)는 상기 제 1 입력 주소를 상기 저장 매체(100) 내의 저장 영역에 저장된 가상 영역과 관련한 위치 정보 값과 연산하여 도 8에 도시된 상기 제 1 입력 주소에 대응하는 제 1 물리 기본영역 주소인 '010'을 제 1 가상 기본영역 주소인 '100'으로 변환한다.
다른 일 예로, 상기 주소 변환기(400)는 상기 제 2 입력 주소를 상기 저장 매체(100) 내의 저장 영역에 저장된 가상 영역과 관련한 위치 정보 값과 연산하여 상기 도 8에 도시된 상기 제 2 입력 주소에 대응하는 제 2 물리 기본영역 주소인 '100'을 제 2 가상 기본영역 주소인 '001'로 변환한다(S1020).
이후, 정보 제공부(500)는 상기 주소 변환기(400)를 통해 변환된 가상 기본영역 주소, 상기 저장 매체(100)에 미리 설정된(또는 등록된/저장된) 복수의 컬럼 주소/로우 주소 및 상기 입력 주소를 근거로 상기 저장 매체(100)의 결함 주소 저장 공간 내에서 결함 주소를 대체할 스페어 셀 정보(예를 들어 결함 주소를 대체할 스페어 컬럼에 대한 정보, 결함 주소를 대체할 스페어 로우에 대한 정보 등 포함)를 확인한다.
일 예로, 상기 정보 제공부(500)는 상기 변환된 제 1 가상 기본 영역 주소(예를 들어 '100'), 상기 저장 매체(100)에 미리 설정된 복수의 컬럼 주소 및 상기 제 1 입력 주소를 근거로, 상기 저장 매체(100)의 결함 주소 저장 공간 내에서 결함 주소(예를 들어 F3 및 F4에 대한 주소 정보)를 대체할 스페어 셀 정보(예를 들어, 제 1 스페어 컬럼에 대한 정보, 제 2 스페어 컬럼에 대한 정보 등 포함)를 확인한다.
다른 일 예로, 상기 정보 제공부(500)는 상기 변환된 제 2 가상 기본 영역 주소(예를 들어 '001'), 상기 저장 매체(100)에 미리 설정된 복수의 컬럼 주소 및 상기 제 2 입력 주소를 근거로, 상기 저장 매체(100)의 결함 주소 저장 공간 내에서 결함 주소(예를 들어 F5에 대한 주소 정보)를 대체할 스페어 셀 정보(예를 들어 제 11 스페어 컬럼에 대한 정보 등 포함)를 확인한다(S1030).
이후, 상기 정보 제공부(500)는 상기 확인된 결함 주소를 대체할 스페어 셀 정보, 상기 저장 매체(100)에 미리 설정된 복수의 컬럼 주소/로우 주소 및 상기 입력 주소를 근거로 주소(또는 최종 주소)를 선택한다.
즉, 상기 입력 주소가 미리 설정된 복수의 컬럼 주소 및/또는 로우 주소 중 어느 하나와 같은 경우, 상기 정보 제공부(500)는 상기 결함 주소를 스페어 셀의 주소로 대체한 값(또는 주소/최종 주소)을 선택한다.
또한, 상기 입력 주소가 미리 설정된 복수의 컬럼 주소 및/또는 로우 주소 중 어느 하나와 같지 않을 경우(또는 상기 입력 주소가 상기 결함 주소와 같지 않을 경우), 상기 정보 제공부(500)는 상기 입력 주소를 그대로 최종 주소로 선택한다.
또한, 상기 정보 제공부(500)는 상기 선택된 주소를 주소 디코더(600)에 제공한다. 여기서, 상기 선택된 주소(또는 최종 주소)는 상기 결함 주소를 스페어 셀의 주소로 대체한 값에 해당하는 주소 및 상기 입력 주소 중 어느 하나일 수 있다.
일 예로, 상기 정보 제공부(500)는 상기 도 8의 결함 주소(예를 들어 F3 및 F4에 대한 주소 정보)를 대체할 스페어 셀 정보(예를 들어, 제 1 스페어 컬럼에 대한 정보, 제 2 스페어 컬럼에 대한 정보 등 포함), 상기 저장 매체(100)에 미리 설정된 복수의 컬럼 주소(또는 결함 주소, 예를 들어 F3 및 F4에 대한 주소 정보) 및 상기 제 1 입력 주소를 근거로, 상기 제 1 입력 주소가 F3일 때 상기 F3를 대체할 제 1 스페어 컬럼의 주소를 선택하고, 상기 선택된 제 1 스페어 컬럼의 주소를 상기 주소 디코더(500)에 제공한다.
다른 일 예로, 상기 정보 제공부(500)는 상기 도 8의 결함 주소(예를 들어 F5에 대한 주소 정보)를 대체할 스페어 셀 정보(예를 들어 제 11 스페어 컬럼에 대한 정보 등 포함), 상기 저장 매체(100)에 미리 설정된 복수의 컬럼 주소(또는 결함 주소, 예를 들어 F5에 대한 주소 정보) 및 상기 제 2 입력 주소를 근거로, 상기 제 2 입력 주소가 F5일 때 상기 F5를 대체할 제 11 스페어 컬럼의 주소를 선택하고, 상기 선택된 제 11 스페어 컬럼의 주소를 상기 주소 디코더(500)에 제공한다(S1040).
이후, 상기 주소 디코더(600)는 상기 정보 제공부(500)로부터 제공되는 주소(또는 최종 주소)를 근거로 해당 주소(또는 최종 주소)에 대응하는 데이터(또는 상기 선택된 주소에 대응하여 읽어야할 데이터)의 위치 정보를 상기 메모리 셀(700)에 제공한다.
즉, 상기 주소(또는 최종 주소)가 결함 주소를 스페어 셀의 주소로 대체한 값(또는 주소)인 경우, 상기 주소 디코더(600)는 해당 스페어 셀의 주소에 대응하는 데이터의 위치 정보를 상기 메모리 셀(700)에 제공한다.
또한, 상기 주소(또는 최종 주소)가 상기 입력 주소인 경우, 상기 주소 디코더(600)는 상기 입력 주소에 대응하는 데이터의 위치 정보를 상기 메모리 셀(700)에 제공한다.
일 예로, 상기 주소 디코더(600)는 상기 제 1 스페어 컬럼의 주소에 대응하는 제 1 데이터의 위치 정보를 상기 메모리 셀(700)에 제공한다.
다른 일 예로, 상기 주소 디코더(600)는 상기 제 11 스페어 컬럼의 주소에 대응하는 제 11 데이터의 위치 정보를 상기 메모리 셀(700)에 제공한다(S1050).
이후, 상기 메모리 셀(700)은 상기 주소 디코더(600)로부터 제공되는 주소(또는 최종 주소)에 대응하는 데이터의 위치 정보 및 상기 데이터 입출력부(300)를 통해 수신된 상기 데이터 요청을 근거로, 상기 데이터 요청에 포함된 읽기 명령 기능 및 쓰기 명령 기능 중 어느 하나의 기능을 수행한다.
즉, 상기 데이터 요청 내에 읽기 명령이 포함된 경우, 상기 메모리 셀(700)은 상기 주소(또는 최종 주소)에 대응하는 데이터의 위치 정보와 관련한 외부로 출력할 데이터를 상기 메모리 셀(700) 내의 해당 데이터의 위치 정보(또는 상기 최종 주소에 대응하는 데이터의 위치 정보)와 대응하는 위치로부터 읽어온다.
또한, 상기 데이터 요청 내에 쓰기 명령이 포함된 경우, 상기 메모리 셀(700)은 상기 메모리 요청 내에 포함된 쓰기 데이터 및 상기 주소(또는 최종 주소)에 대응하는 데이터의 위치 정보를 근거로 상기 메모리 셀(600) 내의 특정 위치에 해당 쓰기 데이터를 저장한다.
일 예로, 상기 제 1 메모리 요청 내에 상기 제 1 읽기 명령이 포함된 상태일 때, 상기 메모리 셀(700)은 상기 제 1 데이터의 위치 정보를 근거로 해당 제 1 데이터의 위치 정보에 대응하는 제 1 데이터를 상기 메모리 셀(700) 내의 특정 위치로부터 읽어온다.
다른 일 예로, 상기 제 2 메모리 요청 내에 상기 제 2 쓰기 명령이 포함된 상태일 때, 상기 메모리 셀(700)은 상기 제 2 메모리 요청에 포함된 제 2 쓰기 데이터 및 상기 제 11 데이터의 위치 정보를 근거로 상기 메모리 셀(700) 내의 특정 위치에 상기 제 2 쓰기 데이터를 저장한다(S1060).
이후, 상기 메모리 요청 내에 읽기 명령이 포함된 경우, 상기 데이터 입출력부(300)는 상기 메모리 셀(700)로부터 출력되는 상기 메모리 요청에 포함된 입력 주소에 대응하는 데이터를 임시 저장한다.
또한, 상기 데이터 출력부(300)는 상기 임시 저장된 상기 메모리 요청에 포함된 입력 주소에 대응하는 데이터를 해당 데이터를 요청한 상기 장치(또는 디바이스)에 제공한다.
일 예로, 상기 제 1 메모리 요청 내에 상기 제 1 읽기 명령이 포함된 상태일 때, 상기 데이터 입출력부(300)는 상기 메모리 셀(700)로부터 읽은 제 1 데이터(또는 상기 제 1 메모리 요청 내에 포함된 제 1 입력 주소에 대응하는 제 1 데이터)를 상기 제 1 데이터를 요청한 상기 CPU에 제공한다(S1070).
본 발명의 실시예는 앞서 설명된 바와 같이, 복수의 단위 영역으로 구성된 정보 저장 테이블에서 정보 저장 위치를 해싱하는 해당 단위 영역을 물리 기본영역으로 매핑하고, 상기 매핑된 물리 기본영역을 동일한 크기의 복수의 물리 서브영역으로 나눈 상태에서, 구성 가능한 모든 조합 중에서 미리 설정된 목표값을 만족하는 가상 기본영역의 조합을 확인하고, 상기 확인된 목표값을 만족하는 가상 기본영역의 조합과 관련한 위치 정보를 저장하며, 상기 저장된 목표값을 만족하는 가상 기본영역의 조합과 관련한 위치 정보에 대응하는 정보(또는 데이터)를 정보 저장 테이블에 저장하여, 전체 정보 저장 공간을 활용하여 영역별로 균등하게 사용하여 전체 시스템의 성능을 향상시키며, 정보 저장 공간을 활용하여 정보 저장 공간의 효율성을 극대화시킬 수 있다.
또한, 본 발명의 실시예는 앞서 설명된 바와 같이, 해시 함수를 이용하여 가상 기본영역의 정보 저장 테이블을 사용하는 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하여, 결함 리페어의 효율성을 향상시킬 수 있다.
전술된 내용은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명은 해시 함수를 이용하여 가상 기본영역의 정보 저장 테이블을 사용하는 물리 영역과 가상 영역을 근거로 결함 리페어를 적용함으로써, 결함 리페어의 효율성을 향상시킬 수 있는 것으로, 메모리 분야 등의 정보 저장 디바이스에서 광범위하게 이용될 수 있다.
10: 분석 시스템 100: 저장 매체
110: 정보 저장 테이블 200: 분석 장치
20: 메모리 장치/메모리 디바이스 300: 데이터 입출력부
400: 주소 변환기 500: 정보 제공부
600: 주소 디코더 700: 메모리 셀

Claims (22)

  1. 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치의 제어 방법에 있어서,
    데이터 입출력부를 통해, 장치로부터 전달되는 메모리 요청을 수신하는 단계;
    주소 변환기를 통해, 상기 메모리 요청에 포함된 입력 주소 및 저장 매체 내의 설정된 저장 영역에 저장된 가상 영역과 관련한 위치 정보 값을 연산하여 물리 기본영역 주소를 가상 기본영역 주소로 변환하는 단계;
    정보 제공부를 통해, 상기 변환된 가상 기본영역 주소, 상기 저장 매체에 미리 설정된 복수의 컬럼 주소 또는 로우 주소 및, 상기 입력 주소를 근거로 상기 저장 매체의 결함 주소 저장 공간 내에서 결함 주소를 대체할 스페어 셀 정보를 확인하는 단계;
    상기 정보 제공부를 통해, 상기 확인된 결함 주소를 대체할 스페어 셀 정보, 상기 저장 매체에 미리 설정된 복수의 컬럼 주소 또는 로우 주소 및, 상기 입력 주소를 근거로 최종 주소를 선택하는 단계;
    주소 디코더를 통해, 상기 선택된 최종 주소를 근거로 상기 최종 주소에 대응하는 데이터의 위치 정보를 제공하는 단계; 및
    메모리 셀을 통해, 상기 최종 주소에 대응하는 데이터의 위치 정보 및 데이터 요청을 근거로, 상기 데이터 요청에 포함된 읽기 명령 기능 및 쓰기 명령 기능 중 어느 하나의 기능을 수행하는 단계를 포함하며,
    상기 물리 기본영역 주소를 가상 기본영역 주소로 변환하는 단계는,
    2M개의 각 물리 기본영역을 동일한 크기의 2N개의 물리 서브영역으로 각각 분할하고, M+N 비트에서 K 비트를 사용하여 전체 2M+N개의 물리 서브영역으로부터 동일한 크기의 2K개의 가상 기본영역으로 재조합하여 모든 결함을 포함할 수 있도록 상기 물리 기본영역 주소를 가상 기본영역 주소로 변환하며,
    상기 M, N 및 K는 자연수이고, 상기 K는 M+N보다 작거나 같은 것을 특징으로 하는 메모리 장치의 제어 방법.
  2. 제 1 항에 있어서,
    상기 메모리 요청은,
    입력 주소, 명령 및 쓰기 데이터 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 장치의 제어 방법.
  3. 제 1 항에 있어서,
    상기 가상 영역과 관련한 위치 정보 값은,
    물리 영역을 가상 영역으로 조합함에 따른 K 비트의 위치 정보 및 M+N-K 비트의 위치 정보를 포함하며,
    상기 M, N 및 K는 자연수이고, 상기 K는 M+N보다 작거나 같은 것을 특징으로 하는 메모리 장치의 제어 방법.
  4. 제 1 항에 있어서,
    상기 결함 주소를 대체할 스페어 셀 정보는,
    결함 주소를 대체할 스페어 컬럼에 대한 정보 및 결함 주소를 대체할 스페어 로우에 대한 정보 중 어느 하나인 것을 특징으로 하는 메모리 장치의 제어 방법.
  5. 제 1 항에 있어서,
    상기 결함 주소를 대체할 스페어 셀 정보를 확인하는 단계는,
    상기 입력 주소를 결함 주소에서 스페어 셀의 주소로 교체하여, 결함이 발생한 주소가 아닌 스페어 셀의 주소에 접근하여 결함을 리페어하는 것을 특징으로 하는 메모리 장치의 제어 방법.
  6. 제 1 항에 있어서,
    상기 결함 주소를 대체할 스페어 셀 정보를 확인하는 단계는,
    스페어 로우를 이용한 결함 리페어의 경우, 물리 주소 영역에 속한 스페어 로우의 주소로 교체되며,
    스페어 컬럼을 이용한 결함 리페어의 경우, 가상 주소 영역에 속한 스페어 컬럼의 주소로 교체되는 것을 특징으로 하는 메모리 장치의 제어 방법.
  7. 제 1 항에 있어서,
    상기 최종 주소를 선택하는 단계는,
    상기 입력 주소가 상기 미리 설정된 복수의 컬럼 주소 및 로우 주소 중 어느 하나와 같을 때, 상기 정보 제공부를 통해, 상기 결함 주소를 스페어 셀의 주소로 대체한 값을 최종 주소로 선택하는 과정; 및
    상기 입력 주소가 상기 결함 주소와 같지 않을 때, 상기 정보 제공부를 통해, 상기 입력 주소를 상기 최종 주소로 선택하는 과정 중 어느 하나의 과정을 수행하는 것을 특징으로 하는 메모리 장치의 제어 방법.
  8. 제 1 항에 있어서,
    상기 최종 주소에 대응하는 데이터의 위치 정보를 제공하는 단계는,
    상기 최종 주소가 결함 주소를 스페어 셀의 주소로 대체한 값일 때, 상기 스페어 셀의 주소에 대응하는 데이터의 위치 정보를 제공하는 과정; 및
    상기 최종 주소가 상기 입력 주소일 때, 상기 입력 주소에 대응하는 데이터의 위치 정보를 제공하는 과정 중 어느 하나의 과정을 수행하는 것을 특징으로 하는 메모리 장치의 제어 방법.
  9. 제 1 항에 있어서,
    상기 데이터 요청에 포함된 읽기 명령 기능 및 쓰기 명령 기능 중 어느 하나의 기능을 수행하는 단계는,
    상기 데이터 요청 내에 읽기 명령이 포함된 상태일 때, 상기 최종 주소에 대응하는 데이터의 위치 정보와 관련한 외부로 출력할 데이터를 상기 메모리 셀 내의 상기 데이터의 위치 정보에 대응하는 위치로부터 읽어오는 것을 특징으로 하는 메모리 장치의 제어 방법.
  10. 제 1 항에 있어서,
    상기 데이터 요청에 포함된 읽기 명령 기능 및 쓰기 명령 기능 중 어느 하나의 기능을 수행하는 단계는,
    상기 데이터 요청 내에 쓰기 명령이 포함된 상태일 때, 상기 메모리 요청 내에 포함된 쓰기 데이터 및 상기 최종 주소에 대응하는 데이터의 위치 정보를 근거로 상기 메모리 셀에 상기 쓰기 데이터를 저장하는 것을 특징으로 하는 메모리 장치의 제어 방법.
  11. 제 1 항에 있어서,
    상기 메모리 요청 내에 읽기 명령이 포함된 상태일 때, 상기 데이터 입출력부를 통해, 상기 메모리 셀로부터 출력되는 상기 입력 주소에 대응하는 데이터를 임시 저장하는 단계; 및
    상기 데이터 입출력부를 통해, 상기 임시 저장된 상기 입력 주소에 대응하는 데이터를 상기 데이터를 요청한 상기 장치에 제공하는 단계를 더 포함하는 것을 특징으로 하는 메모리 장치의 제어 방법.
  12. 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치에 있어서,
    장치로부터 전달되는 메모리 요청을 수신하는 데이터 입출력부;
    상기 메모리 요청에 포함된 입력 주소 및 저장 매체 내의 설정된 저장 영역에 저장된 가상 영역과 관련한 위치 정보 값을 연산하여 물리 기본영역 주소를 가상 기본영역 주소로 변환하는 주소 변환기;
    상기 변환된 가상 기본영역 주소, 상기 저장 매체에 미리 설정된 복수의 컬럼 주소 또는 로우 주소 및, 상기 입력 주소를 근거로 상기 저장 매체의 결함 주소 저장 공간 내에서 결함 주소를 대체할 스페어 셀 정보를 확인하고, 상기 확인된 결함 주소를 대체할 스페어 셀 정보, 상기 저장 매체에 미리 설정된 복수의 컬럼 주소 또는 로우 주소 및, 상기 입력 주소를 근거로 최종 주소를 선택하는 정보 제공부;
    상기 선택된 최종 주소를 근거로 상기 최종 주소에 대응하는 데이터의 위치 정보를 제공하는 주소 디코더; 및
    상기 최종 주소에 대응하는 데이터의 위치 정보 및 데이터 요청을 근거로, 상기 데이터 요청에 포함된 읽기 명령 기능 및 쓰기 명령 기능 중 어느 하나의 기능을 수행하는 메모리 셀을 포함하며,
    상기 주소 변환기는,
    2M개의 각 물리 기본영역을 동일한 크기의 2N개의 물리 서브영역으로 각각 분할하고, M+N 비트에서 K 비트를 사용하여 전체 2M+N개의 물리 서브영역으로부터 동일한 크기의 2K개의 가상 기본영역으로 재조합하여 모든 결함을 포함할 수 있도록 상기 물리 기본영역 주소를 가상 기본영역 주소로 변환하며, 상기 M, N 및 K는 자연수이고, 상기 K는 M+N보다 작거나 같은 것을 특징으로 하는 메모리 장치.
  13. 제 12 항에 있어서,
    상기 메모리 요청은,
    입력 주소, 명령 및 쓰기 데이터 중 적어도 하나를 포함하는 것을 특징으로 하는 메모리 장치.
  14. 제 12 항에 있어서,
    상기 가상 영역과 관련한 위치 정보 값은,
    물리 영역을 가상 영역으로 조합함에 따른 K 비트의 위치 정보 및 M+N-K 비트의 위치 정보를 포함하며,
    상기 M, N 및 K는 자연수이고, 상기 K는 M+N보다 작거나 같은 것을 특징으로 하는 메모리 장치.
  15. 제 12 항에 있어서,
    상기 결함 주소를 대체할 스페어 셀 정보는,
    결함 주소를 대체할 스페어 컬럼에 대한 정보 및 결함 주소를 대체할 스페어 로우에 대한 정보 중 어느 하나인 것을 특징으로 하는 메모리 장치.
  16. 제 12 항에 있어서,
    상기 정보 제공부는,
    상기 입력 주소가 상기 미리 설정된 복수의 컬럼 주소 및 로우 주소 중 어느 하나와 같을 때, 상기 결함 주소를 스페어 셀의 주소로 대체한 값을 최종 주소로 선택하는 것을 특징으로 하는 메모리 장치.
  17. 제 12 항에 있어서,
    상기 정보 제공부는,
    상기 입력 주소가 상기 결함 주소와 같지 않을 때, 상기 입력 주소를 상기 최종 주소로 선택하는 것을 특징으로 하는 메모리 장치.
  18. 제 12 항에 있어서,
    상기 주소 디코더는,
    상기 최종 주소가 결함 주소를 스페어 셀의 주소로 대체한 값일 때, 상기 스페어 셀의 주소에 대응하는 데이터의 위치 정보를 상기 메모리 셀에 제공하는 것을 특징으로 하는 메모리 장치.
  19. 제 12 항에 있어서,
    상기 주소 디코더는,
    상기 최종 주소가 상기 입력 주소일 때, 상기 입력 주소에 대응하는 데이터의 위치 정보를 상기 메모리 셀에 제공하는 것을 특징으로 하는 메모리 장치.
  20. 제 12 항에 있어서,
    상기 메모리 셀은,
    상기 데이터 요청 내에 읽기 명령이 포함된 상태일 때, 상기 최종 주소에 대응하는 데이터의 위치 정보와 관련한 외부로 출력할 데이터를 상기 메모리 셀 내의 상기 데이터의 위치 정보에 대응하는 위치로부터 읽어오는 것을 특징으로 하는 메모리 장치.
  21. 제 12 항에 있어서,
    상기 메모리 셀은,
    상기 데이터 요청 내에 쓰기 명령이 포함된 상태일 때, 상기 메모리 요청 내에 포함된 쓰기 데이터 및 상기 최종 주소에 대응하는 데이터의 위치 정보를 근거로 상기 메모리 셀에 상기 쓰기 데이터를 저장하는 것을 특징으로 하는 메모리 장치.
  22. 제 12 항에 있어서,
    상기 데이터 입출력부는,
    상기 메모리 요청 내에 읽기 명령이 포함된 상태일 때, 상기 데이터 입출력부를 통해, 상기 메모리 셀로부터 출력되는 상기 입력 주소에 대응하는 데이터를 임시 저장하고, 상기 임시 저장된 상기 입력 주소에 대응하는 데이터를 상기 데이터를 요청한 상기 장치에 제공하는 것을 특징으로 하는 메모리 장치.
KR1020160080869A 2016-06-28 2016-06-28 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치 및 그의 제어 방법 KR101805028B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160080869A KR101805028B1 (ko) 2016-06-28 2016-06-28 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치 및 그의 제어 방법
US15/419,300 US10176060B2 (en) 2016-06-28 2017-01-30 Memory apparatus for applying fault repair based on physical region and virtual region and control method thereof
CN201710147521.3A CN107544858B (zh) 2016-06-28 2017-03-13 基于物理区域和虚拟区域应用故障修复的存储器设备及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160080869A KR101805028B1 (ko) 2016-06-28 2016-06-28 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치 및 그의 제어 방법

Publications (1)

Publication Number Publication Date
KR101805028B1 true KR101805028B1 (ko) 2017-12-06

Family

ID=60677542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160080869A KR101805028B1 (ko) 2016-06-28 2016-06-28 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치 및 그의 제어 방법

Country Status (3)

Country Link
US (1) US10176060B2 (ko)
KR (1) KR101805028B1 (ko)
CN (1) CN107544858B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020047145A1 (en) 2018-08-29 2020-03-05 Magnesium Products of America, Inc. Artificial aluminum layers for fastening magnesium castings
US11442851B2 (en) 2020-09-08 2022-09-13 Samsung Electronics Co., Ltd. Processing-in-memory and method and apparatus with memory access

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101884913B1 (ko) * 2016-08-09 2018-08-02 고려대학교 산학협력단 별도의 가상 영역으로 관리되는 복수의 정보 저장 테이블을 가지는 메모리 장치 및 그의 제어 방법
WO2021134628A1 (zh) * 2019-12-31 2021-07-08 华为技术有限公司 一种存储器的失效修复方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69421379T2 (de) * 1994-03-31 2000-05-11 Stmicroelectronics, Inc. Wiederverwendbarer Mehrwegsatz assoziativer Cache-Speicher
KR100740938B1 (ko) * 2001-08-30 2007-07-19 삼성전자주식회사 레이저 조사 표지를 가지는 박막 트랜지스터 기판
GB2451668A (en) * 2007-08-08 2009-02-11 Advanced Risc Mach Ltd Error correction in a set associative cache
CN100547556C (zh) * 2007-12-07 2009-10-07 中国科学院计算技术研究所 一种存储服务器系统及其数据保护方法
CN101976177B (zh) * 2010-08-19 2012-10-03 北京同有飞骥科技股份有限公司 一种垂直型分组并行集中校验的磁盘阵列的构建方法
JP2012165360A (ja) * 2011-01-19 2012-08-30 Seiko Epson Corp 冗長データバスシステム
US9477548B2 (en) * 2014-08-01 2016-10-25 Freescale Semiconductor, Inc. Error repair location cache

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020047145A1 (en) 2018-08-29 2020-03-05 Magnesium Products of America, Inc. Artificial aluminum layers for fastening magnesium castings
US11442851B2 (en) 2020-09-08 2022-09-13 Samsung Electronics Co., Ltd. Processing-in-memory and method and apparatus with memory access
US11921626B2 (en) 2020-09-08 2024-03-05 Samsung Electronics Co., Ltd. Processing-in-memory and method and apparatus with memory access

Also Published As

Publication number Publication date
US20170371753A1 (en) 2017-12-28
US10176060B2 (en) 2019-01-08
CN107544858A (zh) 2018-01-05
CN107544858B (zh) 2021-06-15

Similar Documents

Publication Publication Date Title
KR101805028B1 (ko) 물리 영역과 가상 영역을 근거로 결함 리페어를 적용하는 메모리 장치 및 그의 제어 방법
US9747155B2 (en) Efficient data reads from distributed storage systems
US20150270015A1 (en) Memory mapping
US9892034B2 (en) Semiconductor device and operating method thereof
US9075533B2 (en) Binary tree storage method and system
US10198203B2 (en) Method of operating memory device using pseudo-random functions, memory device using the same and memory system including the device
KR101963629B1 (ko) 메모리 관리 시스템 및 그 방법
US20070261059A1 (en) Array-based memory abstraction
KR101754348B1 (ko) 정보 저장 테이블을 관리하는 분석 시스템 및 그의 제어 방법
US11749343B2 (en) Memory management device, system and method
KR20210141156A (ko) 페이지 장애에 기초하여 메모리 고장을 예견하고, 예견되는 메모리 고장을 관리하는 시스템의 운영 체계 핸들링
KR101884913B1 (ko) 별도의 가상 영역으로 관리되는 복수의 정보 저장 테이블을 가지는 메모리 장치 및 그의 제어 방법
KR102013185B1 (ko) 메모리 디바이스 및 상기 메모리 디바이스의 리페어 분석 방법
US20140169113A1 (en) Enhancing Memory Yield Through Memory Subsystem Repair
CN109032967B (zh) 一种基于三维众核处理器的Cache地址映射方法
US20100251013A1 (en) Method for processing bad block in redundant array of independent disks
KR101959403B1 (ko) 리페어 분석 방법 및 장치
KR20080063874A (ko) 반도체 메모리 소자
CN114647381B (zh) 一种分布式存储的容量均衡优化方法、系统、设备和介质
US9824029B2 (en) Memory device and operation method of the same
US8422321B2 (en) Semiconductor memory device having regular area and spare area
CN117909144A (zh) Cxl内存模组、控制芯片、方法、介质和系统

Legal Events

Date Code Title Description
GRNT Written decision to grant