JP2012156432A - 素子収納用パッケージおよび実装構造体 - Google Patents
素子収納用パッケージおよび実装構造体 Download PDFInfo
- Publication number
- JP2012156432A JP2012156432A JP2011016168A JP2011016168A JP2012156432A JP 2012156432 A JP2012156432 A JP 2012156432A JP 2011016168 A JP2011016168 A JP 2011016168A JP 2011016168 A JP2011016168 A JP 2011016168A JP 2012156432 A JP2012156432 A JP 2012156432A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- input
- output terminal
- outer peripheral
- peripheral edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
Abstract
【解決手段】 素子収納用パッケージ2であって、上面に素子3の実装領域Rを有する基板4と、基板4上に実装領域Rを取り囲むように設けられた、一部に貫通孔Hを有する枠体5と、基板4上に貫通孔Hを通って枠体5の内外にわたって設けられた入出力端子6とを備え、基板4の上面の外周縁には、基板4の上面の外周縁の曲率が、基板4の下面の外周縁の曲率よりも小さい湾曲部4Aが設けられており、湾曲部4Aの直上に、枠体5で囲まれない領域に位置する入出力端子6の端部が位置している。基板4の熱膨張によって入出力端子6に加わる応力を小さくすることができるので、気密性に優れた素子収納用パッケージ2を提供することができる。
【選択図】 図1
Description
図1は、本実施形態に係る実装構造体1を示す概観斜視図である。図2は、図1の実装構造体1に用いられる入出力端子の概観を示す斜視図である。実装構造体1は、テレビ等の家電機器、携帯電話またはコンピュータ機器等の電子機器に用いるものである。特に、マイクロ波、ミリ波等の高周波で用いられる電子機器の高周波回路に用いられる。
がなく最初から基板4の外周縁が入出力端子6に当接している場合に比べて、入出力端子6に加わる応力を小さくすることができる。
マイクロストリップ線路またはコプレーナ線路として用いる。信号線路7は、例えば、タングステン、モリブデンまたはマンガン等で形成されたメタライズ金属層上に、ニッケルメッキ層または金メッキ層が形成されてなる。また、信号線路7の線路幅は、信号線路7に伝わる信号の波長の4分の1以下であって、例えば0.05mm以上0.5mm以下に設定されている。
て、伝送特性が変化するが、伝送特性の変化が大きいと信号線路7に伝達される信号の反射量が大きくなる。そして、信号線路7は、枠体5の内外を電気的に接続するために、枠体5の内外に延在して形成されている。そのため、平面視して信号線路7と枠体5とが重なる領域が、信号線路7に伝達される信号の伝送特性の変化が大きい。本実施形態においては、信号線路7と枠体5とが重なる領域において、信号線路7の直上および直下に誘電体層の一部を貼り合わせて、信号線路7が大気と接する領域を低減する。その結果、信号線路7に伝達される信号の伝送特性の変化を抑制し、信号線路7に伝送される高周波の反射を低減することができる。
において種々の変更、改良等が可能である。例えば、基体4と素子3との間に配線基板を介在させる構造であってもよい。
ここで、図1に示す実装構造体1の製造方法を説明する。まず、基板4、枠体5のそれぞれを準備する。基板4、枠体5のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属研磨等の金属加工法を用いることで、所定形状に製作される。なお、基板4は、型枠から取り出したインゴットに対して、基板4の上面の外周縁に相当する個所を研磨して、湾曲部4Aを形成することができる。また、枠体5は、貫通孔Hに相当する個所を研磨して、入出力端子6を接続可能な大きさの貫通孔Hを形成することができる。
2 素子収納用パッケージ
3 素子
4 基板
4A 湾曲部
5 枠体
6 入出力端子
6a 第1誘電体層
6b 第2誘電体層
7 信号線路
8 第1接地導体
9 第2接地導体
10 リード端子
11 蓋体
R 実装領域
H 貫通孔
Claims (4)
- 上面に素子の実装領域を有する基板と、
前記基板上に前記実装領域を取り囲むように設けられた、一部に貫通孔を有する枠体と、前記基板上に前記貫通孔を通って前記枠体の内外にわたって設けられた入出力端子とを備え、
前記基板の上面の外周縁には、前記基板の上面の外周縁の曲率が、前記基板の下面の外周縁の曲率よりも小さい湾曲部が設けられており、
前記湾曲部の直上に、前記枠体で囲まれない領域に位置する前記入出力端子の端部が位置していることを特徴とする素子収納用パッケージ。 - 請求項1に記載の素子収納用パッケージであって、
前記基板の上面の外周縁の曲率は、前記入出力端子の下面の外周縁の曲率よりも小さいことを特徴とする素子収納用パッケージ。 - 請求項1または請求項2に記載の素子収納用パッケージであって、
前記湾曲部は、前記基板の外周縁の全周にわたって連続して設けられていることを特徴とする素子収納用パッケージ。 - 請求項1乃至請求項3のいずれかに記載の素子収納用パッケージと、
前記素子収納用パッケージの前記実装領域に実装された素子とを備えたことを特徴とする実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011016168A JP5725886B2 (ja) | 2011-01-28 | 2011-01-28 | 素子収納用パッケージおよび実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011016168A JP5725886B2 (ja) | 2011-01-28 | 2011-01-28 | 素子収納用パッケージおよび実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012156432A true JP2012156432A (ja) | 2012-08-16 |
JP5725886B2 JP5725886B2 (ja) | 2015-05-27 |
Family
ID=46837822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011016168A Active JP5725886B2 (ja) | 2011-01-28 | 2011-01-28 | 素子収納用パッケージおよび実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5725886B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015192008A (ja) * | 2014-03-28 | 2015-11-02 | 京セラ株式会社 | 半導体素子収納用パッケージおよび半導体装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151637A (ja) * | 1992-11-13 | 1994-05-31 | Denki Kagaku Kogyo Kk | リード付き窒化アルミニウム絶縁放熱板 |
JP2001176996A (ja) * | 1999-12-21 | 2001-06-29 | Kyocera Corp | 電子部品収納用パッケージ |
JP2002222882A (ja) * | 2001-01-26 | 2002-08-09 | Kyocera Corp | 半導体素子収納用パッケージ |
JP2002222885A (ja) * | 2001-01-29 | 2002-08-09 | Kyocera Corp | 半導体素子収納用パッケージ |
JP2005285872A (ja) * | 2004-03-26 | 2005-10-13 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP2006232579A (ja) * | 2005-02-23 | 2006-09-07 | Sumitomo Metal Electronics Devices Inc | 接合体 |
JP2007273882A (ja) * | 2006-03-31 | 2007-10-18 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2007294636A (ja) * | 2006-04-25 | 2007-11-08 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
-
2011
- 2011-01-28 JP JP2011016168A patent/JP5725886B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151637A (ja) * | 1992-11-13 | 1994-05-31 | Denki Kagaku Kogyo Kk | リード付き窒化アルミニウム絶縁放熱板 |
JP2001176996A (ja) * | 1999-12-21 | 2001-06-29 | Kyocera Corp | 電子部品収納用パッケージ |
JP2002222882A (ja) * | 2001-01-26 | 2002-08-09 | Kyocera Corp | 半導体素子収納用パッケージ |
JP2002222885A (ja) * | 2001-01-29 | 2002-08-09 | Kyocera Corp | 半導体素子収納用パッケージ |
JP2005285872A (ja) * | 2004-03-26 | 2005-10-13 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP2006232579A (ja) * | 2005-02-23 | 2006-09-07 | Sumitomo Metal Electronics Devices Inc | 接合体 |
JP2007273882A (ja) * | 2006-03-31 | 2007-10-18 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2007294636A (ja) * | 2006-04-25 | 2007-11-08 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015192008A (ja) * | 2014-03-28 | 2015-11-02 | 京セラ株式会社 | 半導体素子収納用パッケージおよび半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5725886B2 (ja) | 2015-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5518086B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP6329238B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
CN106415821B (zh) | 元件收纳用封装以及安装结构体 | |
JP2012049224A (ja) | 実装構造体および実装構造体の製造方法 | |
WO2020111257A1 (ja) | 配線基板、電子部品搭載用パッケージおよび電子装置 | |
JP2015103619A (ja) | 素子収納用パッケージおよび実装構造体 | |
JP7350902B2 (ja) | 絶縁基体、半導体パッケージおよび半導体装置 | |
JP5725886B2 (ja) | 素子収納用パッケージおよび実装構造体 | |
KR102164911B1 (ko) | 반도체 패키지 및 그것을 사용한 반도체 장치 | |
JP7027578B2 (ja) | 配線基体、電子部品収納用パッケージおよび電子装置 | |
JP5361663B2 (ja) | 素子収納用パッケージ、並びに実装構造体 | |
JP5334746B2 (ja) | 素子収納用パッケージ、並びに実装構造体 | |
JP2007150034A (ja) | 絶縁基体および該絶縁基体を備える電子装置 | |
CN110945644B (zh) | 布线基板、电子装置用封装件及电子装置 | |
JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
JP2014127589A (ja) | 素子収納用パッケージおよび実装構造体 | |
JP2021120985A (ja) | 配線基体および電子装置 | |
JP2014160697A (ja) | 素子収納用パッケージ、並びに実装構造体 | |
JP2014175559A (ja) | 冷却基板、素子収納用パッケージ、および実装構造体 | |
JP2006041272A (ja) | 半導体装置用パッケージ、および半導体装置 | |
JP2004055570A (ja) | 高周波用パッケージ | |
JP2006066646A (ja) | 圧電素子収納用パッケージおよび圧電装置 | |
JP2004063881A (ja) | 素子搭載用パッケージ及び電子装置 | |
JP2014165208A (ja) | 素子収納用パッケージ、並びに実装構造体 | |
JP2014192165A (ja) | 冷却基板、素子収納用パッケージ、および実装構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5725886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |