JP2012129392A - フレーム組立体、半導体装置及びその製造方法 - Google Patents
フレーム組立体、半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2012129392A JP2012129392A JP2010280280A JP2010280280A JP2012129392A JP 2012129392 A JP2012129392 A JP 2012129392A JP 2010280280 A JP2010280280 A JP 2010280280A JP 2010280280 A JP2010280280 A JP 2010280280A JP 2012129392 A JP2012129392 A JP 2012129392A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- terminal
- internal connection
- pair
- plates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】各長手方向の一端部52,62が間隔をあけて隣り合うように前記長手方向に配列される一対の端子板5,6、及び、一対の端子板の他端部51,61に接続されて一対の端子板を一体に連結する枠体部、を有するリードフレームと、少なくとも一方の端子板の一端部のうち端子板の厚さ方向に面するいずれか一方の端面に接合されて、一対の端子板と半導体チップ9とを電気接続する導電性の内部接続板3,4と、を備え、内部接続板は、前記一方の端面に重なる積層板部31,41と、前記一方の端面の周縁から外側に延びる延出板部32,42とを有する半導体装置製造用のフレーム組立体1を提供する。
【選択図】図2
Description
また、この種の半導体装置では、例えば図13に示すように、第一端子板201のインナーリード部211自体に半導体チップ203を搭載した上で、導電性を有するボンディングワイヤや接続板等の接続子204により半導体チップ203と第二端子板202のインナーリード部221とを電気接続したものも考えられている。なお、図13において、符号205はモールド樹脂を示している。
しかしながら、上述した構成の半導体装置では、一対の端子板201,202がその長手方向に配列されていることから、リードフレームの状態において各端子板201,202のインナーリード部211,221をアウターリード部212,222よりも低く位置させるように各端子板201,202に折り曲げ加工を施した場合にはリードフレームの性質上、図14(b)に示すように、一対のインナーリード部211,221間の距離(ピッチ)P2が長くなってしまう。
この場合、第一端子板201のインナーリード部211に搭載された半導体チップ203と第二端子板202のインナーリード部221とを接続する接続子204の長手寸法が長くなることに伴って接続子204の電気抵抗が大きくなり、その結果として、半導体装置を省電力で駆動することが困難となる。
例えば、半導体装置に要する半導体チップ203のサイズが大電流ダイオード等のように大型である場合には、大型の半導体チップ203に対応するように、第一端子板201を大きく設定したり、第一端子板201の大きさに伴って一対のアウターリード部212,222間の距離を大きく設定したりする必要があるため、リードフレーム全体の大きさを変更する必要がある。なお、大型の半導体チップ203に対応するリードフレームを用いれば、小型の半導体チップ203を備えた半導体装置を製造することも可能であるものの、接続子204の長手寸法がさらに長くなってしまうため、前述した半導体装置の省電力駆動がさらに困難となる。
なお、前記フレーム組立体においては、前記一方の端子板に接合された前記内部接続板が、前記半導体チップを搭載する搭載板であってもよい。
したがって、少なくとも内部接続板を接合する一方の端子板が同一形状とされたリードフレームを用いて、様々な仕様の半導体装置を製造することが可能となる。すなわち、リードフレームの汎用性を向上させることができる。
したがって、一対の端子板が同一形状とされ、かつ、一対の端子板の相対位置も同一とされたリードフレームを用いて、様々な仕様の半導体装置を製造することが可能となる。すなわち、リードフレームの汎用性をさらに向上させることができる。
この場合、半導体装置では、前記幅方向に配列された複数の端子板が同一の役割を持つ外部端子として機能することになる。すなわち、一対の端子板をその幅方向に複数組配列しておけば、幅方向に隣り合う端子板同士を同一の内部接続板によって電気接続する等して、様々な種類の回路構成を有する半導体装置を製造することが可能となる。したがって、リードフレームの汎用性をさらに向上させることができる。
この構成によれば、半導体チップが端子板よりも厚さの薄い搭載板に接合されることで、通電による半導体チップの熱や半導体装置外部からの熱などに基づいて半導体装置が加熱冷却されたとしても、半導体チップを端子板に接合する場合と比較して、半導体チップにかかる応力を緩和することができる。
さらに、前記積層板部と前記端子板とをかしめ接合するかしめ部は、前記積層板部及び前記端子板に複数形成されているとより好ましい。
なお、前記かしめ部は、内部接続板及び端子板のいずれか一方に形成される突起部と、他方に形成されて前記突起部を挿通する挿通孔とによって構成されるものであり、かしめ接合は、前述した突起部を挿通孔に挿通させた上で突起部の先端部分を潰すことにより、内部接続板と端子板とを接合することを意味している。
特に、前記かしめ部が複数形成されていれば、端子板に対する内部接続板の向きも容易かつ高精度に設定できるため、半導体装置の品質向上及び製造効率の向上をさらに図ることができる。
この製造方法では、この製造方法では、リードフレームの向きを途中で変更することなく、リードフレーム上に、内部接続板及び半導体チップを順番に配置することができるため、半導体装置の製造効率向上を図ることができる。
また、半導体装置の製造に用いるリードフレームの汎用性を向上させることができる。
この実施形態に係るフレーム組立体は、図4,5に示すように、ヒートシンク8、複数の端子板5,6、半導体チップ9及びボンディングワイヤ(接続子)10をモールド樹脂11で封止した構成の半導体装置100の製造に使用するものである。図1,2に示すように、フレーム組立体1は、リードフレーム2及び複数(図示例では四つ)の内部接続板3,4によって構成されている。
リードフレーム2は、銅板をはじめとする導電性板材に、複数(図示例では四つ)の端子板5,6、及び、複数の端子板5,6を一体に連結する板状の枠体部7を形成して大略構成されている。このリードフレーム2は、導電性板材にプレス加工やエッチング加工等を施すことで得られる。
枠体部7は、平面視矩形状の内縁を有する外枠部71、及び、外枠部71の内縁と複数の端子板5,6とを接続する複数のタイバー72を備えて構成されている。
そして、基端板部51,61側に向く各端子板5,6の先端板部52,62の上面(一方の端面)には、後述する内部接続板3,4をかしめによって接合するための突起部55,65が形成されている。
そして、一対の端子板5,6の一方(第一端子板5)に接合される一方の内部接続板3(第一内部接続板3)は、半導体チップ9を搭載する搭載板をなしている。なお、本実施形態において、半導体チップ9は、第一端子板5の先端板部52の上面と同じ方向に面する第一内部接続板3の延出板部32の上面(搭載面)に接合されるようになっている。
この役割の違いにより、一対の端子板5,6の長手方向に沿う第二内部接続板4の延出板部42の長手寸法は、第一内部接続板3の延出板部32よりも小さく設定されている。
半導体装置100を製造する際には、予め、平板状の導電性板材にプレス加工やエッチング加工等を施すことで、上記構成のリードフレーム2を用意しておく(フレーム準備工程)。なお、このフレーム準備工程では、各端子板5,6の長手方向の中途部分に折り曲げ加工を施すことで、図2に示すように、各端子板5,6の先端板部52,62を基端板部51,61よりも低く位置させておけばよい(折曲工程)。
さらに、半導体チップ9の上面と第二内部接続板4の延出板部42の上面との間にボンディングワイヤ10を配する(接続工程)。この工程後の状態においては、第二端子板6と半導体チップ9とが第二内部接続板4及びボンディングワイヤ10を介して電気接続されている。
最後に、枠体部7を端子板5,6の基端板部51,61から切り落とす(切断工程)ことで、図4,5に示す半導体装置100の製造が完了する。この切断工程を実施することで、複数の端子板5,6が互いに電気的に分離されることになる。
また、半導体装置100においては、モールド樹脂11がヒートシンク8と端子板5,6及び内部接続板3,4との間に介在することで、ヒートシンク8と端子板5,6及び内部接続板3,4とが電気的に絶縁されている。さらに、モールド樹脂11は一対の端子板5,6にそれぞれ接合される一対の内部接続板3,4の間にも介在しており、これによって、一対の内部接続板3,4間の電気的な絶縁が図られている。
したがって、第一内部接続板3に搭載された半導体チップ9と第二内部接続板4との間に配されるボンディングワイヤ10の長さを短く設定することが可能となる。その結果として、ボンディングワイヤ10の電気抵抗を小さく抑えて、半導体装置100を省電力で駆動することが可能となる。
したがって、一対の端子板5,6が同一形状とされ、かつ、一対の端子板5,6の相対位置も同一とされたリードフレーム2を用いて、様々な仕様の半導体装置を製造することが可能となり、リードフレーム2の汎用性向上を図ることができる。
例えば図6に示す回路構成では、端子板5,6の幅方向に隣り合う二つの第一端子板5同士が、同一の第一内部接続板3Aによって電気接続されている。すなわち、この第一内部接続板3Aは、平面視コ字状に形成され、二つの第一端子板5の先端板部52に重ねて配置、接合される二つの積層板部31Aと、各積層板部31Aから各第二端子板6に向けて延びる二つの延出板部32Aとを有して構成されている。一方、二つの第二端子板6には、図3,4に示す回路構成と同様の第二内部接続板4がそれぞれ接合されている。
したがって、図6に示す回路構成では、二つの第一端子板5が同一の役割を持つ外部端子として機能し、二つの第二端子板6が別個の役割を持つ外部端子として機能している。言い換えれば、図6に示す回路構成では、三つの外部端子を有する半導体装置が製造されることになる。
すなわち、第二内部接続板4Aは、二つの第二端子板6の先端板部62に重ねて配置、接合される二つの積層板部41Aと、各積層板部41Aから各第一端子板5に向けて延びる二つの延出板部42Aとを有して構成されている。図示例の第二内部接続板4Aは、平面視で端子板5,6の幅方向に延びる短冊板状に形成されているため、二つの延出板部42Aが一体に形成されているように見えるが、例えば図6に示す第一内部接続板3Aと同様に、平面視コ字状に形成して二つの延出板部42Aが別個に形成されるようにしてもよい。一方、二つの第一端子板5には、図3〜5に示す回路構成と同様の第一内部接続板3がそれぞれ接合されている。
したがって、図7に示す回路構成では、二つの第一端子板5が別個の役割を持つ外部端子として機能し、二つの第二端子板6が同一の役割を持つ外部端子として機能している。言い換えれば、図7に示す回路構成では、三つの外部端子を有する半導体装置が製造されることになる。
図8に例示する回路構成では、上面及び下面に電極パッドを1つ有する第一半導体チップ9A、及び、MOSFET(Metal Oxide Semiconductor FET)をはじめとするスイッチング素子のように、上面及び下面の両方に電極パッドを有するものの、上面に複数(図示例では二つ)の電極パッドを有する第二半導体チップ9Bを用いている。なお、第一半導体チップ9Aは、図3,6,7に示す半導体チップ9よりも小さく、第二半導体チップ9Bは、図3,6,7に示す半導体チップ9よりも大きい。
なお、図8に示す回路構成では、四つの端子板5,6がそれぞれ別個の役割を持っているため、四つの外部端子を有する半導体装置が製造されることになる。
例えば、上述した全ての実施形態では、端子板5,6の先端板部52,62と内部接続板3,4の積層板部31,41とを接合するかしめ部21,22が、一つだけ形成されているが、例えば図9に示すように、複数形成されていてもよい。この構成では、端子板5,6に内部接続板3,4を接合する際、端子板5,6に対する内部接続板3,4の向きも容易かつ高精度に設定できるため、半導体装置の品質向上及び製造効率向上をさらに図ることができる。
具体的に説明すれば、例えば図11に示すように、第一端子板5のみに半導体チップ9を搭載するための第一内部接続板3が接合されてもよい。なお、図示例において、第二端子板6の先端板部62には、かしめ接合用の突起部が形成されていないが、例えば形成されていても構わない。
この構成においては、第一内部接続板3の延出板部32に搭載された半導体チップ9と第二端子板6の先端板部62との間にボンディングワイヤ10を配することで、上記実施形態と同様の回路構成を形成することができる。
また、第一内部接続板3の形状や大きさを変更するだけで、様々な形状や大きさの半導体チップ9を搭載することができるため、少なくとも第一端子板5が同一形状とされたリードフレームを用いて、様々な仕様の半導体装置を製造することが可能となる。すなわち、リードフレームの汎用性向上を図ることができる。
この構成においては、第一端子板5の先端板部52に搭載された半導体チップ9と第二内部接続板4の延出板部42との間にボンディングワイヤ10を配することで、上記実施形態と同様の回路構成を形成することができる。
また、第二内部接続板4の形状や大きさを変更するだけで、ボンディングワイヤ10の一端の接合位置を自由に変更することができるため、少なくとも第二端子板6が同一形状とされたリードフレームを用いて、様々な仕様の半導体装置を製造することが可能となる。すなわち、リードフレームの汎用性向上を図ることができる。
また、内部接続板3,4は、段差折曲部33,43を有して形成されることに限らず、例えば図10に示すように段差折曲部33,43の無い平坦な板状に形成されても構わない。
さらに、上記実施形態のリードフレーム2には、一対の端子板5,6が二組形成されているが、例えば一組だけ形成されていてもよいし、三組以上形成されていてもよい。また、本願発明の半導体装置は、一組の端子板5,6によって製造されてもよいし、三組以上の端子板によって製造されてよい。
さらに、半導体チップ9と内部接続板3,4とを電気接続する接続子は、ボンディングワイヤ10に限らず、例えば導電性を有する帯板状に形成された接続板であってもよい。この場合には、接続工程において、半田等の導電性接合剤を介して、接続板の両端を半導体チップ9の上面及び内部接続板3,4の延出板部32,42の上面に接合すればよい。
さらに、半導体装置100は、ヒートシンク8を備えているが、例えば備えていなくても構わない。
2 リードフレーム
3,3A,3B 第一内部接続板(搭載板)
31,31A,31B 積層板部
32,32A,32B 延出板部
4,4A,4B 第二内部接続板
41,41A,41B 積層板部
42,42A,42B 延出板部
5 第一端子板(一方の端子板)
51 基端板部(他端部)
52 先端板部(一端部)
6 第二端子板(他方の端子板)
61 基端板部(他端部)
62 先端板部(一端部)
7 枠体部
9,9A,9B 半導体チップ
10 ボンディングワイヤ(接続子)
11 モールド樹脂
21,22 かしめ部
100 半導体装置
Claims (9)
- 一対の端子板の各長手方向の一端部を半導体チップに電気接続した上で、前記一対の端子板の一端部及び前記半導体チップをモールド樹脂により封止し、前記一対の端子板の他端部を前記モールド樹脂から互いに逆向きに突出させてなる半導体装置の製造に用いるフレーム組立体であって、
導電性板材に、一対の前記一端部が間隔をあけて隣り合うように前記長手方向に配列された前記一対の端子板、及び、一対の前記他端部に接続されて前記一対の端子板を一体に連結する枠体部、を形成してなるリードフレームと、少なくとも一方の前記端子板の前記一端部のうち前記端子板の厚さ方向に面するいずれか一方の端面に接合されて、前記一対の端子板と前記半導体チップとを電気接続する導電性の内部接続板と、を備え、
前記内部接続板は、前記一方の端面に重なる積層板部と、前記一方の端面の周縁から外側に延びる延出板部とを有することを特徴とするフレーム組立体。 - 一対の前記一端部に、別個の前記内部接続板が接合されていることを特徴とする請求項1に記載のフレーム組立体。
- 前記一対の端子板が、その幅方向に互いに間隔をあけて複数組配列され、
前記幅方向に隣り合う前記端子板同士が、同一の前記内部接続板によって電気接続されていることを特徴とする請求項1又は請求項2に記載のフレーム組立体。 - 前記一方の端子板に接合された前記内部接続板が、前記半導体チップを搭載する搭載板であることを特徴とする請求項1から請求項3のいずれか1項に記載のフレーム組立体。
- 前記搭載板が、前記端子板よりも薄い板状に形成されていることを特徴とする請求項4に記載のフレーム組立体。
- 前記積層板部と前記一端部とが、かしめによって接合されていることを特徴とする請求項1から請求項5のいずれか1項に記載のフレーム組立体。
- 前記積層板部と前記端子板とをかしめ接合するかしめ部が、前記積層板部及び前記端子板に複数形成されていることを特徴とする請求項6に記載のフレーム組立体。
- 請求項1から請求項7のいずれか1項に記載のリードフレーム及び内部接続板を用いて半導体装置を製造する方法であって、
前記一端部の前記一方の端面に前記内部接続板の前記積層板部を配した後に、前記内部接続板のうち前記一方の端面と同じ方向に面する搭載面に前記半導体チップを配置することを特徴とする半導体装置の製造方法。 - 請求項1から請求項7のいずれか1項に記載のフレーム組立体を用いて製造される半導体装置であって、
前記一対の端子板と、少なくとも前記一方の端子板に接合された前記内部接続板と、当該内部接続板に搭載された半導体チップと、当該半導体チップと他方の端子板の一端部とを電気接続する接続子と、前記一対の端子板の一端部、前記内部接続板、前記半導体チップ及び前記接続子を封止するモールド樹脂と、を備えることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010280280A JP5703008B2 (ja) | 2010-12-16 | 2010-12-16 | フレーム組立体、半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010280280A JP5703008B2 (ja) | 2010-12-16 | 2010-12-16 | フレーム組立体、半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012129392A true JP2012129392A (ja) | 2012-07-05 |
JP5703008B2 JP5703008B2 (ja) | 2015-04-15 |
Family
ID=46646116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010280280A Expired - Fee Related JP5703008B2 (ja) | 2010-12-16 | 2010-12-16 | フレーム組立体、半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5703008B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015083263A1 (ja) * | 2013-12-05 | 2015-06-11 | 新電元工業株式会社 | リードフレーム、金型、実装部品付きリードフレームの製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS551195A (en) * | 1979-05-21 | 1980-01-07 | Hitachi Ltd | Lead frame header connection body |
JPS6441146U (ja) * | 1987-09-08 | 1989-03-13 | ||
JPH11145364A (ja) * | 1997-11-12 | 1999-05-28 | Denso Corp | 樹脂封止型半導体装置及びその製造方法 |
JP2007329428A (ja) * | 2006-06-09 | 2007-12-20 | Honda Motor Co Ltd | 半導体装置 |
JP2009238804A (ja) * | 2008-03-26 | 2009-10-15 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
-
2010
- 2010-12-16 JP JP2010280280A patent/JP5703008B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS551195A (en) * | 1979-05-21 | 1980-01-07 | Hitachi Ltd | Lead frame header connection body |
JPS6441146U (ja) * | 1987-09-08 | 1989-03-13 | ||
JPH11145364A (ja) * | 1997-11-12 | 1999-05-28 | Denso Corp | 樹脂封止型半導体装置及びその製造方法 |
JP2007329428A (ja) * | 2006-06-09 | 2007-12-20 | Honda Motor Co Ltd | 半導体装置 |
JP2009238804A (ja) * | 2008-03-26 | 2009-10-15 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015083263A1 (ja) * | 2013-12-05 | 2015-06-11 | 新電元工業株式会社 | リードフレーム、金型、実装部品付きリードフレームの製造方法 |
CN104838494A (zh) * | 2013-12-05 | 2015-08-12 | 新电元工业株式会社 | 引线框架、模具、附带贴装元件的引线框架的制造方法 |
KR101564636B1 (ko) * | 2013-12-05 | 2015-10-30 | 신덴겐코교 가부시키가이샤 | 리드 프레임, 금형, 실장 부품이 실장된 리드 프레임의 제조 방법 |
JP5937222B2 (ja) * | 2013-12-05 | 2016-06-22 | 新電元工業株式会社 | リードフレーム、金型、実装部品付きリードフレームの製造方法 |
US9601416B2 (en) | 2013-12-05 | 2017-03-21 | Shindengen Electric Manufacturing Co., Ltd. | Lead frame, mold and method of manufacturing lead frame with mounted component |
Also Published As
Publication number | Publication date |
---|---|
JP5703008B2 (ja) | 2015-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5279632B2 (ja) | 半導体モジュール | |
JP6488940B2 (ja) | 半導体装置 | |
WO2015111691A1 (ja) | 電極端子、電力用半導体装置、および電力用半導体装置の製造方法 | |
US9076782B2 (en) | Semiconductor device and method of manufacturing same | |
JP2009064908A (ja) | 配線基板およびその製造方法 | |
JPWO2018179981A1 (ja) | 半導体装置 | |
JP2009130044A (ja) | 半導体装置の製造方法 | |
JP7055151B2 (ja) | 半導体モジュール | |
JP5440427B2 (ja) | 半導体装置およびその製造方法 | |
JP7419906B2 (ja) | 回路構成体 | |
JP2009283656A (ja) | 半導体装置およびその製造方法 | |
JP2009164647A (ja) | 半導体装置 | |
JP6010942B2 (ja) | 半導体装置およびその製造方法 | |
JP5703008B2 (ja) | フレーム組立体、半導体装置及びその製造方法 | |
JP5564369B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
JP5793295B2 (ja) | 半導体装置 | |
JP5564367B2 (ja) | 半導体装置及びリードフレーム | |
JP7528573B2 (ja) | 回路構成体 | |
JP5445368B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP2015149363A (ja) | 半導体モジュール | |
JP2013143519A (ja) | 接続子および樹脂封止型半導体装置 | |
JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
JP2017028131A (ja) | パッケージ実装体 | |
JP7452146B2 (ja) | 回路構成体 | |
JP6065625B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140821 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5703008 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |