JP2012114319A - マザー基板、電子部品の検査方法、電子部品、及び電子部品の製造方法、並びに電子機器 - Google Patents

Abstract

【課題】電子部品の貫通電極において、基板の両面から貫通電極に接触することが必要であることに起因して高度な検査技術が必要である貫通電極の検査を容易にすることができる、マザー基板、電子部品の検査方法、電子部品、及び電子部品の製造方法、並びに電子機器を提供する。
【解決手段】電子部品の製造方法は、マザー基板に区画形成された電子部品の製造方法であって、基板の第１面における複数の区画領域に回路を形成する回路形成工程と、区画領域にて、第１面と第１面の反対面である第２面とを電気的に接続する貫通電極を形成する貫通電極形成工程と、互いに異なる区画領域に位置する貫通電極を第１面にて連結配線で電気的に接続する連結配線形成工程と、第２面にて、連結配線形成工程で電気的に接続された複数の貫通電極に検査プローブを電気的に接続させることによって、貫通電極の機能を検査する機能検査工程と、を有する。
【選択図】図４

Description

本発明は、マザー基板、電子部品の検査方法、電子部品、及び電子部品の製造方法、並びに電子機器にかかわり、特に、貫通電極を備える電子部品の検査に関する。

近年、携帯電話機やノート型パーソナルコンピューター等の電子機器は、携帯性のさらなる向上を求められており、小型、軽量化が要求されている。この要求に応えるために、電子機器が備える各種の電子部品の小型化が図られている。高密度の実装を実現するために、基板の表裏を電気的に接続する貫通電極を形成した電子部品が用いられている。電子部品には多数の精密な回路素子や配線が形成されている。そして、総ての回路素子や配線が適切に形成されたことにより、所定の機能を実現することができていることを検査する機能検査が実施される。貫通電極についても所定の機能を実現することができるように適切に形成されているかの検査が実施される。

電子部品は検査プローブを用いて検査が行われる。半導体装置の検査プローブが特許文献１に開示されている。これによると、検査プローブは樹脂製の蒲鉾状の突起を備え、突起上に金属からなる端子が形成されている。端子は狭いピッチ間隔にて形成されている。これにより高精細な半導体装置にも対応可能な検査プローブとなっている。

貫通配線のある電子部品に検査プローブをあてても配線の断線を抑制する方法が特許文献２に開示されている。これによると、貫通配線と電気的に接触させるための導電部を覆い、一部を露出させる第二絶縁部を設けている。これにより、プローバテストによって導電部にプローバ針跡が発生するときにも、断線や接触不良の発生を抑制している。

特開２００６−３２２８７６号公報 特開２００７−２８８１５０号公報

電子部品の機能検査と貫通電極の機能検査とを実施するためには、それぞれ個別の検査工程を実施する必要がある。貫通電極の検査は、基板の表面側及び裏面側の両面から貫通電極に接触することが必要である。このとき、基板の両面に検査プローブを設置し、検査プローブを電極に接触させる機構が必要をなる。従って、複雑な検査装置や高度な検査技術が必要となり、検査時間が増大することがあった。そこで、簡易に貫通電極の検査が行える方法が望まれていた。

本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］
本適用例にかかるマザー基板は、回路を備える区画領域を第１面に複数有する基板と、前記区画領域に位置し、前記第１面と前記第１面の反対面である第２面とを電気的に接続する貫通電極と、互いに異なる前記区画領域に位置する前記貫通電極を前記第１面にて電気的に接続する連結配線と、を備えることを特徴とする。

本適用例にかかるマザー基板によれば、回路を備える区画領域の第１面とその反対側である第２面とを貫通電極が電気的に接続している。マザー基板は区画領域を複数有し、各区画領域に貫通電極が位置している。そして、互いに異なる区画領域に位置する貫通電極同士が第１面にて連結配線とで電気的に接続している。この電気的に接続された一対の貫通電極を第２面側から接触して導通検査することにより各貫通電極の導通性を検査することができる。従って、第１面と第２面との両面から接触して導通検査するときに比べて、簡易に貫通電極の検査を行うことができる。

［適用例２］
上記適用例にかかるマザー基板は、前記貫通電極に接続している検査用端子を前記第２面に備えることが好ましい。

このマザー基板によれば、第２面には貫通電極に接続する検査用端子が形成されている。これにより、検査プローブを検査用端子に接触させることができる。そして、貫通電極が検査プローブと比べて小さく検査プローブ等を貫通電極に接触させることが難しいときにも、容易且つ確実に、検査プローブと貫通電極とを接続させることができる。従って、検査用端子は検査プローブ等のように機器の接続用端子として容易且つ確実に接続することができる。

［適用例３］
上記適用例にかかるマザー基板では、前記基板は、除去が可能な除去領域を有し、前記連結配線の一部は除去領域に位置することが好ましい。

このマザー基板によれば、第１面にて複数の貫通電極を電気的に接続する連結配線の一部がマザー基板における除去領域に形成されている。除去領域は、マザー基板が個別の電子部品に分割される際に、マザー基板から除去される部分である。連結配線の一部が除去領域に形成されているため、除去領域を除去することで連結配線が分断される。そして、隣り合う電子部品同士の連結配線による電気的導通が遮断される。これにより、完成後の電子部品においては連結配線によって接続された貫通電極同士が完全に分離される。従って。機能検査工程において使用される使用目的以外に連結配線が機能することで不具合が発生することを防止することができる。

［適用例４］
上記適用例にかかるマザー基板において、前記除去領域は前記マザー基板を前記区画領域毎に分割する際のダイシングラインであることが好ましい。

このマザー基板によれば、連結配線の一部は、マザー基板におけるダイシングラインに形成されている。ダイシングラインは、マザー基板が個別の電子部品に分割される際に、ダイシング用のブレードによって削り取られる部分である。連結配線の一部をダイシングラインに形成することで、マザー基板を個別の電子部品に分割する際に、確実に連結配線を切断することができる。

［適用例５］
上記適用例にかかるマザー基板において、前記連結配線は３つ以上の前記貫通電極と接続されていることが好ましい。

このマザー基板によれば、３つ以上の貫通電極が連結配線によって電気的に接続されている。２つの貫通電極間の検査を行った結果が導通不良となることがある。このとき、他の貫通電極と導通不良の疑いのある貫通電極との間で導通検査を行う。これにより、導通不良の疑いのある貫通電極のうちどちらの貫通電極が導通不良であるかを検出することができる。

［適用例６］
本適用例にかかる電子部品の検査方法は、マザー基板に複数の電子部品が区画形成され、回路が形成された第１面と前記第１面の反対面である第２面とを電気的に接続する貫通電極を備える電子部品の検査方法であって、互いに異なる前記電子部品に位置する前記貫通電極を電気的に接続する連結配線を前記第１面に形成する連結配線形成工程と、前記第２面にて、前記連結配線形成工程で電気的に接続された複数の前記貫通電極に検査プローブを接触させて前記貫通電極の機能を検査する機能検査工程と、を有することを特徴とする。

本適用例にかかる電子部品の検査方法によれば、マザー基板は回路を備える第１面とその反対側である第２面とを電気的に接続する貫通電極を備えている。連結配線形成工程では複数の電子部品に位置する貫通電極を電気的に接続する連結配線を第１面に形成している。これにより、複数の貫通電極が、第１面にて連結配線とで電気的に接続される。機能検査工程では連結配線によって電気的に接続された複数の貫通電極に第２面にて検査プローブを接触させて貫通電極の機能を検査している。従って、貫通電極の導通性を第１面及び第２面から検査プローブを接触させて検査するときに比べて簡易に貫通電極の導通性を検査することができる。

［適用例７］
上記適用例にかかる電子部品の検査方法は、前記貫通電極に接続する検査用端子を前記第２面に形成する検査用端子形成工程を有し、前記機能検査工程においては、前記検査用端子に前記検査プローブを接触させることが好ましい。

この電子部品の検査方法によれば、ある区画領域に位置する貫通電極と別の区画領域に位置する貫通電極とを接続する検査用端子が、回路を備える区画領域の第１面の反対側である第２面に形成されている。これにより、機能検査工程においては、検査プローブ等を検査用端子に接触させることで、検査プローブ等を貫通電極に直接接触させる場合に比べて、容易且つ確実に、検査プローブ等の貫通電極への接続を実施することができる。

［適用例８］
上記適用例にかかる電子部品の検査方法は、前記第１面に支持部材を貼りつける支持部材貼付工程を有し、前記支持部材貼付工程を、前記機能検査工程に先立って実施することが好ましい。

この電子部品の検査方法によれば、支持部材貼付工程において回路形成面に支持部材を貼りつけている。これにより、マザー基板を補強することができる。支持部材貼付工程を機能検査工程に先立って実施している。その結果、機能検査工程においてマザー基板が取り扱われることにより電子部品が損なわれることを抑制することができる。

［適用例９］
上記適用例にかかる電子部品の検査方法は、前記機能検査工程では、前記連結配線形成工程で電気的に接続された複数の前記貫通電極と前記連結配線との電気抵抗及び静電容量を考慮した検査プログラムを用いることが好ましい。

この電子部品の検査方法によれば、機能検査工程ではある区画領域の貫通電極と別の区画領域に位置する貫通電極と連結配線との電気抵抗及び静電容量を考慮した検査プログラムが使用される。貫通電極と第１面にて貫通電極同士を電気的に接続している連結配線は、導体であるが微小な電気抵抗を有している。また、電子部品の母材が導体または半導体の場合は、電子部品に対して絶縁膜を介して形成されることで微少な静電容量を有している。本適用例ではこれらの微少な電気抵抗や静電容量を考慮した検査プログラムを用いている。これにより、異なる区画領域に位置する貫通電極と第１面にて貫通電極同士を電気的に接続する連結配線とを介することによる検査結果への影響を抑制して機能検査を実施している。従って、微少な電気抵抗や静電容量を考慮しない検査プログラムを用いる場合に比べて、より正確な機能検査を実施することができる。

［適用例１０］
上記適用例にかかる電子部品の検査方法は、前記検査プログラムでは、検査結果の判定基準値または検査時に印加する印加電圧値の少なくとも一方の値が、前記連結配線形成工程で電気的に接続された複数の前記貫通電極と前記連結配線との電気抵抗及び静電容量を考慮した値であることが好ましい。

この電子部品の検査方法によれば、ある区画領域の貫通電極と別の区画領域に位置する貫通電極と第１面にて貫通電極同士を電気的に接続する連結配線とに電圧を印加して検査している。このときの検査結果の判定基準値は、貫通電極と第１面にて貫通電極同士を電気的に接続している連結配線との電気抵抗及び静電容量を考慮した判定基準値としている。もしくは、検査時に印加する印加電圧値は貫通電極と第１面にて貫通電極同士を電気的に接続している連結配線との電気抵抗及び静電容量を考慮した印加電圧値を用いている。従って、判定基準値を貫通電極と連結配線との電気抵抗及び静電容量に配慮した値にすることで、正確な検査結果の判定を実施することができる。

［適用例１１］
本適用例にかかる電子部品は、第１面に回路素子及び回路配線を備える基板と、前記回路素子及び前記回路配線の少なくとも一部に電気的に接続しており、前記第１面と前記第１面の反対面である第２面とを電気的に接続している貫通電極と、前記第１面にて前記貫通電極と電気的に接続する連結配線と、を有し、前記連結配線が前記基板側面に露出していることを特徴とする。

本適用例にかかる電子部品によれば、区画領域の第１面とその反対側である第２面とを電気的に接続している貫通電極と電気的に接続する連結配線の一部が、第１面の基板側面に露出している。従って、一対の電子部品を接続して配置した状態では各電子部品の連結配線が接続された状態にすることができる。この状態では、一対の貫通電極が連結配線にて電気的に接続されている。そして、一対の電子部品を切断する前に第２面から２つの貫通電極に通電して貫通電極の導通検査を行うことができる。従って、基板の両面から貫通電極に電気的に接続して検査をするときに比べて簡易に検査を行うことができる。

［適用例１２］
上記適用例にかかる電子部品は、前記貫通電極に接続する検査用端子を前記第２面に備えることを特徴とする。

この電子部品によれば、貫通電極に接続する検査用端子が区画領域を有する第１面の反対側である第２面に形成されている。これにより、検査プローブ等を検査用端子に接触させることで、検査プローブ等を貫通電極に基板の両面から直接接触させる場合に比べて、容易且つ確実に、検査プローブ等を貫通電極に接続させることができる。従って、検査用端子は検査プローブ等のように機器の接続用端子として容易且つ確実に接続することができる。

［適用例１３］
本適用例にかかる電子部品の製造方法は、マザー基板に区画形成された電子部品の製造方法であって、基板の第１面における複数の区画領域に回路を形成する回路形成工程と、前記区画領域にて、前記第１面と前記第１面の反対面である第２面とを電気的に接続する貫通電極を形成する貫通電極形成工程と、互いに異なる前記区画領域に位置する前記貫通電極を前記第１面にて連結配線で電気的に接続する連結配線形成工程と、前記第２面にて、前記連結配線で電気的に接続された複数の前記貫通電極に検査プローブを電気的に接続させることによって、前記貫通電極の機能を検査する機能検査工程と、を有することを特徴とする。

本適用例にかかる電子部品の製造方法によれば、回路形成工程及び貫通電極形成工程及び連結配線形成工程が行われる。これらの工程において、回路を備える区画領域の第１面とその反対側である第２面とを電気的に接続している貫通電極が形成される。そして、互いに異なる区画領域に位置する貫通電極が、第１面にて連結配線により電気的に接続される。これにより、機能検査工程においては第２面側から区画領域に位置する貫通電極と互いに異なる区画領域に位置する貫通電極とに検査プローブを接触させることにより貫通電極の導通性を検査することができる。従って、基板の両面から貫通電極に電気的に接続して検査をするときに比べて簡易に検査を行うことができる。

［適用例１４］
上記適用例にかかる電子部品の製造方法は、前記貫通電極に接続する検査用端子を前記第２面に形成する検査用端子形成工程を有し、前記機能検査工程においては、前記検査用端子に前記検査プローブを接触させることが好ましい。

この電子部品の製造方法によれば、検査用端子形成工程において、ある区画領域の貫通電極と別の区画領域に位置する貫通電極とを接続する検査用端子が第２面に形成されている。これにより、機能検査工程においては検査プローブ等を検査用端子に接触させることで、検査プローブ等を貫通電極に直接接触させる場合に比べて、容易且つ確実に、検査プローブ等の貫通電極への接続を実施することができる。従って、検査用端子は検査プローブ等のように機器の接続用端子として容易且つ確実に接続することができる。

［適用例１５］
上記適用例にかかる電子部品の製造方法は、前記機能検査工程の後に、前記連結配線の結線部を除去する配線結線部除去工程を有することが好ましい。

この電子部品の製造方法によれば、機能検査工程の後に配線結線部除去工程が実施される。配線結線部除去工程においてある区画領域の貫通電極と別の区画領域に位置する貫通電極とを電気的に接続する連結配線が除去される。機能検査工程において使用される連結配線を機能検査工程の後で削除することにより、連結配線が使用目的以外に機能することで不具合が発生することを抑制することができる。

［適用例１６］
上記適用例にかかる電子部品の製造方法は、前記連結配線の結線部を、前記マザー基板における除去が可能な除去領域に形成することが好ましい。

この電子部品の製造方法によれば、第１面にて複数の貫通電極を電気的に接続する連結配線の一部がマザー基板における除去領域に形成されている。除去領域は、マザー基板が個別の電子部品に分割される際にマザー基板から除去される部分である。連結配線の一部が除去領域に形成されているため、除去領域を除去することで連結配線が分断される。そして、隣り合う電子部品同士の連結配線による電気的導通が遮断される。これにより、完成後の電子部品においては連結配線によって接続された貫通電極同士が完全に分離される。従って。機能検査工程において使用される使用目的以外に連結配線が機能することで不具合が発生することを防止することができる。

［適用例１７］
上記適用例にかかる電子部品の製造方法では、前記除去領域は、前記マザー基板を個別の前記電子部品に分割する際のダイシングラインであることが好ましい。

この電子部品の製造方法によれば、連結配線の一部はマザー基板におけるダイシングラインに形成されている。ダイシングラインは、マザー基板が個別の電子部品に分割される際に、ダイシング用のブレードによって削り取られる部分である。つまり、ダイシングラインは除去領域となっている。連結配線の一部をダイシングラインに形成することで、マザー基板を個別の電子部品に分割する際に、確実に連結配線を切断することができる。

［適用例１８］
上記適用例にかかる電子部品の製造方法は、前記第１面に支持部材を貼りつける支持部材貼付工程を有し、前記支持部材貼付工程を、前記機能検査工程に先立って実施することが好ましい。

この電子部品の製造方法によれば、支持部材貼付工程において、回路形成面に支持部材を貼りつけている。これにより、マザー基板を補強することができる。支持部材貼付工程を、機能検査工程に先立って実施することで、機能検査工程においてマザー基板が取り扱われるときに電子部品が損なわれることを抑制することができる。

［適用例１９］
上記適用例にかかる電子部品の製造方法は、前記機能検査工程では、前記連結配線形成工程で電気的に接続された複数の前記貫通電極と前記連結配線との電気抵抗及び静電容量を考慮した検査プログラムを用いることが好ましい。

この電子部品の製造方法によれば、機能検査工程では、ある区画領域の貫通電極と別の区画領域に位置する貫通電極と連結配線との電気抵抗及び静電容量を考慮した検査プログラムが使用される。貫通電極と第１面にて貫通電極同士を電気的に接続している連結配線とは、導体であるが微小な電気抵抗を有している。また、電子部品の母材が導体または半導体の場合は、電子部品に対して絶縁膜を介して形成されることで微少な静電容量を有している。本適用例ではこれらの微少な電気抵抗や静電容量を考慮した検査プログラムを用いている。これにより、異なる区画領域に位置する貫通電極と第１面にて貫通電極同士を電気的に接続する連結配線とを介することによる検査結果への影響を抑制して機能検査を実施している。従って、微少な電気抵抗や静電容量を考慮しない検査プログラムを用いる場合に比べて、より正確な機能検査を実施することができる。

［適用例２０］
上記適用例にかかる電子部品の製造方法は、前記検査プログラムでは、検査結果の判定基準値または検査時に印加する印加電圧値の少なくとも一方の値が、前記連結配線形成工程で電気的に接続された複数の前記貫通電極と前記連結配線との電気抵抗及び静電容量を考慮した値であることが好ましい。

この電子部品の製造方法によれば、ある区画領域の貫通電極と別の区画領域に位置する貫通電極と第１面にて貫通電極同士を電気的に接続する連結配線とに電圧を印加して検査している。このときの検査結果の判定基準値は、貫通電極と第１面にて貫通電極同士を電気的に接続している連結配線との電気抵抗及び静電容量を考慮した判定基準値としている。もしくは、検査時に印加する印加電圧値は貫通電極と第１面にて貫通電極同士を電気的に接続している連結配線との電気抵抗及び静電容量を考慮した電圧値としている。従って、判定基準値を貫通電極と連結配線との電気抵抗及び静電容量に配慮した値にすることで、正確な検査結果の判定を実施することができる。

［適用例２１］
本適用例にかかる電子機器は、上記した電子部品、上記した電子部品の検査方法を用いて検査した電子部品、上記したマザー基板を分割して形成された電子部品及び上記した電子部品の製造方法を用いて製造した電子部品のうち少なくとも一つを備えることを特徴とする。

この電子機器によれば、電子機器が備える電子部品は、効率良く好適な機能検査を実施することができる、電子部品、電子部品の検査方法を用いて検査した電子部品、マザー基板を分割して形成された電子部品、または電子部品の製造方法を用いて製造した電子部品、を備える。これらの電子部品の貫通電極は簡易且つ適切に検査されている。これにより、好適に検査されて所定の機能が保証された電子部品を電子機器が備えることで、所定の機能を確実に実現できる電子部品を備えた電子機器を実現することができる。

第１の実施形態にかかわり、（ａ）は、半導体装置の構成を示す概略斜視図、（ｂ）は、半導体装置マザー基板の概要を示す模式平面図。 （ａ）は、貫通電極及び第２貫通電極を示す要部模式断面図、（ｂ）及び（ｃ）は、貫通電極及び第２貫通電極を示す要部模式平面図。 検査用貫通電極の配置位置を説明するための模式平面図。 半導体装置の製造方法のフローチャート。 半導体装置の製造方法を説明するための模式図。 半導体装置の製造方法を説明するための模式図。 半導体装置の製造方法を説明するための模式図。 第２の実施形態にかかわり、検査用貫通電極の配置位置を説明するための模式平面図。 第３の実施形態にかかわり、（ａ）は、携帯電話の一例を示した斜視図、（ｂ）は、ワードプロセッサー、パーソナルコンピューター等の携帯型情報処理装置の一例を示した斜視図、（ｃ）は、腕時計型電子機器の一例を示した斜視図、（ｄ）は、情報機器の一例である液晶テレビを示す外観斜視図。

以下、本発明を具体化した実施形態について図面に従って説明する。尚、各図面における各部材は、各図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならせて図示している。

（第１の実施形態）
本実施形態では、特徴的な半導体装置とこの半導体装置が複数配置されたマザー基板、半導体装置の検査方法及び製造方法並びに電子機器の例について図１〜図７に従って説明する。

（電子部品）
図１（ａ）は半導体装置の構成を示す概略斜視図である。図１（ａ）に示すように、電子部品としての半導体装置１０は方形の基板５を備えている。基板５は半導体素子を形成可能な基板であり、本実施形態では例えば、シリコン基板を採用している。基板５の一面には回路素子が配置されている。回路素子が配置されている領域を回路領域６とする。回路領域６は半導体装置１０の中央に位置している。基板５において回路領域６が形成された面を第１面５ａとし、第１面５ａの反対面を第２面５ｂとする。

基板５の回路領域６と外周５ｃとの間にはパッド電極１４が設置されている。パッド電極１４の位置する場所では第１面５ａと第２面５ｂとを電気的に接続する貫通電極１２が配置されている。パッド電極１４と回路領域６との間には回路配線１６が配置され、回路領域６とパッド電極１４とが電気的に接続されている。さらに、パッド電極１４と外周５ｃとの間には連結配線としての回路配線結線部１６ａが設置されている。回路配線結線部１６ａは基板側面に露出している。

パッド電極１４、回路配線１６、回路配線結線部１６ａは半導体装置１０の各辺に対応して４つ配置されているが、この個数は特に限定されない。回路構成にあわせて所定の個数のパッド電極１４等を設置して良い。

（半導体装置マザー基板）
次に、マザー基板としての半導体装置マザー基板１について説明する。図１（ｂ）は、半導体装置マザー基板の概要を示す模式平面図である。図１（ｂ）に示すように、半導体装置マザー基板１は、基板としての半導体基板３に半導体装置１０が区画形成されている。そして、各半導体装置１０を区画領域とする。半導体基板３は分割される前の基板５に相当する。半導体装置１０は、二点鎖線で示したダイシングライン１１に囲まれた略方形の領域に半導体装置１０を構成する回路素子や回路配線等が形成されている。回路素子や回路配線等が設置された半導体装置マザー基板１をダイシングライン１１において分割することで、半導体装置１０が形成される。

半導体基板３を効率的に利用するためには、ダイシングライン１１の幅は狭いことが好ましい。このため、ダイシングライン１１の幅は略ダイシングブレードの切り込み幅に設定する。半導体装置マザー基板１をダイシングライン１１において分割するときはダイシングライン１１の部分が研削されて削除される。ダイシングライン１１が除去領域に相当する。これにより、半導体装置１０及び周縁部４が分離される。周縁部４は半導体装置マザー基板１の外縁に位置し、回路素子が設置されていない場所である。

（検査用貫通電極）
次に、貫通電極及び第２貫通電極の構成について説明する。第２貫通電極は検査用の貫通電極である。図２（ａ）は、貫通電極及び第２貫通電極を示す要部模式断面図である。図２（ｂ）は、貫通電極及び第２貫通電極を示す要部模式平面図であり、第１面側から見た図である。図２（ｃ）は貫通電極及び第２貫通電極を示す要部模式平面図であり、第２面側から見た図である。

図２に示すように、半導体基板３の一方の面を回路形成面３ａと表記し、もう一方の面を裏面３ｂと表記する。回路形成面３ａは半導体装置１０の第１面５ａに相当し、裏面３ｂは半導体装置１０の第２面５ｂに相当する。半導体基板３には回路形成面３ａから裏面３ｂに貫通する第２貫通電極孔２０ａ及び貫通電極孔１２ａが設置されている。第２貫通電極孔２０ａは検査用の貫通電極が形成されるための孔である。第２貫通電極孔２０ａ及び貫通電極孔１２ａの両端は、回路形成面３ａ及び裏面３ｂに開口している。

半導体基板３の回路形成面３ａ、裏面３ｂ、第２貫通電極孔２０ａの内壁面及び貫通電極孔１２ａの内壁面には、それぞれの面を覆う下地層１８が形成されている。第２貫通電極孔２０ａの内壁面または貫通電極孔１２ａの内壁面に形成された下地層１８は、回路形成面３ａと裏面３ｂとに形成された下地層１８と第２貫通電極孔２０ａと貫通電極孔１２ａとの開口端においてそれぞれ略連続している。下地層１８は、例えばシリコン酸化物（ＳｉＯ₂）やシリコン窒化物（Ｓｉ₃Ｎ₄）等の絶縁性材料からなっており、絶縁層として機能している。尚、下地層１８の材料はこれらの材料に限定されず、さらに優れた絶縁層としての機能を有する樹脂膜を採用してもよい。

第２貫通電極２０は第２貫通電極孔２０ａに配設され、貫通電極１２は貫通電極孔１２ａに配設されている。第２貫通電極２０は検査用貫通電極として機能する電極である。回路形成面３ａに配設された下地層１８の上には、回路配線結線部１６ａが形成されている。回路配線結線部１６ａはパッド電極１４と一体に形成されている。第２貫通電極２０と貫通電極１２とは回路配線結線部１６ａを介して電気的に接続されている。第２貫通電極２０及び貫通電極１２は裏面３ｂ側において検査用端子としての裏面端子３１及び裏面端子３０とそれぞれ電気的に接続されている。

回路形成面３ａや下地層１８の上には、例えばトランジスターやメモリー素子等を有する集積回路が回路領域６に形成されている。また、回路形成面３ａに形成された下地層１８の上には貫通電極１２を覆ってパッド電極１４が形成され、第２貫通電極２０を覆ってパッド電極２１が形成されている。従って、パッド電極１４は貫通電極１２と導通接触し、パッド電極２１は第２貫通電極２０と導通接触している。パッド電極１４は下地層１８の表面に形成された回路配線１６と電気的に接続されており、回路配線１６を介して回路領域６の集積回路と電気的に接続されている。同様に、パッド電極２１も下地層１８の上に形成された回路配線１７と電気的に接続されており、パッド電極２１は回路配線１７を介して回路領域６の集積回路と電気的に接続されている。

裏面３ｂに配設された裏面端子３０は貫通電極１２、パッド電極１４及び回路配線１６を介して集積回路と電気的に接続されている。同様に、裏面端子３１は第２貫通電極２０、パッド電極２１及び回路配線１７を介して集積回路と電気的に接続されている。裏面端子３０は貫通電極１２の断面積より広い面積を占めており、裏面端子３１は第２貫通電極２０の断面積より広い面積を占めている。従って、検査プローブを接触させて導通をとるとき裏面端子３０や裏面端子３１に接触させることにより、検査プローブが貫通電極１２や第２貫通電極２０に接触するより導通を取りやすくなっている。

（第２貫通電極の配置位置）
次に、半導体装置マザー基板１における第２貫通電極２０の配置位置について説明する。図３は、検査用貫通電極の配置位置を説明するための模式平面図である。図３に示すように、半導体装置マザー基板１では半導体基板３に半導体装置１０が区画形成されている。半導体装置１０の範囲を二点鎖線で示している。二点鎖線で囲まれた略方形の領域が、分割されて半導体装置１０となる領域である。半導体装置１０の間の領域はダイシングライン１１である。半導体装置マザー基板１を半導体装置１０に分割する際にはダイシングライン１１の部分が研削されて削除されることにより半導体装置１０が分離される。

貫通電極１２及びパッド電極１４は半導体装置１０となる領域に形成されており、第２貫通電極２０及びパッド電極２１はダイシングライン１１の領域を挟んで隣に位置する半導体装置１０に形成されている。回路配線結線部１６ａが１つの半導体装置１０となる領域とダイシングライン１１の領域を挟んで隣合う半導体装置１０となる領域とに渡って配置されている。そして、回路配線結線部１６ａはパッド電極２１とパッド電極１４とを接続している。これにより第２貫通電極２０と貫通電極１２とが回路配線結線部１６ａにより接続される。尚、第２貫通電極２０は、第２貫通電極２０が位置する半導体装置１０における貫通電極１２として機能する。

（半導体装置の製造方法）
次に、上述した半導体装置１０の製造方法を通じて半導体装置１０の検査方法について図４〜図７にて説明する。図４は、半導体装置の製造方法のフローチャートであり、図５〜図７は半導体装置の製造方法を説明するための模式図である。

図４のフローチャートにおいて、ステップＳ１は回路形成工程に相当し、半導体基板に回路素子や回路配線を形成する工程である。次にステップＳ２に移行する。ステップＳ２は、連結配線形成工程に相当し、パッド電極とパッド電極間を接続する回路配線結線部を形成する工程である。次にステップＳ３に移行する。ステップＳ３は、支持部材貼付工程に相当し、半導体基板に支持部材としての補強ガラス基板を貼り付ける工程である。次にステップＳ４に移行する。ステップＳ４は、ウエハー厚さ調整工程に相当し、半導体基板を所定の厚さに調整する工程である。次にステップＳ５に移行する。

ステップＳ５は、貫通電極形成工程に相当し、第２貫通電極及び貫通電極を形成する工程である。次にステップＳ６に移行する。ステップＳ６は、検査用端子形成工程に相当し、裏面端子を形成する工程である。次にステップＳ７に移行する。ステップＳ７は、機能検査工程に相当し、半導体装置の機能検査を実施する工程である。次にステップＳ８に移行する。ステップＳ８は、支持部材剥離工程に相当し、半導体装置マザー基板から補強ガラス基板を剥離する工程である。次にステップＳ９に移行する。ステップＳ９は、ダイシングリング取付工程に相当し、半導体装置マザー基板を円環状のダイシングリングに取り付ける工程である。次にステップＳ１０に移行する。ステップＳ１０は、配線結線部除去工程としてのダイシング工程に相当し、半導体装置マザー基板を個別の半導体装置に分割する工程である。以上の工程にて半導体装置の製造工程を終了する。

次に、図５〜図７を用いて、図４に示したステップと対応させて、製造方法を詳細に説明する。最初に、ステップＳ１の回路形成工程では半導体基板３の回路形成面３ａに回路素子、回路配線１６及び回路配線１７を形成する。回路素子、回路配線１６及び回路配線１７は公知の薄膜形成法やフォトグラフィー技術とエッチング技術を用いたパターニング法を用いて形成することができる。詳細な説明は省略する。

図５（ａ）はステップＳ２の連結配線形成工程に対応する図である。図５（ａ）に示すように、ステップＳ２では、半導体基板３の回路形成面３ａに電極及び配線の原料からなる金属膜を形成する。金属膜の材料は導電体を形成可能であれば良く特に限定されない。本実施形態では電極及び配線に、例えば、Ａｌ層やＴｉＷとＣｕの金属層の積層構造を採用している。次に、金属膜をパターニングしてパッド電極２１、パッド電極１４及び回路配線結線部１６ａを形成する。パッド電極２１、パッド電極１４、回路配線結線部１６ａ、回路配線１６及び回路配線１７は、同じ材料で形成するため、ステップＳ１で回路配線１６及び回路配線１７を形成する工程にてパッド電極２１、パッド電極１４及び回路配線結線部１６ａも一緒に形成してもよい。また、ステップＳ２でパッド電極２１、パッド電極１４及び回路配線結線部１６ａを形成する工程にて回路配線１６及び回路配線１７を一緒に形成してもよい。

図５（ｂ）はステップＳ３の支持部材貼付工程に対応する図である。図５（ｂ）に示すように、ステップＳ３では半導体基板３の回路形成面３ａに補強ガラス基板４０を貼り付ける。補強ガラス基板４０は、接着材層４１を介して、回路形成面３ａに形成された回路素子、回路配線１６、回路配線１７、パッド電極２１、パッド電極１４、回路配線結線部１６ａ及び下地層１８の上に接着される。補強ガラス基板４０は半導体基板３を補強する。これにより、以降に実施する工程において半導体基板３全体の剛性不足に起因して半導体基板３が変形して損傷することを補強ガラス基板４０が抑制する。

図５（ｃ）はステップＳ４のウエハー厚さ調整工程に対応する図である。図５（ｃ）に示すように、ステップＳ４において、半導体基板３を裏面３ｂ側から研削することにより半導体基板３を所定の厚さに調整する。半導体基板３を所定の厚さまで研削して裏面３ｂが形成される。研削後の半導体基板３の厚さは特に限定されないが、例えば本実施形態では１００μｍに設定している。研削された裏面３ｂの表面にはシリコンの破砕層が形成されるため、好ましくは、破砕層を取り除く処理を実施する。破砕層を取り除く処理としてはドライエッチングやスピンエッチングやポリッシュ等が実施される。

図５（ｄ）はステップＳ５の貫通電極形成工程及びステップＳ６の検査用端子形成工程に対応する図である。図５（ｄ）に示すように、ステップＳ５において、第２貫通電極２０及び貫通電極１２を形成する。ステップＳ６では裏面端子３１及び裏面端子３０を形成する。ステップＳ５とステップＳ６とは続けて行われる。

最初に、第２貫通電極孔２０ａ及び貫通電極孔１２ａを半導体基板３に形成する。このとき、第２貫通電極孔２０ａ及び貫通電極孔１２ａの回路形成面３ａ側の開口がパッド電極２１またはパッド電極１４に塞がれる位置に形成する。第２貫通電極孔２０ａ及び貫通電極孔１２ａは公知のフォトグラフィー技術及びエッチング技術を用いて形成することが可能であり、説明を省略する。

次に、第２貫通電極孔２０ａ及び貫通電極孔１２ａの壁面と裏面３ｂとに下地層１８を形成する。第２貫通電極孔２０ａ及び貫通電極孔１２ａの壁面の下地層１８は、第２貫通電極孔２０ａ及び貫通電極孔１２ａの回路形成面３ａ側の端において回路形成面３ａの下地層１８と接続される。

次に、パッド電極２１またはパッド電極１４の第２貫通電極孔２０ａ及び貫通電極孔１２ａの回路形成面３ａ側の開口を塞いでいる部分に形成された下地層１８を除去する。そして、パッド電極２１及びパッド電極１４の第２貫通電極孔２０ａまたは貫通電極孔１２ａに臨む部分を露出させる。

次に、裏面３ｂ上に、裏面端子３１、裏面端子３０、及びそれらを接続する配線の部分が開口したメッキレジスト膜を形成する。続いて、第２貫通電極２０、貫通電極１２、裏面端子３１、裏面端子３０、及びそれらを接続する配線をめっき処理で形成する。尚、電極を構成する銅等がシリコン基板である半導体基板３に拡散することを抑制するために形成するバリア膜や、電極をめっき処理で形成する際に、銅等が付着し易くするために形成するシード膜についての説明は省略する。シード膜の材料には例えばＴｉＷやＣｕ等のスパッタ膜を用いることができる。

図６（ｅ）はステップＳ７の機能検査工程に対応する図である。図６（ｅ）に示すように、ステップＳ７において、裏面端子３１、裏面端子３０に検査プローブ６１を接触させる。これにより、第２貫通電極２０及び貫通電極１２の機能検査を同時に実施する。この機能検査には導通状態の検査が含まれる。

被測定系の中には回路配線に加えてパッド電極２１、パッド電極１４、第２貫通電極２０、貫通電極１２、裏面端子３１、裏面端子３０及び回路配線結線部１６ａが含まれている。パッド電極２１、パッド電極１４、第２貫通電極２０、貫通電極１２、裏面端子３１、裏面端子３０及び回路配線結線部１６ａは導体で形成されており、電気抵抗は非常に小さいが電気抵抗が全く無いということはない。また、これらの電極、端子及び配線部は絶縁層である下地層１８を介して半導体基板３のシリコンと対向しており、それぞれの場所において静電容量を持っている。

これらの電気抵抗や静電容量は貫通電極の機能として重要である。機能検査は検査プログラムに従って実施される。その検査プログラムは、パッド電極２１、パッド電極１４、第２貫通電極２０、貫通電極１２、裏面端子３１、裏面端子３０及び回路配線結線部１６ａ間の電気抵抗を考慮した検査プログラムを用いている。さらに、検査プログラムは、これらの電極、端子及び結線部と半導体基板３との間に形成される静電容量を考慮した検査プログラムとなっている。

より詳細には、検査プログラムにおける検査結果の判定基準値は、パッド電極２１、パッド電極１４、第２貫通電極２０、貫通電極１２、裏面端子３１、裏面端子３０及び回路配線結線部１６ａの電気抵抗及び静電容量を考慮した値に設定されている。また、検査を実施する際に印加する印加電圧値はこれらの電極、端子及び結線部の電気抵抗及び静電容量を考慮した印加電圧に設定されている。

第２貫通電極２０、貫通電極１２及び回路配線結線部１６ａは、導体であるが微小な電気抵抗を有している。また、半導体基板３は電子部品に対して下地層１８を介して形成されることで微少な静電容量を有している。本実施形態ではこれらの微少な電気抵抗や静電容量を考慮した検査プログラムを用いている。これにより、異なる半導体装置１０に位置する第２貫通電極２０、貫通電極１２及び回路配線結線部１６ａを介することによる検査結果への影響を抑制して機能検査を実施している。従って、微少な電気抵抗や静電容量を考慮しない検査プログラムを用いる場合に比べて、より正確な機能検査を実施することができる。

次に、ステップＳ８の支持部材剥離工程において半導体装置マザー基板１から補強ガラス基板４０を剥離する。補強ガラス基板４０を剥離することで、半導体装置マザー基板１のダイシングが容易となる。

図６（ｆ）及び図６（ｇ）はステップＳ９のダイシングリング取付工程に対応する図である。図６（ｆ）は、半導体装置マザー基板がダイシングリングに取り付けられた状態を示す模式平面図であり、図６（ｇ）は、半導体装置マザー基板がダイシングリングに取り付けられた状態を示す要部模式断面図である。図６（ｆ）に示すように、ステップＳ９において、半導体装置マザー基板１をダイシングリング５０に取り付ける。ダイシングリング５０は一面が平坦な環形状の金属からなる枠である。ダイシングリング５０の平坦な面には補強シート５１が弛みなく接着されている。補強シート５１のダイシングリング５０に囲まれた位置に半導体装置マザー基板１を貼り付けることにより、半導体装置マザー基板１をダイシングリング５０に取り付ける。図６（ｇ）示すように、半導体装置マザー基板１は、裏面３ｂ側に形成された裏面端子３１、裏面端子３０、下地層１８等が接着剤５２を介して補強シート５１に貼り付けられる。

半導体装置マザー基板１を補強シート５１に貼り付けることにより、半導体装置マザー基板１を補強して変形し難くすることができる。さらに、補強シート５１は、高い剛性を有するダイシングリング５０に弛みなく接着して取り付けられているため、以降の工程において半導体装置マザー基板１が変形することが抑制される。これにより、作業精度や作業効率が損なわれたり変形させられることにより、半導体装置１０が物理的に損なわれたりすることを防止することができる。さらに、半導体装置マザー基板１は可撓性を有する補強シート５１を介してダイシングリング５０に取り付けられている。これにより、半導体装置マザー基板１を分割した後で個々の半導体装置１０を分離する際に、補強シート５１を変形させて半導体装置１０を分離することが容易になる。

図７（ｈ）〜図７（ｊ）はステップＳ１０のダイシング工程に対応する図である。図７（ｈ）に示すように、ステップＳ１０において、ダイシング装置のダイシングブレード７１にて半導体装置マザー基板１におけるダイシングライン１１の部分を研削する。これにより、図７（ｉ）及び図７（ｊ）に示すように、ダイシングライン１１の部分が削除されることにより、半導体装置マザー基板１が個別の半導体装置１０に分割される。

半導体装置マザー基板１は補強シート５１に貼り付けられているため、ダイシングライン１１の部分が総て削除されても、分割された個別の半導体装置１０が分離することなく、それぞれの半導体装置１０が補強シート５１に貼り付けられている。これにより、半導体装置１０が飛散することはほとんどない。あるいは、半導体基板３の厚さ方向においてダイシングライン１１の一部を残すダイシング方法を採用しても良い。ダイシングライン１１の一部を残すことにより半導体装置１０が飛散することを抑制することができる。残ったダイシングライン１１の一部は当該部分を折り曲げることで容易に分割することができる。可撓性を有する補強シート５１を変形させることで当該部分の折り曲げを容易に実施することができる。以上の工程で半導体装置１０を製造する工程を終了する。

上述したように、本実施形態によれば、以下の効果を有する。
（１）本実施形態によれば、回路形成面３ａと裏面３ｂとを電気的に接続する貫通電極１２及び第２貫通電極２０が形成されている。そして、貫通電極１２と第２貫通電極２０とは、回路形成面３ａに配設された回路配線結線部１６ａにより接続されている。これにより、裏面３ｂ側から、貫通電極１２及び第２貫通電極２０に接触することで、貫通電極１２及び第２貫通電極２０の導通特性を検査することができる。従って、回路形成面３ａと裏面３ｂとの両面から接触して貫通電極１２及び第２貫通電極２０の導通検査するときに比べて、簡易に貫通電極の検査を行うことができる。

（２）本実施形態によれば、裏面３ｂには第２貫通電極２０に接続する裏面端子３１が形成されている。また、貫通電極１２に接続する裏面端子３０が形成されている。これにより、検査プローブ６１を裏面端子３０及び裏面端子３１に接触させることができる。そして、貫通電極１２または第２貫通電極２０が検査プローブ６１と比べて小さく検査プローブを貫通電極１２及び第２貫通電極２０に接触させることが難しいときにも、容易且つ確実に、検査プローブと貫通電極１２及び第２貫通電極２０とを接続させることができる。

（３）本実施形態によれば、回路配線結線部１６ａの一部がダイシングライン１１に形成されている。回路配線結線部１６ａの一部がダイシングライン１１に形成されているため、ダイシングライン１１に沿って切断することで回路配線結線部１６ａが分断される。そして、隣り合う半導体基板３同士の回路配線結線部１６ａによる電気的導通が遮断される。これにより、完成後の半導体装置１０においては回路配線結線部１６ａによって接続された貫通電極１２と第２貫通電極２０とが完全に分離される。従って。ステップＳ７の機能検査工程において使用される使用目的以外に回路配線結線部１６ａが機能することで不具合が発生することを防止することができる。

（４）本実施形態によれば、貫通電極１２及びパッド電極１４は半導体装置１０となる領域に形成されており、第２貫通電極２０及びパッド電極２１は、半導体装置マザー基板１におけるダイシングライン１１の領域を超えた隣に位置する半導体装置１０に形成される。ダイシングライン１１は、半導体装置マザー基板１が個別の半導体装置１０に分割される際に、ダイシングブレード７１によって削り取られる部分である。貫通電極１２と第２貫通電極２０とを接続する回路形成面３ａに配設された回路配線結線部１６ａをダイシングライン１１に形成している。これにより、ダイシングライン１１を削り取ることで回路配線結線部１６ａを取り除くことができる。そして、半導体装置１０とそれに隣接する半導体装置１０の特性を変えることなく分離することができる。さらに、第２貫通電極２０及びパッド電極２１及び裏面端子３１を取り除く工程を別途設けることない為、生産性の良い工程とすることができる。

（５）本実施形態によれば、回路配線結線部１６ａは、半導体装置マザー基板１におけるダイシングライン１１に形成されている。回路配線結線部１６ａの一部をダイシングライン１１に形成することで、半導体装置マザー基板１を個別の半導体装置１０に分割する際に、確実に回路配線結線部１６ａを切断することができる。

（６）本実施形態によれば、ステップＳ３の支持部材貼付工程において、回路形成面３ａに補強ガラス基板４０を貼りつけることにより、半導体装置マザー基板１を補強している。その後、半導体装置マザー基板１を補強ガラス基板４０に取り付けた状態で、半導体装置１０の機能検査を実施している。半導体装置マザー基板１が補強ガラス基板４０に取り付けられていることで、半導体装置マザー基板１が補強されて変形し難くなる。これにより、検査プローブ６１の接触圧によって半導体装置マザー基板１が変形することで損なわれることを抑制することができる。

高い剛性を有する補強ガラス基板４０に半導体装置マザー基板１を固定することで、半導体装置マザー基板１を確実且つ正確に位置決めすると共に固定することができる。高い剛性を有する補強ガラス基板４０を取扱うことによって間接的に半導体装置マザー基板１を扱うことができる。従って、半導体装置マザー基板１に直接触れることを必要とする状態を少なくすることができる。その結果、半導体装置マザー基板１に直接触れることで半導体装置マザー基板１が損なわれることを抑制することができる。

（７）本実施形態によれば、ステップＳ７の機能検査工程では、貫通電極１２と第２貫通電極２０と回路配線結線部１６ａの電気抵抗及び静電容量を考慮した検査プログラムが使用されている。貫通電極１２と第２貫通電極２０と回路配線結線部１６ａとは導体であるが微小な電気抵抗を有している。また、貫通電極１２と第２貫通電極２０と回路配線結線部１６ａと半導体基板３とは下地層１８を介して形成されることで微少な静電容量を有している。本実施形態ではこれらの微少な電気抵抗や静電容量を考慮した検査プログラムを用いている。これにより、貫通電極１２と第２貫通電極２０とに接続する回路配線結線部１６ａを介することによる検査結果への影響を抑制して機能検査を実施している。従って、微少な電気抵抗や静電容量を考慮しない検査プログラムを用いる場合に比べて、より正確な機能検査を実施することができる。

（８）本実施形態によれば、ステップＳ７の機能検査工程では、回路配線結線部１６ａを介して貫通電極１２と第２貫通電極２０とに電圧を印加して検査している。このときの検査結果の判定基準値は、貫通電極１２と第２貫通電極２０と回路配線結線部１６ａとの電気抵抗及び静電容量を考慮した判定基準値としている。このときの印加電圧は、貫通電極１２と第２貫通電極２０と回路配線結線部１６ａとの電気抵抗及び静電容量を考慮した電圧値としている。従って、判定基準値及び印加電圧値を貫通電極１２と第２貫通電極２０と回路配線結線部１６ａとの電気抵抗及び静電容量に配慮した値にすることで、正確な検査結果の判定を実施することができる。

（第２の実施形態）
次に、半導体装置の一実施形態について図８の検査用貫通電極の配置位置を説明するための模式平面図を用いて説明する。本実施形態が第１の実施形態と異なるところは、回路配線結線部１６ａが３つ以上の貫通電極と接続した形状となっている点にある。尚、第１の実施形態と同じ点については説明を省略する。

すなわち、本実施形態では、図８に示したように、半導体装置マザー基板８１は半導体基板３を備え、半導体基板３の回路形成面３ａには半導体装置８２がマトリクス状に配置されている。そして、各半導体装置８２の間にダイシングライン１１が設定されている。

そして、図には複数ある半導体装置８２のうち隣り合う４つの半導体装置８２のみ記載してあり、他の半導体装置８２は分かりやすくするために省略してある。その４つの半導体装置８２を第１半導体装置８２ａ〜第４半導体装置８２ｄとする。そして、第１半導体装置８２ａには貫通電極１２とパッド電極１４とが設置され、第２半導体装置８２ｂには第２貫通電極２０とパッド電極２１とが設置されている。同様に、第３半導体装置８２ｃには第３貫通電極８３とパッド電極８４とが設置され、第４半導体装置８２ｄには第４貫通電極８５とパッド電極８６とが設置されている。

パッド電極１４の裏面３ｂには裏面端子３０が設置され、パッド電極２１の裏面３ｂには裏面端子３１が設置されている。同様に、パッド電極８４の裏面３ｂには裏面端子８７が設置され、パッド電極８６の裏面３ｂには裏面端子８８が設置されている。ダイシングライン１１には回路配線結線部１６ａが配置されている。回路配線結線部１６ａはパッド電極１４、パッド電極２１、パッド電極８４、パッド電極８６の各電極を電気的に接続して配置されている。パッド電極は３つ以上が回路配線結線部１６ａにより接続されている。

ステップＳ７の機能検査工程では、裏面端子３０〜裏面端子８８の４つの端子のうち２つの端子を選択して導通検査を行う。そして、導通していないとき、別の端子との間にて導通検査を行う。そして、導通していない端子を特定する。

（１）本実施形態によれば、裏面端子３０、裏面端子３１、裏面端子８７、裏面端子８８が導通している。貫通電極１２と第２貫通電極２０の間の検査により不具合が認められた場合、さらに貫通電極１２と第３貫通電極８３の間の検査を追加することで、貫通電極１２または第２貫通電極２０のいずれかに不具合があるかを特定することができる。

（２）本実施形態によれば、裏面端子３０、裏面端子３１、裏面端子８７、裏面端子８８が導通している。従って、この端子のうち所望の２つを選択して検査プローブ６１を接触させることにより端子と対応する貫通電極の機能検査を行うことができる。従って、ステップＳ７の機能検査工程で検査プローブ６１を端子にあてる組合せの自由度を高くすることができる。

（３）本実施形態によれば、ダイシングライン１１に沿って１本の回路配線結線部１６ａが配置されている。従って、ダイシングライン１１が細いときにも回路配線結線部１６ａを配置することができる。

（第３の実施形態）
（情報機器）
次に、半導体装置１０を搭載した電子機器の一例としての情報機器の具体例について、図９を参照して説明する。本実施形態の情報機器は、上述した半導体装置１０と同様の構成を有する半導体装置を備えた情報機器である。

図９（ａ）は、携帯電話の一例を示した斜視図である。図９（ａ）に示すように、電子機器としての携帯電話６００は、表示部６０１と携帯電話本体６０２とを備えている。携帯電話６００は表示部制御装置や携帯電話本体６０２内に半導体装置を搭載している。この半導体装置が半導体装置１０と同様の構成となっており、貫通電極１２、第２貫通電極２０、回路配線結線部１６ａと同様の機能を有する部材を備えている。

図９（ｂ）は、ワードプロセッサー、パーソナルコンピューター等の携帯型情報処理装置の一例を示した斜視図である。図９（ｂ）に示すように、電子機器としての情報処理装置７００は、表示部７０２と、キーボード７０１等の入力部と、情報処理装置本体７０３と、を備えている。情報処理装置７００は表示部制御装置や情報処理装置本体７０３内に半導体装置を搭載している。この半導体装置が半導体装置１０と同様の構成となっており、貫通電極１２、第２貫通電極２０、回路配線結線部１６ａと同様の機能を有する部材を備えている。

図９（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図９（ｃ）に示すように、電子機器としての腕時計８００は、表示部８０１と、時計本体８０２と、を備えている。腕時計８００は表示部８０１や時計本体８０２内に半導体装置を搭載している。この半導体装置が半導体装置１０と同様の構成となっており、貫通電極１２、第２貫通電極２０、回路配線結線部１６ａと同様の機能を有する部材を備えている。

図９（ｄ）は、情報機器の一例である液晶テレビを示す外観斜視図である。図９（ｄ）に示すように、電子機器としての液晶テレビ９００は、表示部９０１と、テレビ本体９０２と、を備えている。液晶テレビ９００は表示部９０１やテレビ本体９０２内に半導体装置を搭載している。この半導体装置が半導体装置１０と同様の構成となっており、貫通電極１２、第２貫通電極２０、回路配線結線部１６ａと同様の機能を有する部材を備えている。

以下、実施形態による効果を記載する。本実施形態によれば、以下の効果が得られる。
（１）本実施形態によれば、携帯電話６００、情報処理装置７００、腕時計８００、液晶テレビ９００が備える半導体装置１０は、効率良く好適な機能検査を実施することができる。これにより、効率良く好適に検査されて所定の機能が保証された電子部品を備えることで、所定の機能を確実に実現できる半導体装置１０を備えた携帯電話６００、情報処理装置７００、腕時計８００、液晶テレビ９００を実現することができる。

以上、添付図面を参照しながら好適な実施形態について説明したが、好適な実施形態は、前記実施形態に限らない。実施形態は、要旨を逸脱しない範囲内において種々変更を加え得ることは勿論であり、以下のように実施することもできる。

（変形例１）第１の実施形態においては、半導体装置１０は回路形成面３ａに回路素子及び回路配線が形成された半導体装置であったが、半導体装置は、他の構成要素を備える半導体装置であってもよい。例えば、回路素子の表層にはポリイミド樹脂またはエポキシ樹脂等の絶縁層とＣｕ等の配線層からなるウエハレベルＣＳＰ層が形成されている半導体装置についても、上述した半導体装置の構成、半導体装置の検査方法、半導体装置マザー基板、及び半導体装置の製造方法を好適に適用することができる。その場合、回路配線結線部１６ａには、回路配線１６及び回路配線１７やパッド電極２１及びパッド電極１４等が形成された後に、新たにウエハレベルＣＳＰ層で用いるＣｕ等の配線層を、パッド電極２１及びパッド電極１４を結線する配線として用いてもよい。配線はＴｉＷやＣｕ等の金属層の積層構造が望ましい。

（変形例２）第１の実施形態においては、半導体装置１０が有する貫通電極１２は４個であり、１個の半導体装置１０に対してそれぞれ４個の第２貫通電極２０が形成されていたが、半導体装置が有する貫通電極の数及び回路配線結線部１６ａの数は限定されない。半導体装置が有する貫通電極及び回路配線結線部１６ａの数はいくつであってもよい。

（変形例３）前記第１の実施形態においては、第２貫通電極２０及び貫通電極１２は、中実の棒形状をしていたが、貫通電極が棒形状であることにも、中実であることにも限定されない。貫通電極は、例えば導電材料を貫通孔の壁面に膜状に付着させて形成してもよい。この場合、貫通電極は、中空の円筒形状であることが好ましい。

（変形例４）第１の実施形態においては、ダイシングリング５０は、環形状の金属からなる枠であったが、ダイシングリングが環形状であることも、金属からなることも必須ではない。ダイシングリングは、半導体装置マザー基板の形状に対応した形状であればどのような形状であってもよい。例えば、多角形の枠等であってもよい。ダイシングリングの材料は充分な剛性が確保できれば、どのような材料であってもよい。

（変形例５）第１の実施形態においては、ダイシングライン１１をダイシングブレード７１にて切断したが、切断方法はこれに限定されない。ダイシングライン１１に沿ってレーザー光を用いて改質部を形成した後、改質部に応力を加えて分断しても良い。ダイシングライン１１を狭くすることができる。

（変形例６）第１の実施形態においては、回路領域６の外側に貫通電極１２及び第２貫通電極２０が配置されたが、貫通電極１２及び第２貫通電極２０は回路領域６の内部に配置されても良い。貫通電極１２及び第２貫通電極２０のレイアウト設計の自由度を高くすることができる。

１…マザー基板としての半導体装置マザー基板、３…基板としての半導体基板、３ａ…第１面としての回路形成面、３ｂ…第２面としての裏面、５ａ…第１面、５ｂ…第２面、６…回路領域、１０…電子部品及び区画領域としての半導体装置、１１…除去領域としてのダイシングライン、１２…貫通電極、１６ａ…連結配線としての回路配線結線部、２０…第２貫通電極、３０，３１，８７，８８…検査用端子としての裏面端子、４０…支持部材としての補強ガラス基板、６１…検査プローブ、８３…第３貫通電極、８５…第４貫通電極、６００…電子機器としての携帯電話、７００…電子機器としての情報処理装置、８００…電子機器としての腕時計、９００…電子機器としての液晶テレビ。

Claims (21)

1. 回路を備える区画領域を第１面に複数有する基板と、
   前記区画領域に位置し、前記第１面と前記第１面の反対面である第２面とを電気的に接続する貫通電極と、
   互いに異なる前記区画領域に位置する前記貫通電極を前記第１面にて電気的に接続している連結配線と、を備えることを特徴とするマザー基板。
2. 前記貫通電極に接続している検査用端子を前記第２面に備えることを特徴とする請求項１に記載のマザー基板。
3. 前記基板は、除去が可能な除去領域を有し、
   前記連結配線の一部は前記除去領域に位置することを特徴とする請求項１または２に記載のマザー基板。
4. 前記除去領域は前記マザー基板を前記区画領域毎に分割する際のダイシングラインであることを特徴とする請求項３に記載のマザー基板。
5. 前記連結配線は３つ以上の前記貫通電極と接続されていることを特徴とする請求項４に記載のマザー基板。
6. マザー基板に複数の電子部品が区画形成され、回路が形成された第１面と前記第１面の反対面である第２面とを電気的に接続する貫通電極を備える電子部品の検査方法であって、
   互いに異なる前記電子部品に位置する前記貫通電極を電気的に接続する連結配線を前記第１面に形成する連結配線形成工程と、
   前記第２面にて、前記連結配線形成工程で電気的に接続された複数の前記貫通電極に検査プローブを接触させて前記貫通電極の機能を検査する機能検査工程と、を有することを特徴とする電子部品の検査方法。
7. 前記貫通電極に接続する検査用端子を前記第２面に形成する検査用端子形成工程を有し、
   前記機能検査工程においては、前記検査用端子に前記検査プローブを接触させることを特徴とする請求項６に記載の電子部品の検査方法。
8. 前記第１面に支持部材を貼りつける支持部材貼付工程を有し、
   前記支持部材貼付工程を、前記機能検査工程に先立って実施することを特徴とする請求項６または７に記載の電子部品の検査方法。
9. 前記機能検査工程では、前記連結配線形成工程で電気的に接続された複数の前記貫通電極と前記連結配線との電気抵抗及び静電容量を考慮した検査プログラムを用いることを特徴とする請求項６〜８のいずれか一項に記載の電子部品の検査方法。
10. 前記検査プログラムでは、検査結果の判定基準値または検査時に印加する印加電圧値の少なくとも一方の値が、前記連結配線形成工程で電気的に接続された複数の前記貫通電極と前記連結配線との電気抵抗及び静電容量を考慮した値であることを特徴とする請求項９に記載の電子部品の検査方法。
11. 第１面に回路素子及び回路配線を備える基板と、
    前記回路素子及び前記回路配線の少なくとも一部に電気的に接続しており、前記第１面と前記第１面の反対面である第２面とを電気的に接続している貫通電極と、
    前記第１面にて前記貫通電極と電気的に接続する連結配線と、を有し、
    前記連結配線が前記基板側面に露出していることを特徴とする電子部品。
12. 前記貫通電極に接続する検査用端子を前記第２面に備えることを特徴とする請求項１１に記載の電子部品。
13. マザー基板に区画形成された電子部品の製造方法であって、
    基板の第１面における複数の区画領域に回路を形成する回路形成工程と、
    前記区画領域にて、前記第１面と前記第１面の反対面である第２面とを電気的に接続する貫通電極を形成する貫通電極形成工程と、
    互いに異なる前記区画領域に位置する前記貫通電極を前記第１面にて連結配線で電気的に接続する連結配線形成工程と、
    前記第２面にて、前記連結配線で電気的に接続された複数の前記貫通電極に検査プローブを電気的に接続させることによって、前記貫通電極の機能を検査する機能検査工程と、
    を有することを特徴とする電子部品の製造方法。
14. 前記貫通電極に接続する検査用端子を前記第２面に形成する検査用端子形成工程を有し、
    前記機能検査工程においては、前記検査用端子に前記検査プローブを接触させることを特徴とする請求項１３に記載の電子部品の製造方法。
15. 前記機能検査工程の後に、前記連結配線の結線部を除去する配線結線部除去工程を有することを特徴とする請求項１３または１４に記載の電子部品の製造方法。
16. 前記連結配線の結線部を、前記マザー基板における除去が可能な除去領域に形成することを特徴とする請求項１３〜１５のいずれか一項に記載の電子部品の製造方法。
17. 前記除去領域は、前記マザー基板を個別の前記電子部品に分割する際のダイシングラインであることを特徴とする請求項１６に記載の電子部品の製造方法。
18. 前記第１面に支持部材を貼りつける支持部材貼付工程を有し、
    前記支持部材貼付工程を、前記機能検査工程に先立って実施することを特徴とする請求項１３〜１７のいずれか一項に記載の電子部品の製造方法。
19. 前記機能検査工程では、前記連結配線形成工程で電気的に接続された複数の前記貫通電極と前記連結配線との電気抵抗及び静電容量を考慮した検査プログラムを用いることを特徴とする請求項１３〜１８のいずれか一項に記載の電子部品の製造方法。
20. 前記検査プログラムでは、検査結果の判定基準値または検査時に印加する印加電圧値の少なくとも一方の値が、前記連結配線形成工程で電気的に接続された複数の前記貫通電極と前記連結配線との電気抵抗及び静電容量を考慮した値であることを特徴とする請求項１９に記載の電子部品の製造方法。
21. 請求項１１または１２に記載の電子部品、請求項６〜１０のいずれか一項に記載の電子部品の検査方法を用いて検査した電子部品、請求項１〜５のいずれか一項に記載のマザー基板を分割して形成された電子部品及び請求項１３〜２０のいずれか一項に記載の電子部品の製造方法を用いて製造した電子部品のうち少なくとも一つを備えることを特徴とする電子機器。

Images