TWI583962B - Space conversion module and its manufacturing method - Google Patents

Description

空間轉換模組及其製造方法

本發明係與電路板有關；特別是指一種用以微縮接點間距之空間轉換模組及其製造方法。

於現今的電子產品中，已持續朝輕薄化、小型化與可穿戴式的方向設計，換言之，除了力求性能的提升之外，電子零組件更要輕薄短小。因此，電子基板、晶片的接點間距亦持續地在微縮當中。

因此，要在如手機、平板電腦、手環甚至是眼鏡等智慧型裝置，於極有限的機體空間下內塞進最多的零組件，勢必需要提供一種可微縮接點間距的空間轉換器，作為各種接腳間距不同的晶片、電路板進行溝通的輕薄傳輸介面。

又或者在半導體產業中，針對晶片上的晶粒作裸晶針測(Chip Probing)或針對封裝後的成品作最終測試(Final Testing)時，需使用一探針卡模組作為檢測裝置與待測電子裝置之間的傳輸介面，其中該探針卡模組中通常具有一多層結構的電路板，而透過電路板各層的布線設計，以使上下表面的導電接點間距不同，達到檢測裝置端至待測電子裝置端之間接點間距微縮的效果，然而，以上多層結構的電路板不但整體板厚較厚，連帶造成訊號傳輸路徑過長，有傳輸訊號衰減之弊，另外，多層結構之電路板設計，更有製程困難、成本較高等諸多缺失。

有鑑於此，本發明之目的在於提供一種空間轉換模組，可應用於多數的電子裝置，或是晶圓測試用之探針卡中，而可實現微縮接點間距的功效。

緣以達成上述目的，本發明所提供之空間轉換模組包含一電路板以及一薄膜件。該電路板具有以絕緣體製成之基板、以及設置於該基板並以導體製成之一第一連接線路與一第二連接線路；該薄膜件具有以絕緣體或半導體製成之一薄膜基層、以及設置於該薄膜基層中並以導體製成之一第一走線與一第二走線；該薄膜基層之厚度小於該基板之厚度，並具有相背的一第一表面以及一第二表面，且該第一走線與該第二走線之兩端點分別外露於該第一表面及該第二表面，而該第一走線與該第二走線兩者外露於該第二表面的端點之間的間距，小於該第一走線與該第二走線兩者外露於該第一表面的端點之間的間距；另外，該薄膜基層之第一表面直接貼附於該基板，而該第一走線與該第二走線位於該第一表面之端點則分別與該第一連接連路以及該第二連接線路連接。

本發明另提供一種空間轉換模組的製造方法，包含以下步驟：A.提供一電路板，且該電路板上具有以絕緣體製成之基板、以導體製成之一第一連接線路與一第二連接線路；B.製作一薄膜件並使該薄膜件直接連接於該電路板上；其中，該薄膜件具有以絕緣體或半導體製成之一薄膜基層、以及設置於該薄膜基層中並以導體製成之一第一走線與一第二走線；該薄膜基層具有相背的一第一表面以及一第二表面，而該第一走線與該第二走線之兩端點分別外露於該第一表面及該第二表面，且該第一走線與該第二走線兩 者外露於該第二表面的端點之間的間距，小於該第一走線與該第二走線兩者外露於該第一表面的端點之間的間距；另外，該薄膜件連接於該電路板上時，該薄膜基層之第一表面直接貼附於該基板上，並使該第一走線與該第二走線位於該第一表面之端點分別與該第一連接連路以及該第二連接線路連接。。

本發明之效果在於，該空間轉換模組可將與電路板連接之一元件的接點間距，微縮至與薄膜件連接之一元件的接點間距，並且可應用在半導體產業的測試製程領域，或是應用在電子裝置中作為各電子元件橋接與空間轉換的傳輸介面，而可產生微縮接點間距以及提升訊號傳輸品質的功效。

100‧‧‧空間轉換模組

10‧‧‧電路板

12‧‧‧基板

12a‧‧‧上表面

12b‧‧‧下表面

14‧‧‧第一連接線路

14a、14b‧‧‧導接墊片

16‧‧‧第二連接線路

16a、16b‧‧‧導接墊片

20‧‧‧薄膜件

22‧‧‧薄膜基層

22a‧‧‧第一表面

22b‧‧‧第二表面

24‧‧‧第一走線

24a‧‧‧端點

24b‧‧‧導接墊片

26‧‧‧第二走線

26a‧‧‧端點

26b‧‧‧導接墊片

30‧‧‧探針模組

32‧‧‧針座

34‧‧‧探針

40‧‧‧調整件

50‧‧‧物體

200‧‧‧空間轉換模組

210‧‧‧基板

212‧‧‧下表面

212a‧‧‧施作面

212b‧‧‧承靠面

16’‧‧‧連接線路

22’‧‧‧薄膜基層

26’‧‧‧走線

26b’‧‧‧導接墊片

D1~D3‧‧‧間距

圖1係本發明一較佳實施例之空間轉換模組的結構圖；圖2係本發明上述較佳實施例應用於探針卡的結構示意圖；圖3係本發明另一較佳實施例之空間轉換模組的結構圖，揭示調整件設置於基板之下表面；圖4係本發明另一較佳實施例之空間轉換模組的結構示意圖，揭示基板形成有承靠面與施作面；圖5為一結構示意圖，揭示另一較佳實施例之薄膜件走線結構；圖6係本發明另一較佳實施例之空間轉換模組，作為處理器與晶片之傳輸介面的結構示意圖。

為能更清楚地說明本發明，茲舉較佳實施例並配合圖式詳細說明如後，請參圖1所示，為本發明一較佳實施例之空間轉換模組100，其包含有一電路板10以及一薄膜件20。而該空間轉換模組的製造方法係在於該電路板10上直接配置該薄膜件20。其中：該電路板10具有一絕緣體製成之基板12，以及設置於該基板12以導體所製成的連接線路，於後茲以一第一連接線路14以及一第二連接線路16說明之。該基板12具有相背的一上表面12a以及一下表面12b；該第一連接線路14外露於上表面12a以及下表面12b之端點分別電性連接有一導接墊片14a、14b；該第二連接線路16外露於上表面12a與下表面12b之端點分別電性連接有一導接墊片16a、16b。而各該導接墊片係以導體的材質製成，亦可視為各連接線路所延伸而出的端點，作為與其他線路或墊片訊號傳遞的橋樑，當然，各導接墊片亦可由錫球所取代。

該薄膜件20具有以絕緣體或半導體製程之一薄膜基層22，以及設置於該薄膜基層22並以導體所製成之一第一走線24與一第二走線26。該薄膜基層22的厚度小於該基板12之厚度，且通常小於該基板12厚度的十分之一。一般來說，該薄膜基層22的厚度隨其層數而有所不同，其一層的厚度大約介於10um至25um之間，而三層結構的厚度則在於30um至75um之間。

該薄膜基層22具有相背的一第一表面22a以及一第二表面22b。該第一走線24的一端點24a外露於該第一表面22a，另一端點則外露於該第二表面22b，其中外露於第二表面22b的端點另外電性連接有一導接墊片24b。該第二走線26的一端點26a外露於該第一表面22a，另一端點則 外露於該第二表面22b，其中外露於第二表面22b的端點同樣另外電性連接有一導接墊片26b。另一提的是，於其他實施態樣中，第一、第二走線24、26外露於第二表面22b的端點亦可不另外電性連接導接墊片，而以各走線之端點直接與其他線路的接點電性連接。

請配合圖2所示，該薄膜基層22之第一表面22a係直接貼附於該基板12的下表面12b，且該第一走線24的端點24b係與第一連接線路14的導接墊片14b電性連接；該第二走線26的端點26b則與第二連接線路16的導接墊片16b電性連接。

其中，該薄膜件20貼附於電路板10的製程方法，係先提供一絕緣體或半導體材質的基層貼附於該基板12之下表面12b，接著應用蝕刻去除部分之基層，而遺留之基層即形成一薄膜基層；再於該薄膜基層上以物理氣相沉積(PVD)形成一導體層，再蝕刻部分之該導體層，而遺留之該導體層則形成彼此電性隔離之該第一走線24與該第二走線26。

值得一提的是，若要形成具有多層結構之薄膜件，使得彼此電性隔離之二走線能夠微縮出更小之接點間距，則可在遺留之該基層與遺留之該導體層上，再直接貼附上另一絕緣體或半導體之基層；接著，應用蝕刻去除部分之該另一基層，並遺留一部份之該另一基層；接著，於遺留之該另一基層上以物理氣相沉積形成另一導體層，而後再蝕刻該另一導體層，並遺留部分之另一該導體層，且遺留之另一該導體層會與前一步驟所遺留之該導體層對應電性連接。並且依照所需製造的層數，重複執行上述步驟一預定次數之後，依序相互堆疊之各基層構成該薄膜基層，而各個對應電性連接的導電層則分別構成彼此電性隔離之該至少二走線。

另外，若要使走線的厚度增厚，則可在蝕刻完各該導體層後，另增加一道電鍍製程，使遺留之導體層增厚之所需規格，而後再彼此對應電性連接而形成各該走線。

值得一提的是，該基板12與該薄膜基層22上的連接線路與走線滿足以下關係式：D1<D2≦D3

其中，D1為該第一走線24與該第二走線26外露於該第二表面22b的兩端點之間的間距；D2為該第一走線24與該第二走線26外露於該第一表面22a的兩端點之間的間距；D3為該第一連接線路14與該第二連接線路16外露於該上表面12a的兩端點之間的間距。而在本實施例中，茲以D1<D2<D3為例，藉以將大間距的接點逐步微縮至小間距之接點，而達到微縮接點間距的功效。

補充一提的是，透過將第一連接線路14與第二連接線路16外露於下表面12b之兩端點的間距設計為小於間距D3，亦可使該基板12達成部分微縮接點間距的功效。

上述之空間轉換模組100可與一探針模組30配合使用而構成一測試探針卡，其中該探針模組30包含一針座32以及穿設於針座32中的二探針34，而各該探針32的一端係各別與第一走線24之端點24b以及第二走線26之端點26b電性連接；而各該探針32的另一端供點測一待測電子裝置(圖未示)。因此，當一檢測裝置(圖未示)由電路板10的兩導接墊片14a、16a輸入測試訊號時，即可由空間轉換模組100做為檢測裝置與待測電子裝置之間微縮接點間距之空間轉換的傳輸介面。值得一提的是，由於該空間轉換模組100的結構設計，免去習用在電路板與探針模組之間需另外增設一載板的問題，因此，可大大降低測試探針卡整體體積，除此之外，更有效降低整體訊號傳輸的路徑。是 以，除了節省了載板的製造成本之外，更減少傳輸的損耗，而提升訊號傳輸的完整性。

另外，於實際應用上，基板12表面的平滑度，以及基板12表面與薄膜件20表面之間的平行度，可能會影響設置於其上之薄膜件20與探針模組30的平行度，而可能會使薄膜件20之導接墊片24b、26b與各探針的電性連接有平行度不佳的問題產生。因此，為解決以上可能問題，請參圖3所示，更可在基板12的下表面12b設置一調整件40，並透過該調整件40承靠在一物體50上，以微調該薄膜件20與該探針模組之間的平行度。其中，該調整件40可以是環設於該基板12下表面12b的鋼圈，或者是對稱設置於下表面12b的數個調整構件。

本發明另提供一解決上述平行度不佳的實施例，請參閱圖4所示，為另一較佳實施例之空間轉換模組200，其架構與前述空間轉換模組100大致相同，不同的是，在其基板210的下表面210b更額外研磨加工出一施作面212a以及二承靠面212b。其中，該施作面212a供該薄膜件20的第一表面22a直接貼附；該二承靠面212b供承靠於物體50上。其中，該施作面212a與該二承靠面212b係採共平面設計或採平行的設計，因此，當該基板210以各承靠面212b承靠於物體50上時，即可取得該薄膜件20與探針模組30之各探針32取得較佳的平行度，或是與待測物之測試點取得較佳的平行度。另外一提的是，該二承靠面亦可能是環設在該基板的下表面周緣，而形成單一承靠面，而不以上述二承靠面為限。

此外，薄膜件20之第一、第二走線除了採取上述實施例中，走線部分外露於薄膜基層22之下表面22b的型態之外，第一走線與第二走線的其中至少一者，亦可全 部埋設於薄膜基層22當中。如圖5所示，其走線26’係全部埋設於薄膜基層22’當中，其一端與基板的連接線路16’電性連接，另一端則電性連接一導接墊片26b’。而將走線全部埋設於薄膜基層的設計，可避免裸露之導線有被誤觸而短路的情況發生。

另外，請參閱圖6所示，為本發明另一較佳實施例的空間轉換模組300，於前述實施例不同的是，該空間轉換模組300的第一連接線路312與第二連接線路314外露於基板310的端點，係同在基板310的上表面310a，且各連接線路外露之端點亦分別電性連接有導接墊片312a、312b、314a、314b。而薄膜件20係直接貼附於該上表面310a，以使薄膜基層中的第一走線與第二走線分別與導接墊片312b、314b電性連接。是以，一以處理器C為例之電子元件的接腳C1、C2可分別與導接墊片312a、314a電性連接，而一以晶片I為例之電子元件的接腳I1、I2則可分別與導接墊片24b、26b電性連接。藉此，該空間轉換模組300可做為處理器C與晶片I之間接腳間距微縮之傳輸介面。而且，由於該薄膜件20極為輕薄之設計，因此其所占用的空間相對較小。是以，應用有本發明之空間轉換模組的裝置，相較於習用的設計，可創造出更多可供利用的空間，或者是可將機體進一步設計為更加輕薄化。

而在其他實施例之中，為因應其他電子裝置機構上的設計需求，上述空間轉換模組300之第一、第二連接線路312、314外露於基板表面的端點，亦可在不同的表面，而不以上述實施例為限。

綜上所述，本發明之空間轉換模組，無論是應用在半導體產業的裸晶偵測、或最終測試等測試製程領域，或是應用在電子裝置中，作為各電子元件橋接與空間轉換的 傳輸介面，都可起到微縮接點間距、以及提升訊號傳輸品質的良好效果。

另一提的是，除了上述先成形薄膜件之後，再將該薄膜件以貼合或壓合的方式配置於該電路板上的製程方式之外。本發明另提供一種製程方法，係直接於電路板上成形該薄膜件，即，先於該基板的表面以化學氣相沉積方式形成一絕緣體或半導體之基層；接著應用蝕刻去除部分之基層，而遺留下之基層即形成該薄膜基層；於後，再於該薄膜基層上以物理氣相沉積方式形成一導體層；最後再蝕刻部分之導體層，而遺留下之導體層即形成該第一走線與該第二走線。如此，同樣能實現該空間轉換模組的架構與功效。

此外，若要形成多層之薄膜件結構，則可在前一製程步驟中所遺留之基層、導體層上，再以化學氣相沉積形成另一絕緣體或半導體之基層；接著，應用蝕刻去除部分之該另一基層，並遺留一部份之該另一基層；接著，於遺留之該另一基層上以物理氣相沉積形成另一導體層，而後再蝕刻該另一導體層，並遺留部分之另一該導體層，且遺留之另一該導體層會於前一步驟所遺留之該導體層對應電性連接。接著，依據所需薄膜件之層數重複執行上述步驟一預定次數後，依序相互堆爹之各該基層將構成該薄膜基層，而各該對應連接之該導體層則構成彼此電氣絕緣之複數走線。

以上所述僅為本發明較佳可行實施例而已，舉凡應用本發明說明書及申請專利範圍所為之等效變化，理應包含在本發明之專利範圍內。

100‧‧‧空間轉換模組

10‧‧‧電路板

12‧‧‧基板

12a‧‧‧上表面

12b‧‧‧下表面

14‧‧‧第一連接線路

14a、14b‧‧‧導接墊片

16‧‧‧第二連接線路

16a、16b‧‧‧導接墊片

20‧‧‧薄膜件

22‧‧‧薄膜基層

22a‧‧‧第一表面

22b‧‧‧第二表面

24‧‧‧第一走線

24a‧‧‧端點

24b‧‧‧導接墊片

26‧‧‧第二走線

26a‧‧‧端點

26b‧‧‧導接墊片

Claims (11)

1. 一種空間轉換模組，包含有：一電路板，具有以絕緣體製成之基板、以及設置於該基板並以導體製成之一第一連接線路與一第二連接線路；以及一薄膜件，具有以絕緣體或半導體製成之一薄膜基層、以及設置於該薄膜基層中並以導體製成之一第一走線與一第二走線；該薄膜基層之厚度小於該基板之厚度，並具有相背的一第一表面以及一第二表面，且該第一走線與該第二走線之兩端點分別外露於該第一表面及該第二表面，而該第一走線與該第二走線兩者外露於該第二表面的端點之間的間距，小於該第一走線與該第二走線兩者外露於該第一表面的端點之間的間距；另外，該薄膜基層之第一表面直接貼附於該基板，而該第一走線與該第二走線位於該第一表面之端點則分別與該第一連接連路以及該第二連接線路連接。
2. 如請求項1所述之空間轉換模組，其中該基板具有相背的一上表面以及一下表面，而該薄膜基層之第一表面係直接貼附於該下表面；該第一連接線路與該第二連接線路之兩端點分別外露於該上表面與該下表面，且該第一連接線路與該第二連接線路外露於該上表面的端點之間的間距，不小於該第一走線與該第二走線兩者外露於該第一表面的端點之間的間距。
3. 如請求項1所述之空間轉換模組，其中該基板之下表面設有一施作面以及一承靠面，該施作面供予該薄膜基層之第一表面直接貼附；該承靠面係供承靠於一物體；其中該施作面與該承靠面平行或共平面。
4. 如請求項3所述之空間轉換模組，其中該薄膜基層之第一表面的面積不大於該施作面的面積。
5. 如請求項1所述之空間轉換模組，其中該第一走線與該第二走線的其中至少一者，係全部埋設於該薄膜基層中。
6. 如請求項1所述之空間轉換模組，其中該薄膜基層的厚度小於該基板之厚度的十分之一。
7. 一種空間轉換模組之製造方法，包含以下步驟：A.提供一電路板，且該電路板上具有以絕緣體製成之基板、以導體製成之一第一連接線路與一第二連接線路；B.製作一薄膜件並使該薄膜件直接連接於該電路板上；其中，該薄膜件具有以絕緣體或半導體製成之一薄膜基層、以及設置於該薄膜基層中並以導體製成之一第一走線與一第二走線；該薄膜基層具有相背的一第一表面以及一第二表面，而該第一走線與該第二走線之兩端點分別外露於該第一表面及該第二表面，且該第一走線與該第二走線兩者外露於該第二表面的端點之間的間距，小於該第一走線與該第二走線兩者外露於該第一表面的端點之間的間距；另外，該薄膜件連接於該電路板上時，該薄膜基層之第一表面直接貼附於該基板上，並使該第一走線與該第二 走線位於該第一表面之端點分別與該第一連接連路以及該第二連接線路連接。
8. 如請求項7所述之製造方法，其中於步驟B中，係先於該基板表面以化學氣相沉積形成一絕緣體或半導體之基層；接著，應用蝕刻去除部分之基層，而遺留之基層即形成該薄膜基層；再於該薄膜基層上以物理氣相沉積形成一導體層；最後再蝕刻部分之該導體層，而遺留之導體層即形成該第一走線與該第二走線。
9. 如請求項7所述之製造方法，其中於步驟B中，更包含有：B1.先於該基板表面以化學氣相沉積形成一絕緣體或半導體之基層；接著，應用蝕刻去除部分該基層，並遺留一部分之該基層；接著，於遺留之該基層上以物理氣相沉積形成一導體層，而後再蝕刻該導體層，並遺留部分之導體層；B2.於前一步驟所遺留之該基層以及遺留之該導體層上，再以化學氣相沉積形成另一絕緣體或半導體之基層；接著，應用蝕刻去除部分之該另一基層，並遺留一部份之該另一基層；接著，於遺留之該另一基層上以物理氣相沉積形成另一導體層，而後再蝕刻該另一導體層，並遺留部分之另一該導體層，且遺留之另一該導體層會與前一步驟所遺留之該導體層對應電性連接；B3.重複執行步驟B2一預定次數之後，依序相互堆疊之各該基層構成該薄膜基層，而各該對應連接之該導電層則構成該第一走線與該第二走線。
10. 如請求項7所述之製造方法，其中於步驟B中，係先於該基板表面直接貼附一絕緣體或半導體之基層；接著，應用蝕刻去除部分之基層，而遺留之基層即形成該薄膜基層；再於該薄膜基層上以物理氣相沉積形成一導體層；最後再蝕刻部分之該導體層，而遺留之導體層即形成該第一走線與該第二走線。
11. 如請求項7所述之製造方法，其中於步驟B中，更包含有：B1.先於該基板表面直接貼附一絕緣體或半導體之基層；接著，應用蝕刻去除部分該基層，並遺留一部分之該基層；接著，於遺留之該基層上以物理氣相沉積形成一導體層，而後再蝕刻該導體層，並遺留部分之導體層；B2.於前一步驟所遺留之該基層以及遺留之該導體層上，再直接貼附另一絕緣體或半導體之基層；接著，應用蝕刻去除部分之該另一基層，並遺留一部份之該另一基層；接著，於遺留之該另一基層上以物理氣相沉積形成另一導體層，而後再蝕刻該另一導體層，並遺留部分之另一該導體層，且遺留之另一該導體層會與前一步驟所遺留之該導體層對應電性連接；B3.重複執行步驟B2一預定次數之後，依序相互堆疊之各該基層構成該薄膜基層，而各該對應連接之該導電層則構成該第一走線與該第二走線。