JP2012099910A - 撮像装置、放射線撮影システム、イメージセンサの制御方法 - Google Patents

Abstract

【課題】 非破壊読み出し型の光電変換素子の伝送回路において垂直走査回路や水平走査回路の出力は非選択時にオープンとなり、走査回路に接続される行信号線、画素回路の出力線となる列信号線はフローティングになる。特に行信号線、列信号線がフローティングになると不定電位が発生する。読み出し回路内に残留電荷や不定電位が存在した状態で画像の読み出しを行うと、それらがノイズとしてオフセットに重畳し、良好なオフセット補正が行えなかった。
【解決手段】 非破壊読み出し型の光電変換素子のサンプリング容量に基準電圧をサンプリングし、読み出し回路内部で簡易走査をすることにより、読み出し回路内のフローティング部にロジック電圧、サンプリングした基準電圧を初期電位として印可し、フローティング部の電位を固定化することにより画像読み出し時のオフセットを安定させ、良好なオフセット補正を可能にする。
【選択図】 図６

Description

本発明は、光電変換素子から信号を取得し画像を得る際の制御を行う撮像装置に関する。

近年デジタルＸ線撮像装置の分野では、イメージインテンシファイアに代わり、解像度の向上や体積の小型化、画像の歪みを押さえることを目的に光電変換素子を行列状に配置した大面積のイメージセンサが普及してきている。イメージセンサには、アモルファスシリコン型、ＣＣＤ型やＣＭＯＳ型がある。

上述のイメージセンサでは回路内の素子等にノイズが重畳するため、ノイズを除去しつつ受光量に応じた信号を取り出す必要がある。特許文献１に記載の技術では、画素の出力を保持するする回路と差動アンプとの間の光信号線及びノイズ信号線にリセット電位を印加する回路が設けられている。このリセット電位によるリセット状態を差動アンプの後段でクランプすることにより差動アンプのノイズを取り除くことができる。

特開平１１−１１２０１５号公報

画素から信号を読み出していない期間では走査回路に接続される行信号線、画素回路の出力線となる列信号線はフローティングになる。素子基板上の伝送路である信号線は半導体素子よりも大きな容量を有しており、この容量の大きなフローティング部の影響でノイズが重畳し画質に影響する。さらにこのノイズは時間と共にある程度の範囲で変化するため、撮影の度に異なるノイズが重畳した画像となってしまう。特許文献１に記載の技術では、信号線にリセット電位を印加する回路や、信号線の後段のクランプ回路が別途必要になるため、回路構成が複雑化してしまうという問題がある。

そこで本発明に係る撮像装置は、電荷を蓄積する光電変換素子と、前記蓄積された電荷に対応する信号電圧を得る画素アンプと、前記画素アンプと接続し、入力された電圧を保持する保持手段と、前記保持された電圧が印加される信号線と、前記光電変換素子による電荷の蓄積中に前記保持された電圧を前記信号線に印加する第一の制御と、前記保持手段に保持された前記蓄積された電荷に対応する信号電圧を前記第一の制御の後に前記信号線に印加する第二の制御と、を行う制御手段と、前記第一の制御にて信号線に印加された電圧に基づく画像は生成せず、前記第二の制御にて信号線に印加された信号電圧に基づく画像を生成する生成手段と、を有することを特徴とする。

本発明によれば、保持手段に保持された電圧を信号線に印加することで信号線に起因するノイズを減少させた後に本画像の撮像を行うため、効率的に本画像に重畳するノイズを安定化させることができる。

放射線撮影システム１の構成図である。 矩形半導体基板１０６に二次元に構成される画素回路を示す図である。 矩形半導体基板１０６の内部構造を模式的に示す図である 固定フレームレートでＸ線ウィンドウ制限のある動画撮影時の駆動制御を示すタイミングチャートである。 タイリングされた３枚の矩形半導体基板の画素データを１つのＡ／Ｄ変換器で読み出すためのタイムチャートである。 外部同期モードによる固定フレームレートでＸ線ウィンドウ制限のある動画撮影時のセンサの駆動制御を示すタイミングチャートである。 読み出し回路の内部走査による初期電位印可動作のタイムチャートである。 ＣＭＯＳ型撮像素子内の画素加算回路の回路図（ａ）および模式的構成図（ｂ）である。 外部同期モードによる固定フレームレートでＸ線ウィンドウ制限のある動画撮影時のセンサの駆動制御のその他の例を示すタイミングチャートである。 サンプリング駆動Ｓ２のサンプリング駆動パターンを、読み出し回路の初期電位化処理に用いた例を示すタイムチャートである。 連続Ｘ線透視モードでの駆動制御を示すタイミングチャートである。 外部同期撮影モードでの駆動制御のその他の例を示すタイミングチャートである。 外部同期撮影モードでの駆動制御のその他の例を示すタイミングチャートである。 読み出し回路の内部走査による初期電位印可動作の、水平走査を垂直走査の途中で行う例を示すタイムチャートである。

以下、図を参照して本発明の実施の形態について詳細に説明する。

フラットパネルセンサ１０５Ａ／Ｄ変換器１０８は、タイリングされた３枚の矩形半導体基板を１つのＡ／Ｄ変換器１０８の変換領域としてデジタル変換する。ここで、矩形半導体基板読み出しのＡ／Ｄ変換器１０８の変換クロックを２０ＭＨｚとする。Ａ／Ｄ変換１０８は、矩形半導体基板が３枚で構成される１つのＡ／Ｄ変換領域を、チップセレクトを切り換えながら領域内の矩形半導体基板を横方向に１ラインのＡ／Ｄ変換を行い、この変換を順次外側から中心部に向かって縦方向に繰り返す。

実施例１に係る放射線撮影システムの構成を図１に基づいて説明する。放射線撮影システム１０は、放射線撮像装置１００、画像処理及びシステム制御を行う情報処理装置１０１、画像表示装置１０２、Ｘ線発生装置１０３、Ｘ線管１０４を有する。
情報処理装置１０１は、撮影時に放射線撮像装置１００とＸ線発生装置１０３を同期制御する。撮像装置１００は、被写体を透過した放射線は不図示のシンチレータにより可視光に変換され、光電変換により生成された画像データが撮像装置１００から情報処理装置１０１に転送される。情報処理装置１０１にて画像処理が行われた後、画像表示装置１０２に被写体の放射線画像が表示される。放射線の照射、画像の生成、画像の表示はリアルタイムで繰り返し行われるため、撮影をしながら被写体を放射線動画像で観察することができる。

撮像装置１００内部のフラットパネルセンサ１０５は二次元のイメージセンサである。フラットパネルセンサ１０５は、シリコン半導体ウエハから二次元の光電変換素子を短冊状に切り出したＣＭＯＳ型撮像素子である矩形半導体基板１０６が、不図示の平面基台上に１２列×２行のマトリクス状にタイリングされている。横約２０ｍｍ、縦約１４０ｍｍの短冊状に切り出した矩形半導体基板１０６には、１６０μｍピッチで、横方向に画素が１２８画素、縦方向に画素が８９６画素形成されている。矩形半導体基板１０６は、つなぎ用エリアセンサとして開発されており、矩形半導体基板１０６上に生成される光電変換画素は等ピッチで二次元に並んでいる。前記平面基台上で隣接する矩形半導体基板は、矩形半導体基板と矩形半導体基板の境界を挟んで光電変換画素が矩形半導体基板上と同じピッチになるようにタイリングされている。これによりフラットパネルセンサ１０５は画素が行列状に配置されることとなる。フラットパネルセンサ１０５の上辺と下辺部には、マトリクス状に並んだ矩形半導体基板の不図示の外部端子（電極パット）が一列に並んでいる。矩形半導体基板の電極パットは不図示のフライングリード式プリント配線板で外部の回路と接続される。矩形半導体基板上にはアナログ出力のイネーブル／ディセーブルを切り換えるアナログスイッチ素子等の切り換え素子が構成されている。アナログ出力用スイッチ素子を構成することにより、チップセレクト制御信号による矩形半導体基板の出力制御が可能で、矩形半導体基板のアナログ出力線同士をまとめて接続し直接増幅器に接続することができる。

撮影制御部１０９は、情報処理装置１０１と制御コマンドの通信、同期信号の通信、情報処理装置１０１への画像データの送信を行う。また撮影制御部１０９は、イメージセンサであるフラットパネルセンサ１０５の制御機能も兼ね備えており、フラットパネルセンサの駆動制御、撮影モード制御を行う。また撮影制御部１０９は放射線撮像装置１００内の複数のＡ／Ｄ変換装置からＡ／Ｄ変換されたブロックごとのデジタル画像データをフレームデータに合成し放射線画像を生成する。撮影制御部１０９はこの放射線画像を情報処理装置１０１に転送する。

情報処理装置１０１及び撮影制御部１０９の制御に基づき、コマンド制御用インターフェース１１０を介して情報処理装置１０１と撮影制御部１０９との間で情報がやり取りされる。情報処理装置１０１からは撮影制御部１０９への撮影モードの設定、各種パラメータの設定、撮影開始設定、撮影終了設定などが、撮影制御部１０９からは情報処理装置１０１へ放射線撮像装置の状態などが通信される。主なデータを以下列挙する。画像データは撮影制御部１０９から情報処理装置１０１へと撮影された画像データが送られる。ＲＥＡＤＹ信号１１２は放射線撮像装置１００が撮影可能状態になったことを撮影制御部１０９から情報処理装置１０１へ伝える信号である。外部同期信号１１３は、情報処理装置１０１が撮影制御部１０９のＲＥＡＤＹ信号１１２を受け、撮影制御部１０９にＸ線曝射のタイミングを知らせる信号である。曝射許可信号１１４は、撮像装置１００の撮像準備が完了していることを示す信号である。曝射許可信号１１４がイネーブルの間に情報処理装置１０１からＸ線発生装置１０３に曝射信号が送信され、Ｘ線管１０４から曝謝されたＸ線が有効なＸ線として蓄積され、Ｘ線画像が生成される。

上述の撮像装置１００における、フラットパネルセンサ１０５の画素回路の構成を図２に基づいて説明する。図２において、フォトダイオードＰＤは光を電気に変換する。リセットスイッチＭ２はフローティングディフュージョンＣｆｄに蓄積された電荷を放電させるためのリセットＭＯＳトランジスタ（リセット回路）である。フローティングディフュージョンＣｆｄは電荷を蓄積するフローティングディフュージョン（浮遊拡散領域）の容量である。フォトダイオードＰＤと、フォトダイオードＰＤの寄生容量と、フローティングディフュージョンＣｆｄにより電荷を蓄積する光電変換素子が形成される。感度スイッチＭ１は高ダイナミックレンジモードと高感度モードを切り換えるための感度切り換え用ＭＯＳトランジスタである。容量Ｃ１はダイナミックレンジ拡大用の容量であり、感度スイッチＭ１をオンすると電荷の蓄積が可能となる。感度スイッチＭ１をオンするとフローティングノード部の容量が実質増え、感度は低くなるがダイナミックレンジを拡大することができる。よって例えば高感度が必要な透視撮影時には感度スイッチＭ１をオフし、高ダイナミックレンジが必要なＤＳＡ撮影時などには感度スイッチＭ１をオンする。画素アンプＭ４はソースフォロアとして動作する増幅ＭＯＳトランジスタである。選択スイッチＭ３は画素アンプＭ４を動作状態とさせるための選択ＭＯＳトランジスタである。画素アンプＭ４により、Ｃｆｄに蓄積した信号電荷に応じた信号電圧が得られる。

画素アンプＭ４の後段は光電変換部で発生するｋＴＣノイズを除去するクランプ回路が設けられている。クランプ回路は、クランプ容量Ｃｃｌと、クランプスイッチＭ５で構成され、電源によりクランプ回路には基準電圧またはクランプ電圧が印加される。画素アンプＭ７はソースフォロアとして動作する増幅ＭＯＳトランジスタである。選択スイッチＭ６は画素アンプＭ７を動作状態とするための選択ＭＯＳトランジスタである。クランプ回路は画素アンプＭ４とサンプルホールド回路との間に設けられる。

画素アンプＭ７の後段には２つのサンプルホールド回路が設けられている。これら２つのサンプルホールド回路は、受光量に応じた電荷に対応する光信号電圧とノイズ信号電圧とをそれぞれサンプルホールドする。第一のサンプルホールド回路は信号スイッチＭ８、信号容量ＣＳ、信号アンプＭ１０で構成され、第二のサンプルホールド回路はノイズスイッチＭ１１、ノイズ容量ＣＮ、ノイズアンプＭ１３で構成される。これらサンプルホールド回路は画素アンプＭ４と間接的に接続されており、入力される電圧を保持する保持手段として機能する。信号スイッチＭ８は光信号蓄積用のサンプルホールド回路を構成する、サンプルホールド用ＭＯＳトランジスタである。信号容量ＣＳは光信号をホールドする容量である。ノイズスイッチＭ１１はノイズ信号蓄積用のサンプルホールド回路を構成する、サンプルホールドＭＯＳトランジスタである。ノイズ容量ＣＮはノイズ信号をホールドする容量である。信号アンプＭ１０はソースフォロアとして動作する光信号の増幅ＭＯＳトランジスタである。信号読み出しスイッチＭ９は信号アンプＭ１０で増幅された光信号を光信号線を介して読み出すためのアナログスイッチである。ノイズアンプＭ１３はソースフォロアとしての動作するノイズ信号の増幅ＭＯＳトランジスタである。ノイズ読み出しスイッチＭ１２はノイズアンプＭ１３で増幅されたノイズ信号をノイズ信号線を介して読み出すためのアナログスイッチである。これらサンプルホールド回路に入力される電圧としてはクランプ電圧及び信号電圧がある。信号読み出しスイッチＭ９、ノイズ読み出しスイッチＭ１２によりそれぞれサンプルされた電圧が信号線に印加される。信号読み出しスイッチＭ９とノイズ読み出しスイッチＭ１２はサンプルホールドされた電圧を列信号線に印加するか否かを制御する読み出しスイッチである。これによりサンプルされた電圧がフラットパネルセンサ１０５外の増幅器１０７およびＡ／Ｄ変換器１０８と入力されることとなる。

ＥＮ信号は、選択スイッチＭ３、選択スイッチＭ６のゲートに接続され、画素アンプＭ４、画素アンプＭ７を動作状態とさせるための制御信号である。ＥＮ信号がハイレベルの時、画素アンプＭ４、画素アンプＭ７は同時に動作状態となる。ＷＩＤＥ信号は、感度スイッチＭ１のゲートに接続され感度の切換を制御する。ＷＩＤＥ信号がローレベルの時は、感度切り換えスイッチがオフし高感度モードとなる。ＰＲＥＳ信号は、リセットスイッチＭ２をオンしてフォトダイオードＰＤに蓄積された電荷を放電させるリセット信号である。ＰＣＬ信号はクランプスイッチＭ５を制御する信号で、ＰＣＬ信号がハイレベルのときクランプスイッチＭ５がオンし、クランプ容量Ｃｃｌを基準電圧ＶＣＬにセットする。ＴＳ信号は光信号サンプルホールド制御信号で、ＴＳ信号をハイレベルとし、信号スイッチＭ８をオンすることで光信号が信号アンプＭ７を通して信号容量ＣＳに一括転送される。次いで、全画一括で信号ＴＳをローレベルとし、信号スイッチＭ８をオフすることで、サンプルホールド回路への光信号電荷の保持が完了する。ＴＮ信号はノイズ信号サンプルホールド制御信号で、ＴＮ信号をハイレベルとし、ノイズスイッチＭ１１をオンすることでノイズ信号がノイズアンプＭ７を通してノイズ容量ＣＮに一括転送される。次いで、全画一括で信号ＴＮをローレベルとし、ノイズスイッチＭ１１をオフすることで、サンプルホールド回路へのノイズ信号電荷の保持が完了する。信号容量ＣＳ、信号容量ＣＮのサンプルホールド後は、信号スイッチＭ８、ノイズスイッチＭ１１がオフとなり、信号容量ＣＳ、ノイズ容量ＣＮは前段の蓄積回路と切り離される。これにより再度サンプルホールドされるまで蓄積した光信号を非破壊で読み出すことが可能となる。

図３はＣＭＯＳ矩形半導体基板の内部構造の一例を模式的に示す図である。
矩形半導体基板３０１は、チップセレクト端子ＣＳ、光信号出力端子Ｓ、ノイズ信号出力端子Ｎ、垂直走査回路スタート信号ＶＳＴ、垂直走査回路クロック端子ＣＬＫＶ、水平走査回路スタート信号端子ＨＳＴ、水平走査回路クロック端子ＣＬＫＨを有する。

垂直走査回路３０３は横方向の画素群を選択し、垂直走査クロックＣＬＫＶに同期して画素群を順次副走査方向である垂直方向に走査する。水平走査回路３０４は垂直走査回路により選択された主査方向である横方向の画素群の列信号線を水平走査クロックＣＬＫＨに同期して順次１画素ずつ選択する。画素回路３０２は図１に示した画素回路で、垂直走査回路３０３の出力線である行選択線３０５がイネーブルになることにより、列信号線３０６、３０７にサンプルホールドされた光信号電圧信号Ｓ、ノイズ電圧信号Ｎを出力する。
行選択線３０５は画素を行毎に選択するための信号を伝送する信号伝送路であり、行と並行に複数配置されている。列信号線３０６、３０７は選択された画素の信号を列毎に読み出すための信号伝送路であり、列と並行に複数配置されている。
列信号線３０６、３０７に出力された電圧信号を水平走査回路３０４が順次選択することにより、アナログ出力信号線３０８，３０９に各画素の電圧信号が順次出力される。アナログ出力信号線３０８、３０９は列信号線３０６，３０７の信号をＡ／Ｄ変換器へと出力する。

以上のように、矩形半導体基板では、垂直走査回路３０３、水平走査回路３０４を使用したＸＹアドレス方式によるスイッチング動作によって画素選択が行われる。トランジスタで増幅された各画素の光信号Ｓ、ノイズ信号Ｎの電圧信号は、列信号線３０６、３０７、アナログ出力信号線３０８，３０９を通してアナログ出力端子Ｓ、Ｎに出力される。

端子ＣＳはチップセレクト信号入力端子で、端子ＣＳをオンすることにより内部走査に従った撮像素子の光電圧信号Ｓ、ノイズ電圧信号Ｎがアナログ出力端子Ｓ、Ｎから出力される。Ｓ信号出力切り換えアナログスイッチ（転送スイッチＳ）、Ｎ信号出力切り換えアナログスイッチ（転送スイッチＮ）、列信号線３０６、３０７、列信号線を切り換えるスイッチングトランジスタは、読み出し走査の伝送回路を構成している。

端子ＣＬＫＶは垂直走査回路のクロック、端子ＶＳＴは垂直走査回路のスタート信号である。垂直走査スタート信号ＶＳＴをハイにした後、垂直走査クロックＣＬＫＶを入力することにより、Ｖ１，Ｖ２，・・・Ｖｍと行選択信号が順次イネーブルに入れ替わる。垂直走査が開始されたら垂直走査スタート信号ＶＳＴをローにする。端子ＣＬＫＨは水平走査回路のクロック、端子ＨＳＴは水平走査回路のスタート信号である。水平走査スタート信号ＨＳＴをハイにし、水平走査クロックＣＬＫＨを入力することにより、Ｈ１，Ｈ２，・・・Ｈｎと列選択信号が順次イネーブルに入れ替わる。水平走査が開始されたら水平走査スタート信号ＨＳＴをローにする。

垂直走査回路３０３の行選択信号Ｖ１出力がイネーブルになると行選択信号Ｖ１に接続する横１行の画素群（１，１）から（ｎ、１）が選択され、横１行の各画素からそれぞれの列信号線３０６、３０７にＳ，Ｎ電圧信号が出力される。水平走査回路３０４の列選択信号のイネーブルをＨ１，Ｈ２，・・・Ｈｎと順次切り換えることにより、列信号線毎に設けられた信号出力スイッチ及びノイズ出力スイッチが順にオンされる。これにより横１行の画素のＳ，Ｎ電圧信号が順次アナログ出力信号線３０８、３０９を経由してアナログ出力端子Ｓ、Ｎに出力される。行選択信号Ｖｍまで同様な水平走査を行うことにより、全画素の画素出力が得られる。

図４は図２の画素回路における、固定フレームレートでＸ線ウィンドウ制限のある動画撮影時の駆動制御の一例を示すタイミングチャートである。以下、動画像撮影において、信号容量ＣＳおよびノイズ容量ＣＮに電荷がサンプルホールドされるまでの制御信号のタイミングについて図２を用いて説明する。
図４のタイムチャートにおいて、（ｔ５０）で撮影モードが設定され、（ｔ５１）から撮影のための駆動が開始される。

（ｔ５１）で始まるリセット駆動Ｒ１について説明する。リセット駆動Ｒ１は、リセットとクランプを行う駆動である。まず、（ｔ５１）で信号ＥＮをハイレベルにし、画素アンプＭ４、画素アンプＭ７を動作状態にする。次に（ｔ５２）で信号ＰＲＥＳをハイレベルにし、フォトダイオードＰＤを基準電圧ＶＲＥＳに接続する。次に（ｔ５３）で信号ＰＣＬをハイレベルにすることによりクランプスイッチＭ５をオンし、クランプ容量（Ｃｃｌ）の画素アンプＭ７側に基準電圧ＶＣＬが接続される。（ｔ５４）で信号ＰＲＥＳをローレベルにしてリセットを終了し、クランプ容量Ｃｃｌの画素アンプＭ４側にリセット電圧がセットされる。（ｔ５５）でクランプスイッチＭ５をオフし、基準電圧ＶＣＬと基準電圧ＶＲＥＳの差分の電圧に応じた電荷がクランプ容量Ｃｃｌに蓄積されクランプが終了。リセット駆動Ｒ１を終了し、（ｔ５５）からフォトダイオードＰＤ、フローティングディフュージョン容量Ｃｆｄの光電変換部の蓄積が開始される。（ｔ５６）で信号ＥＮをローレベルとし、画素アンプＭ４、画素アンプ２Ｍ７を非動作状態にする。蓄積状態になったので曝射許可信号をイネーブルにしＸ線の曝射を要求する。後に続くリセット駆動もこのタイミングで制御される。

タイリングされた矩形半導体基板は、動画撮影時に撮像素子間、走査線間の時間的スイッチングのずれにより発生する画像ズレを防止するために、タイリングされた各撮像素子の全ての画素を一括して同一のタイミング、同一の期間でリセット駆動が行われる。その後一括露光による蓄積が行われ各画素回路のフォトダイオードＰＤで発生した光電荷が容量Ｃｆｄに蓄積される。リセット駆動の（ｔ５２）から（ｔ５４）のフォトダイオードＰＤへの基準電圧ＶＲＥＳの印可において光電変換部でリセットノイズ（ｋＴＣノイズ）が発生する。これに対して、クランプ回路のクランプ容量Ｃｃｌの画素アンプＭ７側に基準電圧ＶＣＬをセットすることによりリセットノイズが除去される。

（ｔ６０）で始まるサンプリング駆動Ｓ１について説明する。（ｔ６０）で信号ＥＮをハイレベルにし選択スイッチＭ３、選択スイッチＭ６をオンすることで、容量Ｃｆｄに蓄積されている電荷は電荷／電圧変換されソースフォロアとして動作する画素アンプＭ４により電圧としてクランプ容量Ｃｃｌに出力される。画素アンプＭ４の出力はリセットノイズを含むが、クランプ回路によりリセット時に画素アンプＭ７側を基準電圧ＶＣＬにセットしているので、リセットノイズが除去された光信号となって画素アンプＭ７に出力される。次に（ｔ６１）でサンプルホールド制御信号ＴＳをハイレベルとし、信号スイッチＭ８をオンすることで、光信号は画素アンプＭ７を通して光信号用ホールド容量ＣＳに一括転送される。サンプルホールドを開始したので、（ｔ６２）で曝射許可信号をディセーブルとしＸ線曝射は禁止される。（ｔ６３）で信号ＴＳをローレベルとし、信号スイッチＭ８をオフすることで、光信号用ホールド容量ＣＳに光電荷信号がサンプルホールドされる。次に（ｔ６４）でリセット信号ＰＲＥＳをハイレベルとし、リセットスイッチＭ２をオンし、容量Ｃｆｄを基準電圧ＶＲＥＳにリセットする。次に（ｔ６５）で信号ＰＣＬをハイレベルとする。クランプ容量Ｃｃｌには電圧ＶＣＬと電圧ＶＲＥＳの差分の電圧にリセットノイズが重畳した電荷が蓄積される。（ｔ６６）でリセット信号ＰＲＥＳをローレベルとしリセットを完了する。（ｔ６７）で信号ＴＮをハイレベルとし、ノイズスイッチＭ１１をオンすることで、基準電圧ＶＣＬにセットされた時のノイズ信号をノイズ信号用ホールド容量ＣＮに転送する。続いて（ｔ６８）で、信号ＴＮをローレベルとし、ノイズスイッチＭ１１をオフすることで、ノイズ信号のノイズ信号用ホールド用容量ＣＮにノイズ信号がサンプルホールドされる。（ｔ６９）で信号ＰＣＬをローレベル、（ｔ７０）で信号ＥＮをローレベルとし、サンプリング駆動Ｓ１を終了する。サンプリング駆動Ｓ１は全画素を一括して行う。後に続くサンプリング駆動もこのタイミングで制御される。サンプリング駆動Ｓ１の後、（ｔ９１）にて再びリセット駆動Ｒ１が行われ、次のフレームのフォトダイオードＰＤでの蓄積を開始させる。

光信号およびノイズ信号の走査は画素ごとに行われる。信号読み出しスイッチＭ９、ノイズ読み出しスイッチＭ１２をオンすることで、光信号用ホールド容量ＣＳの電圧、ノイズ信号用ホールド用容量ＣＮの電圧が、信号アンプＭ１０、ノイズアンプＭ１３を通して、それぞれ光信号出力線とノイズ信号出力線に転送される。ノイズ信号出力線と光信号出力線に転送された信号は、ノイズ信号出力線と光信号出力線に接続された不図示の作動入力アンプで減算される。これにより、画素アンプでの熱ノイズ、１／ｆノイズ、温度差、プロセスばらつきによるＦＰＮを除去している。なお、センサからの読み出しが可能な期間は、（ｔ６８）のサンプルホールド終了時から、光信号用ホールド容量ＣＳ、ノイズ信号用ホールド容量ＣＮに、次フレームの光電荷信号のサンプルホールドが再び開始される（ｔ９１）までの間である。サンプリング駆動Ｓ１終了後に画素の読み出し処理ＲＤ１が行われる。読み出し処理は画像表示までのディレイをできる限り短くするよう、サンプルホールド直後に行われる。

図２の画素回路において、フォトダイオードＰＤの蓄積開始のタイミングは、図４に示すリセット完了後に信号ＰＣＬをローレベルにしてクランプが完了した時点（ｔ５５）や（ｔ６９）である。また蓄積終了のタイミングは信号ＴＳをローレベルにして光信号をサンプルホールドした時点（ｔ６３）である。これにより、光信号およびノイズ信号をサンプルホールドするサンプリング駆動Ｓ１とサンプリング駆動Ｓ１の間に、蓄積時間開始のためのリセット駆動Ｒ１またはサンプリング駆動Ｓ１を挿入することにより、蓄積時間を制限している。図４においては、（ｔ６０）で始まるサンプリング駆動Ｓ１と（ｔ９０）で始まるサンプリング駆動Ｓ１の間に（ｔ８１）で始まるリセット駆動Ｒ１を挿入することにより、実質的な蓄積時間であるＸ線ウィンドウを（ｔ８５）から（ｔ９３）の期間Ｔに制限している。

図５は、タイリングされた３枚の矩形半導体基板の画素データを１つのＡ／Ｄで読み出すためのタイムチャートである。
信号ＣＳ０〜ＣＳ３は矩形半導体基板のアナログ信号の出力を制御するチップセレクト信号である。図４の矩形半導体基板のアナログ出力信号に振られている番号は、タイムチャートのチップセレクト信号ＣＳの数字と１対１で対応している。たとえば、ＣＳ０が“Ｈ”の間は矩形半導体基板のアナログ出力信号番号“０”のアナログ出力が有効になり、次段の増幅器１０７に出力される。ＣＳ１が“Ｈ”の時はアナログ出力信号番号“１”のアナログ出力が有効になり、次段の増幅器１０７に出力される。ＣＳ０はアナログ出力信号番号“０”の矩形半導体基板に接続される。ＣＳ１はアナログ出力信号番号“１”の矩形半導体基板に接続される。ＣＳ２はアナログ出力信号番号“２”の矩形半導体基板に接続される。ＣＳ３はアナログ出力信号番号“３”の矩形半導体基板に接続されている。

画像の読み出しは、まずチップセレクトＣ０が選択される。
垂直走査スタート信号ＶＳＴがハイの状態で、垂直走査クロックＣＬＫＶが立ち上がると、図３の垂直走査回路の行信号線Ｖ１がイネーブルとなる。行信号Ｖ１で選択される画素群（１，１）から（ｎ，１）の出力が有効になり、列信号線に画素群（１，１）から（ｎ，１）の各画素の画素電圧信号が出力される。

水平走査スタート信号ＨＳＴがハイの状態で、水平走査クロックＣＬＫＨが立ち上がると、水平走査回路の列選択行信号Ｈ１がイネーブルとなる。ＣＬＫＨの立ち上がりに同期して、水平走査回路の列選択行信号がＨ２，・・Ｈｎと切り換わり、画素を（１，１）から順番に（ｎ，１）まで選択し、水平方向のチップセレクトＣ０で選択された矩形半導体基板の横方向画素群の走査を終了する。Ａ／Ｄ変換はＣＬＫＨに同期して行われる。次にチップセレクトをＣ１に切り換え同様に水平走査を行い、Ｃ２も同様に水平走査を行うことにより、３枚の矩形半導体基板の、横１ラインに配列した画像群の読み出しを終了する。

以降、ＣＬＫＶにより垂直走査回路の行信号線を順次切り換えながら、同様に水平走査をＶｍまで行うことにより、矩形半導体基板３枚の全画素の読み出しが完了する。
Ａ／Ｄ変換を行う画素のラインを切り換えるＣＬＫＶ信号で制御される帰線時間を１μｓｅｃ、チップセレクト信号ＣＳ０，ＣＳ１，ＣＳ２の切り換え時間を１μｓｅｃ、帰線時間にチップセレクトの切り換えを同時に行うとする。
以上の条件下で、１ラインを読み出す時間は、２２．２μｓｅｃとなり、矩形半導体基板３枚の領域、横方向３８４画素、縦方向画素８９６画素を１つのＡ／Ｄ変換器でＡ／Ｄ変換するための時間は、約２０ｍｓｅｃである。センサパネルの全Ａ／Ｄ変換器のＡ／Ｄ変換を同時に行うことにより、約２０ｍｓｅｃでセンサパネルの画像の読み出しが完了する。

図６は、本発明による第一の実施例の、外部同期モードによる固定フレームレートでＸ線ウィンドウ制限のある動画撮影時のセンサの駆動制御を示すタイミングチャートである。撮影モードは画素加算なし、高感度モードの例である。Ｒ１はリセット駆動、Ｓ１はサンプリング駆動である。図４の駆動制御のタイミングチャートで記載したように、サンプリング駆動Ｓ１の間にリセット駆動Ｒ１を挿入することにより、有効な光信号の蓄積時間であるＸ線ウィンドウはリセット駆動Ｒ１からサンプリング駆動Ｓ１の期間Ｔとなる。フラットパネルセンサ１０５は、リセット駆動Ｒ１により全画素同時リセットが、サンプリング駆動Ｓ１により全画素同時サンプリングが行われる。本制御の特徴は、光電変換素子による電荷の蓄積中にサンプルホールドされた電圧を列信号線に印加する内部走査ＩＳ（第一の制御）を行う点である。また、サンプルホールドされた信号電圧を内部走査ＩＳの後に信号線に印加する読み出し駆動ＲＤ（第二の制御）を行う点である。

第一の実施形態では、撮影フレームレートが１５ｆｐｓである場合を例として説明する。
フレームレートが１５ｆｐｓであることから、動画撮影の周期は約６６ｍｓｅｃである。画像の読み出しは図４で説明したように約２０ｍｓｅｃ。サンプリング駆動Ｓ１の期間、リセット駆動Ｒ１の期間ともに約１ｍｓｅｃ、Ｘ線ウィンドウは５０ｍｓｅｃであるとする。矩形半導体基板１０６の画素回路は、図２に示した非破壊読み出しが可能な画素回路を用いる。

図６において、矩形半導体基板のＥＮ，ＴＳ，ＰＲＥＳ，ＰＣＬ，ＴＮ信号の制御における信号のタイミングは、リセット駆動Ｒ１は背景技術で説明した図４のリセット駆動Ｒ１と、サンプリング駆動Ｓ１は図４のサンプリング駆動Ｓ１と同等である。

図６のタイムチャートにおいて、情報処理装置１０１と撮影制御部１０９の間でコマンド制御用インターフェース１１０によりコマンド通信が行われ（ｔ１００）で撮影モードが設定される。撮影モード設定直後の（ｔ１０１）から、読み出し回路内のＸＹアドレス方式走査回路内でフローティングとなっている行信号線、列信号線に信号電圧を印可し、不定電位を初期電位にする処理を行う。

まず、（ｔ１０１）から（ｔ１０２）でリセット駆動Ｒ１を行い、リセット駆動Ｒ１終了後にフォトダイオードＰＤの蓄積を待たず（ｔ１０３）から（ｔ１０４）でサンプリング駆動Ｓ１を行う。サンプル駆動Ｓ１が終了した時点（ｔ１０４）では、図２の画素回路の光信号用ホールド容量ＣＳ、ノイズ信号用ホールド容量ＣＮには基準電圧ＶＣＬがサンプルホールドされる。（ｔ１０５）から（ｔ１０６）の期間のＩＳは読み出し回路の内部走査で、読み出し回路内のライン電位初期化走査を行う。この内部走査ＩＳは、容量Ｃｆｄへの電荷の蓄積中にサンプルホールドされた電圧を列信号線およびアナログ出力信号線に印加する工程である。

図７は、読み出し回路の内部走査ＩＳである初期電位印可動作のタイムチャートである。
内部走査ＩＳ（第一の制御）では、読み出しスイッチＭ９、Ｍ１２および前記出力スイッチを順にオンすることで列信号線及びアナログ出力信号線にサンプルホールドされた電圧を印加する。容量ＣＳに蓄積された光信号電圧および容量ＣＮに蓄積されたノイズ信号電圧をそれぞれ信号線に印加する。

読み出し回路内の不定電位をロジック電位、サンプルホールド電位に初期電位化するためには、矩形半導体基板の読み出し系の内部走査を行えば良く、Ａ／Ｄ変換器へ内部画素の電圧信号を出力する必要はない。また、ＸＹアドレス方式走査による読み出し回路の行選択線３０５、列信号線３０６、３０７、アナログ出力信号線３０８，３０９が初期電位になるよう制御されればよい。よって各矩形半導体基板制御用信号線ＥＮ，ＴＳ，ＰＲＥＳ，ＰＣＬ，ＴＮ、ＶＳＴ，ＣＬＫＶ，ＨＳＴ，ＣＬＫＨが共通の駆動回路から駆動される本実施例では、読み出し回路が実質垂直方向１回、水平方向に少なくとも１回の走査を行えば良い。

図３で矩形半導体基板のＨＳＴ，ＣＬＫＨ．ＶＳＴ，ＣＬＫＶは全て同期して動作するように構成されており全チップ共通で内部回路が作動する。このため初期電位化のための読み出し系の走査は、矩形半導体基板１枚分の走査を行えば良い。

初期電位印可動作は読み出し回路内の走査であり、画素の読み出しを行うわけではないので、チップセレクトＣＳ０，ＣＳ１，ＣＳ２はディセーブルのままで、Ａ／Ｄ変換器への出力は行わない。図７の（ｔ１５０）で垂直走査スタート信号ＶＳＴをハイにした後、垂直走査クロックＣＬＫＶを連続して入力し、内部の行選択線３０５を順次ロジック電位に初期電位化する。行選択線３０５の順次初期電位化に伴い、列信号線３０６、３０７は基準電圧ＶＣＬに初期電位化される。ＣＬＫＶにより垂直方向の操作が終了する（ｔ１５１）まで水平方向の走査は行わない。水平方向の走査を行わない分、垂直方向の走査が高速で行われる。図７では、ＣＬＫＶのクロック周期は１μｓｅｃであるので、垂直方向走査は、８９６μｓｅｃで終了する。垂直走査完了後の（ｔ１５２）から水平走査を行い、アナログ出力信号線３０８，３０９を基準電圧ＶＣＬに初期電位化する。水平走査はピクセルクロック２０ＭＨｚで行うので１２８画素を約６．４μｓｅｃで完了する。以上により、読み出し回路内の走査による初期電位化は約０．９ｍｓｅｃで完了する。

リセット駆動Ｒ１、サンプリング駆動Ｓ１、内部走査ＩＳを行うことにより、１フレーム撮影を行ったと同等の駆動シーケンスが行われる。このシーケンスは１フレーム読み捨て同等のシーケンスであり、通常撮影のリセット駆動の１ｍｓｅｃ、サンプリング駆動の１ｍｓｅｃ、蓄積時間の５０ｍｓｅｃと読み出し時間の２０ｍｓｅｃを加えた約７２ｍｓｅｃを約３ｍｓｅｃに短縮することが可能である。この（ｔ１０１）から（１０６）約３ｍｓｅｃの駆動を行うことで読み出し回路の不定電位を初期電位化でき、初期フレームのオフセットの不安定により良好なオフセット補正ができない問題が解消する。内部走査ＩＳには増幅器１０７による信号電圧の増幅、Ａ／Ｄ変換器１０８によるＡ／Ｄ変換、撮影制御部１０９による画像の生成が行われないため、処理時間や処理負荷が軽減され、読み出し駆動ＲＤを実行する場合に比べて消費電力を低減できる。

内部走査ＩＳは、読み出し駆動ＲＤを実行していないタイミングであればいつでも実行可能である。ただ、フォトダイオードＰＤおよび容量Ｃｆｄに受光に応じた電荷を蓄積させているタイミングに行うことで、画素内にサンプルホールド回路を有し非破壊読み出しが可能であるメリットを生かし効率的な駆動とすることができる。

内部走査ＩＳ（第一の制御）にて信号線に印加された電圧に基づく画像は生成されず、Ａ／Ｄ変換も実行されない。当然ながらサンプリング駆動Ｓ１および読み出し駆動ＲＤ（第二の制御）により得られた信号電圧に基づいて撮影制御部１０９により被写体の画像が生成される。
図６に戻り初期電位化以降の制御について説明する。

読み出し回路の初期電位化が（ｔ１０６）で完了後、撮影制御部１０９から情報処理装置１０１に出力されるＲＥＡＤＹ信号１１２がイネーブル状態になる。ＲＥＡＤＹ信号１１２がイネーブルの状態で情報処理装置１０１は不図示のＸ線曝射スイッチがオンになると、設定された撮影フレームレートに合った周期で同期パルスを外部同期信号線１１３に約６６ｍｓｅｃの周期で出力する。外部同期信号パルスの出力の条件は、放射線撮像装置１００が撮影可能なＲＥＡＤＹ状態であることが条件となる。撮影制御部１０９は、がＲＥＡＤＹ状態で外部同期パルス信号の立ち上がり（ｔ１０６）を検出するとセンサの蓄積を開始するためのリセット駆動Ｒ１を行う。（ｔ１０８）でリセット駆動Ｒ１が完了すると、撮影制御部１０９から情報処理装置１０１に向けて曝射許可信号１１４をイネーブルにする。情報処理装置１０１は曝射許可信号１１４のイネーブルを確認するとＸ線発生装置に曝射信号を出力し、Ｘ線ウィンドウが開いている期間内にパルスＸ線を曝射する。

撮影制御部１０９は、設定された５０ｍｓｅｃの蓄積時間となるように（ｔ１０９）からサンプリング駆動Ｓ１を開始する。Ｘ線ウィンドウが閉じるのと同時に曝射許可信号１１４をディセーブルにする。（ｔ１１０）でサンプリング駆動Ｓ１を終了すると共に、ＲＥＡＤＹ信号１１２をイネーブルにし、次のフレーム撮影に備えて外部同期信号の立ち上がりを待つ。その後の読み出し駆動ＲＤ１にて撮影制御部１０９により、サンプルホールドされた信号電圧を前記信号線に印加する制御が行われる。

図６のＲＤ１、ＲＤ２で示す撮影された画像の読み出しは、図５のタイムチャートで示されたシーケンスで行われ、１フレームの読み出しに約２０ｍｓｅｃかかる。読み出された信号電圧値はＡ／Ｄ変換器１０８によりＡ／Ｄ変換され、撮影制御部１０９により撮影画像データが生成される。画像データは、撮影制御部１０９から情報処理装置１０１に画像データインターフェース１１１により転送される。

なお、この本画像の読み出しとまったく同一の駆動を実行し、フラットパネルセンサ１０５を受光させずに暗電流画像を生成する。この暗電流画像は本画像の暗電流補正に用いられる。具体的にはフォトダイオードＰＤを受光させずに本画像の読み出し駆動ＲＤと実質的に同一の読み出し駆動を行って得られた信号電圧に基づき暗電流画像を生成する。

図６では、画像読み出しＲＤ１、ＲＤ２の期間にリセット駆動Ｒ１が行われるが、非破壊読み出しを行うため、読み出し中のデータが破壊されることはない。
読み出し回路内のＸＹアドレス方式走査回路内でフローティングとなっている行信号線、列信号線に信号電圧を印可し、不定電位を初期電位にする処理は、撮影モード設定後の動画撮影の前に限られない。撮像素子電源投入後最初の動画撮影の前、モード切り換え後の動画撮影の前、前撮影から時間が経過した後の動画撮影の前に行っても良い。

このように、撮影の開始前に列信号線および出力信号線に対してクランプ回路の基準電圧に対応する電圧を印加することで、信号線の不定電位を安定化させることができるため、光信号電圧またはノイズ電圧に重畳する不安定なノイズ成分を減少させることができる。

実施例１では、読み出し回路の初期電位化処理を１回行ったが、初期電位化処理を複数回行っても良い。

また、実施例２では、画素加算回路を有するイメージセンサ日本発明を適用した例を説明する。
図８はＣＭＯＳ型矩形半導体基板内の画素加算回路の回路図および模式的構成図である。図８（ａ）は図１の画素回路を２回路分簡略した回路に画素加算回路を挿入した回路例である。実際の回路はＳ信号、Ｎ信号それぞれ画素加算回路が構成されているが、図８ではＳ信号、Ｎ信号のサンプルホールド回路は説明簡略化のため片方のみ記載している。１６０、１６１は、それぞれの回路のフォトダイオードであり、図２のフォトダイオードＰＤにあたる。１６２、１６３、１６６、１６７、１７２、１７３はそれぞれの回路のソースフォロアとして動作する増幅ＭＯＳトランジスタ（画素アンプ）である。１６２、１６３は図１の画素アンプ１（Ｍ４）にあたり、１６６、１６７は図２の画素アンプ２（Ｍ７）にあたり、１７２、１７３は図２の画素アンプＳ（Ｍ１０）もしくは画素アンプＮ（Ｍ１３）にあたる。１６４、１６５はそれぞれの回路のクランプ容量であり、図２のクランプ容量（Ｃｃｌ）にあたる。１６８、１６９は、それぞれの回路の光信号もしくはノイズ信号蓄積用のサンプルホールド回路を構成する、サンプルＭＯＳトランジスタ（サンプルスイッチ）である。１６８、１６９は図２のサンプルホールドスイッチＳ（Ｍ８）もしくはサンプルホールドスイッチＮ（Ｍ１１）にあたる。１７０、１７１は光信号用もしくはノイズ信号用ホールド容量であり、図２の光信号用ホールド容量（ＣＳ）もしくはノイズ信号用ホールド容量（ＣＮ）にあたる。１５０および１５１は画素加算回路を構成する加算用ＭＯＳトランジスタ（ビニングスイッチ）である。図８（ｂ）は矩形半導体基板の１画素分の画素回路を“□”で表した画素加算回路を示す。図８（ａ）の点線で囲まれた部分と図８（ｂ）の点線で囲まれた部分は同じ回路部を示している。図８（ｂ）に示すように、隣り合う画素ごとの光信号もしくはノイズ信号用ホールド容量を導通し、画素加算を行う。これにより画素情報を捨てることなく走査する画素を減らし、より高速なフレームレートでの信号の読み出しを可能としている。図８（ｂ）では、信号ＡＤＤ０をハイレベル、信号ＡＤＤ１をローレベルにすると、２×２の画素加算を行う。信号ＡＤＤ０をハイレベル、信号ＡＤＤ１をハイレベルにすると４×４の画素加算を行う。

ＣＭＯＳ型撮像素子においては、撮影のための光が照射されていない期間においても暗電流が発生する。このため、ＣＭＯＳ型撮像素子は蓄積後の出力にオフセット値を持ち、光を照射しなくともゼロでない値を各画素が光信号として出力する。ある蓄積期間に光を照射しないで取得した光信号データをＣＭＯＳ型撮像素子のオフセットパターンとして取得する。この蓄積期間と同じ蓄積期間の動画像を取得する際に得た光信号データから、事前に取得した前記蓄積期間のオフセットパターンを減算しオフセット補正をする方法がある。

図９は、本発明による第二の実施形態の、外部同期モードによる固定フレームレートでＸ線ウィンドウ制限のある動画撮影時のセンサの駆動制御を示すタイミングチャートである。撮影モードは４×４の画素加算あり、高ダイナミックレンジモードの例である。

図９は、読み出し回路の初期電位化処理を（ｔ１１１）、（ｔ１１２）、（ｔ１１３）で始まる３回行う例を示す。初期電位化処理シーケンスの内、リセット駆動Ｒ１、サンプリング駆動Ｓ１の期間はＡＤＤ０、ＡＤＤ１を共にローレベルとし、画素加算用のスイッチングトランジスタはオフのままとしている。内部走査ＩＳの期間は、ＡＤＤ０、ＡＤＤ１を共にハイレベルとし、画素加算用のスイッチングトランジスタをオンし、４×４の画素加算モードで内部走査ＩＳを行う。内部走査ＩＳ終了後、ＡＤＤ０、ＡＤＤ１を共にローレベルとし、画素加算用のスイッチングトランジスタはオフにする。このように、撮影制御部１０９は、読み出し駆動ＲＤ（第二の制御）にてビニング読み出しを行う場合には、読み出し駆動（第二の制御）に先立つ内部走査ＩＳ（第一の制御）にてビニングスイッチをオンした状態でサンプルホールドされた電圧を信号線に印加する。
第二の実施形態では、第一の実施形態と同様に撮影フレームレートが１５ｆｐｓである場合を例として説明する。

フレームレートが１５ｆｐｓであることから、動画撮影の周期は約６６ｍｓｅｃである。４×４の画素加算モードの読み出しの走査は、垂直走査回路が３本飛ばし走査を行うため１／４の走査本数となる。このため、読み出し時間は約４分の１の約５ｍｓｅｃとなる。

サンプリング駆動Ｓ１の期間、リセット駆動Ｒ１の期間ともに約１ｍｓｅｃ、Ｘ線ウィンドウは５０ｍｓｅｃであるとする。矩形半導体基板１０６の画素回路は、図２に示した非破壊読み出しが可能な画素回路を用いる。

図９では、（ｔ１１４）から外部同期信号パルスの立ち上がりに同期して動画撮影が開始される。
撮影された画像の読み出しは、読み出しＲＤの期間に行われるが、この読み出しの期間中は、画素加算用のスイッチングトランジスタをオンし、４×４の画素加算モードで内部走査を行う。また、撮影のサンプリング駆動期間中は、ＡＤＤ０、ＡＤＤ１を共にローレベルとし、画素加算用のスイッチングトランジスタをオフにする。

第二の実施形態では、Ｘ線ウィンドウが開く前に蓄積画像の読み出しが完了する。
図９に示すサンプリング駆動Ｓ２の信号パターンは、フォトダイオードＰＤのリセットとともに、ＰＣＬ信号がハイとなり基準電圧ＶＣＬがクランプ回路に印可されている。このＰＣＬ信号がハイの間にＳＴ信号、ＴＮ信号により光信号用ホールド容量ＣＳ、ノイズ信号用ホールド容量ＣＮに基準電圧ＶＣＬをサンプルホールドさせている。

第一の実施形態では、ウィンドウが開くリセット駆動Ｒ１は図２のリセット駆動Ｒ１の信号パターンで行っているが、第二の実施形態では、サンプリング駆動Ｓ２の信号パターンで行っている。図９のタイムチャートでは読み出しが完了しているので、光信号用ホールド容量ＣＳ、ノイズ信号用ホールド容量ＣＮの電位が基準電圧ＶＣＬとなっても問題はない。ウィンドウが開くための駆動は、ウィンドウの開くタイミングで読み出しが完了しているか、いないかで、リセット駆動Ｒ１とサンプリング駆動Ｓ２を自動で切り換えることも可能である。

本第二の実施例では、３回初期電位化処理を行ったが、３回に限定するものではなく３回以上行っても良く、動画撮影開始まで連続して初期電位化処理を続けても良い。
このように複数回にわたって初期電位化処理を行うことで、１回の場合に比べて信号線における不定電位の影響をより低減させることができる。

また、内部走査ＩＳをビニングスイッチがオンされた状態で行うことにより、ビニングスイッチ間の信号線などビニング時にのみ利用される信号線の不定電位を安定化させることができる。

なお初期電位化処理は、撮影モード設定後の動画撮影の前だけでなく、撮像素子電源投入後最初の動画撮影の前、モード切り換え後の動画撮影の前、前撮影から時間が経過した後の動画撮影の前に行っても良い。

図１０はサンプリング駆動Ｓ２のサンプリング駆動パターンを、読み出し回路の初期電位化処理に用いた例である。サンプリング駆動Ｓ２はサンプリング駆動Ｓ１を兼ねるので図９で行っていた読み出し回路の初期電位化処理のサンプリング駆動Ｓ１を省略することができる。読み出し駆動ＲＤ（第二の制御）後、サンプルホールドされている信号電圧を信号線に印加する内部走査ＩＳ（第一の制御）を行う。

図９は、読み出し回路の初期電位化処理を（ｔ１２１）、（ｔ１２２）、（ｔ１２３）で始まる３回行う例を示す。（ｔ１２１）、（ｔ１２２）、（ｔ１２３）のそれぞれでサンプリング駆動Ｓ２を開始し、サンプリング駆動Ｓ２終了後、読み出し回路の内部走査ＩＳを行い、読み出し回路内の不定電位をロジック電位、サンプルホールド電位である基準電位ＶＣＬに初期電位化する。

第三の実施形態では、非破壊読み出しセンサの特徴を生かし、放射線発生装置１０３に対して曝射許可信号が出力されている間に内部走査ＩＳ（第一の制御）を行う。つまりはＸ線ウィンドウが開いている蓄積期間中の（ｔ１２５）、（ｔ１２６）で読み出し回路の内部走査ＩＳを行っている。読み出し回路の内部走査ＩＳはサンプリング駆動Ｓ１の開始前までに内部走査が完了する。第三の実施形態では、Ｘ線ウィンドウが開く時のリセット駆動は、サンプリング駆動Ｓ２の信号パターンを使用する。（ｔ１２５）、（ｔ１２６）での内部走査ＩＳにより、読み出し回路内の不定電位はロジック電位、サンプルホールド電位である基準電位ＶＣＬに初期電位化される。読み出し走査の直前で内部走査ＩＳを行うことにより、読み出し回路内の電位は安定しオフセット補正が良好に行われる。

このように本実施例では、画素から電荷を読み出す読み出し駆動ＲＤの前にサンプリング駆動Ｓ２を実行することで、光信号を保持する第一のサンプルホールド回路にクランプ回路の基準電圧を保持させた後、光信号を保持させることができる。これにより、サンプルホールド回路に起因するノイズを取り除くことができる。

Ｘ線ウィンドウが開いている蓄積期間中の（ｔ１２５）、（ｔ１２６）で読み出し回路の内部走査ＩＳは、特に低フレームレートの動画撮影時に有効である。

図１１は、本発明による第四の実施形態の、連続Ｘ線透視モードでの駆動制御を示すタイミングチャートである。連続Ｘ線を使用するため、Ｘ線ウィンドウはフルオープンとなる。第四の実施形態の撮影モードは２×２の画素加算あり、高感度モードの例である。

（ｔ１３１）、（ｔ１３２）、（ｔ１３３）のそれぞれでサンプリング駆動Ｓ２を開始し、サンプリング駆動Ｓ２終了後、読み出し回路の内部走査ＩＳを行う。これにより読み出し回路内の不定電位をロジック電位、サンプルホールド電位である基準電位ＶＣＬに初期電位化する。

読み出し回路の初期電位化が（ｔ１３４）で完了後、撮影制御部１０９から情報処理装置１０１に出力されるＲＥＡＤＹ信号１１２がイネーブル状態になる。ＲＥＡＤＹ信号１１２がイネーブルの状態で情報処理装置１０１は不図示のＸ線透視スイッチがオンになると、外部同期信号がイネーブルになる。

撮影制御部１０９は、外部同期信号がイネーブルを検出すると、ＲＥＡＤＹ信号をディセーブルにし、リセット駆動を含むサンプリング駆動Ｓ１を行う。サンプリング駆動Ｓ１が完了すると撮影制御部１０９は曝射許可信号をイネーブルにし、設定されたフレームレートの周期で出力される不図示の内部同期パルス信号によりサンプリング駆動Ｓ１を繰り返す。情報処理装置１０１は曝射許可信号のイネーブルを検出し、連続Ｘ線の照射をＸ線発生装置に指令し、連続Ｘ線の照射が開始される。

Ｘ線画像蓄積後のサンプリング駆動Ｓ１の直後に読み出し動作ＲＤを周期的に行い透視撮影が行われる。
実施例３と同様にサンプリング駆動Ｓ１の直前に読み出し回路の内部走査ＩＳを開始し、サンプリング駆動Ｓ１の開始前までに内部走査ＩＳが完了する。

（ｔ１３８）で開始される内部走査ＩＳの前の駆動はサンプリング駆動Ｓ１である。このため光信号用ホールド容量ＣＳには、光電変換素子の出力がサンプリングされている。内部走査ＩＳにより、読み出し回路内の光信号伝送路の不定電位は、画素回路の出力範囲の電圧に初期電位化される。光信号伝送路の電位は画素回路の出力範囲の電圧となるので、他の実施例同様オフセットが安定化する。

通常、読み出し駆動ＲＤにより光信号線に光信号電圧が印加され、ノイズ信号線に基準電圧が印加されることになるため、動画撮影駆動をする場合に２フレーム目移行の画像には信号線に起因するノイズが乗らない。しかしながら、低フレームレート撮影など読み出し駆動ＲＤから次の読み出し駆動ＲＤまでの間の時間間隔が長い場合がある。特に信号線に起因するノイズの影響が大きい特性を有するイメージセンサの場合、この時間間隔で信号線に無視できないノイズが蓄積する場合がありうる。そのため、サンプリング駆動Ｓ１の直前に内部走査ＩＳを実行することで、蓄積時間中に発生した信号線のノイズを除去することができる。本実施例のように画素内にサンプルホールド回路を有し非破壊読み出し駆動が可能な撮像装置の場合内部走査ＩＳは蓄積時間中に行うことが可能である。よってサンプリング駆動Ｓ１および読み出し駆動ＲＤを変更することなく内部走査ＩＳの制御を挿入することが可能である。

図１２は、本発明による第五の実施形態の、外部同期撮影モードでの駆動制御を示すタイミングチャートである。撮影モードは４×４の画素加算であり、高ダイナミックレンジモードの例である。

本実施例では、撮影制御部１０９は、信号電圧をサンプルホールドさせ、この信号電圧を列信号線に印加する内部走査ＩＳ（第一の制御）を行った後、この信号電圧を列信号線に印加する読み出し駆動ＲＤ（第二の制御）を行う。つまり、信号線に読み出そうとする信号電圧を印加する内部走査ＩＳを実行した後、当該信号電圧を読み出す制御を行う。また撮影制御部１０９は読み出し駆動（第二の制御）が終了後所定時間の間読み出し駆動ＲＤ（第二の制御）が行われない場合に、内部走査ＩＳ（第一の制御）を実行する。

図１２は、上記モードでの撮影が（ｔ１６４）で一時中断し、（ｔ１６８）で撮影が再開される場合の駆動について説明する。
（ｔ１６４）で終了した撮影画像の読み出し終了後、動画フレーム撮影の間隔以下の周期で、（ｔ１６５）、（ｔ１６６）、（ｔ１６７）と読み出し回路の不定電位の初期電位化駆動を挿入した例である。

たとえば、１５ｆｐｓの撮影であったならば、フレーム撮影周期は６６ｍｓｅｃであるので、不定電位の初期電位化駆動の周期は６６ｍｓｅｃ以下とし、フローティング部の不定電位かを防止する。

（ｔ１６５）、（ｔ１６６）、（ｔ１６７）のそれぞれでサンプリング駆動Ｓ２を開始し、サンプリング駆動Ｓ２終了後、読み出し回路の内部走査ＩＳを行い、読み出し回路内の不定電位をロジック電位、サンプルホールド電位である基準電位ＶＣＬに初期電位化する。

読み出し回路の不定電位の初期電位化駆動は、当然の事ながら画像の読み出し処理中は行わない。また、不定電位の初期電位化駆動中の、サンプリング駆動Ｓ２の期間、読み出し回路の内部走査ＩＳの期間に外部同期信号が入力された場合は、不定電位の初期電位化駆動を中断し、たとえば（ｔ１６８）のサンプリング駆動Ｓ２から開始される撮影駆動を開始すればよい。

このように、信号線に読み出そうとする信号電圧を印加した後に当該信号電圧を読み出す制御を行うことで、信号線における不定電位の影響をより小さく抑えることができる。

図１３は、本発明による第六の実施形態の、外部同期撮影モードでの駆動制御を示すタイミングチャートである。撮影モードは４×４の画素加算であり、高ダイナミックレンジモードの例である。実施例１と同様の構成及び処理については説明を割愛する。

この例では、蓄積された画像の読み出しの前に内部走査ＩＳを行い、読み出し回路内のフローティング部の不定電位、特に画像データの伝送ラインを実際に読み出す画像データの電圧に固定する。内部走査ＩＳの後、通常の画像読み出しを行う。

信号線の容量に起因するノイズは時間に応じて増大する傾向があるため、信号線に重畳するノイズを常に一定のレベル以下に抑えることができる。また、信号電圧を信号線に印加する前に当該信号電圧と同じ電圧によって内部走査ＩＳを行うため、信号線に印加される電圧の変化に起因するノイズを減少させることができる。

図１４は、読み出し回路の内部走査による初期電位印可動作の、水平走査を垂直走査の途中で行う例を示すタイムチャートである。本実施例では内部走査ＩＳ（第一の制御）は、少なくとも１つの読み出しスイッチＭ９（Ｍ１２）を順にオン状態とした後に全ての出力スイッチを順にオン状態とし、残りの読み出しスイッチＭ９（Ｍ１２）を順にオン状態とする。図１４に示すように、水平方向の走査は任意のラインの途中で行う。実施例１と同様の構成及び処理については説明を割愛する。

一般に矩形半導体基板の端部の列の画素はその他の画素と特性が異なることがある。図１４のように、水平方向の走査を任意の垂直方向の走査の途中で行うことにより、特性の悪い画素からの信号を出力信号線に印加することによるノイズを防ぐことができる。

ＰＤ フォトダイオード
Ｍ４ 画素アンプ
Ｍ５ クランプスイッチ
Ｍ８ 信号スイッチ
Ｍ９ 信号読み出しスイッチ
Ｃｆｄ フローティングディフュージョン容量
Ｃｃｌ クランプ容量
ＣＳ 光信号用ホールド容量
ＣＮ ノイズ用ホールド容量
１００ 放射線撮像装置
１０１ 情報処理装置
１０５ フラットパネルセンサ
１０６ 矩形半導体基板
１０８ Ａ／Ｄ変換器
１０９ 撮影制御部
３０６、３０７ 列信号線
３０８、３０９ アナログ出力信号線
ＩＳ 内部走査駆動

Claims (17)

1. 受光量に応じた電荷を蓄積する光電変換素子と、
   前記蓄積された電荷に対応する信号電圧を得る画素アンプと、
   前記画素アンプと接続し、入力された電圧を保持する保持手段と、
   前記保持された電圧が印加される信号線と、
   前記光電変換素子による電荷の蓄積中に前記保持された電圧を前記信号線に印加する第一の制御と、前記保持手段に保持された前記蓄積された電荷に対応する信号電圧を前記第一の制御の後に前記信号線に印加する第二の制御と、を行う制御手段と、
   前記第一の制御にて信号線に印加された電圧に基づく画像は生成せず、前記第二の制御にて信号線に印加された信号電圧に基づく画像を生成する生成手段と、
   を有することを特徴とする撮像装置。
2. 前記画素アンプと前記保持手段との間に設けられたクランプ回路を更に有し、
   前記第一の制御にて前記信号線に印加された電圧は、前記クランプ回路に印加される基準電圧であることを特徴とする請求項１に記載の撮像装置。
3. 前記制御手段は、前記第一の制御および前記第二の制御を繰り返し行い、前記第二の制御が終了した後に前記保持手段に保持されている信号電圧を前記信号線に印加する前記第一の制御を行うことを特徴とする請求項１に記載の撮像装置。
4. 前記制御手段は、前記光電変換素子を受光させて得られた信号電圧を前記保持手段により保持し、該保持された信号電圧を前記信号線に印加する前記第一の制御と、該信号電圧を前記第一の制御の後に前記信号線に印加する第二の制御と、を行うことを特徴とする請求項１に記載の撮像装置。
5. 前記光電変換素子に蓄積された電荷をリセットするリセット回路を更に有し、
   前記制御手段は前記電荷をリセットし前記画素アンプを非動作状態とすることで前記光電変換素子を電荷の蓄積状態へと移行させることを特徴とする請求項１に記載の撮像装置。
6. 前記光電変換素子、画素アンプおよび保持手段を有する画素回路が行列状に複数配置され、該画素を行毎に選択するための信号を伝送する行選択線が行と並行に複数配置され、選択された画素の信号を列毎に読み出すための列信号線が列と並行に複数配置され、
   前記列信号線の信号をＡ／Ｄ変換器へと出力する出力信号線が配置されたイメージセンサを有することを特徴とする請求項１に記載の撮像装置。
7. 前記保持手段に保持された電圧を前記列信号線に印加するか否かを制御する読み出しスイッチと、
   前記列信号線に印加された電圧を前記出力信号線に印加するか否かを制御する出力スイッチと、を有し、
   前記第一の制御は前記読み出しスイッチおよび前記出力スイッチを順にオンすることで前記信号線としての前記列信号線および前記出力信号線に前記保持された電圧を印加することを特徴とする請求項６に記載の撮像装置。
8. 前記第一の制御は、少なくとも１つの前記読み出しスイッチを順にオン状態とした後に全ての前記出力スイッチを順にオン状態とし、残りの前記読み出しスイッチを順にオン状態とすることを特徴とする請求項７に記載の撮像装置。
9. 前記保持手段は、受光量に応じた電荷に対応する光信号電圧とノイズ信号電圧とをそれぞれサンプルホールドするサンプルホールド回路であり、
   前記制御手段は前記第一の制御にて前記光信号電圧と前記ノイズ信号電圧をそれぞれ信号線に印加することを特徴とする請求項１に記載の撮像装置。
10. 前記生成手段は、前記光電変換素子を受光させながら前記第二の制御を行って得られた信号電圧に基づき画像を生成し、前記光電変換素子を受光させずに該第二の制御と実質的に同一の制御を行って得られた信号電圧に基づき暗電流画像を生成する
    を有することを特徴とする請求項１に記載の撮像装置。
11. 複数の光電変換素子のそれぞれに対応する複数の保持手段を導通させるビニングスイッチを有し、
    前記制御手段は、前記第二の制御にて前記ビニングスイッチをオンしてビニング読み出しを行う場合には、前記第二の制御に先立つ前記第一の制御にて前記ビニングスイッチをオンした状態で前記保持手段に保持された電圧を印加する制御を行う
    ことを特徴とする請求項１に記載の撮像装置。
12. 前記制御手段は、前記第一の制御の終了に応じて撮像準備が完了したことを示す信号を出力することを特徴とする請求項１に記載の撮像装置。
13. 前記制御手段は、放射線発生装置に対して曝射許可信号が出力されている間に前記第一の制御を行うことを特徴とする請求項１に記載の撮像装置。
14. 前記制御手段は、前記第二の制御が終了した後所定時間の間に前記第二の制御が行われない場合に、前記第一の制御を実行することを特徴とする請求項１に記載の撮像装置。
15. 電荷を蓄積する光電変換素子と、
    前記蓄積された電荷に対応する信号電圧を得る画素アンプと、
    前記画素アンプと接続し、信号電圧をクランプするクランプ回路と、
    前記保持された電圧が印加される信号線と、
    前記クランプ回路に印加された基準電圧に対応する電圧を前記信号線に印加する第一の制御と、前記第一の制御の後に信号電圧を前記信号線に印加する第二の制御と、を行う制御手段と、
    前記第二の制御にて信号線に印加された信号電圧に基づく画像を生成する生成手段と、
    を有することを特徴とする撮像装置。
16. 放射線発生装置と、
    電荷を蓄積する光電変換素子と、
    前記蓄積された電荷に対応する信号電圧を得る画素アンプと、
    前記画素アンプと接続し入力された電圧を保持する保持手段と、
    前記保持された電圧が印加される信号線と、
    前記光電変換素子による電荷の蓄積中に前記保持された電圧を前記信号線に印加する第一の制御と、前記保持手段に保持された前記蓄積された電荷に対応する信号電圧を前記第一の制御の後に前記信号線に印加する第二の制御と、を行う制御手段と、
    前記第一の制御にて信号線に印加された電圧に基づく画像は生成せず、前記第二の制御にて信号線に印加された信号電圧に基づく画像を生成する生成手段と、
    前記生成された画像を表示する表示手段と、
    を有することを特徴とする放射線撮影システム。
17. 電荷を蓄積する光電変換素子と、前記蓄積された電荷に対応する信号電圧を得る画素アンプと、前記画素アンプと接続し入力された電圧を保持する保持手段と、前記保持された電圧が印加される信号線と、を有するイメージセンサの制御方法であって、
    前記光電変換素子による電荷の蓄積中に前記保持された電圧を前記信号線に印加するリセット工程と、前記保持手段に保持された前記蓄積された電荷に対応する信号電圧を前記信号線に印加する読み出し工程と、
    前記読み出し工程にて信号線に印加された信号電圧に基づく画像を生成するステップとを有し、
    前記リセット工程にて信号線に印加された電圧に基づく画像は生成する制御は実行しないことを特徴とする制御方法。
    
    
    

Images