JP2013247375A - 固体撮像装置および撮像装置 - Google Patents

Abstract

【課題】信号蓄積部に保持されている信号電荷のリークのばらつきに起因する画質の劣化を抑圧することができる固体撮像装置および撮像装置を提供する。
【解決手段】画素23は、光電変換部と、光電変換部で発生した信号電荷を蓄積する信号蓄積部と、信号蓄積部に蓄積された信号電荷に基づく画素信号を画素23から出力する出力部と、信号蓄積部に蓄積された信号電荷をクランプ電圧でリセットするクランプ部と、を有する。クランプ電圧・ゲイン制御部27は、撮影条件に基づいてクランプ電圧を制御する。
【選択図】図２

Description

本発明は、光電変換部を有する画素が複数配置された固体撮像装置、およびこの固体撮像装置を有する撮像装置に関する。

デジタルスチルカメラなどの撮像装置は、光を電気信号に変換して画素信号を出力する固体撮像装置を用いている。固体撮像装置の一種として、CMOS（MOSを含む）集積回路と同様のプロセスで製造できる特徴を活かしたCMOS型固体撮像装置（以下、「CMOSイメージセンサ」と記述する）がある。

従来、一般的なCMOSイメージセンサは、二次元マトリクス状に配列された各画素の光電変換部が生成した信号電荷を行ごとに順次読み出すローリングシャッタ方式を採用している。この方式では、各画素の光電変換部における露光のタイミングは、信号電荷の読み出しの開始と終了によって決まるため、行ごとに露光のタイミングが異なる。このため、このようなCMOSイメージセンサを用いて動きの速い被写体を撮像すると、撮像した画像内で被写体が歪んでしまうという問題がある。そこで、近年、CMOSイメージセンサの各画素における信号電荷の蓄積の同時刻性を実現する同時撮像機能（グローバルシャッタ機能）を実現するために、画素内に信号蓄積部を備えたCMOSイメージセンサが提案されている（例えば、特許文献１参照）。

特開2010-219339号公報

しかし、画素内に信号蓄積部を備えたCMOSイメージセンサを用いて撮影された画像では、従来のローリングシャッタ方式を用いて撮影された画像よりも画質が劣る傾向がある。これは、信号電荷を信号蓄積部に転送してから、その信号電荷に基づく画素信号が読み出されるまでの信号保持期間に発生する信号電荷のリークのばらつきが画質を劣化させるためである。この信号電荷のリークの原因として、信号電荷を保持する容量である信号蓄積部に接続されたMOSトランジスタを介した電荷のリークが挙げられる。

以下では、特許文献１の構成を用いて、信号電荷を保持する容量に接続されたMOSトランジスタを介した電荷のリークを説明する。ここでは、信号電荷を保持する容量（特許文献１の図9の電荷蓄積容量部61）に接続されたトランジスタとしてサンプルホールド部（特許文献１の図9の第2転送トランジスタTr2）を挙げて説明する。以下では、信号保持期間のサンプルホールド部のゲート・バックゲート・ドレインの電圧と電荷のリークとの関係を説明する。

特許文献1では、信号保持期間は、“蓄積露光時間”（特許文献１の図11）の終了から読み出し（特許文献１の図11において、第1画素行の読み出しは“第1画素行読出し”、 第2画素行の読み出しは“第2画素行読出し”)の開始までの期間である。この信号保持期間では、ゲートの電圧（図9、図11の第2転送パルスφTRG2の電圧）は0（Lレベル）である。

通常のNMOSではバックゲートはグランドに接続されるのでバックゲートの電圧は0である。ドレインの電圧は、信号電荷を保持する容量の電圧と同じである。信号電荷を保持する容量に転送される電荷がなければ、その容量の電圧は、クランプ電圧である電源電圧VDDであり、転送される信号電荷が増えるに従い、その容量の電圧は低くなる。

次に、ゲート・バックゲート・ドレインの電圧と電荷のリークとの関係を説明する。電荷のリークは、ゲート・バックゲートからドレインへの電荷のリークであり、ゲート・バックゲートとドレインとの電位差が大きいほど多くなる。ゲート・バックゲートの電圧は0なので、ゲート・バックゲートとドレインとの電位差は、信号電荷を保持する容量の電圧と同じである。したがって、信号電荷の蓄積量がより少ない画素でドレインの電圧が高く、リークがより多く発生する。そして、リークの発生量のより多い画素領域でリークのばらつきがより多く発生し、このばらつきが、リークに起因する画質劣化の主な原因となる。

特にデジタルカメラ等の撮影において、暗い場所で撮影を行ったり、動きの速い被写体を撮影するために短時間の露光を行ったりするときには、画素から得られる信号電荷が少ないので、後段の回路で信号を増幅する、即ち、高ISO感度の設定を行う必要が生じる。前述したとおり、信号電荷の蓄積量がより少ない画素領域ではゲート・バックゲートとドレインとの電位差がより大きく、リークのばらつきがより多く発生する。信号増幅処理が行われると、このリークに起因する画質の劣化がより顕著にあらわれる。

本発明は、上述した課題に鑑みてなされたものであって、信号蓄積部に保持されている信号電荷のリークのばらつきに起因する画質の劣化を抑圧することができる固体撮像装置および撮像装置を提供することを目的とする。

本発明は、上記の課題を解決するためになされたもので、複数の画素を有し、前記画素は、光電変換部と、前記光電変換部で発生した信号電荷を蓄積する信号蓄積部と、前記信号蓄積部に蓄積された前記信号電荷に基づく画素信号を前記画素から出力する出力部と、前記信号蓄積部に蓄積された前記信号電荷をクランプ電圧でリセットするクランプ部と、を有し、さらに、撮影条件に基づいて前記クランプ電圧を制御するクランプ電圧制御部を有することを特徴とする固体撮像装置である。

また、本発明の固体撮像装置において、前記画素は、ソースとドレインの一方が前記信号蓄積部に接続されたMOSトランジスタを有し、前記出力部の出力レンジがより狭い撮影条件で撮影を行うとき、前記クランプ電圧制御部は、前記MOSトランジスタのバックゲートの電位、および、オフ状態における前記MOSトランジスタのゲートの電位と前記クランプ電圧との電位差が小さくなるように前記クランプ電圧を制御することを特徴とする。

また、本発明の固体撮像装置において、前記MOSトランジスタがNMOSトランジスタであり、前記出力部の出力レンジがより狭い撮影条件で撮影を行うとき、前記クランプ電圧制御部は、前記クランプ電圧をより低くすることを特徴とする。

また、本発明の固体撮像装置において、前記MOSトランジスタがPMOSトランジスタであり、前記出力部の出力レンジがより狭い撮影条件で撮影を行うとき、前記クランプ電圧制御部は、前記クランプ電圧をより高くすることを特徴とする。

また、本発明の固体撮像装置は、複数の画素を有し、前記画素を構成する回路要素が配置された第1の基板と第2の基板とが電気的に接続されている固体撮像装置であって、前記光電変換部は前記第1の基板に配置され、前記信号蓄積部は前記第2の基板に配置されていることを特徴とする請求項１に記載の固体撮像装置。

また、本発明の固体撮像装置は、前記出力部が出力した前記画素信号を増幅する信号増幅回路と、撮影条件に基づいて前記信号増幅回路のゲインを制御するゲイン制御部と、をさらに有することを特徴とする。

また、本発明の固体撮像装置において、前記ゲイン制御部が前記画素信号の増幅量をより多くするように前記信号増幅回路のゲインを制御するときには、前記クランプ電圧制御部は前記出力部の出力レンジがより狭くなるように前記クランプ電圧を制御することを特徴とする。

また、本発明の固体撮像装置において、前記画素は、前記光電変換部で発生した信号電荷を前記信号蓄積部に転送する転送部をさらに有し、全ての前記画素の前記転送部が一括で前記信号電荷を転送することを特徴とする。

また、本発明は、複数の画素を有する固体撮像装置と、撮影条件に基づいてクランプ電圧を制御するクランプ電圧制御部とを有し、前記画素は、光電変換部と、前記光電変換部で発生した信号電荷を蓄積する信号蓄積部と、前記信号蓄積部に蓄積された前記信号電荷に基づく画素信号を前記画素から出力する出力部と、前記信号蓄積部に蓄積された前記信号電荷を前記クランプ電圧でリセットするクランプ部と、を有することを特徴とする撮像装置である。

本発明によれば、撮影条件に基づいてクランプ電圧を制御することによって、信号蓄積部に保持されている信号電荷のリークのばらつきに起因する画質の劣化を抑圧することができる。

本発明の第1の実施形態による撮像装置の構成を示すブロック図である。 本発明の第1の実施形態による固体撮像装置の構成を示すブロック図である。 本発明の第1の実施形態による固体撮像装置が備える画素の構成を示す回路図である。 本発明の第1の実施形態による固体撮像装置の動作を示すタイミングチャートである。 本発明の第1の実施形態による固体撮像装置が備えるサンプルホールド容量にかかる電圧の時間変化を示すタイミングチャートである。 本発明の第1の実施形態による固体撮像装置が備えるサンプルホールドトランジスタの信号保持期間中のゲート、バックゲート、ドレインの電圧を示す参考図である。 本発明の第1の実施形態による固体撮像装置に送信されるゲイン制御信号の制御系統を示すブロック図である。 本発明の第1の実施形態による固体撮像装置が備えるクランプ電圧・ゲイン制御部のISO感度設定ごとの制御を示す参考図である。 本発明の第2の実施形態による固体撮像装置が備える画素の構成を示す回路図である。 本発明の第2の実施形態による固体撮像装置の動作を示すタイミングチャートである。 本発明の第2の実施形態による固体撮像装置が備えるサンプルホールド容量にかかる電圧の時間変化を示すタイミングチャートである。 本発明の第2の実施形態による固体撮像装置が備えるサンプルホールドトランジスタの信号保持期間中のゲート、バックゲート、ドレインの電圧を示す参考図である。 本発明の第2の実施形態による固体撮像装置が備えるクランプ電圧・ゲイン制御部のISO感度設定ごとの制御を示す参考図である。 本発明の第3の実施形態による固体撮像装置の断面図である。 本発明の第3の実施形態による固体撮像装置が備える画素の構成を示す回路図である。 本発明の第4の実施形態による固体撮像装置が備える画素の構成を示す回路図である。 本発明の第4の実施形態による固体撮像装置の動作を示すタイミングチャートである。 本発明の第4の実施形態による固体撮像装置が備えるサンプルホールド容量にかかる電圧の時間変化を示すタイミングチャートである。

以下、図面を参照し、本発明の実施形態を説明する。

（第1の実施形態）
まず、本発明の第1の実施形態を説明する。図1は、本実施形態による撮像装置の構成を示している。本実施形態による撮像装置は、撮像機能を有する電子機器であればよく、デジタルスチルカメラのほか、デジタルビデオカメラ、内視鏡等であってもよい。

本実施形態による撮像装置100は、光学レンズ1と、固体撮像装置2と、固体撮像装置駆動部3と、画像信号処理部4とを有する。光学レンズ1は、被写体から入射した光（被写体光）を固体撮像装置2の撮像面上に結像させる。これにより固体撮像装置2内に一定期間、信号電荷が蓄積される。固体撮像装置2は、固体撮像装置駆動部3によって駆動・制御され、光学レンズ1を介して固体撮像装置2に入射した被写体光を画素信号に変換するMOS型撮像素子である。

固体撮像装置駆動部3は、固体撮像装置2の転送動作およびシャッタ動作を制御する駆動制御信号と、固体撮像装置2から出力される画素信号のゲインを制御するゲイン制御信号とを固体撮像装置2に供給する。固体撮像装置駆動回路3から供給される駆動制御制御信号とゲイン制御信号により、固体撮像装置2の制御が行われる。画像信号処理部4は、各種の画像信号処理を行う。画像信号処理が行われた画素信号は、メモリなどの記憶媒体に記憶され、あるいはモニタに出力される。

図2は、固体撮像装置2の構成を示している。固体撮像装置2は、垂直走査回路21と、画素部22と、カラム処理部24と、水平走査回路25と、出力端子26と、クランプ電圧・ゲイン制御部27とを備えている。

垂直走査回路21は、シフトレジスタやアドレスデコーダ等によって構成され、固体撮像装置2の外部の固体撮像装置駆動部3から与えられる駆動制御信号に基づいて、行単位で画素部22の画素23の駆動制御を行う。この駆動制御には、画素23のリセット動作、蓄積動作、信号読み出し動作等が含まれる。この駆動制御を行うため、垂直走査回路21は、それぞれの画素23へ制御信号を出力し、画素23を行毎に独立して制御する。垂直走査回路21が駆動制御を行うことによって、画素23から垂直信号線VTLに画素信号が出力される。

画素部22は、複数の画素23を行方向および列方向の2次元状に配列して構成されている。画素23は、光学レンズ1により結像された被写体の光学像を光電変換により画素信号に変換し、垂直走査回路21が行う制御に基づいて、列ごとに設けられている垂直信号線VTLを介してカラム処理部24に画素信号を出力する。図2では、3行3列の9個の画素23が配列されているが、図2に示す画素の配列は一例であり、行数および列数は2以上であればよい。

カラム処理部24は、画素部22から垂直信号線VTLに出力された画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。具体的には、カラム処理部24は、単位画素の画素信号に対して、例えばCDS（Correlated Double Sampling;相関二重サンプリング）によるノイズ除去や、信号増幅、AD（アナログ−デジタル）変換等の信号処理を行う。ノイズ除去処理により、画素ごとに固有の固定パターンノイズが除去される。なお、ここで例示した信号処理は一例に過ぎず、信号処理はこれらに限られるものではない。

水平走査回路25は、カラム処理部24から出力された1行分の画素信号を水平方向に順次出力することにより、画素信号を読み出す。読み出された画素信号は出力端子26から固体撮像装置2の外部へ出力される。クランプ電圧・ゲイン制御部27は、固体撮像装置駆動制御部3から与えられるゲイン制御信号に基づいて画素部22とカラム処理部24の駆動制御を行う。

図3は、画素23の回路構成を示している。図3に示される各トランジスタは全てNMOSトランジスタを示している。画素23は光電変換部PDと、転送トランジスタMtx（転送部）と、第1の増幅トランジスタMa1と、第1の電流源IDD1と、リセットトランジスタMrstと、クランプトランジスタMcl（クランプ部）と、クランプ容量Cclと、サンプルホールドトランジスタMshと、サンプルホールド容量Csh（信号蓄積部）と、第2の増幅トランジスタMa2（出力部）と、選択トランジスタMsel（選択部）とで構成されている。

光電変換部PDは、入射した光を光電変換して発生した信号電荷を蓄える。転送トランジスタMtxは、垂直走査回路21からの制御信号φTXに基づいて、光電変換部PDに蓄積された信号電荷を光電変換部PDから第1の増幅トランジスタMa1のゲートに転送する。第1の増幅トランジスタMa1は、ゲートに転送された信号電荷に応じた増幅信号をソースから出力する。

第1の電流源IDD1は、増幅トランジスタMa1の負荷として機能し、第1の増幅トランジスタMa1を駆動する電流を増幅トランジスタMa1に供給する。第1の増幅トランジスタMa1と第1の電流源IDD1はソースフォロワ回路を構成する。

リセットトランジスタMrstは、垂直走査回路21からの制御信号φRSTに基づいて、光電変換部PDに蓄積された信号電荷と、第1の増幅トランジスタMa1のゲートに蓄積された信号電荷とを電源電圧VDDでリセットする。クランプトランジスタMclは、垂直走査回路21からの制御信号φCLに基づいて、クランプ容量Cclとサンプルホールド容量Cshをクランプ電圧VCLでクランプ（リセット）する。

クランプ容量Cclは、サンプルホールドトランジスタMshとクランプトランジスタMclを用いてクランプ処理を行うことで、第1の増幅トランジスタMa1から出力された増幅信号のノイズを除去する。サンプルホールドトランジスタMshは、垂直走査回路21からの制御信号φSHに基づいて、クランプ容量Cclとサンプルホールド容量Cshの接続を切り替え、クランプ容量Cclの他端の電圧レベルをサンプルホールドし、その電圧レベルに応じた信号電荷をサンプルホールド容量Cshに蓄積する。

サンプルホールド容量Cshは、ノイズが除去された信号電荷を保持する。第2の増幅トランジスタMa2は、サンプルホールド容量Cshに保持された信号電荷に応じた画素信号をソースから出力する。第2の増幅トランジスタMa2と、画素23の外部の垂直信号線VTLに接続された第2の電流源IDD2はソースフォロア回路を構成する。選択トランジスタMselは、垂直走査回路21からの制御信号φSELに基づいて、第2の増幅トランジスタMa2から出力された画素信号を垂直信号線VTLに読み出す。

次に、固体撮像装置2の動作を説明する。図4は固体撮像装置2の動作を示している。最初に、全画素の制御信号φTX，φRSTが同時にHレベルとなることで、転送トランジスタMtxとリセットトランジスタMrstがオン状態となる。これによって、全画素の光電変換部PDの信号電荷がリセットされる。続いて、制御信号φTX，φRSTが同時にLレベルとなることで、全画素の光電変換部PDにおける信号電荷の蓄積が開始される。

信号電荷の蓄積の開始から一定期間が経過した後（任意の露光時間が経過した後）に、全画素の制御信号φSH，φCLが同時にHレベルとなることで、サンプルホールドトランジスタMshとクランプトランジスタMclがオン状態となる。これによって、全画素のクランプ容量Cclとサンプルホールド容量Cshがクランプ電圧VCLでクランプされる。

続いて、全画素の制御信号φRSTがHレベル、Lレベルとパルス状に変化することで、リセットトランジスタMrstがオン状態、オフ状態と変化する。これによって、全画素の第1の増幅トランジスタMa1のゲートに蓄積された信号電荷がリセットされる。この状態で全画素の制御信号φCLがLレベルとなることで、クランプトランジスタMclがオフ状態となる。さらに、全画素の制御信号φTXがHレベル、Lレベルとパルス状に変化することで、転送トランジスタMtxがオン状態、オフ状態と変化する。

これによって、全画素において、光電変換部PDをリセットしたときの光電変換部PDの信号電荷に基づく第1の増幅トランジスタMa1の増幅信号と、光電変換部PDに蓄積された信号電荷に基づく第1の増幅トランジスタMa1の増幅信号とがクランプ容量Cclに出力され、クランプ容量Cclによりこれらの増幅信号の差分をとることでノイズの除去が行われ、ノイズ除去後の増幅信号がサンプルホールド容量Cshに転送される。その後、全画素の制御信号φSHがLレベルとなることで、サンプルホールドトランジスタMshがオフ状態となる。これによって、全画素において、ノイズ除去後の増幅信号がサンプルホールド容量Cshに保持される。

続いて、以下のようにして画素信号の読み出しが行われる。画素信号を読み出す対象の行の制御信号φSELがHレベルとなることで、選択トランジスタMselがオン状態となる。これによって、サンプルホールド容量Cshに保持された信号に基づく画素信号が選択トランジスタMselを介して垂直信号線VTLに読み出される。さらに、画素信号を読み出す対象の行の制御信号φCLがHレベル、Lレベルと順に変化することで、クランプトランジスタMclがオン状態、オフ状態と変化する。これによって、サンプルホールド容量Cshのクランプ信号（クランプ電圧VCL）に基づく画素信号が選択トランジスタMselを介して垂直信号線VTLに読み出される。

上記のようにして垂直信号線VTLに読み出された2つの信号の差分をカラム処理部24でとることでノイズの除去が行われる。そして、画素信号を読み出す対象の行の制御信号φSELがLレベルになることで、選択トランジスタMselがオフ状態となり、画素信号の読み出しが完了する。この動作を1行ずつ順次行うことで、全ての画素の画素信号が読み出される。上記の動作では、全画素の光電変換部PDに蓄積された信号電荷が一括して転送されるので、信号電荷の蓄積の同時性を実現することができる。

図5は、クランプ容量Cclとサンプルホールド容量Cshがクランプされてから、サンプルホールド容量Cshに保持された信号に基づく画素信号が読み出されるまでの信号保持期間のサンプルホールド容量Cshにかかる電圧（図3の信号線Aの電圧）を示している。図5中の時刻T1〜T4は図4中の時刻T1〜T4に対応している。時刻T1に制御信号φCLがHレベルとなることで、サンプルホールド容量Cshにかかる電圧はクランプ電圧VCLになる。

その後、制御信号φCLがLレベルとなり、時刻T2に制御信号φTXがHレベルとなることで、サンプルホールド容量Cshにかかる電圧は、クランプ電圧VCLから、光電変換部PDに蓄積された信号電荷に対応する電圧VPIX（ノイズ除去後）だけ下がる。そして、時刻T3に制御信号φSHがLレベルとなることでサンプルホールドトランジスタMshがオフ状態となって信号保持期間に入る。その後、時刻T4に再度制御信号φCLがHレベルとなることで、サンプルホールド容量Cshにかかる電圧はクランプ電圧VCLとなり、信号保持期間が終了する。

ここで、図5中のVMINは、第2の増幅トランジスタMa2から出力できる電圧に対応する、サンプルホールド容量Cshにかかる電圧の下限を表している。サンプルホールド容量Cshにかかる電圧の上限はクランプ電圧VCLなので、第2の増幅トランジスタMa2の出力レンジ（=画素の出力レンジ）は、VCL−VMINである。即ち、クランプ電圧VCLが小さくなると、出力レンジは狭くなる。

図6は信号保持期間中のサンプルホールドトランジスタMshのゲート、バックゲート、ドレインの電圧を示している。信号保持期間中、制御信号φSHはLレベルなので、ゲートの電圧は0である。また、NMOSトランジスタのバックゲートはグランドに接続されるので、バックゲートの電圧も0である。

サンプルホールド容量Cshに接続されているドレインの電圧は、クランプ電圧VCLから、光電変換部PDに蓄積された信号電荷に対応する電圧VPIXだけ下がったVCL−VPIXである。したがって、信号保持期間には、サンプルホールドトランジスタMshのゲート・ドレイン間、バックゲート・ドレイン間に電位差VCL−VPIXが生じる。電位差VCL−VPIXがより大きいと、ゲートやバックゲートからドレインに電荷がより多くリークする。

なお、図6では、サンプルホールドトランジスタMshについて説明したが、ドレインがサンプルホールド容量Cshに接続されているクランプトランジスタMclについても同様で、信号保持期間にはゲート・ドレイン間、バックゲート・ドレイン間に電位差VCL−VPIXが生じる。光電変換部PDに蓄積された信号電荷が少ないほど、クランプトランジスタMclのゲート・ドレイン間、バックゲート・ドレイン間の電位差VCL−VPIXが大きくなり、電荷のリークが多くなる。

一方、クランプ電圧VCLを小さくすることで、ゲート・ドレイン間、バックゲート・ドレイン間の電位差を小さくして、電荷のリークを低減することができる。この場合、図5を参照して前述したとおり、画素の出力レンジはVCL−VMINなので、クランプ電圧VCLを小さくすると出力レンジが狭くなる。

一般にデジタルカメラ等を用いた短時間露光での撮影時や、暗い場所での撮影時には、高ISO感度に設定し画素信号を増幅することで、画像を適切な明るさで表示するようにしている。また、高ISO感度に設定した場合、取り扱う電荷量は低ISO感度に設定した場合よりも少なくなるので、高ISO感度では画素信号の出力レンジは狭くてもよい。

本実施形態では、撮影条件に合わせて決定したISO感度の設定値から画素信号の出力レンジが決定され、それに合わせてクランプ電圧が決定される。即ち、画素信号の増幅量に合わせてクランプ電圧が制御される。

図7は、固体撮像装置2の外部の固体撮像装置駆動部3から固体撮像装置2に送られるゲイン制御信号の制御系統を示している。クランプ電圧・ゲイン制御部27は内部に、クランプ電圧を制御するクランプ電圧制御部27-1と、画素部22から出力された画素信号のゲインを制御するゲイン制御部27-2とを有する。また、カラム処理部24は、画素部22からカラム処理部24に出力された画素信号を増幅する信号増幅回路24-1を有する。

固体撮像装置駆動部3から出力されたゲイン制御信号は、撮影条件により決定されたISO感度に基づく制御信号であり、固体撮像装置2内のクランプ電圧・ゲイン制御部27で受信される。クランプ電圧・ゲイン制御部27内のクランプ電圧制御部27-1は、受信したゲイン制御信号に基づいて、画素23から出力される画素信号の出力レンジを決定し、その出力レンジに基づき、画素部22に供給されるクランプ電圧VCLを設定する。また、これと同時に、クランプ電圧・ゲイン制御部27内のゲイン制御部27-2は、受信したゲイン制御信号に基づいて、カラム処理部内の信号増幅回路24-1のゲインを設定する。

図8は、クランプ電圧・ゲイン制御部27のISO感度設定ごとの制御を示している。低ISO感度設定時には、ゲイン制御部27-2は信号増幅回路24-1のゲインを低く設定し、画素部22から出力される画素信号の出力レンジを広く設定する。出力レンジを広く設定するときには、クランプ電圧制御部27-1はクランプ電圧VCLを高く設定する。クランプ電圧VCLを高く設定することで、画素の出力レンジVCL−VMINが広くなる。

高ISO感度設定時には、ゲイン制御部27-2は信号増幅回路24-1のゲインを高く設定し、画素部22から出力される画素信号の出力レンジを狭く設定する。出力レンジを狭く設定するときには、クランプ電圧制御部27-1はクランプ電圧VCLを低く設定する。クランプ電圧VCLを低く設定することで、画素の出力レンジVCL−VMINは狭くなるが、信号増幅回路24-1で高いゲインをかけるので、出力端子26から出力される信号のレンジは広くなる。また、信号保持期間中のサンプルホールドトランジスタMsh（クランプトランジスタMcl）のゲート・ドレイン間、バックゲート・ドレイン間の電位差VCL−VPIXを低くし、リークを抑圧することができる。画素ごとのリークを抑圧することで、画像に発生するリークのばらつきを抑圧することができる。

このように、本実施形態では、信号増幅のゲインを制御するだけでなく、クランプ電圧を制御することで、信号保持期間中の電荷のリークのばらつきに起因する画質の劣化を抑圧することができる。

なお、本実施形態では、信号増幅回路がカラム処理部内に設けられていたが、水平走査回路と出力端子との間など、他の場所に信号増幅回路があってもよく、また、複数あってもよい。また、本実施形態では、クランプ電圧制御部が固体撮像装置内に設けられていたが、固体撮像装置外でクランプ電圧を制御し、それを固体撮像装置に供給する構成としてもよい。例えば、図1の固体撮像装置駆動部3がクランプ電圧制御部を有していてもよい。上記についてはこれ以降の実施形態でも同様にしてもよい。

（第2の実施形態）
次に、本発明の第2の実施形態を説明する。本実施形態による撮像装置の構成は、画素部22を除いて、第1の実施形態による撮像装置の構成と同様である。第1の実施形態では、画素を構成する回路内のトランジスタにNMOSトランジスタを用いたが、本実施形態では、PMOSトランジスタを用いる。

図9は、本実施形態における画素23の回路構成を示している。図9に示される各トランジスタは全てPMOSトランジスタを示している。

画素23は、第1の実施形態における画素23（図3）と同様に、光電変換部PDと、転送トランジスタMtx（転送部）と、第1の増幅トランジスタMa1と、第1の電流源IDD1と、リセットトランジスタMrstと、クランプトランジスタMcl（クランプ部）と、クランプ容量Cclと、サンプルホールド容量Csh（信号蓄積部）と、サンプルホールドトランジスタMshと、第2の増幅トランジスタMa2（出力部）と、選択トランジスタMsel（選択部）とで構成されている。図9の各構成の機能は第1の実施形態で説明した機能と同様なので説明を省略する。

図10は固体撮像装置2の動作を示している。画素23の回路を構成するトランジスタがPMOSトランジスタであるため、各トランジスタは、ゲートに印加される制御信号がLレベルのときにオン状態となり、ゲートに印加される制御信号がHレベルのときにオフ状態となり、オン／オフの関係がNMOSトランジスタと逆になる。したがって、図4に示すタイミングチャートのLレベルとHレベルを入れ替えたものが、本実施形態のタイミングチャートである。それ以外は、第1の実施形態の図4と同様なので、説明を省略する。

図11は、クランプ容量Cclとサンプルホールド容量Cshがクランプされてから、サンプルホールド容量Cshに保持された信号に基づく画素信号が読み出されるまでの信号保持期間のサンプルホールド容量Cshにかかる電圧（図9の信号線Bの電圧）を示している。図11中の時刻T1〜T4は図10中の時刻T1〜T4に対応している。時刻T1に制御信号φCLがLレベルとなることで、サンプルホールド容量Cshにかかる電圧はクランプ電圧VCLになる。

その後、制御信号φCLがHレベルとなり、時刻T2に制御信号φTXがLレベルとなることで、サンプルホールド容量Cshにかかる電圧は、クランプ電圧VCLから、光電変換部PDに蓄積された信号電荷に対応する電圧VPIX（ノイズ除去後）だけ上がる。そして、時刻T3に制御信号φSHがHレベルとなることでサンプルホールドトランジスタMshがオフ状態となって信号保持期間に入る。その後、時刻T4に再度制御信号φCLがLレベルとなることで、サンプルホールド容量Cshにかかる電圧はクランプ電圧VCLとなり、信号保持期間が終了する。

ここで、図11中のVMAXは、第2の増幅トランジスタMa2から出力できる電圧に対応する、サンプルホールド容量Cshにかかる電圧の上限を表している。サンプルホールド容量Cshにかかる電圧の下限はクランプ電圧VCLなので、第2の増幅トランジスタMa2の出力レンジ（=画素の出力レンジ）は、VMAX−VCLである。即ち、クランプ電圧VCLが大きくなると、出力レンジは狭くなる。

図12は信号保持期間中のサンプルホールドトランジスタMshのゲート、バックゲート、ドレインの電圧を示している。信号保持期間中、制御信号φSHはHレベルなので、ゲートの電圧は電源電圧VDDである。また、PMOSトランジスタのバックゲートは電源電圧VDDに接続されるので、バックゲートの電圧もVDDである。

サンプルホールド容量Cshに接続されているドレインの電圧は、クランプ電圧VCLから、光電変換部PDに蓄積された信号電荷に対応する電圧VPIXだけ上がったVCL＋VPIXである。したがって、信号保持期間には、サンプルホールドトランジスタMshのゲート・ドレイン間、バックゲート・ドレイン間に電位差VDD−(VCL＋VPIX)が生じる。この電位差がより大きいと、ゲートやバックゲートからドレインに電荷がより多くリークする。

なお、図12では、サンプルホールドトランジスタMshについて説明したが、ドレインがサンプルホールド容量Cshに接続されているクランプトランジスタMclについても同様で、信号保持期間にはゲート・ドレイン間、バックゲート・ドレイン間に電位差VDD−(VCL＋VPIX)が生じる。

本実施形態でも、第1の実施形態と同様に、電荷のリークを小さくするためにサンプルホールドトランジスタMshのゲート・ドレイン間、バックゲート・ドレイン間の電位差VDD−(VCL＋VPIX)を小さくすると、出力レンジVMAX−VCLが狭くなる。しかし、第1の実施形態では、クランプ電圧VCLを小さくすることで電荷のリークと出力レンジが小さくなったが、本実施形態では、クランプ電圧を大きくすることで電荷のリークと出力レンジが小さくなるという点が異なる。

固体撮像装置2外部の固体撮像装置駆動部3から固体撮像装置2に送られるゲイン制御信号の制御系統は、第1の実施形態で示した図7と同様であるので、説明を省略する。

図13は、PMOSトランジスタを用いた場合のクランプ電圧・ゲイン制御部27のISO感度設定ごとの制御を示す。低ISO感度設定時には、ゲイン制御部27-2は信号増幅回路24-1のゲインを低く設定し、画素部22から出力される画素信号の出力レンジを広く設定する。出力レンジを広く設定するときには、クランプ電圧制御部27-1はクランプ電圧VCLを低く設定する。クランプ電圧VCLを低く設定することで、画素の出力レンジVMAX−VCLが広くなる。

高ISO感度設定時には、ゲイン制御部27-2は信号増幅回路24-1のゲインを高く設定し、画素部22から出力される画素信号の出力レンジを狭く設定する。出力レンジを狭く設定するときには、クランプ電圧制御部27-1はクランプ電圧VCLを高く設定する。クランプ電圧VCLを高く設定することで、画素の出力レンジVMAX−VCLは狭くなるが、信号増幅回路24-1で高いゲインをかけるので、出力端子26から出力される信号のレンジは広くなる。また、信号保持期間中のサンプルホールドトランジスタMsh（クランプトランジスタMcl）のゲート・ドレイン間、バックゲート・ドレイン間の電位差VDD−(VCL+VPIX)を低くし、リークを抑圧することができる。画素ごとのリークを抑圧することで、画像に発生するリークのばらつきを抑圧することができる。

このように、PMOSトランジスタで画素を構成する固体撮像装置を用いた場合には、クランプ電圧を、低ゲイン設定時には低く、高ゲイン設定時には高く設定することで、第1の実施形態と同様の効果（信号保持期間中の電荷のリークのばらつきに起因する画質の劣化の抑圧）を得ることができる。

（第3の実施形態）
次に、本発明の第3の実施形態を説明する。図13は、本実施形態における固体撮像装置2の断面構造を示している。固体撮像装置2は、画素23を構成する回路要素（光電変換部や、トランジスタ、容量等）が配置された2枚の基板（第1の基板201、第2の基板202）が重なった構造を有する。画素23を構成する回路要素は第1の基板201と第2の基板202に分配して配置されている。第1の基板201と第2の基板202は、画素23の駆動時に2枚の基板間で電気信号を授受可能なように電気的に接続されている。

第1の基板201の2つの主面（側面よりも相対的に表面積が大きい表面）のうち、光Lが照射される側の主面側に光電変換部が形成されており、第1の基板201に照射された光は光電変換部に入射する。第1の基板201の２つの主面のうち、光Ｌが照射される側の主面とは反対側の主面には、第2の基板202とを接続するための接続部203が配置されている。

画素23以外の垂直走査回路21、カラム処理部24、水平走査回路25に関しては、それぞれ第1の基板201と第2の基板202のどちらに配置されていてもよい。また、垂直走査回路21、カラム処理部24、水平走査回路25のそれぞれを構成する回路要素が第1の基板201と第2の基板202に分散して配置されていてもよい。

図15は画素23の回路構成を示している。図15には、第1の基板201内の画素23の回路構成と、第2の基板202内の画素23の回路構成とが示されている。これら両者は接続部203によって画素単位で電気的に接続されている。

第1の基板201側の画素23は、光電変換部PDと、転送トランジスタMtxと、第1の増幅トランジスタMa1と、第1の電流源IDD1と、リセットトランジスタMrstとで構成されている。光電変換部PDと、転送トランジスタMtx（転送部）と、第1の増幅トランジスタMa1と、第1の電流源IDD1と、リセットトランジスタMrstの詳細については第1の実施形態と同様であるので説明を省略する。

第2の基板202側の画素23は、クランプトランジスタMcl（クランプ部）と、クランプ容量Cclと、サンプルホールド容量Csh（信号蓄積部）と、サンプルホールドトランジスタMshと、第2の増幅トランジスタMa2（出力部）と、選択トランジスタMsel（選択部）とで構成されている。クランプトランジスタMclと、クランプ容量Cclと、サンプルホールド容量Cshと、サンプルホールドトランジスタMshと、第2の増幅トランジスタMa2と、選択トランジスタMselの詳細については第1の実施形態と同様であるので説明を省略する。

第1の基板201に配置された第1の増幅トランジスタMa1のソースと、第2の基板202に配置されたクランプ容量Cclとは、接続部203を介して接続されている。第1の基板201側の光電変換部PDで得られた画素信号は、接続部203を介して、サンプルホールド容量Cshに転送される。

このように、第1の基板201の光が照射される側の主面側に光電変換部を形成し、第2の基板202に信号蓄積部を形成することで、光電変換部の受光面積を確保し、受光感度を向上することが可能となる。このため、受光感度を向上した本実施形態において、第1の実施形態と同様の効果（信号保持期間中の電荷のリークのばらつきに起因する画質の劣化の抑圧）を得ることができる。また、画素を構成する回路要素が、互いに重ねられた2枚の基板に分散して配置されるので、チップ面積の増大を抑制することができる。

（第4の実施形態）
次に、本発明の第4の実施形態を説明する。本実施形態による撮像装置の構成は、画素部22を除いて、第1の実施形態による撮像装置の構成と同様である。第4の実施形態における画素では、第1の実施形態で示した画素よりもトランジスタと容量の数が少ない。

図16は、本実施形態における画素23の回路構成を示している。図16に示される各トランジスタは全て、第1の実施形態と同様に、NMOSトランジスタを示している。画素23は、光電変換部PDと、転送トランジスタMtx（転送部）と、クランプトランジスタMcl（クランプ部）と、サンプルホールド容量Csh（信号蓄積部）と、第2の増幅トランジスタMa2（出力部）と、選択トランジスタMsel（選択部）とで構成されている。図16に示す画素23の構成は、第1の実施形態で示した画素23（図3）の構成から第1の増幅トランジスタMa1と、第1の電流源IDD1と、リセットトランジスタMrstと、クランプ容量Cclと、サンプルホールドトランジスタMshとを除いた構成である。

光電変換部PDは、入射した光を光電変換して発生した信号電荷を蓄える。転送トランジスタMtxは、垂直走査回路21からの制御信号φTXに基づいて、光電変換部で蓄積された信号電荷を光電変換部PDからサンプルホールド容量Cshに転送する。クランプトランジスタMclは、垂直走査回路21からの制御信号φCLに基づいて、サンプルホールド容量Cshをクランプ電圧VCLでクランプ（リセット）する。

サンプルホールド容量Cshは、光電変換部PDから転送された信号電荷を保持する。第2の増幅トランジスタMa2は、サンプルホールド容量Cshに保持された信号電荷に応じた画素信号をソースから出力する。第2の増幅トランジスタMa2と、画素23の外部の垂直信号線VTLに接続された第2の電流源IDD2はソースフォロア回路を構成する。選択トランジスタMselは、垂直走査回路21からの制御信号φSELに基づいて、第2の増幅トランジスタMa2から出力された画素信号を垂直信号線VTLに読み出す。

図17は固体撮像装置2の動作を示している。最初に、全画素の制御信号φTX，φCLが同時にHレベルとなることで、転送トランジスタMtxとクランプトランジスタMclがオン状態となる。これによって、全画素の光電変換部PDの信号電荷がリセットされる。続いて、全画素の制御信号φTX，φCLが同時にLレベルとなることで、転送トランジスタMtxとクランプトランジスタMclがオフ状態となる。これによって、全画素の光電変換部PDにおける信号電荷の蓄積が開始される。

信号電荷の蓄積の開始から一定期間が経過した後（任意の露光時間が経過した後）に、全画素の制御信号φCLがHレベル、Lレベルとパルス状に変化することで、クランプトランジスタMclがオン状態、オフ状態と変化する。これによって、全画素のサンプルホールド容量Cshがクランプ電圧VCLにクランプされる。さらに、全画素の制御信号φTXがHレベル、Lレベルとパルス状に変化することで、転送トランジスタMtxがオン状態、オフ状態と変化する。これによって、全画素の光電変換部PDに蓄積された信号電荷がサンプルホールド容量Cshに転送され、保持される。

続いて、以下のようにして画素信号の読み出しが行われる。画素信号を読み出す対象の行の制御信号φSELがHレベルとなることで、選択トランジスタMselがオン状態となる。これによって、サンプルホールド容量Cshに保持された信号に基づく画素信号が選択トランジスタMselを介して垂直信号線VTLに読み出される。さらに、画素信号を読み出す対象の行の制御信号φCLがHレベル、Lレベルと順に変化することで、クランプトランジスタMclがオン状態、オフ状態と変化する。これによって、サンプルホールド容量Cshのクランプ信号（クランプ電圧VCL）に基づく画素信号が選択トランジスタMselを介して垂直信号線VTLに読み出される。

上記のようにして垂直信号線VTLに読み出された2つの信号の差分をカラム処理部24でとることでノイズの除去が行われる。そして、画素信号を読み出す対象の行の制御信号φCL，φSELがLレベルになることで、クランプトランジスタMclと選択トランジスタMselがオフ状態となり、画素信号の読み出しが完了する。この動作を1行ずつ順次行うことで、全ての画素の画素信号が読み出される。上記の動作では、全画素の光電変換部PDに蓄積された信号電荷が一括して転送されるので、信号電荷の蓄積の同時性を実現することができる。

図18は、サンプルホールド容量Cshがクランプされてから、サンプルホールド容量Cshに保持された信号に基づく画素信号が読み出されるまでの信号保持期間のサンプルホールド容量Cshにかかる電圧（図16の信号線Dの電圧)を示している。図18中の時刻T1〜T4は図17中の時刻T1〜T4に対応している。時刻T1に制御信号φCLがHレベルとなることで、サンプルホールド容量Cshにかかる電圧はクランプ電圧VCLになる。

その後、制御信号φCLがLレベルとなり、時刻T2に制御信号φTXがHレベルとなることで、サンプルホールド容量Cshにかかる電圧は、クランプ電圧VCLから、光電変換部PDに蓄積された信号電荷に対応する電圧VPIXだけ下がる。そして、時刻T3に制御信号φTXがLレベルとなることで転送トランジスタMtxがオフ状態となって信号保持期間に入る。その後、時刻T4に再度制御信号φCLがHレベルとなることで、サンプルホールド容量Cshにかかる電圧はクランプ電圧VCLとなり、信号保持期間が終了する。

本実施形態でも、第1の実施形態と同様に、クランプ電圧VCLを小さくすることで出力レンジVCL−VMINが狭くなってしまうが、転送トランジスタMtxのバックゲート・ドレイン間またはクランプトランジスタMclのバックゲート・ドレイン間の電位差VCL−VPIXを小さくできるので、電荷のリークと出力レンジを小さくすることができる。

このように、図16に示すような簡単な構成の画素を有する固体撮像装置においても、クランプ電圧を制御することで、信号保持期間中の電荷のリークのばらつきに起因する画質の劣化を抑圧することができる。本実施形態では、画素を構成する回路内のトランジスタにNMOSトランジスタを用いたが、PMOSトランジスタを用いても、本実施形態と同様の効果を得ることができる。

以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

1・・・光学レンズ、2・・・固体撮像装置、3・・・固体撮像装置駆動部、4・・・画像信号処理部、21・・・垂直走査回路、22・・・画素部、23・・・画素、24・・・カラム処理部、24-1・・・信号増幅回路、25・・・水平走査回路、26・・・出力端子、27・・・クランプ電圧・ゲイン制御部、27-1・・・クランプ電圧制御部、27-2・・・ゲイン制御部、201・・・第1の基板、202・・・第2の基板、203・・・接続部

Claims (9)

1. 複数の画素を有し、
   前記画素は、
   光電変換部と、
   前記光電変換部で発生した信号電荷を蓄積する信号蓄積部と、
   前記信号蓄積部に蓄積された前記信号電荷に基づく画素信号を前記画素から出力する出力部と、
   前記信号蓄積部に蓄積された前記信号電荷をクランプ電圧でリセットするクランプ部と、
   を有し、さらに、
   撮影条件に基づいて前記クランプ電圧を制御するクランプ電圧制御部を有することを特徴とする固体撮像装置。
2. 前記画素は、ソースとドレインの一方が前記信号蓄積部に接続されたMOSトランジスタを有し、
   前記出力部の出力レンジがより狭い撮影条件で撮影を行うとき、前記クランプ電圧制御部は、前記MOSトランジスタのバックゲートの電位、および、オフ状態における前記MOSトランジスタのゲートの電位と前記クランプ電圧との電位差が小さくなるように前記クランプ電圧を制御することを特徴とする請求項１に記載の固体撮像装置。
3. 前記MOSトランジスタがNMOSトランジスタであり、前記出力部の出力レンジがより狭い撮影条件で撮影を行うとき、前記クランプ電圧制御部は、前記クランプ電圧をより低くすることを特徴とする請求項２に記載の固体撮像装置。
4. 前記MOSトランジスタがPMOSトランジスタであり、前記出力部の出力レンジがより狭い撮影条件で撮影を行うとき、前記クランプ電圧制御部は、前記クランプ電圧をより高くすることを特徴とする請求項２に記載の固体撮像装置。
5. 複数の画素を有し、前記画素を構成する回路要素が配置された第1の基板と第2の基板とが電気的に接続されている固体撮像装置であって、
   前記光電変換部は前記第1の基板に配置され、
   前記信号蓄積部は前記第2の基板に配置されていることを特徴とする請求項１に記載の固体撮像装置。
6. 前記出力部が出力した前記画素信号を増幅する信号増幅回路と、
   撮影条件に基づいて前記信号増幅回路のゲインを制御するゲイン制御部と、
   をさらに有することを特徴とする請求項１〜請求項５のいずれか一項に記載の固体撮像装置。
7. 前記ゲイン制御部が前記画素信号の増幅量をより多くするように前記信号増幅回路のゲインを制御するときには、前記クランプ電圧制御部は前記出力部の出力レンジがより狭くなるように前記クランプ電圧を制御することを特徴とする請求項６に記載の固体撮像装置。
8. 前記画素は、前記光電変換部で発生した信号電荷を前記信号蓄積部に転送する転送部をさらに有し、
   全ての前記画素の前記転送部が一括で前記信号電荷を転送することを特徴とする請求項１〜請求項７のいずれか一項に記載の固体撮像装置。
9. 複数の画素を有する固体撮像装置と、撮影条件に基づいてクランプ電圧を制御するクランプ電圧制御部とを有し、
   前記画素は、
   光電変換部と、
   前記光電変換部で発生した信号電荷を蓄積する信号蓄積部と、
   前記信号蓄積部に蓄積された前記信号電荷に基づく画素信号を前記画素から出力する出力部と、
   前記信号蓄積部に蓄積された前記信号電荷を前記クランプ電圧でリセットするクランプ部と、
   を有することを特徴とする撮像装置。

Images