JP2012094893A - 円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法 - Google Patents
円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP2012094893A JP2012094893A JP2011286286A JP2011286286A JP2012094893A JP 2012094893 A JP2012094893 A JP 2012094893A JP 2011286286 A JP2011286286 A JP 2011286286A JP 2011286286 A JP2011286286 A JP 2011286286A JP 2012094893 A JP2012094893 A JP 2012094893A
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- layer
- level package
- insulating layer
- wafer level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 128
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 77
- 230000002093 peripheral effect Effects 0.000 claims abstract description 37
- 229920005989 resin Polymers 0.000 claims abstract description 30
- 239000011347 resin Substances 0.000 claims abstract description 30
- 238000007789 sealing Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 89
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000007747 plating Methods 0.000 claims description 15
- 239000003989 dielectric material Substances 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 4
- 238000007650 screen-printing Methods 0.000 claims description 3
- 230000001965 increasing effect Effects 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 153
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229920006336 epoxy molding compound Polymers 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 125000003178 carboxy group Chemical group [H]OC(*)=O 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- BWHMMNNQKKPAPP-UHFFFAOYSA-L potassium carbonate Chemical compound [K+].[K+].[O-]C([O-])=O BWHMMNNQKKPAPP-UHFFFAOYSA-L 0.000 description 2
- 239000002335 surface treatment layer Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910000027 potassium carbonate Inorganic materials 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】円筒型キャパシタ構造を採用することにより、静電容量を増大させることが可能な構造を有する円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法を提供する。
【解決手段】ボンディングパッド１０４を露出させる絶縁層１０６が形成されたウェーハチップ１０２と、ボンディングパッド１０４に連結された状態で絶縁層の一側に延長される再配線層と、再配線層に連結され、内部に中空部を有する円筒状の外部電極１０８ｂと、中空部内に外部電極と分離されるように形成された円筒状の内部電極１１１ａと、外部電極と内部電極との間に形成される誘電体層１１６と、再配線層、内部電極、外部電極及び誘電体層をカバーするように絶縁層に形成される樹脂封止部１１８とを含み、内部電極の下面が、外部電極の外部から外部電極の中空部内へ外部電極と連結されていない状態で延長されるように絶縁層に形成される外周配線層１１１に連結されてなる。
【選択図】図３
【解決手段】ボンディングパッド１０４を露出させる絶縁層１０６が形成されたウェーハチップ１０２と、ボンディングパッド１０４に連結された状態で絶縁層の一側に延長される再配線層と、再配線層に連結され、内部に中空部を有する円筒状の外部電極１０８ｂと、中空部内に外部電極と分離されるように形成された円筒状の内部電極１１１ａと、外部電極と内部電極との間に形成される誘電体層１１６と、再配線層、内部電極、外部電極及び誘電体層をカバーするように絶縁層に形成される樹脂封止部１１８とを含み、内部電極の下面が、外部電極の外部から外部電極の中空部内へ外部電極と連結されていない状態で延長されるように絶縁層に形成される外周配線層１１１に連結されてなる。
【選択図】図３
Description
本発明は、円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法に関する。
最近、電子産業では、各製品の軽薄短小化、多機能化及び高性能化が進んでいるが、これらの製品の低価供給を実現するための技術中の一つがパッケージ技術である。このようなパッケージ技術の中でも、ウェーハ上でパッケージングを行うウェーハレベルパッケージ（ｗａｆｅｒ ｌｅｖｅｌ ｐａｃｋａｇｅ；ＷＬＰ）が最近注目されている。
一般に、ウェーハレベルパッケージには信号の安定性のためにキャパシタが内蔵されるが、図１は従来の技術に係る２次元平板構造のキャパシタを備えたウェーハレベルパッケージを示す断面図である。
図１に示すように、従来の技術に係る２次元平板構造のキャパシタを備えたウェーハレベルパッケージ１０は、上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層１８が形成されたウェーハチップ１２と、前記絶縁層１８に形成された下部電極３４と、前記下部電極３４上に形成された誘電体層３８と、一側が前記ボンディングパッドに連結された状態で前記絶縁層１８上に延長されるが、前記誘電体層３８の上部に延長される再配線層３６と、前記再配線層３６をカバーするように前記絶縁層１８に形成される保護層２８と、前記再配線層３６の他端に形成されたメタルポスト３０と、前記メタルポスト３０に形成された半田ボール１４とを含んでなる。
この際、誘電体層３８の上部に延長される再配線層３６は、キャパシタ部３２の上部電極の役割を同時に果たす。すなわち、キャパシタ部３２は、下部電極３４、再配線層３６、及び誘電体層３８を含んでなり、２次元平板構造を有する。
ところが、このような構造のウェーハレベルパッケージ１０に備えられるキャパシタ部３２は、２次元平板構造を有するから、静電容量を高めるためには誘電定数の大きい誘電体層３８を使用し、あるいは下部電極３４と上部電極の面積を増加させ、あるいは電極間の距離を減らすしかなくて、静電容量を高めるのには限界があった。
また、このような２次元平板構造のキャパシタ部３２は、製作のために別途の追加工程（例えば、スパッタリング及びパターニング工程など）を行わなければならない費用上の問題があった。また、キャパシタ部３２の厚さ増加は、ウェーハレベルパッケージ１０の工程時間の増加や材料浪費などの問題を生じさせるおそれがある。
そこで、本発明は、上述した問題点を解決するために案出されたもので、その目的とするところは、静電容量を増大させることが可能な構造の円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法を提供することにある。
本発明の他の目的は、パッケージの厚さが増加せず、キャパシタ製作のための電極形成を別途に行わなくてもよい、円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法を提供することにある。
上記目的を達成するために、本発明の好適な第１実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージは、上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層が形成されたウェーハチップと、前記ボンディングパッドに連結された状態で前記絶縁層の一側に延長される再配線層と、前記再配線層に連結され、内部に中空部を有する円筒状の外部電極と、前記中空部内に前記外部電極と分離されるように形成された円筒状の内部電極と、前記外部電極と前記内部電極との間に形成される誘電体層と、前記再配線層、前記内部電極、前記外部電極及び前記誘電体層をカバーするように前記絶縁層に形成される樹脂封止部とを含み、前記内部電極の下面は、前記外部電極の外部から前記外部電極の中空部内へ前記外部電極と連結されていない状態で延長されるように前記絶縁層に形成される外周配線層に連結されたことを特徴とする。
ここで、前記再配線層は、前記外部電極の下面に形成され、中空部を有する円形の外部電極部と、前記内部電極の下面に前記外部電極部と分離されるように形成された円形の内部電極部とを含むことが好ましい。
また、前記外周配線層は、前記外部電極部の一側をカバーするように形成された第１カバー絶縁層の上部、及び前記外部電極の一側をカバーするように形成された第２カバー絶縁層の下部を通過するように形成されることにより、前記外部電極部及び前記外部電極に連結されていない状態で前記外部電極部の外部から前記内部電極部に連結されることが好ましい。
更に、前記再配線層は、前記絶縁層の他側に延長されてその上部にメタルポストを備え、前記樹脂封止部は、前記メタルポストをカバーするように形成されるが、前記メタルポストの上面を露出させる第２オープン部を有することが好ましい。
本発明の好適な第２実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージは、本発明の好適な第１実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージにおいて、前記再配線層は、前記外部電極の下面に形成され、中空部を有し、一側に開放部を備える円形の外部電極部、及び前記内部電極の下面に形成され、前記外部電極部とは分離される円形の内部電極部を含むことを特徴とする。
ここで、前記外周配線層は、前記外部電極部の前記開放部及び前記外部電極の一側をカバーするように形成されたカバー絶縁層の下部を通過するように形成されることにより、前記外部電極部及び前記外部電極に連結されていない状態で前記外部電極部の外部から前記内部電極部に連結されることが好ましい。
本発明の好適な第１実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージの製造方法は、（Ａ）上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層が形成されたウェーハチップを準備する段階と、（Ｂ）前記ボンディングパッドに連結された状態で前記絶縁層の一側に延長され、内部に中空部を有する円形の外部電極部を備える再配線層を形成する段階と、（Ｃ）前記外部電極部の一側をカバーするように第１カバー絶縁層を積層し、前記外部電極部の外部から前記第１カバー絶縁層の上部を通って前記外部電極部内へ延長されるように形成され、前記中空部に円形の内部電極部を有する外周配線層を形成し、前記外周配線層の一側をカバーするように第２カバー絶縁層を積層する段階と、（Ｄ）前記内部電極部及び前記外部電極部の上部に内部電極及び外部電極を形成し、前記内部電極と前記外部電極との間に誘電体層を形成する段階と、（Ｅ）前記再配線層、前記内部電極、前記外部電極及び前記誘電体層をカバーするように前記絶縁層に樹脂封止部を形成する段階とを含んでなることを特徴とする。
この際、前記（Ｄ）段階は、（Ｄ１）前記絶縁層の上部に感光性レジストを塗布する段階と、（Ｄ２）前記感光性レジストに、前記内部電極部及び前記外部電極部を露出させる第１開口部及び第２開口部を形成する段階と、（Ｄ３）前記第１開口部及び前記第２開口部にメッキ工程を施して内部電極及び外部電極を形成する段階と、（Ｄ４）前記感光性レジストを除去する段階と、（Ｄ５）前記内部電極と前記外部電極との間に誘電材料を充填し、前記誘電材料をアニーリングして誘電体層を形成する段階とを含むことが好ましい。
また、前記（Ｄ５）段階において、前記誘電材料は、スクリーンプリント工程によって充填されることが好ましい。
更に、前記（Ｂ）段階において、前記再配線層は、前記ボンディングパッドに連結された状態で前記絶縁層の一側及び他側に延長されるように形成され、前記（Ｄ）段階において、前記絶縁層の他側に延長された前記再配線層の上部にメタルポストが形成され、前記（Ｅ）段階において、前記樹脂封止部は、前記メタルポストをカバーするように形成され、前記樹脂封止部には、前記メタルポストの上面を露出させる第２開口部が加工されることが好ましい。
本発明の好適な第２実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージの製造方法は、（Ａ）上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層が形成されたウェーハチップを準備する段階と、（Ｂ）前記ボンディングパッドに連結された状態で前記絶縁層の一側に延長され、内部に中空部を有し且つ一側に開放部が形成された円形の外部電極部を有する再配線層を形成する段階と、（Ｃ）前記外部電極部の外部から前記外部電極部の前記開放部を介して前記外部電極部内へ延長されるように形成され且つ前記中空部に円形の内部電極部を有する外周配線層を形成し、前記外周配線層の一側をカバーするようにカバー絶縁層を積層する段階と、（Ｄ）前記内部電極部及び前記外部電極部の上部に内部電極及び外部電極を形成し、前記内部電極と前記外部電極との間に誘電体層を形成する段階と、（Ｅ）前記再配線層、前記内部電極、前記外部電極、及び前記誘電体層をカバーするように前記絶縁層に樹脂封止部を形成する段階とを含んでなることを特徴とする。
この際、前記（Ｄ）段階は、（Ｄ１）前記絶縁層の上部に感光性レジストを塗布する段階と、（Ｄ２）前記感光性レジストに、前記内部電極部及び前記外部電極部をそれぞれ露出させる第１開口部及び第２開口部を形成する段階と、（Ｄ３）前記第１開口部及び前記第２開口部にメッキ工程を施して内部電極及び外部電極を形成する段階と、（Ｄ４）前記感光性レジストを除去する段階と、（Ｄ５）前記内部電極と前記外部電極との間に誘電材料を充填し、前記誘電材料をアニーリングして誘電体層を形成する段階とを含んでなることが好ましい。
また、前記（Ｂ）段階において、前記再配線層は前記ボンディングパッドに連結された状態で前記絶縁層の一側及び他側に延長されるように形成され、前記（Ｄ）段階において、前記絶縁層の他側に延長された前記再配線層の上部にメタルポストが形成され、前記（Ｅ）段階において、前記樹脂封止部は前記メタルポストをカバーするように形成され、前記樹脂封止部には前記メタルポストの上面を露出させるオープン部が加工されることが好ましい。
本発明の特徴及び利点らは、添付図面に基づいた次の詳細な説明からさらに明白になるであろう。
これに先立ち、本明細書及び請求の範囲に使用された用語または単語は、通常的且つ辞典的な意味で解釈されてはならず、発明者が自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に基づき、本発明の技術的思想に符合する意味と概念で解釈されるべきである。
本発明によれば、キャパシタ部が円筒状に形成されるから、２次元平板構造に比べて電極面積が増加して静電容量を大きくすることができ、これによりキャパシタ部のノイズ低減効果が増大する。
そして、本発明によれば、メタルポストに相当する高さでキャパシタ部を形成することにより、キャパシタ部によりパッケージの厚さが増加しなくなる。
また、本発明によれば、従来のメタルポスト形成工程を用いて円筒型キャパシタ部を形成する方法を提供することにより、工程時間及び工程費用を節減することができる。
更に、本発明によれば、円筒型キャパシタ部の大きさ及び外部電極と内部電極間の隙間をフォトリソグラフィーのパターニング技法によって簡単に調整することにより、キャパシタ部の静電容量を容易に調節することができる。
本発明の目的、特定の利点及び新規の特徴は添付図面に連関する以下の詳細な説明と好適な実施例からさらに明白になるであろう。本発明において、各図面の構成要素に参照番号を付するにおいて、同一の構成要素については、他の図面上に表示されても、出来る限り同一の番号を付することに留意すべきであろう。なお、本発明を説明するにおいて、関連した公知の技術に対する具体的な説明が本発明の要旨を無駄に乱すおそれがあると判断される場合、その詳細な説明は省略する。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。
＜円筒型キャパシタを備えたウェーハレベルパッケージの構造＞
図２は、円筒型キャパシタを備えたウェーハレベルパッケージの断面図である。以下、図２を参照して、円筒型キャパシタを備えたウェーハレベルパッケージ１００ａについて説明する。
図２に示すように、円筒型キャパシタを備えたウェーハレベルパッケージ１００ａは、ウェーハチップ１０２、再配線層１０８（１０８ａ、１０８ｂ、１０８ｃ）、キャパシタ部、及び樹脂封止部１１８を含んでなる。
ウェーハチップ１０２は、集積回路（図示せず）が内在しているシリコン素材のチップ本体の上面に、集積回路と電気的に連結されるボンディングパッド１０４が形成され、ボンディングパッド１０４が露出されるようにチップ本体の上面に絶縁層１０６が形成された構造を有する。
再配線層１０８は、ウェーハチップ１０２に形成されたボンディングパッド１０４から他の位置のより大きい配線を誘導するためのもので、ボンディングパッド１０４から絶縁層１０６上の一側に延長されるように形成される。ここで、再配線層１０８の延長された部分は、キャパシタ部の電極が連結される箇所であって、内部に中空部を有する円形の外部電極部１０８ｂ、及び前記中空部の内部に前記外部電極部１０８ｂと分離されるように形成された円形の内部電極部１０８ａを含んでなる。この際、再配線層１０８は、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）などの導電性金属からなる。
キャパシタ部は、円筒状をし、再配線層１０８に連結される。キャパシタ部は、内部に中空部を有する円筒状の外部電極１１４ｂ、前記中空部内に外部電極１１４ｂと分離されるように形成された円筒状の内部電極部１１４ａ、及び外部電極部１１４ｂと内部電極１１４ａとの間に形成される誘電体層１１６とを含んでなる。
樹脂封止部１１８は、再配線層１０８及びキャパシタ部を外部環境から保護するためのもので、再配線層１０８を含んで内部電極１１４ａ、外部電極１１４ｂ、及び誘電体層１１６をカバーするように絶縁層１０６の上部に形成される。このような樹脂封止部１１８は、フォトレジスト（ｐｈｏｔｏ−ｒｅｓｉｓｔ）、ポリイミド、エポキシ、及びエポキシモールディングコンパウンド（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ：ＥＭＣ）からなってもよい。この際、樹脂封止部１１８には、内部電極１１４ａが外部の電極部（図示せず）と連結できるように内部電極１１４ａの上面を露出させる第１オープン部１２０ａを備えることが好ましい。すなわち、外部電極１１４ｂがウェーハチップ１０２から電圧を印加され、内部電極１１４ａが内部電極１１４ａの上面に連結される外部の電極部から電圧を印加される。
一方、再配線層１０８がボンディングパッド１０４を基準として絶縁層１０６上の他側に延長されるように形成されるが、前記再配線層１０８の他端部、すなわちポスト部１０８ｃ上には、応力分散のための円筒状のメタルポスト１１４ｃが備えられることが好ましい。この際、メタルポスト１１４ｃも樹脂封止部１１８によってカバーされ、樹脂封止部１１８には、メタルポスト１１４ｃが外部システム連結用の外部接続端子に連結できるように、メタルポスト１１４ｃの上面を露出させる第２オープン部１２０ｂを備えられることが好ましい。
一方、メタルポスト１１４ｃの上部には、腐食防止及び酸化防止のために表面処理層（図示せず）またはＵＢＭ（Ｕｎｄｅｒ Ｂａｌｌ Ｍｅｔａｌ）が形成されることが好ましい。ここで、表面処理層は、例えばニッケル（Ｎｉ）メッキ層またはニッケル合金メッキ層で形成され、あるいは前記ニッケルメッキ層または前記ニッケル合金メッキ層の上部にパラジウム（Ｐｄ）メッキ層、金（Ａｕ）メッキ層、または順次前記パラジウムメッキ層及び前記金メッキ層が形成されてなる構造であって、薄い厚さを有する。
＜円筒型キャパシタを備えたウェーハレベルパッケージの構造：第１実施例＞
図３は、本発明の好適な第１実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージの断面図である。以下、図３を参照して、本実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ１００ｂについて説明する。
図３に示すように、本実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ１００ｂは、前記円筒型キャパシタを備えたウェーハレベルパッケージ１００ａと基本的に同様の構造を有するが、内部電極１１４ａが、外周電源（図示せず）に連結された外周配線層１１１と連結される構造を有することを特徴とする。すなわち、内部電極１１４ａの下面が絶縁層１０６に形成されるが、前記外部電極部１０８ｂの外部から前記外部電極部１０８ｂの中空部内へ外部電極部１０８ｂ及び外部電極１１４ｂと連結されていない状態で延長される外周配線層１１１に連結される。
ここで、外周配線層１１１は、外部電極部１０８ｂの一側をカバーするように形成された第１カバー絶縁層１０９ａの上部を通過するように形成されることにより、外部電極部１０８ｂと連結されていない状態で外部電極部１０８ｂの外部から内部電極部１１１ａに連結される。また、外周配線層１１１と外部電極１１４ｂとが連結されないように、外周配線層１１１と外部電極１１４ｂとの間に第２カバー絶縁層１０９ｂが形成されることが好ましい。
＜円筒型キャパシタを備えたウェーハレベルパッケージの構造：第２実施例＞
図４は、本発明の好適な第２実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージの断面図である。以下、図４を参照して、本実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ１００ｃについて説明する。
図４に示すように、本実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ１００ｃは、第１実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ１００ｂと基本的に同様の構造を有するが、外部電極部１０８ｂの一側に開放部１１３（図２４Ａ及び図２４Ｂ参照）が形成され、外周配線層１１１が開放部１１３を通過して形成されたことを特徴とする。
ここで、外周配線層１１１は、下面に絶縁層１０６が位置し、外部電極１１４ｂの一側をカバーするように形成されたカバー絶縁層１０９ｃの下部を通過するように形成されることにより、外部電極１１４ｂまたは外部電極部１０８ｂと連結されていない状態で外部電極部１０８ｂの外部から内部電極部１１１ａに連結される。
＜円筒型キャパシタを備えたウェーハレベルパッケージ（１００ａ）の製造方法＞
図５Ａ及び図５Ｂ〜図１２Ａ及び図１２Ｂは、図２に示した円筒型キャパシタを備えたウェーハレベルパッケージ（１００ａ）の製造方法を工程順に示す断面図及び平面図である。以下、これらの図を参照して円筒型キャパシタの製造方法について説明する。
まず、図５Ａ及び図５Ｂに示すように、集積回路（図示せず）が内在しているシリコン素材のチップ本体の上面に、集積回路と電気的に連結されるボンディングパッド１０４が形成され、ボンディングパッド１０４が露出されるようにチップ本体の上面に絶縁層１０６が形成された構造のウェーハチップ１０２を準備する。
次に、図６Ａ及び図６Ｂに示すように、ボンディングパッド１０４に連結されて絶縁層１０６上に延長される再配線層１０８を形成する。
この際、再配線層１０８は、ボンディングパッド１０４を基準として両側に延長されるように形成される。ここで、ボンディングパッド１０４の一側に延長される部分は、キャパシタ部の電極と連結される箇所であって、内部に中空部を有する円形の外部電極部１０８ｂと、前記中空部の内部に前記外部電極部１０８ｂと分離されるように形成された内部電極部１０８ａとを含んでなる。また、他側に延長される部分は、ポストに連結されるポスト部１０８ｃを構成する。
次いで、図７Ａ及び図７Ｂに示すように、ウェーハチップ１０２の上部にドライフィルム（ＤＦ）などの感光性レジスト１１０を塗布し、内部電極部１０８ａを露出させる第１開口部１１２ａ、外部電極部１０８ｂを露出させる第２開口部１１２ｂ、及びポスト部１０８ｃを露出させる第３開口部１１２ｃを形成する。
この際、第１〜第３開口部１１２ａ、１１２ｂ、１１２ｃは、所定のマスクパターン（図示せず）を用い、再配線層１０８の内部電極部１０８ａ、外部電極部１０８ｂ及びポスト部１０８ｃを除いて紫外線に晒して露光し、炭酸ナトリウム（Ｎａ-２ＣＯ３）または炭酸カリウム（Ｋ２Ｏ３）などの現像液を用いて未露光の感光性レジスト１１０を除去することにより形成される。
その後、図８Ａ及び図８Ｂに示すように、第１〜第３開口部１１２ａ、１１２ｂ、１１２ｃの内部にメッキ工程を施す。これにより、第１開口部１１２ａには、内部電極１１４ａが形成され、第２開口部１１２ｂには、外部電極１１４ｂが形成され、第３開口部１１２ｃには、メタルポスト１１４ｃが形成される。
この際、内部電極１１４ａ、外部電極１１４ｂ及びメタルポスト１１４ｃは、例えば金、銀、銅、錫よりなる群から選択された１種、または２種以上からなる合金で形成される。
次いで、図９Ａ及び図９Ｂに示すように、感光性レジスト１１０を除去する。この際、感光性レジスト１１０は、例えばＮａＯＨまたはＫＯＨなどの剥離液を用いて剥離される。剥離液のＯＨ−とドライフィルムレジストのカルボキシル基（ＣＯＯＨ＋）との結合過程において、露光された感光性レジスト１１０が捲れることにより、剥離が生ずる。
次いで、図１０Ａ及び図１０Ｂに示すように、内部電極１１４ａと外部電極１１４ｂとの間に誘電材料を充填し、アニーリング工程を行って誘電体層１１６を形成する。この際、誘電材料は、スクリーンプリント工程によって充填できる。
その後、図１１Ａ及び図１１Ｂに示すように、内部電極１１４ａ、外部電極１１４ｂ及びメタルポスト１１４ｃをカバーするように、樹脂封止部１１８をウェーハチップ１０２の上部に形成する。この際、樹脂封止部１１８は、プリント方法、成形（ｍｏｌｄｉｎｇ）方法及びスピンコート（ｓｐｉｎ ｃｏａｔｉｎｇ）法の中から選ばれたいずれかの方法によって形成でき、例えばエポキシモールディングコンパウンドからなってもよい。
最後に、図１２Ａ及び図１２Ｂに示すように、内部電極１１４ａの上面を露出させる第１オープン部１２０ａ、及びメタルポスト１１４ｃの上面を露出させる第２オープン部１２０ｂを樹脂封止部１１８に加工する。この際、第１オープン部１２０ａと第２オープン部１２０ｂは、例えばレーザーダイレクトアブレーション（Ｌａｓｅｒ Ｄｉｒｅｃｔ Ａｂｌａｔｉｏｎ：ＬＤＡ）工程によって形成できる。
このような製造工程によって、図２に示した円筒型キャパシタを備えたウェーハレベルパッケージ１００ａが製造される。
＜円筒型キャパシタを備えたウェーハレベルパッケージの製造方法：第１実施例＞
図１３Ａ及び図１３Ｂ〜図２１Ａ及び図２１Ｂは、図３に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す断面図及び平面図である。以下、これらの図を参照して、本実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ１００ｂについて説明する。
まず、図１３Ａ及び図１３Ｂに示すように、集積回路（図示せず）が内在しているシリコン素材のウェーハチップ本体の上面に、集積回路と電気的に連結されるボンディングパッド１０４が形成され、ボンディングパッド１０４が露出されるようにウェーハチップ本体の上面に絶縁層１０６が形成された構造のウェーハチップ１０２を準備する。
次いで、図１４Ａ及び図１４Ｂに示すように、ボンディングパッド１０４と連結されて絶縁層１０６上に延長される再配線層１０８ｂ、１０８ｃを形成する。
この際、再配線層１０８ｂ、１０８ｃは、ボンディングパッド１０４を基準として両側に延長されるように形成される。ここで、ボンディングパッド１０４の一側に延長される部分は、キャパシタ部の電極と連結される箇所であって、内部に中空部を有する円形の外部電極部１０８ｂを構成する。また、他側に延長される部分は、ポストに連結されるポスト部１０８ｃを構成する。
次いで、図１５Ａ及び図１５Ｂに示すように、外部電極部１０８ｂの一側をカバーする第１カバー絶縁層１０９ａを絶縁層１０６に形成する。
この際、第１カバー絶縁層１０９ａは、後述する外周配線層１１１が外部電極部１０８ｂの中空部内へ延長されるように形成されるとき、外周配線層１１１と外部電極部１０８ｂとが互いに連結されないようにするためのもので、中空円形の外部電極部１０８ｂの一部のみをカバーするように形成される。
その次、図１６Ａ及び図１６Ｂに示すように、絶縁層１０６の一側から外部電極部１０８ｂの中空部内へ延長される外周配線層１１１を形成する。
この際、外周配線層１１１は、外部電極部１０８ｂの外部から第１カバー絶縁層１０９ａの上部を通って外部電極部１０８ｂの中空部内へ延長されるように形成される。ここで、中空部内に形成される外周配線層１１１は、外部電極部１０８ｂと分離される円形の内部電極部１１１ａを形成する。
次に、図１７Ａ及び図１７Ｂに示すように、外周配線層１１１の一側をカバーする第２カバー絶縁層１０９ｂを、外周配線層１１１の形成された第１カバー絶縁層１０９ａに形成する。
この際、第２カバー絶縁層１０９ｂは、外周配線層１１１が後述の外部電極１１４ｂと連結されないようにするためのもので、第１カバー絶縁層１０９ａと同一の位置に形成することができる。
次いで、図１８Ａ及び図１８Ｂに示すように、ウェーハチップ１０２の上部にドライフィルム（ＤＦ）などの感光性レジスト１１０を塗布し、内部電極部１１１ａを露出させる第１開口部１１２ａ、外部電極部１０８ｂを露出させる第２開口部１１２ｂ、及びポスト部１０８ｃを露出させる第３開口部１１２ｃを形成する。
その後、図１９Ａ及び図１９Ｂに示すように、第１〜第３開口部１１２ａ、１１２ｂ、１１２ｃの内部にメッキ工程を施す。これにより、第１開口部１１２ａには、内部電極１１４ａが形成され、第２開口部１１２ｂには、外部電極１１４ｂが形成され、第３開口部１１２ｃには、メタルポスト１１４ｃが形成される。
この際、外部電極１１４ｂの下部一側には、第２カバー絶縁層１０９ｂが形成されるため、外部電極１１４ｂと外周配線層１１１は互いに電気的に絶縁できる。
次いで、図２０Ａ及び図２０Ｂに示すように、感光性レジスト１１０を除去し、内部電極１１４ａと外部電極１１４ｂとの間に誘電材料を充填し、アニーリング工程を行って誘電体層１１６を形成する。
最後に、図２１Ａ及び図２１Ｂに示すように、内部電極１１４ａ、外部電極１１４ｂ及びメタルポスト１１４ｃをカバーするように樹脂封止部１１８をウェーハチップ１０２の上部に形成し、樹脂封止部１１８には、メタルポスト１１４ｃの上面を露出させるオープン部１２０ｂを加工する。
このような製造工程によって、図３に示した円筒型キャパシタを備えたウェーハレベルパッケージ１００ｂが製造される。
＜円筒型キャパシタを備えたウェーハレベルパッケージの製造方法：第２実施例＞
図２２Ａ及び図２２Ｂ〜図２９Ａ及び図２９Ｂは、図４に示した円筒型キャパシタを備えたウェーハレベルパッケージの製造方法を工程順に示す断面図及び平面図である。以下、これらの図を参照して、本実施例に係る円筒型キャパシタを備えたウェーハレベルパッケージ１００ｃについて説明する。
まず、図２２Ａ及び図２２Ｂに示すように、ボンディングパッド１０４が形成され、ボンディングパッド１０４が露出されるようにウェーハチップ本体の上面に絶縁層１０６が形成されたウェーハチップ１０２を準備する。
次いで、図２３Ａ及び図２３Ｂに示すように、ボンディングパッド１０４に連結されて絶縁層１０６上に延長される再配線層１０８ｂ、１０８ｃを形成する。
この際、ボンディングパッド１０４の一側に延長される部分は、キャパシタの電極部に連結される箇所であって、内部に中空部を有し、且つ一側に開放部１１３が形成された円形の外部電極部１０８ｂが形成される。また、他側に延長される部分は、ポスト部１０８ｃを構成する。
その後、図２４Ａ及び図２４Ｂに示すように、絶縁層１０６の一側から外部電極部１０８ｂの中空部内へ延長される外周配線層１１１を形成する。
この際、外周配線層１１１は、外部電極部１０８ｂの外部から外部電極部１０８ｂの開放部１１３を介して外部電極部１０８ｂの中空部内へ延長されるように形成される。よって、外周配線層１１１と外部電極部１０８ｂは、お互い電気的に絶縁できる。
次いで、図２５Ａ及び図２５Ｂに示すように、外周配線層１１１の一側をカバーするカバー絶縁層１０９ｃを絶縁層１０６に形成する。
この際、カバー絶縁層１０９ｃは、外周配線層１１１が後述の外部電極１１４ｂと連結されないようにするためのものである。
その次、図２６Ａ及び図２６Ｂ〜図２９Ａ及び図２９Ｂに示すように、ウェーハチップ１０２の上部に感光性レジスト１１０を塗布し、内部電極部１１１ａを露出させる第１開口部１１２ａ、外部電極部１０８ｂを露出させる第２開口部１１２ｂ、およびポスト部１０８ｃを露出させる第３開口部１１２ｃを形成し、第１〜第３開口部１１２ａ、１１２ｂ、１１２ｃの内部にメッキ工程を施す。メッキ工程の後、感光性レジスト１１０を除去し、内部電極１１４ａと外部電極１１４ｂとの間の空間に誘電材料を充填し、アニーリング工程を行って誘電体層１１６を形成し、樹脂封止部１１８をウェーハチップ１０２の上部に形成し、樹脂封止部１１８にはメタルポスト１１４ｃの上面を露出させるオープン部１２０ｂを加工する。
このような製造工程によって、図４に示した円筒型キャパシタを備えたウェーハレベルパッケージ１００ｃが製造される。
以上、本発明を具体的な実施例によって詳細に説明したが、これらの実施例は本発明を具体的に説明するためのものに過ぎない。本発明に係る円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法は、これに限定されないことは言うまでもない。当該分野における通常の知識を有する者であれば、本発明の技術的思想から逸脱することなく、各種の変更例または修正例に想到し得ることは明らかであろう。
本発明の単純な変形または変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は特許請求の範囲によって明確になるであろう。
本発明は、ウェーハ上でパッケージングを行うウェーハレベルパッケージに適用可能である。
１０２ ウェーハチップ
１０４ ボンディングパッド
１０６ 絶縁層
１０８ 再配線層
１０８ａ、１１１ａ 内部電極部
１０８ｂ 外部電極部
１０８ｃ ポスト部
１０９ａ 第１カバー絶縁層
１０９ｂ 第２カバー絶縁層
１０９ｃ カバー絶縁層
１１０ 感光性レジスト
１１１ 外周配線層
１１２ａ、１１２ｂ、１１２ｃ 開口部
１１３ 開放部
１１４ａ 内部電極
１１４ｂ 外部電極
１１４ｃ メタルポスト
１１６ 誘電体層
１１８ 樹脂封止部
１２０ａ、１２０ｂ オープン部
１０４ ボンディングパッド
１０６ 絶縁層
１０８ 再配線層
１０８ａ、１１１ａ 内部電極部
１０８ｂ 外部電極部
１０８ｃ ポスト部
１０９ａ 第１カバー絶縁層
１０９ｂ 第２カバー絶縁層
１０９ｃ カバー絶縁層
１１０ 感光性レジスト
１１１ 外周配線層
１１２ａ、１１２ｂ、１１２ｃ 開口部
１１３ 開放部
１１４ａ 内部電極
１１４ｂ 外部電極
１１４ｃ メタルポスト
１１６ 誘電体層
１１８ 樹脂封止部
１２０ａ、１２０ｂ オープン部
Claims (13)
- 上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層が形成されたウェーハチップと、
前記ボンディングパッドに連結された状態で前記絶縁層の一側に延長される再配線層と、
前記再配線層に連結され、内部に中空部を有する円筒状の外部電極と、
前記中空部内に前記外部電極と分離されるように形成された円筒状の内部電極と、
前記外部電極と前記内部電極との間に形成される誘電体層と、
前記再配線層、前記内部電極、前記外部電極及び前記誘電体層をカバーするように前記絶縁層に形成される樹脂封止部とを含み、
前記内部電極の下面が、前記外部電極の外部から前記外部電極の中空部内へ前記外部電極と連結されていない状態で延長されるように前記絶縁層に形成される外周配線層に連結されたことを特徴とする円筒型キャパシタを備えたウェーハレベルパッケージ。 - 前記再配線層が、
前記外部電極の下面に形成され、中空部を有する円形の外部電極部と、
前記内部電極の下面に前記外部電極部と分離されるように形成された円形の内部電極部とを含むことを特徴とする請求項１に記載の円筒型キャパシタを備えたウェーハレベルパッケージ。 - 前記外周配線層が、前記外部電極部の一側をカバーするように形成された第１カバー絶縁層の上部、及び前記外部電極の一側をカバーするように形成された第２カバー絶縁層の下部を通過するように形成されることにより、前記外部電極部及び前記外部電極に連結されていない状態で前記外部電極部の外部から前記内部電極部に連結されることを特徴とする請求項２に記載の円筒型キャパシタを備えたウェーハレベルパッケージ。
- 前記再配線層が、前記絶縁層の他側に延長されてその上部にメタルポストを備え、前記樹脂封止部が、前記メタルポストをカバーするように形成されるが、前記メタルポストの上面を露出させるオープン部を備えることを特徴とする請求項１に記載の円筒型キャパシタを備えたウェーハレベルパッケージ。
- 前記再配線層が、
前記外部電極の下面に形成され、中空部を有し、一側に開放部を備える円形の外部電極部と、
前記内部電極の下面に形成され、前記外部電極部とは分離される円形の内部電極部とを含むことを特徴とする請求項１に記載の円筒型キャパシタを備えたウェーハレベルパッケージ。 - 前記外周配線層が、前記外部電極部の前記開放部及び前記外部電極の一側をカバーするように形成されたカバー絶縁層の下部を通過するように形成されることにより、前記外部電極部及び前記外部電極に連結されていない状態で前記外部電極部の外部から前記内部電極部に連結されることを特徴とする請求項５に記載の円筒型キャパシタを備えたウェーハレベルパッケージ。
- （Ａ）上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層が形成されたウェーハチップを準備する段階と、
（Ｂ）前記ボンディングパッドに連結された状態で前記絶縁層の一側に延長され且つ内部に中空部を有する円形の外部電極部を備える再配線層を形成する段階と、
（Ｃ）前記外部電極部の一側をカバーするように第１カバー絶縁層を積層し、前記外部電極部の外部から前記第１カバー絶縁層の上部を通って前記外部電極部内へ延長されるように形成され、前記中空部に円形の内部電極部を有する外周配線層を形成し、前記外周配線層の一側をカバーするように第２カバー絶縁層を積層する段階と、
（Ｄ）前記内部電極部及び前記外部電極部の上部に内部電極及び外部電極を形成し、前記内部電極と前記外部電極との間に誘電体層を形成する段階と、
（Ｅ）前記再配線層、前記内部電極、前記外部電極及び前記誘電体層をカバーするように前記絶縁層に樹脂封止部を形成する段階とを含んでなることを特徴とする円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。 - 前記（Ｄ）段階が、
（Ｄ１）前記絶縁層の上部に感光性レジストを塗布する段階と、
（Ｄ２）前記感光性レジストに、前記内部電極部及び前記外部電極部を露出させる第１開口部及び第２開口部を形成する段階と、
（Ｄ３）前記第１開口部及び前記第２開口部にメッキ工程を施して内部電極及び外部電極を形成する段階と、
（Ｄ４）前記感光性レジストを除去する段階と、
（Ｄ５）前記内部電極と前記外部電極との間に誘電材料を充填し、前記誘電材料をアニーリングして誘電体層を形成する段階とを含むことを特徴とする請求項７に記載の円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。 - 前記（Ｄ５）段階において、前記誘電材料が、スクリーンプリント工程によって充填されることを特徴とする請求項８に記載の円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。
- 前記（Ｂ）段階において、前記再配線層が、前記ボンディングパッドに連結された状態で前記絶縁層の一側及び他側に延長されるように形成され、
前記（Ｄ）段階において、前記絶縁層の他側に延長された前記再配線層の上部にメタルポストが形成され、
前記（Ｅ）段階において、前記樹脂封止部が、前記メタルポストをカバーするように形成され、前記樹脂封止部には前記メタルポストの上面を露出させるオープン部が加工されることを特徴とする請求項７に記載の円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。 - （Ａ）上面にボンディングパッドを備え、前記ボンディングパッドを露出させる絶縁層が形成されたウェーハチップを準備する段階と、
（Ｂ）前記ボンディングパッドに連結された状態で前記絶縁層の一側に延長され、内部に中空部を有し且つ一側に開放部が形成された円形の外部電極部を有する再配線層を形成する段階と、
（Ｃ）前記外部電極部の外部から前記外部電極部の前記開放部を介して前記外部電極部内へ延長されるように形成され且つ前記中空部に円形の内部電極部を有する外周配線層を形成し、前記外周配線層の一側をカバーするようにカバー絶縁層を積層する段階と、
（Ｄ）前記内部電極部及び前記外部電極部の上部に内部電極及び外部電極を形成し、前記内部電極と前記外部電極との間に誘電体層を形成する段階と、
（Ｅ）前記再配線層、前記内部電極、前記外部電極、及び前記誘電体層をカバーするように前記絶縁層に樹脂封止部を形成する段階とを含んでなることを特徴とする円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。 - 前記（Ｄ）段階が、
（Ｄ１）前記絶縁層の上部に感光性レジストを塗布する段階と、
（Ｄ２）前記感光性レジストに、前記内部電極部及び前記外部電極部をそれぞれ露出させる第１開口部及び第２開口部を形成する段階と、
（Ｄ３）前記第１開口部及び前記第２開口部にメッキ工程を施して内部電極及び外部電極を形成する段階と、
（Ｄ４）前記感光性レジストを除去する段階と、
（Ｄ５）前記内部電極と前記外部電極との間に誘電材料を充填し、前記誘電材料をアニーリングして誘電体層を形成する段階とを含んでなることを特徴とする請求項１１に記載の円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。 - 前記（Ｂ）段階において、前記再配線層が、前記ボンディングパッドに連結された状態で前記絶縁層の一側及び他側に延長されるように形成され、
前記（Ｄ）段階において、前記絶縁層の他側に延長された前記再配線層の上部にメタルポストが形成され、
前記（Ｅ）段階において、前記樹脂封止部が、前記メタルポストをカバーするように形成され、前記樹脂封止部には前記メタルポストの上面を露出させるオープン部が加工されることを特徴とする請求項１１に記載の円筒型キャパシタを備えたウェーハレベルパッケージの製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20090075760 | 2009-08-17 | ||
| KR10-2009-0075760 | 2009-08-17 | ||
| KR10-2010-0003866 | 2010-01-15 | ||
| KR1020100003866A KR101067133B1 (ko) | 2009-08-17 | 2010-01-15 | 원통형 캐패시터를 구비한 웨이퍼 레벨 패키지 및 그 제조방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010095358A Division JP5097792B2 (ja) | 2009-08-17 | 2010-04-16 | 円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012094893A true JP2012094893A (ja) | 2012-05-17 |
| JP5209110B2 JP5209110B2 (ja) | 2013-06-12 |
Family
ID=43776039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011286286A Expired - Fee Related JP5209110B2 (ja) | 2009-08-17 | 2011-12-27 | 円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5209110B2 (ja) |
| KR (1) | KR101067133B1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188448A (ja) * | 1998-12-22 | 2000-07-04 | Sony Corp | 配線基板及びその製造方法 |
| JP2005108929A (ja) * | 2003-09-29 | 2005-04-21 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
| JP2006019455A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447968B1 (ko) * | 2001-08-07 | 2004-09-10 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지의 제조방법 |
| US7576426B2 (en) * | 2005-04-01 | 2009-08-18 | Skyworks Solutions, Inc. | Wafer level package including a device wafer integrated with a passive component |
| KR100850897B1 (ko) * | 2007-01-22 | 2008-08-07 | 주식회사 네패스 | 수동소자가 매립된 반도체 장치 및 그 제조 방법 |
| KR100887475B1 (ko) * | 2007-02-26 | 2009-03-10 | 주식회사 네패스 | 반도체 패키지 및 그 제조방법 |
-
2010
- 2010-01-15 KR KR1020100003866A patent/KR101067133B1/ko not_active IP Right Cessation
-
2011
- 2011-12-27 JP JP2011286286A patent/JP5209110B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000188448A (ja) * | 1998-12-22 | 2000-07-04 | Sony Corp | 配線基板及びその製造方法 |
| JP2005108929A (ja) * | 2003-09-29 | 2005-04-21 | Casio Comput Co Ltd | 半導体装置及びその製造方法 |
| JP2006019455A (ja) * | 2004-06-30 | 2006-01-19 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110018253A (ko) | 2011-02-23 |
| JP5209110B2 (ja) | 2013-06-12 |
| KR101067133B1 (ko) | 2011-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5097792B2 (ja) | 円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法 | |
| US7573119B2 (en) | Semiconductor device | |
| US8209856B2 (en) | Printed wiring board and method for manufacturing the same | |
| US10622320B2 (en) | Semiconductor package and method of manufacturing the same | |
| JP2005045268A (ja) | 再配線バンプ形成方法及びそれを利用した半導体チップと実装構造 | |
| JP2004104102A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TWI403236B (zh) | 線路基板製程及線路基板 | |
| JP2012069761A (ja) | 半導体素子、半導体素子実装体及び半導体素子の製造方法 | |
| US20090102050A1 (en) | Solder ball disposing surface structure of package substrate | |
| CN103299410A (zh) | 电子元器件模块及电子元器件单元 | |
| JP2009272490A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7001445B2 (ja) | 半導体装置およびその製造方法 | |
| US7544599B2 (en) | Manufacturing method of solder ball disposing surface structure of package substrate | |
| JP2018137474A (ja) | 電子装置 | |
| JP4759981B2 (ja) | 電子部品内蔵モジュールの製造方法 | |
| JP2007005357A (ja) | 半導体装置の製造方法 | |
| JP2006287094A (ja) | 半導体装置及びその製造方法 | |
| JP5209110B2 (ja) | 円筒型キャパシタを備えたウェーハレベルパッケージ及びその製造方法 | |
| JP2009099730A (ja) | パッケージ基板の半田ボール配置側表面構造およびその製造方法 | |
| JP2001244366A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007095894A (ja) | 半導体装置及びその製造方法 | |
| JP2004172163A (ja) | 半導体装置及びその製造方法 | |
| JP5607692B2 (ja) | 電子装置 | |
| JP2009290173A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160301 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |