JP2012090057A - プリント回路板 - Google Patents
プリント回路板 Download PDFInfo
- Publication number
- JP2012090057A JP2012090057A JP2010234734A JP2010234734A JP2012090057A JP 2012090057 A JP2012090057 A JP 2012090057A JP 2010234734 A JP2010234734 A JP 2010234734A JP 2010234734 A JP2010234734 A JP 2010234734A JP 2012090057 A JP2012090057 A JP 2012090057A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- signal
- transmission line
- line
- impedance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/24—Terminating devices
- H01P1/26—Dissipative terminations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】送信回路131と伝送線路111との接続点101aに、送信回路131の出力インピーダンス値と伝送線路111のインピーダンス値の並列インピーダンス値以上のインピーダンス値の補正線路113の一端が接続される。補正線路113の他端には、補正線路113のインピーダンス値よりも低い抵抗値の補正抵抗器110が接続される。補正線路113の信号伝播時間をTd、信号の最小のパルス幅をTmin、信号の立ち上がり時間をTrとしたとき、信号伝播時間Tdが0.5×Tr≦Td≦0.5×Tminの条件を満たすように、補正線路113の長さが設定されている。
【選択図】図1
Description
図1は、本発明の第1実施形態に係るプリント回路板の概略構成を示す説明図である。図1(a)は、プリント回路板の等価回路である。図1(b)は、プリント回路板の主伝送線路と平行な方向に沿った断面図であり、図1(c),(d)は、プリント回路板の信号配線層の平面図である。図1(e)は、プリント回路板の主伝送線路と直交する方向に沿った断面図である。
γ1=(Rp−Z113)/(Rp+Z113) …(1)
γ2=(R110−Z113)/(R110+Z113) …(2)
V1´=(1+γ2+γ1×γ2)×V1o …(3)
0.5×Tr≦Td≦0.5×Tmin …(4)
Len113≒(co/√εr)×Td …(5)
V1´´=V1´+γ2×(γ1×γ2×V1o)
+γ1×(γ2×(γ1×γ2×V1o))
=(1+γ2+γ1×γ2)×V1o
+γ2×(γ1×γ2×V1o)+γ1×(γ2×(γ1×γ2×V1o))
={1+γ2+γ1×γ2+γ1×γ22+(γ1×γ2)2}V1o
=〔1+(1+γ1)×γ2+{(1+γ1)×γ2×(γ1×γ2)}〕V1o
V1x={1+(1+γ1)×γ2/(1−γ1×γ2)}×V1o
=(1+γ2)/(1−γ1×γ2)×V1o …(6)
V1´/V1o=1+γ2+γ1×γ2=Bv …(7)
(1+γ2)/(1−γ1×γ2)≧Av …(8)
本第1実施形態の効果をコンピュータシミュレーションで示す。シミュレーションに用いた各部のパラメータを以下に示す。まず、送信素子101のパラメータについて示す。動作周波数を2[Gbps](最小パルス幅Tminを500[psec])、出力飽和電圧の振幅範囲を0.9±0.9[V]、送信回路131の出力インピーダンス値R101を20[Ω]とした。また、送信回路131の出力信号立ち上がり時間(立ち下がり時間)Trを100[psec]とした。
Z111≒{60/√(0.475×εr+0.67)}×ln{4×h1/(0.67×(0.8×W1+t1))}
次に、本発明の第2実施形態に係るプリント回路板について詳細に説明する。図5は、本発明の第2実施形態に係るプリント回路板の概略構成を示す説明図である。図5(a)は、プリント回路板の等価回路である。図5(b)は、プリント回路板の主伝送線路と平行な方向に沿った断面図であり、図5(c),(d)は、プリント回路板の信号配線層の平面図である。図5(e)は、プリント回路板の主伝送線路と直交する方向に沿った断面図である。
補正線路214のインピーダンス値Z214は、送信素子201内の信号源205(第2の送信端子から見た送信回路231)のインピーダンス値R205と伝送線路212のインピーダンス値Z212との並列インピーダンスRs以上に設定されている。また、補正抵抗器210の抵抗値R210の0.5倍は、補正線路213のインピーダンス値Z113よりも低く設定されている。補正抵抗器210の抵抗値R210の0.5倍は、補正線路214のインピーダンス値Z114よりも低く設定されている。言い換えれば、補正抵抗器210の抵抗値R210は、各補正線路213,214の2倍のインピーダンス値2×Z213,2×Z214よりも低く設定されている。また、終端抵抗器203の抵抗値R203の0.5倍と伝送線路211,212のインピーダンス値Z211,Z212とが等しく設定されている。
γ1=(Rq−Z213)/(Rq+Z213) …(9)
γ3=(Rs−Z214)/(Rs+Z214) …(10)
ただし、Rq=(Z211×R204)/(Z211+R204)、Rs=(Z212×R205)/(Z212+R205)である。
γ2=(0.5×R210−Z213)/(0.5×R210+Z213) …(11)
γ4=(0.5×R210−Z214)/(0.5×R210+Z214) …(12)
(1+γ2)/(1−γ1×γ2)≧Av …(13)
(1+γ4)/(1−γ3×γ4)≧Av …(14)
1+γ2+γ1×γ2=Bv±5% …(15)
1+γ4+γ3×γ4=Bv±5% …(16)
Z211,Z212≒{60/√(0.475εr+0.67)}×ln{4×h1/(0.67(0.8×W1+t1))}[Ω]
Zdiff≒2Zo{1−0.48×exp(−0.96×WG1/h1)}[Ω]となる。
次に、本発明の第3実施形態に係るプリント回路板について説明する。図6は、第3実施形態のプリント回路板を示す図である。なお、図6に示すプリント回路板の等価回路は、図5(a)のプリント回路板と同じであり、上記第2実施形態と同様の構成については、同一符号を付して説明を省略する。
次に、本発明の第4実施形態に係るプリント回路板について説明する。図7は、第4実施形態のプリント回路板を示す図である。なお、図7に示すプリント回路板の等価回路は、図5(a)のプリント回路板と同じであり、上記第2実施形態と同様の構成については、同一符号を付して説明を省略する。
110 補正抵抗器(抵抗器)
111 伝送線路(主伝送線路)
113 補正線路(副伝送線路)
131 送信回路
132 受信回路
200 プリント回路板
210 補正抵抗器(抵抗器)
211 伝送線路(第1の主伝送線路)
212 伝送線路(第2の主伝送線路)
213 補正線路(第1の副伝送線路)
214 補正線路(第2の副伝送線路)
231 送信回路
232 受信回路
Claims (4)
- 信号を送信する送信回路と、信号を受信する受信回路と、前記送信回路と前記受信回路とを接続し、信号が伝播する主伝送線路と、を備えたプリント回路板において、
前記送信回路と前記主伝送線路との接続点に一端が接続され、前記送信回路の出力インピーダンス値と前記主伝送線路のインピーダンス値との並列インピーダンス値以上のインピーダンス値に設定された副伝送線路と、
前記副伝送線路の他端に接続され、前記副伝送線路のインピーダンス値よりも低い抵抗値に設定された抵抗器と、を備え、
信号が前記副伝送線路の一端から他端に伝播するのに要する信号伝播時間をTd、
前記送信回路により送信される信号の最小のパルス幅をTmin、
前記送信回路により送信される信号の立ち上がり時間をTrとしたとき、
信号伝播時間Tdが0.5×Tr≦Td≦0.5×Tminの条件を満たす値となる範囲内で、前記副伝送線路の長さが設定されていることを特徴とするプリント回路板。 - 前記副伝送線路を他端から一端に向かって伝播する信号が一端で反射するときの反射係数をγ1、
前記副伝送線路を一端から他端に向かって伝播する信号が他端で反射するときの反射係数をγ2、
前記送信回路の出力飽和電圧の幅を分母とし、前記受信回路の入力閾値電圧の幅を分子とした比をAv、
前記主伝送線路の信号の伝送率をBvとしたとき、
0<Av<Bv<1の条件の下、反射係数γ1,γ2が、
(1+γ2)/(1−γ1×γ2)≧Av、
1+γ2+γ1×γ2=Bv±5%
の条件を満たす値となる範囲内で、前記副伝送線路のインピーダンスの値及び前記抵抗器の抵抗値が設定されていることを特徴とする請求項1に記載のプリント回路板。 - 差動信号を送信する第1の送信端子及び第2の送信端子を有する送信回路と、差動信号を受信する第1の受信端子及び第2の受信端子を有する受信回路と、前記送信回路と前記受信回路とを接続し、差動信号が伝播する第1の主伝送線路及び第2の主伝送線路とを備えたプリント回路板において、
前記送信回路の第1の送信端子と前記第1の主伝送線路との接続点に一端が接続され、前記第1の送信端子から見た前記送信回路の出力インピーダンス値と前記第1の主伝送線路のインピーダンス値との並列インピーダンス値以上のインピーダンス値に設定された第1の副伝送線路と、
前記送信回路の第2の送信端子と前記第2の主伝送線路との接続点に一端が接続され、前記第2の送信端子から見た前記送信回路の出力インピーダンス値と前記第2の主伝送線路のインピーダンス値との並列インピーダンス値以上のインピーダンス値に設定された第2の副伝送線路と、
前記各副伝送線路の他端の間に接続され、前記各副伝送線路の2倍のインピーダンス値よりも低い抵抗値に設定された抵抗器と、を備え、
信号が前記各副伝送線路の一端から他端に伝播するのに要する信号伝播時間をTd、
前記送信回路により送信される差動信号の最小のパルス幅をTmin、
前記送信回路により送信される差動信号の立ち上がり時間をTrとしたとき、
信号伝播時間Tdが0.5×Tr≦Td≦0.5×Tminの条件を満たす値となる範囲内で、前記各副伝送線路の長さが設定されていることを特徴とするプリント回路板。 - 前記第1の副伝送線路を他端から一端に向かって伝播する信号が一端で反射するときの反射係数をγ1、
前記第1の副伝送線路を一端から他端に向かって伝播する信号が他端で反射するときの反射係数をγ2、
前記第2の副伝送線路を他端から一端に向かって伝播する信号が一端で反射するときの反射係数をγ3、
前記第2の副伝送線路を一端から他端に向かって伝播する信号が他端で反射するときの反射係数をγ4、
前記送信回路の出力飽和電圧の幅を分母とし、前記受信回路の入力閾値電圧の幅を分子とした比をAv、
前記各主伝送線路の信号の伝送率をBvとしたとき、
0<Av<Bv<1の条件の下、反射係数γ1,γ2,γ3,γ4が、
(1+γ2)/(1−γ1×γ2)≧Av、
(1+γ4)/(1−γ3×γ4)≧Av、
1+γ2+γ1×γ2=Bv±5%、
1+γ4+γ3×γ4=Bv±5%
の条件を満たす値となる範囲内で、前記各副伝送線路のインピーダンス値及び前記抵抗器の抵抗値が設定されていることを特徴とする請求項3に記載のプリント回路板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010234734A JP5610970B2 (ja) | 2010-10-19 | 2010-10-19 | プリント回路板 |
US13/253,333 US8428155B2 (en) | 2010-10-19 | 2011-10-05 | Printed circuit board |
KR1020110104929A KR101355156B1 (ko) | 2010-10-19 | 2011-10-14 | 프린트 회로판 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010234734A JP5610970B2 (ja) | 2010-10-19 | 2010-10-19 | プリント回路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012090057A true JP2012090057A (ja) | 2012-05-10 |
JP5610970B2 JP5610970B2 (ja) | 2014-10-22 |
Family
ID=45934117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010234734A Active JP5610970B2 (ja) | 2010-10-19 | 2010-10-19 | プリント回路板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8428155B2 (ja) |
JP (1) | JP5610970B2 (ja) |
KR (1) | KR101355156B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013128190A (ja) * | 2011-12-19 | 2013-06-27 | Hitachi Ltd | 半導体装置、信号伝送システム及び信号伝送方法 |
JP2017034372A (ja) * | 2015-07-30 | 2017-02-09 | セイコーエプソン株式会社 | ケーブルハーネス装置、および電子機器 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5904856B2 (ja) | 2012-04-23 | 2016-04-20 | キヤノン株式会社 | プリント配線板、半導体パッケージ及びプリント回路板 |
JP6238567B2 (ja) | 2012-08-01 | 2017-11-29 | キヤノン株式会社 | 放電回路、電源装置及び画像形成装置 |
US9356525B2 (en) | 2012-08-31 | 2016-05-31 | Canon Kabushiki Kaisha | Power supply device and image forming apparatus |
JP6399761B2 (ja) | 2014-02-07 | 2018-10-03 | キヤノン株式会社 | 電源装置及び画像形成装置 |
JP6818534B2 (ja) | 2016-12-13 | 2021-01-20 | キヤノン株式会社 | プリント配線板、プリント回路板及び電子機器 |
US10716211B2 (en) | 2018-02-08 | 2020-07-14 | Canon Kabushiki Kaisha | Printed circuit board, printed wiring board, electronic device, and camera |
JP6942679B2 (ja) | 2018-09-21 | 2021-09-29 | キヤノン株式会社 | 伝送回路、電子機器、及び撮像装置 |
US11019719B2 (en) | 2019-08-06 | 2021-05-25 | Canon Kabushiki Kaisha | Printed circuit board, printed wiring board, and electronic device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05265614A (ja) * | 1992-03-17 | 1993-10-15 | Hitachi Ltd | 双方向信号伝送回路 |
JP2004281960A (ja) * | 2003-03-19 | 2004-10-07 | Renesas Technology Corp | 符号間干渉抑制抵抗を用いた超高速インタフェース |
JP2006270935A (ja) * | 2005-02-25 | 2006-10-05 | Mitsubishi Electric Corp | 信号伝送回路、icパッケージ及び実装基板 |
US20070001704A1 (en) * | 2005-06-30 | 2007-01-04 | O'mahony Frank | Method and apparatus for equalization of connection pads |
US7391251B1 (en) * | 2005-11-07 | 2008-06-24 | Pericom Semiconductor Corp. | Pre-emphasis and de-emphasis emulation and wave shaping using a programmable delay without using a clock |
JP2008160389A (ja) * | 2006-12-22 | 2008-07-10 | Mitsubishi Electric Corp | 信号等化器 |
JP2008294837A (ja) * | 2007-05-25 | 2008-12-04 | Fuji Xerox Co Ltd | 信号伝送回路及び信号伝送システム |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0433007B1 (en) | 1989-12-14 | 1997-03-12 | Canon Kabushiki Kaisha | Photoelectric converting device with improved resetting transistor and information processing apparatus utilizing the same |
US7397320B1 (en) * | 2001-05-16 | 2008-07-08 | Cadence Design Systems, Inc. | Non-uniform transmission line for reducing cross-talk from an aggressor transmission line |
US7275173B2 (en) * | 2003-03-26 | 2007-09-25 | Infineon Technologies Ag | Method for measuring and compensating for skews of data transmission lines by compensating for skew by delay elements switched in response to the calculated reative skew |
JP4468011B2 (ja) | 2004-02-25 | 2010-05-26 | キヤノン株式会社 | スイッチング電源及び画像形成装置 |
US7451646B2 (en) * | 2005-07-28 | 2008-11-18 | The Regents Of The University Of California | Device and method for resonant high-speed microscopic impedance probe |
JP4819639B2 (ja) | 2005-10-12 | 2011-11-24 | キヤノン株式会社 | プリント回路板 |
US7564695B2 (en) | 2007-07-09 | 2009-07-21 | Canon Kabushiki Kaisha | Circuit connection structure and printed circuit board |
JP5679828B2 (ja) | 2010-02-09 | 2015-03-04 | キヤノン株式会社 | スイッチング電源および画像形成装置 |
-
2010
- 2010-10-19 JP JP2010234734A patent/JP5610970B2/ja active Active
-
2011
- 2011-10-05 US US13/253,333 patent/US8428155B2/en not_active Expired - Fee Related
- 2011-10-14 KR KR1020110104929A patent/KR101355156B1/ko active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05265614A (ja) * | 1992-03-17 | 1993-10-15 | Hitachi Ltd | 双方向信号伝送回路 |
JP2004281960A (ja) * | 2003-03-19 | 2004-10-07 | Renesas Technology Corp | 符号間干渉抑制抵抗を用いた超高速インタフェース |
JP2006270935A (ja) * | 2005-02-25 | 2006-10-05 | Mitsubishi Electric Corp | 信号伝送回路、icパッケージ及び実装基板 |
US20070001704A1 (en) * | 2005-06-30 | 2007-01-04 | O'mahony Frank | Method and apparatus for equalization of connection pads |
US7391251B1 (en) * | 2005-11-07 | 2008-06-24 | Pericom Semiconductor Corp. | Pre-emphasis and de-emphasis emulation and wave shaping using a programmable delay without using a clock |
JP2008160389A (ja) * | 2006-12-22 | 2008-07-10 | Mitsubishi Electric Corp | 信号等化器 |
JP2008294837A (ja) * | 2007-05-25 | 2008-12-04 | Fuji Xerox Co Ltd | 信号伝送回路及び信号伝送システム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013128190A (ja) * | 2011-12-19 | 2013-06-27 | Hitachi Ltd | 半導体装置、信号伝送システム及び信号伝送方法 |
JP2017034372A (ja) * | 2015-07-30 | 2017-02-09 | セイコーエプソン株式会社 | ケーブルハーネス装置、および電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20120093201A1 (en) | 2012-04-19 |
KR20120040662A (ko) | 2012-04-27 |
JP5610970B2 (ja) | 2014-10-22 |
KR101355156B1 (ko) | 2014-01-27 |
US8428155B2 (en) | 2013-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5610970B2 (ja) | プリント回路板 | |
JP4616861B2 (ja) | 信号伝送回路及び信号伝送システム | |
JP2006245291A (ja) | 伝送線路及び配線形成方法 | |
US9380704B2 (en) | Transmission system and method for constructing backplane system | |
US10499490B2 (en) | High speed differential trace with reduced radiation in return path | |
EP2521265A1 (en) | Apparatus and methods of reducing pre-emphasis voltage jitter | |
Lin et al. | Using stepped-impedance lines for common-mode noise reduction on bended coupled transmission lines | |
CN110896327A (zh) | 一种多维度信号眼图补偿电路 | |
Shim et al. | A compact and wide-band passive equalizer design using a stub with defected ground structure for high speed data transmission | |
EP0798646A1 (en) | Impedance stepping for increasing the operating speed of computer backplane busses | |
US8804225B2 (en) | Signal shaping circuit and light transmitting device | |
Shang et al. | Signal integrity analysis for high speed digital circuit | |
US9763318B2 (en) | Circuit, display substrate and display device | |
Huang et al. | The optimal number and location of grounded vias to reduce crosstalk | |
US9148130B1 (en) | System and method for boosting a selective portion of a drive signal for chip-to-chip transmission | |
JP6357033B2 (ja) | プリント回路板 | |
Bucur | Crosstalk-An overview for high speed design | |
Vasa et al. | High speed interconnect optimization | |
JP6389655B2 (ja) | プリント回路板および電子機器 | |
Boos et al. | High-speed signal compensation on printed circuit boards | |
US20080252348A1 (en) | Apparatus and method for high speed signals on a printed circuit board | |
KR102165986B1 (ko) | 신호 전송 시스템 | |
Chuang et al. | A branched reflector technique to reduce crosstalk between slot-crossing signal lines | |
US8493833B1 (en) | Slew rate-variation based driver equalization for far-end crosstalk cancellation | |
Vazgen et al. | Design of edge boosting digital control circuit for high-speed ICs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120203 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130228 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140714 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140902 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5610970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |