JP2012064642A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012064642A
JP2012064642A JP2010205495A JP2010205495A JP2012064642A JP 2012064642 A JP2012064642 A JP 2012064642A JP 2010205495 A JP2010205495 A JP 2010205495A JP 2010205495 A JP2010205495 A JP 2010205495A JP 2012064642 A JP2012064642 A JP 2012064642A
Authority
JP
Japan
Prior art keywords
region
insulating film
offset
trench
liner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010205495A
Other languages
English (en)
Inventor
Takao Itoi
貴夫 井樋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010205495A priority Critical patent/JP2012064642A/ja
Priority to US13/230,325 priority patent/US8471334B2/en
Publication of JP2012064642A publication Critical patent/JP2012064642A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】本発明の実施形態は、電気抵抗を低減させることができる半導体装置及びその製造方法を提供する。
【解決手段】実施形態によれば、第１導電型のチャネル形成領域と、第２導電型の第１オフセット領域と、前記第１オフセット領域の表面に埋め込まれている第１絶縁膜領域と、前記第１オフセット領域と前記第１絶縁膜領域との間に設けられた第１ライナ層と、前記第１絶縁膜領域を挟んで前記チャネル形成領域とは反対側に形成され、前記第１オフセット領域よりも不純物濃度の高い第２導電型の第１半導体領域と、前記チャネル形成領域を挟んで前記第１半導体領域とは反対側に形成され、前記第１オフセット領域よりも不純物濃度の高い第２導電型の第２半導体領域と、前記チャネル形成領域上及び前記第１オフセット領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を備えたことを特徴とする半導体装置が提供される。
【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）において、オフセット領域（ドリフト領域）に絶縁体を埋め込む構造（ＳＴＩ；shallow trench isolation）が知られている。
この様なＭＯＳＦＥＴを動作させる際には、埋め込まれた絶縁体の下方を回り込むようにしてキャリアが移動することになる。
そのため、絶縁体の下方を回り込む分だけ移動距離が長くなるので電気抵抗が高くなるおそれがある。
特開２００７−７３９４２号公報
本発明の実施形態は、電気抵抗を低減させることができる半導体装置及びその製造方法を提供する。
実施形態によれば、第１導電型のチャネル形成領域と、第２導電型の第１オフセット領域と、前記第１オフセット領域の表面に埋め込まれている第１絶縁膜領域と、前記第１オフセット領域と前記第１絶縁膜領域との間に設けられた第１ライナ層と、前記第１絶縁膜領域を挟んで前記チャネル形成領域とは反対側に形成され、前記第１オフセット領域よりも不純物濃度の高い第２導電型の第１半導体領域と、前記チャネル形成領域を挟んで前記第１半導体領域とは反対側に形成され、前記第１オフセット領域よりも不純物濃度の高い第２導電型の第２半導体領域と、前記チャネル形成領域上及び前記第１オフセット領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を備えたことを特徴とする半導体装置が提供される。
また、他の実施形態によれば、基板の表面に第１トレンチを形成する工程と、前記第１トレンチの内部に第１ライナ層を形成する工程と、前記第1ライナ層が形成された前記第１トレンチの内部に絶縁性材料を埋め込んで第１絶縁膜領域を形成する工程と、前記基板の表面に絶縁膜を形成する工程と、前記第１トレンチが形成された領域を含まない前記基板の表面内部に第１導電型のチャネル形成領域を形成する工程と、前記第１トレンチが形成された領域を含む前記基板の表面内部に第２導電型の第１オフセット領域を形成する工程と、前記第１絶縁膜領域を挟んで前記チャネル形成領域とは反対側の前記基板の表面内部に、前記第１オフセット領域よりも不純物濃度の高い第２導電型の第１半導体領域を形成する工程と、前記第１半導体領域を形成する工程と共に、前記チャネル形成領域を挟んで前記第１半導体領域とは反対側の前記基板の表面内部に、前記第１オフセット領域よりも不純物濃度の高い第２導電型の第２半導体領域を形成する工程と、前記チャネル形成領域及び前記第１オフセット領域の表面上に形成された前記絶縁膜を介してゲート電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
第１の実施形態に係る半導体装置を例示する模式断面図である。 第２の実施形態に係る半導体装置を例示する模式断面図である。 第３の実施形態に係る半導体装置を例示する模式断面図である。 第４の実施形態に係る半導体装置を例示する模式断面図である。 （ａ）〜（ｉ）は第５の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。 （ａ）〜（ｉ）は第６の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。
以下、図面を参照しつつ、実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
[第１の実施形態]
図１は、第１の実施形態に係る半導体装置を例示する模式断面図である。
図１は、一例として、半導体装置１がＬＤＭＯＳＦＥＴ（Laterally Diffused MOSFET；横方向拡散ＭＯＳＦＥＴ）である場合を例示するものである。
なお、図１は、図示しない素子分離層（ＤＴＩ；Deep Trench Isolation）やＰＮ接合分離などにより区画された領域に形成された半導体装置を表している。
図１に示すように、半導体装置１に設けられたｐ形（第１導電型）またはｎ形（第２導電型）のシリコン基板２の表面領域には、ｐ−形のチャネル形成領域３と、チャネル形成領域３に隣接して形成されたｎ-形のオフセット領域４（第１オフセット領域）と、が形成されている。ｐ−形のチャネル形成領域３の表面領域には、ｎ＋形のソース領域５（第２半導体領域）が形成されている。ｎ-形のオフセット領域４の表面領域には、ｎ＋形のドレイン領域６（第１半導体領域）が形成されている。
オフセット領域４はチャネル形成領域３から離隔しており、オフセット領域４とチャネル形成領域３との間にはシリコン基板２の一部が介在している。
ソース領域５は、オフセット領域４よりも高い不純物濃度を有する。ドレイン領域６は、オフセット領域４よりも高い不純物濃度を有する。
すなわち、ｎ＋形のソース領域５は、チャネル形成領域３を挟んでドレイン領域６とは反対側に形成され、オフセット領域４よりも不純物濃度が高くなっている。
ｎ＋形のドレイン領域６は、絶縁膜領域９を挟んでチャネル形成領域３とは反対側に形成され、オフセット領域４よりも不純物濃度が高くなっている。
なお、本明細書において「不純物濃度」とは、半導体材料の導電に寄与する不純物の濃度をいい、例えば、半導体材料にドナーとなる不純物とアクセプタとなる不純物の双方が含有されている場合には、活性化した不純物のうち、ドナーとアクセプタの相殺分を除いた分の濃度をいう。
オフセット領域４の表面領域にはトレンチ７（第１トレンチ）が形成され、トレンチ７内にライナ層８（第１ライナ層）を介して絶縁膜領域９（第１絶縁膜領域）が埋め込まれている。すなわち、絶縁膜領域９は、オフセット領域４の表面に埋め込まれている。 半導体装置１は、ソース領域５とドレイン領域６との間のオフセット領域４の表面領域に絶縁膜領域９を埋め込む構造（ＳＴＩ；Shallow Trench Isolation）を有している。
トレンチ７は、オフセット領域４の表面領域であって、ドレイン領域６とソース領域５との間に形成されている。トレンチ７の一方の側面は、ドレイン領域６に接している。トレンチ７の上面はゲート絶縁膜１０の上面に開口している。トレンチ７の下面はドレイン領域６の下面よりも下方に位置し、且つオフセット領域４の下面よりも上方に位置している。
ライナ層８は、オフセット領域４と絶縁膜領域９との間に形成されている。なお、ライナ層８が単層である場合を例示したが、複数の層からなるものとすることもできる。
絶縁膜領域９の上面の一部は、ゲート電極１１の下面の一部と接している。絶縁膜領域９は、例えば、シリコン酸化物などの絶縁性材料から形成されるものとすることができる。
シリコン基板２の表面には、ゲート絶縁膜１０が形成されている。すなわち、ゲート絶縁膜１０は、チャネル形成領域３上及びオフセット領域４上に形成されている。ゲート絶縁膜１０の上には、例えば不純物が導入されたポリシリコンからなるゲート電極１１が形成されている。ゲート電極１１は、ドレイン領域６とソース領域５との間の領域の直上域に設けられている。
ゲート絶縁膜１０、ゲート電極１１などの上方には、例えばシリコン酸化物からなる絶縁膜１２が設けられている。絶縁膜１２には、絶縁膜１２を貫通するコンタクト１３〜１５が設けられている。絶縁膜１２の表面には、配線１６〜１８が設けられている。コンタクト１３の下端はドレイン領域６に接続されており、上端は配線１６に接続されている。コンタクト１４の下端はゲート電極１１に接続されており、上端は配線１７に接続されている。コンタクト１５の下端はソース領域５に接続されており、上端は配線１８に接続されている。
次に、オフセット領域４の表面領域に絶縁膜領域９を埋め込む構造（ＳＴＩ；Shallow Trench Isolation）に関してさらに例示をする。
前述したように、半導体装置１は、図示しない素子分離層（ＤＴＩ；Deep Trench Isolation）やＰＮ接合分離などにより区画された領域に形成されている。
すなわち、オフセット領域４の表面領域に埋め込まれた絶縁膜領域９は、半導体装置１同士を相互に分離する素子分離層とは異なるものである。つまり、絶縁膜領域９は、高い電圧が印加された場合にゲート部分を保護するために形成されている。そのため、絶縁膜領域９を形成することで、ソース領域５とドレイン領域６との間の耐圧を高くすることができる。
ここで、半導体装置１を動作させる際には、図１中の矢印Ａに示すようにトレンチ７内に埋め込まれた絶縁膜領域９の下方を回り込むようにしてキャリアが移動する。そのため、絶縁膜領域９の下方を回り込む分だけ移動距離が長くなるので電気抵抗が高くなるおそれがある。そこで、本実施の形態においては、キャリアの移動経路（電流経路）に沿ってライナ層８を形成することで電気抵抗を低減させるようにしている。
この場合、キャリアの移動度を増加させることができれば、電気抵抗を低減させることができる。そして、キャリアの移動度を増加させるためには、シリコンに引張応力が発生するようにすればよい。すなわち、圧縮応力が発生するようなライナ層８を形成することで、ライナ層８と、オフセット領域４やドレイン領域６と、が接する部分（界面部分）に引張応力を発生させるようにすればよい。
例えば、シリコンの格子定数とは異なる格子定数を有する材料からなるライナ層８を形成するようにすればよい。その様なライナ層８としては、例えば、シリコン窒化物及びシリコン酸窒化物の少なくともいずれかから形成されたものを例示することができる。
また、オフセット領域４やドレイン領域６に発生する引張応力が大きすぎると、オフセット領域４やドレイン領域６に割れやひびなどが発生するおそれがある。そのため、過大な引張応力が発生しないようにライナ層８の厚みの適正化を図るようにすることが好ましい。
この場合、ライナ層８の厚みを１０ｎｍ〜２０ｎｍ程度とすれば、電気抵抗を低減させることができるとともに、オフセット領域４やドレイン領域６に過大な引張応力が発生することを抑制することができる。
また、前述したように、絶縁膜領域９を形成することで高耐圧化を図ることができるが、ライナ層８を形成することでさらに高耐圧化を図ることができる。
例えば、絶縁膜領域９がシリコン酸化物から形成され、ライナ層８がシリコン酸化物よりも高い誘電率を有するシリコン窒化物から形成されるものとすれば、オフセット領域４やドレイン領域６にできる電界に影響を与えることができる。そのため、さらに高耐圧化を図ることができる。
また、トレンチ７の側面や下面に部分的にライナ層８を形成するようにすることもできる。ただし、図１に示すように、トレンチ７の側面や下面に連続的にライナ層８を形成するようにすることが好ましい。
本実施の形態によれば、キャリアの移動経路（電流経路）に沿ってライナ層８が形成されているので、電気抵抗を低減させることができる。また、耐圧を向上させることができる。そのため、エネルギー効率の向上、シリコン面積の縮小化、製造コストの削減などを図ることができる。
[第２の実施形態]
図１に例示をしたものは、ライナ層が絶縁性材料から形成される場合であるが、ライナ層が導電性材料から形成されるようにすることもできる。
この場合、シリコンの格子定数とは異なる格子定数を有する導電性材料から形成されたライナ層８ａ（第１ライナ層）を形成するようにすることができる。例えば、シリコンに他の半導体物質を固溶させることで格子定数を調整した導電性材料などから形成されたライナ層８ａとすることができる。この様な導電性材料としては、例えば、シリコンゲルマニウムなどを例示することができる。なお、ライナ層８ａが単層である場合を例示したが、複数の層からなるものとすることもできる。
そして、圧縮応力が発生するようなライナ層８ａを形成することで、ライナ層８ａと、オフセット領域４やドレイン領域６と、が接する部分（界面部分）に引張応力を発生させることができる。
なお、圧縮応力が発生するようなライナ層８ａを形成することで電気抵抗の低減を図れることや、ライナ層８ａの厚みの適正化などに関しては、前述したライナ層８と同様とすることができるのでこれらの説明は省略する。
この場合、ライナ層８ａが導電性材料から形成されるため、ゲート電極１１とオフセット領域４などとの短絡を防止する必要がある。
図２は、第２の実施形態に係る半導体装置を例示する模式断面図である。
なお、図２は、図示しない素子分離層（ＤＴＩ；Deep Trench Isolation）やＰＮ接合分離などにより区画された領域に形成された半導体装置を表している。
図２に示すように、半導体装置１ａには絶縁膜領域９、ライナ層８ａが形成されている。本実施の形態においては、ライナ層８ａはシリコンゲルマニウムなどの導電性材料から形成されている。
また、ゲート電極１１とオフセット領域４などとの短絡を防止するため、ライナ層８ａはトレンチ７の下面に形成されている。なお、短絡を生じない程度にトレンチ７の側面にライナ層８ａを形成することもできる。
本実施の形態によれば、キャリアの移動経路（電流経路）に沿ってライナ層８ａが形成されているので、電気抵抗を低減させることができる。そのため、エネルギー効率の向上、シリコン面積の縮小化、製造コストの削減などを図ることができる。
[第３の実施形態]
図３は、第３の実施形態に係る半導体装置を例示する模式断面図である。
図３は、一例として、半導体装置２０がパワーＭＯＳＦＥＴである場合を例示するものである。
なお、図３は、図示しない素子分離層（ＤＴＩ；Deep Trench Isolation）やＰＮ接合分離などにより区画された領域に形成された半導体装置を表している。
図３に示すように、半導体装置２０に設けられたｐ形またはｎ形のシリコン基板２２の表面領域には、ｎ-形のオフセット領域２４ａ（第２オフセット領域）と、オフセット領域２４ａに隣接して形成されたｎ-形のオフセット領域２４ｂ（第１オフセット領域）と、が形成されている。
すなわち、ｎ-形のオフセット領域２４ａは、チャネル形成領域２３とソース領域２５との間に設けられ、ソース領域２５よりも不純物濃度が低くなっている。
また、少なくともその一部がオフセット領域２４ａの表面領域に形成され、オフセット領域２４ｂよりも高い不純物濃度を有するｎ＋形のソース領域２５（第２半導体領域）が形成されている。
また、少なくともその一部がオフセット領域２４ｂの表面領域に形成され、オフセット領域２４ｂよりも高い不純物濃度を有するｎ＋形のドレイン領域２６（第１半導体領域）が形成されている。
また、ソース領域２５とドレイン領域２６との間に形成されたｐ−形のチャネル形成領域２３が形成されている。
すなわち、ｎ＋形のソース領域２５は、チャネル形成領域２３、絶縁膜領域２９ａを挟んでドレイン領域２６とは反対側に形成され、オフセット領域２４ｂよりも不純物濃度が高くなっている。
ｎ＋形のドレイン領域２６は、絶縁膜領域２９ｂを挟んでチャネル形成領域２３とは反対側に形成され、オフセット領域２４ｂよりも不純物濃度が高くなっている。
オフセット領域２４ａにはトレンチ２７ａ（第２トレンチ）が形成され、トレンチ２７ａ内にライナ層２８ａ（第２ライナ層）を介して絶縁膜領域２９ａ（第２絶縁膜領域）が埋め込まれている。
オフセット領域２４ｂにはトレンチ２７ｂ（第１トレンチ）が形成され、トレンチ２７ｂ内にライナ層２８ｂ（第１ライナ層）を介して絶縁膜領域２９ｂ（第１絶縁膜領域）が埋め込まれている。
すなわち、絶縁膜領域２９ａは、オフセット領域２４ａの表面に埋め込まれている。絶縁膜領域２９ｂは、オフセット領域２４ｂの表面に埋め込まれている。
すなわち、半導体装置２０は、オフセット領域２４ａの表面領域に絶縁膜領域２９ａを埋め込み、オフセット領域２４ｂの表面領域に絶縁膜領域２９ｂを埋め込む構造（ＳＴＩ；shallow trench isolation）を有している。
トレンチ２７ａは、オフセット領域２４ａの表面領域に形成されている。トレンチ２７ａの一方の側面はソース領域２５に接し、他方の側面はチャネル形成領域２３に接している。トレンチ２７ａの上面はゲート絶縁膜３０の上面に開口している。トレンチ２７ａの下面はソース領域２５の下面よりも下方に位置し、且つオフセット領域２４ａの下面よりも上方に位置している。
トレンチ２７ｂは、オフセット領域２４ｂの表面領域に形成されている。トレンチ２７ｂの一方の側面はドレイン領域２６に接し、他方の側面はチャネル形成領域２３に接している。トレンチ２７ｂの上面はゲート絶縁膜３０の上面に開口している。トレンチ２７ｂの下面はドレイン領域２６の下面よりも下方に位置し、且つオフセット領域２４ｂの下面よりも上方に位置している。
この場合、ゲート電極３１に対して対称となるようにトレンチ２７ａとトレンチ２７ｂとを形成するようにすることができる。
ライナ層２８ａは、オフセット領域２４ａと絶縁膜領域２９ａとの間に形成されている。ライナ層２８ｂは、オフセット領域２４ｂと絶縁膜領域２９ｂとの間に形成されている。なお、ライナ層２８ａ、２８ｂが単層である場合を例示したが、複数の層からなるものとすることもできる。
ライナ層２８ａ、２８ｂは、シリコンの格子定数とは異なる格子定数を有する材料から形成されている。
なお、ライナ層２８ａ及びライナ層２８ｂの少なくともいずれかは、シリコンの格子定数とは異なる格子定数を有する材料から形成されたものとすることができる。この場合、ライナ層２８ａ、２８ｂの両方がシリコンの格子定数とは異なる格子定数を有する材料から形成されるようにすることが好ましい。
ライナ層２８ａ、２８ｂは、シリコン窒化物及びシリコン酸窒化物の少なくともいずれかから形成されている。
絶縁膜領域２９ａ、２９ｂは、例えば、シリコン酸化物などの絶縁性材料から形成されるものとすることができる。
シリコン基板２２の表面には、ゲート絶縁膜３０が形成されている。すなわち、ゲート絶縁膜３０は、チャネル形成領域２３上及びオフセット領域２４ａ、２４ｂ上に形成されている。ゲート絶縁膜３０の上には、例えば不純物が導入されたポリシリコンからなるゲート電極３１が形成されている。ゲート電極３１は、チャネル形成領域２３の直上域に設けられている。
ゲート絶縁膜３０、ゲート電極３１などの上方には、例えばシリコン酸化物からなる絶縁膜３２が設けられている。絶縁膜３２には、絶縁膜３２を貫通するコンタクト１３〜１５が設けられている。絶縁膜３２の表面には、配線１６〜１８が設けられている。コンタクト１３の下端はドレイン領域２６に接続されており、上端は配線１６に接続されている。コンタクト１４の下端はゲート電極３１に接続されており、上端は配線１７に接続されている。コンタクト１５の下端はソース領域２５に接続されており、上端は配線１８に接続されている。
次に、オフセット領域２４ａ、２４ｂの表面領域に絶縁膜領域２９ａ、２９ｂを埋め込む構造（ＳＴＩ；Shallow Trench Isolation）に関してさらに例示をする。
前述したように、半導体装置２０は、図示しない素子分離層（ＤＴＩ；Deep Trench Isolation）やＰＮ接合分離などにより区画された領域に形成されている。
すなわち、オフセット領域２４ａ、２４ｂに形成された絶縁膜領域２９ａ、２９ｂは、半導体装置２０同士を相互に分離する素子分離層とは異なるものである。つまり、絶縁膜領域２９ａ、２９ｂは、高い電圧が印加された場合にゲート部分を保護するために形成されている。そのため、絶縁膜領域２９ａ、２９ｂを形成することで、ソース領域２５とドレイン領域２６との間の耐圧を高くすることができる。
ここで、半導体装置２０を動作させる際には、図３中の矢印Ｂに示すようにトレンチ２７ａ内に埋め込まれた絶縁膜領域２９ａ、トレンチ２７ｂ内に埋め込まれた絶縁膜領域２９ｂの下方を回り込むようにしてキャリアが移動する。そのため、絶縁膜領域２９ａ、２９ｂの下方を回り込む分だけ移動距離が長くなるので電気抵抗が高くなるおそれがある。 そこで、本実施の形態においては、キャリアの移動経路（電流経路）に沿ってライナ層２８ａ、２８ｂを形成することで電気抵抗を低減させるようにしている。すなわち、前述したライナ層８と同様のライナ層２８ａ、２８ｂを形成することで電気抵抗を低減させるようにしている。なお、ライナ層２８ａ、２８ｂは、ライナ層８と同様のものとすることができるので、これらの詳細な説明は省略する。
本実施の形態によれば、キャリアの移動経路（電流経路）に沿ってライナ層２８ａ、２８ｂが形成されているので、電気抵抗を低減させることができる。また、耐圧を向上させることができる。そのため、エネルギー効率の向上、シリコン面積の縮小化、製造コストの削減などを図ることができる。
[第４の実施形態]
図３に例示をしたものは、ライナ層が絶縁性材料から形成される場合であるが、ライナ層が導電性材料から形成されるようにすることもできる。
図４は、第４の実施形態に係る半導体装置を例示する模式断面図である。
なお、図４は、図示しない素子分離層（ＤＴＩ；Deep Trench Isolation）やＰＮ接合分離などにより区画された領域に形成された半導体装置を表している。
図４に示すように、半導体装置２０ａには絶縁膜領域２９ａ、２９ｂ、ライナ層２８ｃ（第２ライナ層）、ライナ層２８ｄ（第１ライナ層）が形成されている。
本実施の形態においては、シリコンの格子定数とは異なる格子定数を有する導電性材料から形成されたライナ層２８ｃ、２８ｄを形成するようにすることができる。例えば、シリコンに他の半導体物質を固溶させることで格子定数を調整した導電性材料などから形成されたライナ層２８ｃ、２８ｄとすることができる。この様な導電性材料としては、例えば、シリコンゲルマニウムなどを例示することができる。なお、ライナ層２８ｃ、２８ｄが単層である場合を例示したが、複数の層からなるものとすることもできる。
また、ライナ層２８ｃ及びライナ層２８ｄの少なくともいずれかは、シリコンの格子定数とは異なる格子定数を有する導電性材料から形成されたものとすることができる。この場合、ライナ層２８ｃ、２８ｄの両方がシリコンの格子定数とは異なる格子定数を有する導電性材料から形成されるようにすることが好ましい。
なお、ライナ層２８ｃ、２８ｄとしては、前述したライナ層８ａと同様のものとすることができるので詳細な説明は省略する。
また、ゲート電極１１とオフセット領域２４ａ、２４ｂなどとの短絡を防止するため、ライナ層２８ｃ、２８ｄはトレンチ２７ａ、２７ｂの下面に形成されている。なお、短絡を生じない程度にトレンチ２７ａ、２７ｂの側面にライナ層２８ｃ、２８ｄを形成することもできる。
本実施の形態によれば、キャリアの移動経路（電流経路）に沿ってライナ層２８ｃ、２８ｄが形成されているので、電気抵抗を低減させることができる。そのため、エネルギー効率の向上、シリコン面積の縮小化、製造コストの削減などを図ることができる。
次に、本実施の形態に係る半導体装置の製造方法について例示をする。
[第５の実施形態]
図５は、第５の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。 また、図５は、一例として、製造する半導体装置１がＬＤＭＯＳＦＥＴ（Laterally Diffused MOSFET；横方向拡散ＭＯＳＦＥＴ）である場合を例示するものである。
なお、図５は、図示しない素子分離層（ＤＴＩ；Deep Trench Isolation）やＰＮ接合分離などにより区画された領域に半導体装置が形成される様子を表したものである。
まず、図５（ａ）に示すように、ｐ形またはｎ形のシリコン基板２のオフセット領域４が形成される領域にトレンチ７を形成する。すなわち、シリコン基板２の表面領域にトレンチ７を形成する。この場合、例えば、ＲＩＥ(Reactive Ion Etching）法などを用いてシリコン基板２をエッチングすることでトレンチ７を形成するようにすることができる。 次に、図５（ｂ）に示すように、トレンチ７の内部にライナ層８を形成する。すなわち、シリコン基板２の表面、トレンチ７の内部にライナ層８となる膜５８を形成する。膜５８の形成は、例えば、ＣＶＤ（Chemical Vapor Deposition）法などを用いて行うようにすることができる。
膜５８は、シリコンの格子定数とは異なる格子定数を有する材料から形成された膜とすることができる。例えば、シリコン窒化物及びシリコン酸窒化物の少なくともいずれかから形成された膜とすることができる。
また、前述したようにシリコンゲルマニウムなどの導電性材料から形成された膜とすることもできる。ただし、導電性材料から形成された膜とする場合には、前述したトレンチ７の下面などの所定の場所に膜が形成されるようにする。
なお、形成される膜が単層である場合を例示したが、複数の層からなるものとすることもできる。
次に、図５（ｃ）に示すように、絶縁膜領域９となる膜５９を形成する。この際、形成される膜５９によりトレンチ７の内部が埋め込まれるようにする。すなわち、ライナ層８となる膜５８が形成されたトレンチ７の内部に絶縁性材料を埋め込んで絶縁膜領域９が形成されるようにする。
膜５９の形成は、例えば、ＣＶＤ（Chemical Vapor Deposition）法などを用いて行うようにすることができる。
膜５９は、例えば、シリコン酸化物などの絶縁性材料から形成されるものとすることができる。
次に、図５（ｄ）に示すように、シリコン基板２の表面が露出するまで平坦化する。平坦化は、例えば、ＣＭＰ（Chemical Mechanical Polishing）法などを用いて行うようにすることができる。
この様な平坦化を行うことで、トレンチ７の内部にライナ層８が形成され、トレンチ７の内部に絶縁性材料（絶縁膜領域９）が埋め込まれる。
次に、図５（ｅ）に示すように、シリコン基板２の表面にゲート絶縁膜１０を形成する。すなわち、シリコン基板２の表面を酸化させてゲート絶縁膜１０を形成する。ゲート絶縁膜１０の形成は、例えば、熱酸化法などを用いて行うようにすることができる。
次に、図５（ｆ）に示すように、チャネル形成領域３、オフセット領域４を形成する。 すなわち、トレンチ７が形成された領域を含まないシリコン基板２の表面内部にｐ形のチャネル形成領域３を形成する。また、トレンチ７が形成された領域を含むシリコン基板２の表面内部にｎ形のオフセット領域４を形成する。
例えば、チャネル形成領域３を形成する領域にボロンイオンを注入し、オフセット領域４を形成する領域にリンイオンを注入し、熱処理を行うことでチャネル形成領域３、オフセット領域４を形成するようにすることができる。
次に、図５（ｇ）に示すように、ゲート電極１１を形成する。
すなわち、チャネル形成領域３及びオフセット領域４の表面上に形成されたゲート絶縁膜１０を介してゲート電極１１を形成する。
ゲート電極１１は、例えば、不純物が導入されたポリシリコンから形成されるものとすることができる。
次に、図５（ｈ）に示すように、ソース領域５、ドレイン領域６を形成する。
すなわち、絶縁膜領域９を挟んでチャネル形成領域３とは反対側のシリコン基板２の表面内部に、オフセット領域４よりも不純物濃度の高いｎ形のドレイン領域６を形成する。また、ドレイン領域６を形成すると共に、チャネル形成領域３を挟んでドレイン領域６とは反対側のシリコン基板２の表面内部に、オフセット領域４よりも不純物濃度の高いｎ形のソース領域５を形成する。
例えば、ソース領域５、ドレイン領域６を形成する領域にヒ素イオンを注入し、熱処理を行うことでソース領域５、ドレイン領域６を形成するようにすることができる。
次に、図５（ｉ）に示すように、絶縁膜１２、コンタクト１３〜１５、配線１６〜１８を順次形成する。
この様にして半導体装置１を製造することができる。
なお、図示しない素子分離層などの形成には既知の技術を適用させることができるのでその説明は省略する。
本実施の形態によれば、キャリアの移動経路（電流経路）に沿ってライナ層を形成することができる。そのため、電気抵抗の低減と耐圧の向上とを図ることができる半導体装置を効率よく生産することができる。
[第６の実施形態]
図６は、第６の実施形態に係る半導体装置の製造方法を例示する模式工程断面図である。
また、図６は、一例として、製造する半導体装置２０がパワーＭＯＳＦＥＴである場合を例示するものである。
なお、図６は、図示しない素子分離層（ＤＴＩ；Deep Trench Isolation）やＰＮ接合分離などにより区画された領域に半導体装置が形成される様子を表したものである。
まず、図６（ａ）に示すように、シリコン基板２２の表面領域にトレンチ２７ａを形成すると共に、シリコン基板２２の表面領域にトレンチ２７ｂを形成する。すなわち、ｐ形またはｎ形のシリコン基板２２のオフセット領域２４ａが形成される領域にトレンチ２７ａを形成する。また、オフセット領域２４ａに隣接するオフセット領域２４ｂが形成される領域にトレンチ２７ｂを形成する。
この場合、例えば、ＲＩＥ(Reactive Ion Etching）法などを用いてシリコン基板２２をエッチングすることでトレンチ２７ａ、２７ｂを形成するようにすることができる。
次に、図６（ｂ）に示すように、トレンチ２７ａの内部にライナ層２８ａを形成すると共に、トレンチ２７ｂの内部にライナ層２８ｂを形成する。すなわち、シリコン基板２２の表面、トレンチ２７ａ、２７ｂの内部にライナ層２８ａ、２８ｂとなる膜６８を形成する。膜６８の形成は、例えば、ＣＶＤ（Chemical Vapor Deposition）法などを用いて行うようにすることができる。
膜６８は、シリコンの格子定数とは異なる格子定数を有する材料から形成された膜とすることができる。例えば、シリコン窒化物及びシリコン酸窒化物の少なくともいずれかから形成された膜とすることができる。
この場合、ライナ層２８ａ及びライナ層２８ｂの少なくともいずれかは、シリコンの格子定数とは異なる格子定数を有する材料から形成されたものとすることができる。この場合、ライナ層２８ａ、２８ｂの両方がシリコンの格子定数とは異なる格子定数を有する材料から形成されるようにすることが好ましい。
また、前述したようにシリコンゲルマニウムなどの導電性材料から形成された膜とすることもできる。
ただし、導電性材料から形成された膜とする場合には、前述したトレンチ２７ａ、２７ｂの下面などの所定の場所に膜が形成されるようにする。
この場合、図４に例示をしたライナ層２８ｃ及びライナ層２８ｄの少なくともいずれかは、シリコンの格子定数とは異なる格子定数を有する導電性材料から形成されたものとすることができる。この場合、ライナ層２８ｃ、２８ｄの両方がシリコンの格子定数とは異なる格子定数を有する導電性材料から形成されるようにすることが好ましい。
なお、形成される膜が単層である場合を例示したが、複数の層からなるものとすることもできる。
次に、図６（ｃ）に示すように、絶縁膜領域２９ａ、２９ｂとなる膜６９を形成する。この際、形成される膜６９によりトレンチ２７ａ、２７ｂの内部が埋め込まれるようにする。
すなわち、ライナ層２８ａ、２８ｂとなる膜６８が形成されたトレンチ２７ａ、２７ｂの内部に絶縁性材料を埋め込んで絶縁膜領域２９ａ、２９ｂが形成されるようにする。
膜６９の形成は、例えば、ＣＶＤ（Chemical Vapor Deposition）法などを用いて行うようにすることができる。
膜６９は、例えば、シリコン酸化物などの絶縁性材料から形成されるものとすることができる。
次に、図６（ｄ）に示すように、シリコン基板２２の表面が露出するまで平坦化する。平坦化は、例えば、ＣＭＰ（Chemical Mechanical Polishing）法などを用いて行うようにすることができる。
この様な平坦化を行うことで、トレンチ２７ａ、２７ｂの内部にライナ層２８ａ、２８ｂが形成され、トレンチ２７ａ、２７ｂの内部に絶縁性材料（絶縁膜領域２９ａ、２９ｂ）が埋め込まれる。
次に、図６（ｅ）に示すように、シリコン基板２２の表面にゲート絶縁膜３０を形成する。すなわち、シリコン基板２２の表面を酸化させてゲート絶縁膜３０を形成する。ゲート絶縁膜３０の形成は、例えば、熱酸化法などを用いて行うようにすることができる。
次に、図６（ｆ）に示すように、チャネル形成領域２３、オフセット領域２４ａ、２４ｂを形成する。
すなわち、トレンチ２７ｂが形成された領域を含むシリコン基板２２の表面内部にｎ形のオフセット領域２４ｂを形成するすると共に、トレンチ２７ａが形成された領域を含むシリコン基板２２の表面内部にｎ形のオフセット領域２４ａを形成する。
例えば、チャネル形成領域２３を形成する領域にボロンイオンを注入し、オフセット領域２４ａ、２４ｂを形成する領域にリンイオンを注入し、熱処理を行うことでチャネル形成領域２３、オフセット領域２４ａ、２４ｂを形成するようにすることができる。
次に、図６（ｇ）に示すように、ゲート電極３１を形成する。
すなわち、チャネル形成領域２３及びオフセット領域２４ａ、２４ｂの表面上に形成されたゲート絶縁膜３０を介してゲート電極３１を形成する。
ゲート電極３１は、例えば、不純物が導入されたポリシリコンから形成されるものとすることができる。
次に、図６（ｈ）に示すように、ソース領域２５、ドレイン領域２６を形成する。
すなわち、絶縁膜領域２９ｂを挟んでチャネル形成領域２３とは反対側のシリコン基板２２の表面内部に、オフセット領域２４ｂよりも不純物濃度の高いｎ形のドレイン領域２６を形成する。
また、ドレイン領域２６を形成すると共に、チャネル形成領域２３、絶縁膜領域２９ａを挟んでドレイン領域２６とは反対側のシリコン基板２２の表面内部に、オフセット領域２４ｂよりも不純物濃度の高いｎ形のソース領域２５を形成する。
例えば、ソース領域２５、ドレイン領域２６を形成する領域にヒ素イオンを注入し、熱処理を行うことでソース領域２５、ドレイン領域２６を形成するようにすることができる。 次に、図６（ｉ）に示すように、絶縁膜３２、コンタクト１３〜１５、配線１６〜１８を順次形成する。
この様にして半導体装置２０を製造することができる。
なお、図示しない素子分離層などの形成には既知の技術を適用させることができるのでその説明は省略する。
本実施の形態によれば、キャリアの移動経路（電流経路）に沿ってライナ層を形成することができる。そのため、電気抵抗の低減と耐圧の向上とを図ることができる半導体装置を効率よく生産することができる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
例えば、半導体装置１、１ａ、２０、２０ａなどが備える各要素の形状、寸法、材質、配置、数などは、例示をしたものに限定されるわけではなく適宜変更することができる。 また、以上に例示をしたものはｎ形のＭＯＳＦＥＴの場合であるが、ｐ形のＭＯＳＦＥＴにも適用させることができる。
１ 半導体装置、１ａ 半導体装置、３ チャネル形成領域、４ オフセット領域、５ ソース領域、６ ドレイン領域、７ トレンチ、８ ライナ層、８ａ ライナ層、９ 絶縁膜領域、１０ ゲート絶縁膜、１１ ゲート電極、２０ 半導体装置、２０ａ 半導体装置、２３ チャネル形成領域、２４ａ オフセット領域、２４ｂ オフセット領域、２５ ソース領域、２６ ドレイン領域、２７ａ トレンチ、２７ｂ トレンチ、２８ａ ライナ層、２８ｂ ライナ層、２８ｃ ライナ層、２８ｄ ライナ層、２９ａ 絶縁膜領域、２９ｂ 絶縁膜領域、３０ ゲート絶縁膜、３１ ゲート電極、

Claims (6)

  1. 第１導電型のチャネル形成領域と、
    第２導電型の第１オフセット領域と、
    前記第１オフセット領域の表面に埋め込まれている第１絶縁膜領域と、
    前記第１オフセット領域と前記第１絶縁膜領域との間に設けられた第１ライナ層と、
    前記第１絶縁膜領域を挟んで前記チャネル形成領域とは反対側に形成され、前記第１オフセット領域よりも不純物濃度の高い第２導電型の第１半導体領域と、
    前記チャネル形成領域を挟んで前記第１半導体領域とは反対側に形成され、前記第１オフセット領域よりも不純物濃度の高い第２導電型の第２半導体領域と、
    前記チャネル形成領域上及び前記第１オフセット領域上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    を備えたことを特徴とする半導体装置。
  2. 前記チャネル形成領域と前記第２半導体領域との間に設けられ、前記第２半導体領域よりも不純物濃度の低い第２オフセット領域と、
    前記第２オフセット領域の表面に埋め込まれている第２絶縁膜領域と、
    前記第２オフセット領域と前記第２絶縁膜領域との間に設けられた第２ライナ層と、
    を備えたことを特徴とする請求項１記載の半導体装置。
  3. 前記第１ライナ層及び前記第２ライナ層の少なくともいずれかは、シリコンの格子定数とは異なる格子定数を有する材料から形成されたこと、を特徴とする請求項２記載の半導体装置。
  4. 基板の表面に第１トレンチを形成する工程と、
    前記第１トレンチの内部に第１ライナ層を形成する工程と、
    前記第1ライナ層が形成された前記第１トレンチの内部に絶縁性材料を埋め込んで第１絶縁膜領域を形成する工程と、
    前記基板の表面に絶縁膜を形成する工程と、
    前記第１トレンチが形成された領域を含まない前記基板の表面内部に第１導電型のチャネル形成領域を形成する工程と、
    前記第１トレンチが形成された領域を含む前記基板の表面内部に第２導電型の第１オフセット領域を形成する工程と、
    前記第１絶縁膜領域を挟んで前記チャネル形成領域とは反対側の前記基板の表面内部に、前記第１オフセット領域よりも不純物濃度の高い第２導電型の第１半導体領域を形成する工程と、
    前記第１半導体領域を形成する工程と共に、前記チャネル形成領域を挟んで前記第１半導体領域とは反対側の前記基板の表面内部に、前記第１オフセット領域よりも不純物濃度の高い第２導電型の第２半導体領域を形成する工程と、
    前記チャネル形成領域及び前記第１オフセット領域の表面上に形成された前記絶縁膜を介してゲート電極を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  5. 前記第１トレンチを形成する工程と共に、前記基板の表面に第２トレンチを形成する工程と、
    前記第１ライナ層を形成する工程と共に、前記第２トレンチの内部に第２ライナ層を形成する工程と、
    前記第１オフセット領域を形成する工程と共に、前記第２トレンチが形成された領域を含む前記基板の表面内部に第２導電型の第２オフセット領域を形成する工程と、
    を備えたことを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記第１ライナ層及び前記第２ライナ層の少なくともいずれかは、シリコンの格子定数とは異なる格子定数を有する材料から形成されること、を特徴とする請求項５記載の半導体装置の製造方法。
JP2010205495A 2010-09-14 2010-09-14 半導体装置及びその製造方法 Pending JP2012064642A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010205495A JP2012064642A (ja) 2010-09-14 2010-09-14 半導体装置及びその製造方法
US13/230,325 US8471334B2 (en) 2010-09-14 2011-09-12 Lateral power MOSFET device having a liner layer formed along the current path to reduce electric resistance and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010205495A JP2012064642A (ja) 2010-09-14 2010-09-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012064642A true JP2012064642A (ja) 2012-03-29

Family

ID=45805805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010205495A Pending JP2012064642A (ja) 2010-09-14 2010-09-14 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8471334B2 (ja)
JP (1) JP2012064642A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015204308A (ja) * 2014-04-10 2015-11-16 旭化成エレクトロニクス株式会社 半導体装置の製造方法及び半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460955B2 (en) * 2013-11-27 2016-10-04 GlobalFoundries, Inc. Integrated circuits with shallow trench isolations, and methods for producing the same
US9601578B2 (en) * 2014-10-10 2017-03-21 Globalfoundries Inc. Non-planar vertical dual source drift metal-oxide semiconductor (VDSMOS)
CN112825327A (zh) * 2019-11-21 2021-05-21 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3315356B2 (ja) * 1997-10-15 2002-08-19 株式会社東芝 高耐圧半導体装置
DE10221808B4 (de) * 2001-05-18 2010-01-07 Fuji Electric Co., Ltd., Kawasaki Verfahren zur Herstellung eines lateralen MOSFETs
JP4874736B2 (ja) 2005-08-11 2012-02-15 株式会社東芝 半導体装置
JP2007329295A (ja) 2006-06-08 2007-12-20 Hitachi Ltd 半導体及びその製造方法
JP2008041901A (ja) 2006-08-04 2008-02-21 Toshiba Corp 半導体装置及びその製造方法
JP5132928B2 (ja) 2006-12-25 2013-01-30 パナソニック株式会社 半導体装置
US7781292B2 (en) * 2007-04-30 2010-08-24 International Business Machines Corporation High power device isolation and integration
KR100875170B1 (ko) 2007-08-09 2008-12-22 주식회사 동부하이텍 반도체 소자의 리세스 게이트 및 그의 형성 방법
US7956412B2 (en) * 2007-12-04 2011-06-07 International Business Machines Corporation Lateral diffusion field effect transistor with a trench field plate
US9142671B2 (en) * 2009-10-30 2015-09-22 Vanguard International Semiconductor Corporation Lateral double-diffused metal oxide semiconductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015204308A (ja) * 2014-04-10 2015-11-16 旭化成エレクトロニクス株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
US20120061756A1 (en) 2012-03-15
US8471334B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
JP6048317B2 (ja) 炭化珪素半導体装置
US8716791B1 (en) LDMOS with corrugated drift region
US7508032B2 (en) High voltage device with low on-resistance
JP5717661B2 (ja) 半導体装置とその製造方法
US9559187B2 (en) Semiconductor device
CN105321824B (zh) 半导体装置的制造方法
JP2013058575A (ja) 半導体装置及びその製造方法
US20200006489A1 (en) MOSFET Having Drain Region Formed Between Two Gate Electrodes with Body Contact Region and Source Region Formed in a Double Well Region
JP2015159180A (ja) 半導体装置
JP2016046498A (ja) 半導体装置及びその製造方法
JP2012064642A (ja) 半導体装置及びその製造方法
KR20110078621A (ko) 반도체 소자 및 그 제조 방법
JP2015023208A (ja) 電界効果トランジスタ及び半導体装置、電界効果トランジスタの製造方法
JP2004022769A (ja) 横型高耐圧半導体装置
WO2017175544A1 (ja) 半導体装置およびその製造方法
JP5390760B2 (ja) 半導体装置の製造方法および半導体装置
JP6421337B2 (ja) 半導体装置
JP2012195394A (ja) 半導体装置の製造方法
JP5799620B2 (ja) 半導体装置
US20190096882A1 (en) Semiconductor device
JP5560124B2 (ja) 半導体装置及びその製造方法
JP2015128184A (ja) 半導体装置
JP2010258210A (ja) 半導体装置とその製造方法
JP4260777B2 (ja) 半導体装置及びその製造方法
JP2010199424A (ja) 半導体装置および半導体装置の製造方法