JP2012038860A - 半導体基板の積層方法、半導体基板の積層装置およびデバイスの製造方法 - Google Patents

Abstract

【課題】積層する一対の基板のそれぞれにアライメントマークを設けて、相互のアライメントマークを指標として一対の基板を位置合わせするときに、アライメントマークを位置合わせすべく、一対の基板を、回転を含むあらゆる方向に相対移動させても、一部のアライメントマークを合わせ切れない場合がある。
【解決手段】第１の半導体基板を準備する準備ステップと、一つ以上の他の半導体基板のうち、第１の半導体基板に対する積層基準を満たす第２の半導体基板を選択する選択ステップと、第１の半導体基板と第２の半導体基板を積み重ねる積層ステップとを有する。
【選択図】図６

Description

本発明は、半導体基板の積層方法、半導体基板の積層装置およびデバイスの製造方法に関する。

積層する一対の基板のそれぞれにアライメントマークを設けて、相互のアライメントマークを指標として一対の基板を位置合わせすることが知られている（例えば、特許文献１参照）。
［先行技術文献］
［特許文献］
［特許文献１］米国特許第６２１４６９２号明細書

アライメントマークを位置合わせすべく、一対の基板を、回転を含むあらゆる方向に相対移動させても、一部のアライメントマークを合わせ切れない場合がある。

上記課題を解決するために、本発明の第１の態様に係る半導体基板の積層方法は、第１の半導体基板を準備する準備ステップと、一つ以上の他の半導体基板のうち、第１の半導体基板に対する積層基準を満たす第２の半導体基板を選択する選択ステップと、第１の半導体基板と第２の半導体基板を積み重ねる積層ステップとを有する。

また上記課題を解決するために、本発明の第２の態様に係る半導体基板の積層装置は、一つ以上の半導体基板のうち、第１の半導体基板に対する積層基準を満たす第２の半導体基板を選択する選択部と、第１の半導体基板と第２の半導体基板を積み重ねる積層部とを備える。

また上記課題を解決するために本発明の第３の態様に係るデバイスの製造方法は、複数の基板を重ね合わせて製造されるデバイスの製造方法であって、複数の基板を重ね合わせる工程は、第１の半導体基板を準備する準備ステップと、一つ以上の他の半導体基板のうち、第１の半導体基板に対する積層基準を満たす第２の半導体基板を選択する選択ステップと、第１の半導体基板と第２の半導体基板を積み重ねる積層ステップとを含む。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

接合装置の全体構造を概略的に示す平面図である。 上基板を保持した上基板ホルダを下方から見上げた様子を概略的に示す斜視図である。 下基板を保持した下基板ホルダを上方から見下ろした様子を概略的に示す斜視図である。 本アライナの構造を概略的に示す断面図である。 加熱加圧ユニットの構造を概略的に示す断面図である。 第１実施形態に係る基板の積層処理の流れを示すフローチャートである。 ペア判定処理の流れを示すフローチャートである。 アライメントマークと電極の位置関係を概略的に示す概念図である。 第２実施形態に係る基板の積層処理の流れを示すフローチャートである。 第３実施形態に係る基板の積層処理の流れを示すフローチャートである。 組み合わせ判定処理の流れを示すフローチャートである。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

［第１実施形態］
図１は、接合装置１００の全体構造を概略的に示す平面図である。接合装置１００は、回路領域が形成された複数の基板を、接合すべき電極同士が接触するように積み重ねて加熱加圧することにより接合する。

接合装置１００は、筐体１０１と、筐体１０１の外面に設置された制御部１１０及び３つのロードポート１０２と、筐体１０１に収容されたローダ１２０、加熱加圧室１３０、ホルダラック１４０、予備アライナ１５０、本アライナ１６０および保留基板カセット１７０を備える。基板２００を接合する処理を開始するにあたっては、ユーザにより、基板２００を接合する条件が予めレシピとして設定され、制御部１１０が備える記憶部１１２に記憶される。レシピとしては、例えば、接合されるウェハが達すべき温度、加えられる圧力が、開始時刻から終了時刻まで時間軸に沿って定められる。

ロードポート１０２には、複数の上基板２１０を収容する第１収容部の一例としての基板カセット１１３および、複数の下基板２２０を収容する第２収容部の一例としての基板カセット１１４が装着される。またロードポート１０２には、上基板２１０と下基板２２０を接合した接合基板２３０を収容する基板カセット１１５が装着される。

基板カセット１１３、１１４、１１５はロードポート１０２に対して取り外し可能であり、例えば基板カセット１１３を取り外して他の基板カセット１１３を装着することにより、接合装置１００に複数の上基板２１０を追加で装填できる。基板カセット１１３、１１４、１１５には、個体毎に異なるカセット識別番号を記憶した無線タグが取り付けられている。接合装置１００は、ロードポート１０２が備える無線タグリーダ１０３によりカセット識別番号を読み取ることによって、基板カセット１１３、１１４、１１５をそれぞれ識別する。

基板カセット１１３は複数の載置段を備えており、各載置段に上基板２１０を収容する。各載置段には上から順に載置段番号が割り振られている。制御部１１０は、基板カセット１１３から搬出した上基板２１０が収容されていた基板カセット１１３のカセット識別番号と、載置段の載置段番号とを組み合わせて、接合装置１００内で扱う上基板２１０を識別する管理ＩＤとする。例えば、制御部１１０は、カセット識別番号１が割り振られた基板カセット１１３内の最上段の載置段から搬出した上基板２１０を、管理ＩＤ１−１として管理する。基板カセット１１４は基板カセット１１３と同様の構成を有する。

なお、上基板２１０と下基板２２０は、同一種類の場合もあれば異なる種類の場合もある。例えば、上基板２１０が基板一枚の単層基板、下基板２２０がすでに接合された接合基板である場合もある。上基板２１０と下基板２２０を区別せずに説明する場合はまとめて基板２００と呼ぶ。

ローダ１２０は、フォーク１２２、落下防止爪１２４およびフォールディングアーム１２６を備える。フォールディングアーム１２６の一端は、筐体１０１に対して回転自在に支持される。フォールディングアーム１２６の他端は、フォーク１２２および落下防止爪１２４を、垂直軸および水平軸の回りに回転自在に支持する。フォーク１２２は、搭載した基板２００または基板ホルダ３００を吸着して保持する。ローダ１２０は、ローダ１２０自体の屈曲および回転を組み合わせて、フォーク１２２に保持された基板２００または基板ホルダ３００を任意の位置に移動する。

落下防止爪１２４は、フォーク１２２が反転して基板２００または基板ホルダ３００を下向きに保持した場合に、フォーク１２２の下方に差し出される。落下防止爪１２４は、基板２００または基板ホルダ３００が、筐体１０１内の床まで落下することを防止する。フォーク１２２が反転しない場合、落下防止爪１２４は、フォーク１２２上の基板２００および基板ホルダ３００と干渉しない位置まで退避する。

ローダ１２０は、基板カセット１１３、１１４から予備アライナ１５０、ホルダラック１４０から予備アライナ１５０、予備アライナ１５０から本アライナ１６０、本アライナ１６０から加熱加圧室１３０へと基板２００及び基板ホルダ３００を搬送する。更に、ローダ１２０は、接合基板２３０を基板カセット１１５に搬送する。

ホルダラック１４０は、複数の基板ホルダ３００を収容する。基板ホルダ３００は、ローダ１２０により１枚ずつ取り出され、基板２００を１枚ずつ保持する。基板２００を保持した基板ホルダ３００は、接合装置１００の内部において基板２００と一体的に取り扱われる。基板ホルダ３００は、上基板ホルダ３１０下基板ホルダ３２０の２種類に分けられ、上基板ホルダ３１０と下基板ホルダ３２０が対として使用される。

予備アライナ１５０は、位置合わせ精度よりも処理速度を重視した位置合わせ機構を有する。予備アライナ１５０は、基板２００と基板ホルダ３００の相対的な位置関係が予め定められた範囲に収まるように、基板２００および基板ホルダ３００の位置関係を調整する。予備アライナ１５０による調整によって、後述する本アライナ１６０における位置合わせに要する時間を短縮する。

位置関係を調整した後、予備アライナ１５０は、基板ホルダ３００上に基板２００を載置して、基板ホルダ３００に電力を供給する。予備アライナ１５０から電力を供給された基板ホルダ３００は、内部に設けられた静電チャックにより、基板２００を静電吸着する。静電吸着により一体化された基板２００と基板ホルダ３００の組み合わせをワークと呼ぶ。また、上基板２１０と上基板ホルダ３１０の組み合わせを上ワーク、下基板２２０と下基板ホルダ３２０との組み合わせを下ワークと呼ぶ。また予備アライナ１５０は、ワークが搬入された場合に、基板２００を基板ホルダ３００から分離する。

本アライナ１６０は、一対のワークを相互に位置合わせした後に積み重ねる積層装置の役割を担う。本アライナ１６０に求められる位置合わせ精度は高く、例えば、素子が形成された半導体基板を位置合わせする場合には、サブミクロンレベルの精度が求められる。本アライナ１６０の構造および動作については後述する。

保留基板カセット１７０は、基板２００を収容する複数の載置段を備える。各載置段には上から順に載置段番号が割り振られている。保留基板カセット１７０には、制御部１１０によって保留することが決定された基板２００が、ローダ１２０によって搬入される。保留基板カセット１７０に搬入された基板２００は、上から順に載置段に収容される。なお、保留基板カセット１７０に収容されている上基板２１０を保留上基板２１２、下基板２２０を保留下基板２２２と呼ぶ。また、保留上基板２１２と保留下基板２２２を区別せずに説明する場合はまとめて保留基板２０２と呼ぶ。

加熱加圧室１３０は、複数の加熱加圧ユニット１３２を備える。加熱加圧ユニット１３２は、本アライナ１６０において位置合わせされて積層された一対の基板２００を加熱加圧して、基板２００同士を接合する。加熱加圧ユニット１３２による加熱加圧により基板２００は恒久的に接合された接合基板２３０となる。加熱加圧ユニット１３２の構造および動作については後述する。

図２は、上基板２１０を保持した上基板ホルダ３１０を下方から見上げた斜視図である。上基板２１０は、ノッチ２０３により一部が欠けた円形を有し、表面にそれぞれ複数のアライメントマーク２０４および回路領域２０６を有する。ノッチ２０３は、上基板２１０の結晶配向性等に対応して形成されている。よって、上基板２１０を取り扱う場合に、ノッチ２０３により上基板２１０の方向を知ることができる。

回路領域２０６は電極２０８を含む。上基板２１０の電極２０８と、下基板２２０の回路領域２０６が含む電極２０８とを接触させることにより、両基板の回路領域２０６が電気的に導通する。アライメントマーク２０４は、上基板２１０に回路領域２０６を形成する場合に、回路領域２０６と共に作り込まれる指標である。したがって、本アライナ１６０によって、アライメントマーク２０４を位置合わせすることにより、回路領域２０６も位置合わせできる。

なお、図中では回路領域２０６およびアライメントマーク２０４を大きく描いているが、例えば３００ｍｍφの大型の上基板２１０に形成される回路領域２０６の数は数百以上にも及ぶ場合がある。また、図示の十字型のアライメントマーク２０４は一例に過ぎず、アライメントマーク２０４は様々な形状で形成される。更に、回路領域２０６またはその周辺に形成された配線パターン等がアライメントマーク２０４として利用される場合もある。

上基板ホルダ３１０は、全体として円板状をなして、上基板２１０を保持する平坦な保持面３０２を中央に有する。上基板２１０の保持は、静電力を利用した吸着により行われる。具体的には、上基板ホルダ３１０に埋め込まれた静電チャックに、保持面３０２とは反対側の面に設けられた給電端子３０８を介して電圧が加わることにより電位差が生じて、上基板２１０を保持面３０２に吸着する。上基板２１０は、形状に反りを有する場合があるが、平面である保持面３０２に吸着保持されている間は反りが矯正される。

また保持面３０２には上基板ホルダ３１０の表裏を貫通する貫通孔３０６が設けられている。貫通孔３０６には、例えば予備アライナ１５０が備えるプッシュアップピンが挿通されて、上基板ホルダ３１０から上基板２１０が分離される。また上基板ホルダ３１０は、保持面３０２において保持した上基板２１０よりも外側である外周領域にマグネットユニット３１４を備える。図の場合、２個を一組として１２０度毎に合計６個のマグネットユニット３１４が配されている。

図３は、下基板２２０を保持した下基板ホルダ３２０を上方から見下ろした斜視図である。上基板２１０および上基板ホルダ３１０と同様の構成については、同じ参照番号を付して説明を省略する。

下基板ホルダ３２０は、保持面３０２において保持した下基板２２０よりも外側である外周領域に吸着子３２４を備える。図の場合、２個を１組として１２０度毎に合計６個の吸着子３２４が配されている。吸着子３２４は磁性体材料により形成されており、上基板ホルダ３１０のマグネットユニット３１４とそれぞれ対応するように配置されている。

上基板２１０を保持した上基板ホルダ３１０と、下基板２２０を保持した下基板ホルダ３２０とを互いに向かい合わせて積み重ねると、吸着子３２４とマグネットユニット３１４の間に吸引力が生じる。上基板ホルダ３１０と下基板ホルダ３２０は、吸着子３２４とマグネットユニット３１４の吸引力によって、上基板２１０と下基板２２０とを積層した状態で固定する。上基板ホルダ３１０、下基板ホルダ３２０、および両基板ホルダ３００に挟まれた２つの基板２００の組み合わせをワーク対と呼ぶ。

図４は、本アライナ１６０の構造を概略的に示す断面図である。本アライナ１６０は、上ステージ１６１、下ステージ１６２、上顕微鏡１６３および下顕微鏡１６４を備える。上ステージ１６１は、本アライナ１６０の天井側に固定される。下ステージ１６２は、下載置台６２１、昇降部６２２、台座部６２３、駆動部６２４およびベース６２５を備える。

下載置台６２１には、基板２００を搭載した基板ホルダ３００が載置される。下載置台６２１は、真空吸着により基板ホルダ３００を保持する。昇降部６２２は、下載置台６２１を上下方向に昇降させる。下載置台６２１上に下顕微鏡１６４が設置されており、昇降部６２２によって下載置台６２１が昇降すると、あわせて下顕微鏡１６４も昇降する。

下顕微鏡１６４は、上ステージ１６１に載置された基板ホルダ３００または基板ホルダ３００に保持された基板２００を撮像する。一方上顕微鏡１６３は、上ステージ１６１に隣接して設置されており、下載置台６２１に載置された基板ホルダ３００または基板ホルダ３００に保持された基板２００を撮像する。台座部６２３は駆動部６２４上に設置されている。駆動部６２４はベース６２５に設置されており、台座部６２３をＸＹ平面方向に移動する。

ここで、第１実施形態に係る本アライナ１６０の動作について説明する。本アライナ１６０には、ローダ１２０によってまず上ワークが搬入される。上ワークは、ローダ１２０によって反転されて、基板を保持する面が下向きの状態で上ステージ１６１に押し当てられる。上ステージ１６１は上ワークを真空吸着して保持する。

次にローダ１２０が、下ワークを下載置台６２１に載置する。下載置台６２１は下ワークを真空吸着して保持する。そして本アライナ１６０は、駆動部６２４により下載置台６２１を移動させながら、上顕微鏡１６３によって下基板２２０の表面を撮像して、下基板２２０の表面に形成された複数のアライメントマーク２０４の座標を計測する。本アライナ１６０は、計測した下基板２２０のアライメントマーク２０４の座標を、下基板２２０の管理ＩＤと対応付けて記憶部１１２に記憶する。

次に本アライナ１６０は、駆動部６２４により下載置台６２１を移動させながら、下顕微鏡１６４によって、上基板２１０表面を撮像する。そして、上基板２１０に形成された複数のアライメントマーク２０４の座標を計測する。本アライナ１６０は、計測した上基板２１０のアライメントマーク２０４の座標を、上基板２１０の管理ＩＤと対応付けて記憶部１１２に記憶する。

制御部１１０は、計測した両基板のアライメントマーク２０４の座標に対して所謂ＥＧＡ（エンハンスド・グローバル・アライメント）法を適用することにより、相互の位置ずれ量が全体で最も小さくなる位置関係を検出する。ＥＧＡ法は、まず複数のアライメントマーク２０４の中から数個のアライメントマーク２０４を選択して、両基板の対応するアライメントマーク２０４の位置ずれ量を算出する。そして統計処理によって、位置ずれの配列が全体で最も小さくなる位置を算出する算出手法である。

制御部１１０は、上基板２１０と下基板２２０のアライメントマーク２０４の位置関係から、上基板２１０と下基板２２０とをペアとして積み重ねても良いか否かを判定する。ペア判定処理の詳細については後述する。ペア可と判定された場合、本アライナ１６０は、下載置台６２１を移動させて、上基板２１０と下基板２２０とを、ＥＧＡ法の適用により算出した位置関係となるように配置する。そして、下載置台６２１を上昇させることにより、上基板２１０と下基板２２０を積み重ねてワーク対を形成する。

一方、ペア不可と判定された場合には、ローダ１２０が、下ワークを本アライナ１６０から搬出して、予備アライナ１５０に搬入する。そして予備アライナ１５０によって下基板ホルダ３２０から下基板２２０が分離された後、ローダ１２０が下基板２２０を保留基板カセット１７０に収容する。即ち、保留基板カセット１７０には、上基板２１０に対して予め定められた基準を満たさない座標を有する下基板２２０が収容される。

次に本アライナ１６０は、すでに保留基板カセット１７０に収容されている保留下基板２２２の中で、上基板２１０に対してペア可と判定される保留下基板２２２があるか否かを判断する。そして、ペア可となる保留下基板２２２がある場合には、ローダ１２０が保留下基板２２２を予備アライナ１５０に搬入して下ワークを形成して、下ステージ１６２に載置する。そして本アライナ１６０が、上基板２１０と保留下基板２２２とを積み重ねて、ワーク対を形成する。

保留基板カセット１７０内にペア可の保留下基板２２２がない場合には、ローダ１２０によって、基板カセット１１４から次の下基板２２０が搬出され、予備アライナ１５０で下ワークを形成した後に、本アライナ１６０に搬入される。以上説明した処理を繰り返すことによって、本アライナ１６０は、上基板２１０に対する積層基準を満たす下基板２２０を選択して、順次積み重ねる。

図５は、加熱加圧ユニット１３２の構造を概略的に示す断面図である。加熱加圧ユニット１３２は、筐体１３３の底部から順次積層された定盤１３８および加熱プレート１３６と、筐体１３３の天井面から垂下された圧下部１３５および加熱プレート１３６とを有する。加熱プレート１３６の各々はヒータを内蔵する。また、筐体１３３の側面のひとつには装入口１３４が設けられる。

加熱加圧ユニット１３２には、本アライナ１６０により形成されたワーク対が搬入される。ワーク対は、定盤１３８の加熱プレート１３６上面に載置される。加熱加圧ユニット１３２は、加熱プレート１３６を昇温すると共に、圧下部１３５を降下して上側の加熱プレート１３６を押し下げる。加熱プレート１３６の間に挟まれたワーク対が加熱および加圧され、上基板２１０と下基板２２０は恒久的に貼り合わされた本接合の状態となる。

図６は、第１実施形態に係る基板２００の積層処理の流れを示すフローチャートである。ここでは、接合装置１００にカセット識別番号１の基板カセット１１３と、カセット識別番号２の基板カセット１１４が装着された場合を例に挙げて説明する。本フローは、ユーザによる積層処理開始の指示を受けた場合に開始する。そして、ユーザによって設定された上基板２１０に対する処理対象枚数の積層処理を実行して終了する。また本フローは、制御部１１０の制御に従って、接合装置１００内の各装置が連携することにより実行される。

ステップＳ６０１では、制御部１１０が、上基板２１０を基板カセット１１３から搬出した枚数をカウントするカウント変数ａおよび下基板２２０を基板カセット１１４から搬出した枚数をカウントするカウント変数ｂにそれぞれ０を代入する。ステップＳ６０２では、制御部１１０が変数ａをインクリメントする。

ステップＳ６０３では、ローダ１２０が、まずホルダラック１４０から上基板ホルダ３１０を搬出して、予備アライナ１５０に搬入する。次にローダ１２０が、基板カセット１１３から、管理ＩＤ１−ａの上基板２１０を搬出して予備アライナ１５０に搬送する。そして、予備アライナ１５０により形成された上ワークを、ローダ１２０が本アライナ１６０に搬入する。

ステップＳ６０４では、制御部１１０が変数ｂをインクリメントする。ステップＳ６０５では、ローダ１２０が、まずホルダラック１４０から下基板ホルダ３２０を搬出して、予備アライナ１５０に搬送する。次にローダ１２０が、基板カセット１１４から管理ＩＤ２−ｂの下基板２２０を搬出して予備アライナ１５０に搬送する。そして、予備アライナ１５０により形成された下ワークを、ローダ１２０が搬出して、本アライナ１６０に搬入する。

ステップＳ６０６では、本アライナ１６０が、上基板２１０の表面に設けられたアライメントマーク２０４と、下基板２２０の表面に設けられた複数のアライメントマーク２０４の座標を計測する。計測した座標は、制御部１１０によって、それぞれ上基板２１０の管理ＩＤ１−ａ、下基板２２０の管理ＩＤ２−ｂと対応付けて記憶部１１２に記憶される。

ステップＳ６０７では、制御部１１０が、上基板２１０と下基板２２０がペア可であるかペア不可であるかを判定するペア判定処理を実行する。ペア判定処理の詳細については後述する。ステップＳ６０８では、制御部１１０が、ステップＳ６０７で実行されたペア判定処理の結果を確認する。そして、ペア可と確認された場合にはステップＳ６０９に移行する。

ステップＳ６０９では、本アライナ１６０が、上基板２１０と下基板２２０の位置合わせをした後で、下載置台６２１を上昇させることにより、上基板２１０と下基板２２０を積層してワーク対を形成する。ステップＳ６０８でペア不可と確認された場合には、ステップＳ６１０に移行する。

ステップＳ６１０では、ローダ１２０が、管理ＩＤ２−ｂの下基板２２０を保留基板カセット１７０に収容する。ローダ１２０は、まず本アライナ１６０の下載置台６２１に載置された下ワークを搬出して、予備アライナ１５０に搬入する。そして、予備アライナ１５０によって下基板ホルダ３２０から分離された下基板２２０を予備アライナ１５０から搬出して、保留基板カセット１７０に搬入する。ここで制御部１１０は、下基板２２０の管理ＩＤ２−ｂに対して、下基板２２０を収容した保留基板カセット１７０の載置段番号を対応付けることにより、記憶部１１２を更新する。

ステップＳ６１１では、制御部１１０が、管理ＩＤ１−ａの上基板２１０に対して、ペア判定対象となる保留下基板２２２が、保留基板カセット１７０内にあるか否かを判定する。制御部１１０は、保留基板カセット１７０内に保留下基板２２２がない場合と、保留基板カセット１７０内の保留下基板２２２が、管理ＩＤ１−ａの上基板２１０に対してすべてペア判定済みの場合に、ペア判定対象の保留基板無と判定し、それ以外の場合に有と判定する。ステップＳ６１１でペア判定対象の保留基板無と判定された場合は、ステップＳ６０４に戻る。一方、ペア判定対象の保留基板有と判定された場合は、ステップＳ６１２に移行する。

ステップＳ６１２では、制御部１１０が、ステップＳ６１５でペア判定する保留下基板２２２の枚数をカウントするカウント変数ｈの値を０とする。ステップＳ６１３では、制御部１１０が変数ｈをインクリメントする。ステップＳ６１４では、制御部１１０が、記憶部１１２を参照して、保留基板カセット１７０のｈ番目の載置段番号に対応する保留下基板２２２の管理ＩＤを取得する。そして取得した管理ＩＤに対応する座標データを、制御部１１０が記憶部１１２から読み出す。

ステップＳ６１５では、制御部１１０が、ステップＳ６１４で読み出した座標データと、管理ＩＤ１−ａの上基板２１０の座標データをもとにしてペア判定を実行する。そしてステップＳ６１６で、制御部１１０によりステップＳ６１５のペア判定結果がペア可と確認された場合には、ステップＳ６１７に移行する。ステップＳ６１７では、ローダ１２０が保留基板カセット１７０から、ペア可と判定された保留下基板２２２を搬出して、予備アライナ１５０に搬入する。そしてローダ１２０が、予備アライナ１５０により形成された下ワークを本アライナ１６０に搬入する。なおローダ１２０は、保留下基板２２２を搬出した載置段に、他の保留下基板２２２のうち最も下の段に収容されている保留下基板２２２を移載する。

ステップＳ６１８では、本アライナ１６０がまず、搬入された保留下基板２２２のアライメントマーク２０４の座標を計測する。そして、ステップＳ６０３で計測した上基板２１０のアライメントマーク２０４の座標と、保留下基板２２２のアライメントマーク２０４の座標にＥＧＡ法を適用して位置合わせを実行する。そして、位置合わせ後に下載置台６２１を上昇させることにより、上基板２１０と保留下基板２２２を積層してワーク対を形成する。

ステップＳ６１６でペア不可と確認された場合には、ステップＳ６１９に移行する。ステップＳ６１９では、変数ｈの値が保留基板数と等しいか否かを制御部１１０が判定する。なお保留基板数は、ローダ１２０による保留基板カセット１７０への基板２００の出し入れを制御部１１０が監視することによってカウントされ、記憶部１１２に記憶されている。ステップＳ６１９で、変数ｈの値が保留基板数と等しくないと判定された場合、ステップＳ６１３に戻る。一方、ステップＳ６１９で、変数ｈの値が保留基板数と等しいと判定された場合は、ステップＳ６０４に戻る。

ステップＳ６０９における上基板２１０と下基板２２０の積層処理後およびステップＳ６１８における上基板２１０と保留下基板２２２の積層処理後に、ステップＳ６２０に移行する。ステップＳ６２０では、変数ａが処理対象枚数と等しいか否かを、制御部１１０が判定する。ステップＳ６２０で変数ａが処理対象枚数と等しくないと判定された場合は、ステップＳ６０２に戻って処理が継続される。一方、変数ａが処理対象枚数と等しいと判定された場合は、本フローが終了する。本実施形態では、制御部１１０が上述したフローに従って積層処理を実行することにより、ペア可と判定された下基板２２０を、上基板２１０に対する積層基準を満たす下基板２２０として選択して、上基板２１０と下基板２２０を積み重ねる。

図７は、ペア判定処理の流れを示すフローチャートである。また図８は、ペア判定対象である２つの基板２００のアライメントマーク２０４と電極２０８の位置関係を示す概念図である。実線で示す方が上基板２１０のアライメントマーク２１４および電極２１８、破線で示す方が下基板２２０のアライメントマーク２２４および電極２２８を表す。

アライメントマーク２１４と電極２１８との位置関係は、設計値として予め把握されている。実際にはアライメントマーク２１４と電極２１８の位置関係は誤差を含むが、アライメントマーク２１４は基板２００上に複数設けられているので、計測したアライメントマーク２１４の近傍に存在する電極２１８の当該アライメントマーク２１４に対する誤差は事実上無視し得る。したがって、複数設けられたアライメントマーク２１４をそれぞれ実測すれば、電極２１８のほぼ正確な位置を把握することができる。

ペア判定処理は、記憶部１１２に記憶された、判定対象である２つの基板２００の複数のアライメントマーク２０４の座標に対して、制御部１１０が実行する演算処理である。ステップＳ７０１では、制御部１１０が、ペア判定対象である２つの基板２００のアライメントマーク２０４の座標に対してＥＧＡ法を適用することにより、相互の位置ずれ量が全体で最も小さくなる位置関係を検出する。

ステップＳ７０２では、ステップＳ７０１で検出した位置関係に基板２００を配置した場合の、対応するアライメントマーク２０４同士の位置ずれ量の合計を示す評価値ＥＶが、予め定められた閾値ＥＶ_０を下回っているか否かを、制御部１１０が判定する。評価値ＥＶは、下記の（式１）により算出される。

（Ｘｕ_ｉ、Ｙｕ_ｉ）は、上基板２１０に形成されたｉ番目のアライメントマーク２０４のＸＹ平面上における中心座標を表す。（Ｘｄ_ｉ、Ｙｄ_ｉ）は、下基板２２０に形成されたｉ番目のアライメントマーク２０４のＸＹ平面上における中心座標を表す。Σはｉ＝１からｎまでの積算であり、ｎは上基板２１０または下基板２２０に対して計測したアライメントマーク２０４の数である。

そして制御部１１０により、算出した評価値ＥＶが予め定められた閾値ＥＶ_０を下回ると判定された場合にはステップＳ７０３に移行する。一方、評価値ＥＶが閾値ＥＶ_０以上であると判定された場合には、アライメントマーク２０４の全体的な位置ずれ量が許容ずれ量を超えていると判断されて、ステップＳ７０８に移行して制御部１１０によりペア不可と判定される。

ステップＳ７０３では制御部１１０が、処理対象のアライメントマーク２０４の数をカウントするカウント変数ｉに０を代入する。ステップＳ７０４では、制御部１１０が変数ｉをインクリメントする。ステップＳ７０５では、制御部１１０がまず１つ目のアライメントマーク２０４の中心座標間の距離であるマーク間距離Ｄ_１を算出する。マーク間距離Ｄ_ｉは下記の（式２）により算出する。

そして制御部１１０は、算出したＤ_ｉの値が２αｒ₀を下回るか否かを判定する。ｒ_０は電極２０８の半径である。つまり、接触する２つの電極２０８において許容される中心間距離は２ｒ_０であるが、良好な導通を確保する係数α（０＜α＜１）を乗じて２αｒ_０を閾値とする。上述したように、計測したアライメントマーク２０４近傍の電極は、当該アライメントマーク２０４に対して設計値における位置関係を有するものとして差し支えないので、マーク間距離Ｄ_ｉが２αｒ₀以上の場合は、電極２１８と電極２２８が良好に導通しないと判断できる。そこで、ステップＳ７０５において、Ｄ_ｉが２αｒ₀以上と判定された場合は、ステップＳ７０８に移行してペア不可と判定する。一方、ステップＳ７０５でＤ_ｉが２αｒ₀を下回っていると判定された場合には、ステップＳ７０６に移行する。

ステップＳ７０６では、変数ｉが、測定したアライメントマーク２０４の数と等しいか否かを制御部１１０が判定する。ステップＳ７０６で等しくないと判定された場合、ステップＳ７０４に戻る。一方、等しいと判定された場合は、いずれのアライメントマーク２０４のマーク間距離も、２αｒ₀を超えなかったことになり、ステップＳ７０７に移行して、ペア可と判定する。

図６に示すフローチャートでは、上基板２１０に対してペア不可と判定された下基板２２０が保留基板カセット１７０に収容される。そして、保留基板カセット１７０に収容した下基板２２０が、他の上基板２１０に対してペア可と判定された場合に、保留基板カセット１７０から搬出されて、ペア可と判定された上基板２１０と積層される。

本実施形態に記載の基板２００の積層処理によれば、積層対象の上基板２１０のアライメントマーク２０４に対して、位置ずれが許容値を超えるアライメントマーク２０４を有する下基板２２０は、破棄されずに保留基板カセット１７０に収容される。そして、保留基板カセット１７０に収容された下基板２２０は、アライメントマーク２０４の位置ずれの傾向が似ている上基板２１０が本アライナ１６０に搬入された場合に、その上基板２１０と積層される。

したがって、本実施形態に記載の積層処理によれば、例えば、アライメントマーク２０４及び回路領域２０６が設計値に対して大きく位置ずれしている下基板２２０を処理対象としたときに、設計値に対して同じように位置ずれしている上基板２１０をペアとして組み合わせることができる。その結果として、破棄する基板２００の数を減らすことができ、製品歩留まりを向上できる。

図６に示すフローチャートでは、ステップＳ６１８において、本アライナ１６０に搬入された保留下基板２２２のアライメントマーク２０４の座標を改めて計測して位置合わせする例を挙げて説明した。しかしながらそれに限らず、ステップＳ６１５のペア判定処理で実行したＥＧＡ法の適用結果に従って位置合わせしても良い。ステップＳ６１５のペア判定処理で実行したＥＧＡ法の適用結果を再利用することにより、ステップＳ６１８における座標の計測およびＥＧＡ法の適用を省略でき、処理の高速化を図れる。

［第２実施形態］
図９は、第２実施形態に係る基板２００の積層処理の流れを示すフローチャートである。本実施形態における装置構成は、図１等を用いて説明した第１実施形態の装置構成と同様であるので、その説明を省略する。第１実施形態において図６で示したフローチャートが上基板２１０と下基板２２０の対を順次積み重ねるフローを示しているのに対して、本フローは、１つの上基板２１０に対して、予め定めた積層枚数Ｘ_０に達するまで下基板２２０を順次積層する処理を示す。すなわち、本実施形態では、保留基板カセット１７０に収容されている保留下基板２２２が、複数層にわたって積層し得る場合の処理を示す。例えば、５枚の基板が重ねあわされて５層積層基板を形成する場合に、２層目から４層目の基板が同一種類の基板であれば、この同一種類の保留下基板２２２は、２層目から４層目のいずれにも積層することができる。したがって、ここでの積層枚数Ｘ_０は、このような処理のできる枚数を表す。また以下のフローにおいては、管理ＩＤ１−１の上基板２１０に対して、基板カセット１１４に収容された下基板２２０を、管理ＩＤ２−１から順に搬出して、積層していく場合を例に挙げて説明する。

ステップＳ９０１では、まずローダ１２０が、基板カセット１１３に収容された上基板２１０を予備アライナ１５０に搬入する。そしてローダ１２０が、予備アライナ１５０により形成された上ワークを本アライナ１６０に搬入する。上ワークは上ステージ１６１により吸着固定される。ステップＳ９０２では、本アライナ１６０が、上基板２１０のアライメントマーク２０４の座標を計測する。

ステップＳ９０３では、制御部１１０が、保留基板カセット１７０に収容されている保留下基板２２２の枚数分、記憶部１１２に記憶されている保留下基板２２２の座標データを読み出す。そしてステップＳ９０４において制御部１１０は、保留下基板２２２のうち、上基板２１０に対してペア可と判定される保留下基板２２２があるか否かを確認する。制御部１１０は、ステップＳ９０２で計測した上基板２１０のアライメントマーク２０４の座標と、ステップＳ９０３で読み出した保留下基板２２２のアライメントマーク２０４の座標に対して図７で説明したペア判定処理を適用していくことにより、ペア可の保留下基板２２２があるか否かを判定する。

ペア可と判定される保留下基板２２２がある場合には、ステップＳ９０５に移行する。ステップＳ９０５では、ローダ１２０が、上基板２１０に対してペア可と判定された一枚の保留下基板２２２を保留基板カセット１７０から搬出して、予備アライナ１５０に搬入する。そしてローダ１２０が予備アライナ１５０により形成された下ワークを本アライナ１６０の下ステージ１６２に載置する。ステップＳ９０６では、本アライナ１６０が、ステップＳ９０４におけるペア判定処理において実行されたＥＧＡの結果に従って、上基板２１０と保留下基板２２２とを位置合わせして積層する。

ステップ９０４で、ペア可の保留下基板２２２が無いと判定された場合にはステップＳ９０７に移行する。ステップＳ９０７では、ローダ１２０が、基板カセット１１４の最上段から管理ＩＤ２−１の下基板２２０を搬出して、予備アライナ１５０で下ワークを形成した後に、本アライナ１６０に搬入する。ステップＳ９０８では、本アライナ１６０が下基板２２０のアライメントマークの座標を計測する。

ステップＳ９０９では、本アライナ１６０が、上基板２１０と下基板２２０とがペア可であるか否かを判定する。そして、ステップＳ９１０で、制御部１１０によりステップＳ９０９の判定処理の結果がペア可であると確認された場合に、ステップＳ９１１に移行する。ステップＳ９１１では、本アライナ１６０が上基板２１０と下基板２２０を積み重ねてワーク対を形成する。

ステップＳ９１０でペア不可であると確認された場合は、ステップＳ９１２に移行する。ステップＳ９１２では、ローダ１２０が下基板２２０を本アライナ１６０から搬出して、保留基板カセット１７０に収容する。ステップＳ９１３では、制御部１１０が、下基板２２０の管理ＩＤに対して、下基板２２０を収容した保留基板カセット１７０の載置段番号を対応付けることにより、記憶部１１２を更新する。そしてステップＳ９０７に戻り、基板カセット１１４内の１つ下の載置段に収容されている下基板２２０が基板カセット１１４から搬出されて、本アライナ１６０に搬入される。

ステップＳ９１４では、上基板２１０の積層数Ｘが目標積層数Ｘｏと等しいか否かを、制御部１１０が判定する。そして目標積層数Ｘｏと等しくないと判定された場合にはステップＳ９１５に移行する。ステップＳ９１５では、ローダ１２０がワーク対を本アライナ１６０から搬出する。そしてローダ１２０は、搬出したワーク対を加熱加圧ユニット１３２に搬入する。

ステップＳ９１６では、ローダ１２０によって加熱加圧ユニット１３２に搬送されたワーク対を、加熱加圧ユニット１３２が加熱加圧することにより、２組の基板２００が接合される。加熱加圧により接合された接合基板２３０は、ローダ１２０により基板カセット１１５に収容された後、接合装置１００から搬出される。

ステップＳ９１７では、基板２００を研磨して薄化する周知の研磨装置によって、接合基板２３０の一方の面が研磨される。接合基板２３０は研磨されることにより、電極２０８が露出する。ステップＳ９１８では、周知の露光装置によって、接合基板２３０の電極２０８が露出した面にアライメントマーク２０４が形成される。アライメントマーク２０４が形成された接合基板２３０は、基板カセット１１５に収容され、基板カセット１１５が再び接合装置１００に装着される。

ステップＳ９１９では、ローダ１２０が、基板カセット１１５に収容された接合基板２３０を上基板２１０として、本アライナ１６０に搬入する。そしてステップＳ９０２に戻り、本アライナ１６０が、接合基板２３０の研磨された面に形成されたアライメントマーク２０４の座標を計測する。ステップＳ９１４で、積層数Ｘが目標積層枚数Ｘｏに達したと判定された場合、フローが終了する。本実施形態では、制御部１１０が上述したフローに従って積層処理を実行することにより、ペア可と判定された下基板２２０を、上基板２１０に対する積層基準を満たす下基板２２０として選択して、上基板２１０と下基板２２０を積み重ねる。

同じ上基板２１０であっても下基板２２０が積層されることによりアライメントマーク２０４の座標が変化する。したがって、一度ペア不可と判定された保留下基板２２２であっても、上基板２１０の積層数が変わることによってペア可と判定される可能性がある。図９に示したフローチャートでは、同じ上基板２１０に対して、積層数が変わる毎に、保留下基板２２２がペア可となるか否かを判定するので、保留下基板２２２が積層される可能性を高めることができる。

［第３実施形態］
図１０は、第３実施形態に係る基板２００の積層処理の流れを示すフローチャートである。本実施形態における装置構成は、図１等を用いて説明した第１実施形態の装置構成と同様であるので、その説明を省略する。本フローは、基板カセット１１３に収容されたｍ_０枚の上基板２１０と、基板カセット１１４に収容された、上基板２１０と同数の下基板２２０を順次積み重ねる場合に、事前に上基板２１０と下基板２２０の組み合わせを決定する処理を示す。つまり、本実施形態においては、２枚１組のペアをできる限り多く形成することができるように予めアライメントマーク２０４の位置を計測して組み合わせの判定をしてから、判定したペアを順次搬出してワーク対を形成する。ここでは、カセット識別番号３の基板カセット１１３とカセット識別番号４の基板カセット１１４に収容された、上基板２１０と下基板２２０を組み合わせる例を挙げて説明する。

ステップＳ１００１では、制御部１１０が、基板カセット１１３、１１４から搬出した基板２００の枚数をカウントするカウント変数ｍに０を代入する。ステップＳ１００２では、制御部１１０が変数ｍをインクリメントする。

ステップＳ１００３では、ローダ１２０が基板カセット１１３から、管理ＩＤ３−ｍの上基板２１０を搬出して、予備アライナ１５０に搬送する。そして予備アライナ１５０において形成された上ワークを、ローダ１２０が本アライナ１６０に搬入する。またローダ１２０が基板カセット１１４から管理ＩＤ４−ｍの下基板２２０を搬出して、予備アライナ１５０に搬入する。そして予備アライナ１５０において形成された下ワークを、ローダ１２０が本アライナ１６０に搬入する。

ステップＳ１００４では、本アライナ１６０が管理ＩＤ３−ｍの上基板２１０のアライメントマーク２０４の座標および、管理ＩＤ４−ｍの下基板２２０のアライメントマーク２０４の座標を計測する。ステップＳ１００５では、制御部１１０が、ステップＳ１００４で計測した座標を、上基板２１０の管理ＩＤ３−ｍおよび下基板２２０の管理ＩＤ４−ｍと対応付けてそれぞれ記憶部１１２に記憶する。座標計測後、上基板２１０は基板カセット１１３に、下基板２２０は基板カセット１１４にいったん戻される。

ステップＳ１００６では、インクリメントしたｍが、処理対象枚数ｍ_０と等しいか否かを制御部１１０が判定する。ステップＳ１００６で、等しくないと判定された場合はステップＳ１００２に戻る。一方、等しいと判定された場合はステップＳ１００７に移行する。ステップＳ１００２からステップＳ１００６が繰り返されることにより、基板カセット１１３、１１４内の全ての上基板２１０及び下基板２２０について、アライメントマーク２０４の座標が計測される。

なお、本アライナ１６０に対して上基板２１０と下基板２２０を続けて搬入して、座標計測を実行する例を上述したが、搬入と計測を１枚ずつ実行してもよい。また搬入と計測を１枚ずつ実行する場合に、上基板２１０と下基板２２０を交互に搬入、計測しても良いし、先に上基板２１０に対して搬入と計測を連続して実行して、その後に下基板２２０に対して搬入と計測を連続して実行してもよい。

ステップＳ１００７では、制御部１１０が、基板カセット１１３、１１４から搬出して座標計測した上基板２１０と下基板２２０からペアを決定する場合に、より多くのペアが成立する組み合わせを決定する。組み合わせ判定の処理内容については後述する。

ステップＳ１００８では、ローダ１２０が、ステップＳ１００７でペアと判定された上基板２１０と下基板２２０を、基板カセット１１３、基板カセット１１４から順次搬出して、本アライナ１６０に搬入する。本アライナ１６０に搬入されたペア基板は、順次積層され、加熱加圧ユニット１３２によって接合される。

ステップＳ１００９では、ステップＳ１００７でペアが成立しなかった上基板２１０および下基板２２０を、ローダ１２０が、基板カセット１１３、１１４から搬出して、保留基板カセット１７０に収容する。ステップＳ１０１０では、制御部１１０が、ペアが成立した上基板２１０と下基板２２０の座標データを記憶部１１２から削除するとともに、保留基板カセット１７０に収容した上基板２１０の管理ＩＤと下基板２２０の管理ＩＤに対して、収容した保留基板カセット１７０の載置段番号を対応付けることにより、記憶部１１２を更新する。

図１１は、組み合わせ判定処理の流れを示すフローチャートである。本フローでは、予め設定された上基板２１０の処理対象枚数ｆ_０と下基板２２０の処理対象枚数ｅ_０の組み合わせを決定する。なお、図１０のフローの場合、ｆ_０とｅ_０はそれぞれ共にｍ_０である。ステップＳ１１０１では、制御部１１０が、処理済みの上基板２１０の枚数をカウントするカウント変数ｅに０を代入して初期化する。ステップＳ１１０２では、制御部１１０が変数ｅをインクリメントする。ステップＳ１１０３では、制御部１１０が、処理済みの下基板２２０の枚数をカウントするカウント変数ｆに０を代入して初期化する。ステップＳ１１０４では、制御部１１０が変数ｆをインクリメントする。

ステップＳ１１０５では、制御部１１０が、記憶部１１２から管理ＩＤ３−ｅの上基板２１０の座標データおよび管理ＩＤ４−ｆの下基板２２０の座標データを読み出す。ステップＳ１１０６では、ステップＳ１１０５で読み出した座標データに対して、図７に示すペア判定を実行することにより、管理ＩＤ３−ｅの上基板２１０と管理ＩＤ４−ｆの下基板２２０が、ペア可であるかペア不可であるかを判定する。そして、ステップＳ１１０７では、ステップＳ１１０６の判定結果を記憶部１１２に記憶する。

ステップＳ１１０８では、ｆが処理対象枚数ｆ_０と等しいか否かを、制御部１１０が判定する。ｆがｆ_０と等しくないと判定された場合はステップＳ１１０４に戻る。一方、ｆがｆ_０と等しいと判定された場合はステップＳ１１０９に移行する。ステップＳ１１０９では、ｅが処理対象枚数ｅ_０と等しいか否かを、制御部１１０が判定する。そして、ｅがｅ_０と等しくないと判定された場合はステップＳ１１０２に戻る。一方、ｅがｅ_０と等しいと判定された場合はステップＳ１１１０に移行する。ステップＳ１１０２からステップＳ１１０９までのステップを繰り返すことによって、基板カセット１１３に収容された上基板２１０と基板カセット１１４に収容された下基板２２０との全通りのペア判定が実行される。

ステップＳ１１１０では、制御部１１０が、上基板２１０と下基板２２０の全通りのペア判定結果に従って、ペア可と判定されるペアの数がより多くなる組み合わせを決定する。制御部１１０は、全通りの組み合わせについてペア可となる数を算出し、その数が最も多くなる組み合わせを最終的な組み合わせとして決定する。

第３実施形態に係る基板２００の積層処理では、上述したように、積層対象の上基板２１０と下基板２２０のアライメントマーク２０４の座標をすべて事前に計測して、全体としてペア可と判定されるペアの数がより多くなる組み合わせを決定する。したがって、ペアとして積層される上基板２１０と下基板２２０の数を増やすことができるので、歩留まりを向上できる。

なお、上記の実施形態によれば、カセット識別番号３の基板カセット１１３とカセット識別番号４の基板カセット１１４のそれぞれに収容された上基板２１０と下基板２２０を組み合わせる場合を説明した。しかし、組み合わせ判定において、カセット識別番号３の基板カセット１１３とカセット識別番号４の基板カセット１１４のそれぞれに収容された上基板２１０と下基板２２０に加えて、既に保留基板カセット１７０に収容されている保留基板２０２も組み合わせの対象としても良い。組み合わせの対象を増やすことにより、更なるペア数の確保を期待できる。

図１０に示すフローチャートでは、ステップＳ１００１からステップＳ１００６において、積層対象のすべての上基板２１０と下基板２２０のアライメントマーク２０４を本アライナ１６０によって計測する例を挙げて説明した。しかし、本アライナ１６０による計測の代わりに、他の装置において計測されたアライメントマーク２０４の座標を、制御部１１０が取得するように構成しても良い。例えば、制御部１１０は、上基板２１０および下基板２２０の表面にアライメントマーク２０４を形成した露光装置から座標を取得できる。

以上の３つの実施形態では、上基板２１０と下基板２２０のアライメントマーク２０４の座標を基準として、アライメントマーク２０４の位置ずれが予め定められた範囲内である場合に積層基準を満たすと判断して積層する例を挙げて説明したが、それに限らない。例えば、上基板２１０のノッチ２０３の位置と下基板２２０のノッチ２０３の位置が予め定められた範囲内である場合に積層基準を満たすと判断しても良い。また、上基板２１０と下基板２２０の３次元形状の一致度合いが予め定められた範囲内である場合に積層基準を満たすと判断しても良い。

また以上の３つの実施形態に対して、以下の変形例を適用することもできる。一つ目の変形例としては、ペア判定処理に電極の高さずれを判断基準として加える。すなわち、第１実施形態から第３実施形態におけるペア判定処理では、アライメントマーク２０４のＸＹ方向への位置ずれを対象としたが、更にＺ方向である高さ方向のずれも判定基準として加える。

具体的には、図７のペア判定において、ステップＳ７０６の後段に、高さずれの判定処理を加える。例えば、上基板２１０の電極２１８の凸量としての高さをそれぞれ計測し、また、下基板２２０の電極２２８の凸量としての高さもそれぞれ計測する。そして、互いの基板を近づけた場合に対向して接触する３組の電極を演算によって選択する。つまり、凸量の大きな３組の電極が最初に接触して接触平面を形成するが、この接触電極の組み合わせを選択する。そして、接触平面に対して、凸量の最も小さな電極がどれくらい離れているかを算出する。この距離が、加熱加圧ユニット１３２で加圧されたときの撓み量より小さいか否かによりペア可か否かを判断する。

二つ目の変形例としては、加熱加圧ユニット１３２で加熱されるときの基板の熱膨張を考慮してペア判定処理を行う。基板の熱膨張は、レシピによって規定される各パラメータ値、電極の分布、絶縁層領域の有無、既に積層された積層数等に起因して変化する。そこで、加熱加圧ユニット１３２で加熱されたときの変形を予めシミュレーションして、シミュレーションされた電極位置によりペア判定を実行する。具体的には、図７のペア判定において、ステップＳ７０１のＥＧＡ演算に先立ち、上基板２１０の電極２１８の位置と下基板２２０の電極２２８の位置を補正することにより実現する。もちろん、上記一つ目の変形例と組み合わせて、各電極の凸量に対しても熱変形による補正を行っても良い。

三つ目の変形例としては、上述した３つの実施形態では基板２００を基板ホルダ３００で保持することによって反りを矯正した状態でアライメントマーク２０４の座標計測を行ったのに対して、基板２００が反ったり撓んだりした状態で座標計測を行う。そして基板２００が反ったり撓んだりした状態で座標計測を行った場合に、積層対象として、反ったり撓んだりした基板２００の座標に合う座標を有する基板２００を積層対象として選択してよい。また、反ったり撓んだりした状態で座標計測した結果に基づいて、基板２００の反り及び撓みが矯正された状態、即ち、基板ホルダ３００に保持された状態での座標を予測して、その予測した座標に合う座標を有する基板２００を積層対象として選択してもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１００ 接合装置、１０１ 筐体、１０２ ロードポート、１０３ 無線タグリーダ、１１０ 制御部、１１２ 記憶部、１１３、１１４、１１５ 基板カセット、１２０ ローダ、１２２ フォーク、１２４ 落下防止爪、１２６ フォールディングアーム、１３０ 加熱加圧室、１３２ 加熱加圧ユニット、１３３ 筐体、１３４ 装入口、１３５ 圧下部、１３６ 加熱プレート、１３８ 定盤、１４０ ホルダラック、１５０ 予備アライナ、１６０ 本アライナ、１６１ 上ステージ、１６２ 下ステージ、１６３ 上顕微鏡、１６４ 下顕微鏡、１７０ 保留基板カセット、２００ 基板、２０２ 保留基板、２０３ ノッチ、２０４ アライメントマーク、２０６ 回路領域、２０８ 電極、２１０ 上基板、２１２ 保留上基板、２１４ アライメントマーク、２１８ 電極、２２０ 下基板、２２４ アライメントマーク、２２２ 保留下基板、２２８ 電極、２３０ 接合基板、３００ 基板ホルダ、３０２ 保持面、３０６ 貫通孔、３０８ 給電端子、３１０ 上基板ホルダ、３１４ マグネットユニット、３２０ 下基板ホルダ、３２４ 吸着子、６２１ 下載置台、６２２ 昇降部、６２３ 台座部、６２４ 駆動部、６２５ ベース

Claims (14)

1. 第１の半導体基板を準備する準備ステップと、
   一つ以上の他の半導体基板のうち、前記第１の半導体基板に対する積層基準を満たす第２の半導体基板を選択する選択ステップと、
   前記第１の半導体基板と前記第２の半導体基板を積み重ねる積層ステップと
   を有する半導体基板の積層方法。
2. 前記第１の半導体基板の表面に設けられた指標の座標を計測する計測ステップを有し、
   前記選択ステップは、前記第１の半導体基板の前記座標に対して、表面に設けられた指標の座標が予め計測された一つ以上の前記他の半導体基板のうち、予め定められた基準を満たす座標を有する半導体基板を、前記積層基準を満たす前記第２の半導体基板として選択する請求項１に記載の半導体基板の積層方法。
3. 前記第１の半導体基板に積み重ねようとする第３の半導体基板の表面に設けられた指標の座標を計測した結果、前記基準を満たさない場合は、前記第３の半導体基板を前記他の半導体基板として保留する保留ステップを有する請求項２に記載の半導体基板の積層方法。
4. 前記計測ステップは、複数の前記第１の半導体基板のそれぞれの前記座標を予め計測し、
   前記選択ステップは、前記第１の半導体基板と前記第２の半導体基板との組み合わせ数が最も多くなるように、複数の前記第１の半導体基板の少なくとも一部に対して、前記他の半導体基板から前記第２の半導体基板をそれぞれ選択する請求項２または３に記載の半導体基板の積層方法。
5. 前記第１の半導体基板および前記第２の半導体基板の少なくとも一方は、既に積層された半導体基板である請求項２から４のいずれか１項に記載の半導体基板の積層方法。
6. 前記計測ステップは、前記第１の半導体基板の反りが矯正された状態で前記座標を計測する請求項２から５のいずれか１項に記載の半導体基板の積層方法。
7. 前記基準は、前記第１の半導体基板の前記座標と前記他の半導体基板の前記座標の面方向におけるずれ量に基づいて定められる請求項２から６のいずれか１項に記載の半導体基板の積層方法。
8. 前記基準は、前記第１の半導体基板の表面に設けられた電極の高さと前記他の半導体基板の表面に設けられた電極の高さを加味して定められる請求項７に記載の半導体基板の積層方法。
9. 前記選択ステップは、加熱を含む後工程における熱膨張を考慮して第２の半導体基板を選択する請求項７または８に記載の半導体基板の積層方法。
10. 一つ以上の半導体基板のうち、第１の半導体基板に対する積層基準を満たす第２の半導体基板を選択する選択部と、
    前記第１の半導体基板と前記第２の半導体基板を積み重ねる積層部と
    を備える半導体基板の積層装置。
11. 前記第１の半導体基板の表面に設けられた指標の座標を計測する計測部を更に備え、
    前記選択部は、前記第１の半導体基板の前記座標に対して、表面に設けられた指標の座標が予め計測された一つ以上の前記半導体基板のうち、予め定められた基準を満たす座標を有する半導体基板を、前記積層基準を満たす前記第２の半導体基板として選択する請求項１０に記載の半導体基板の積層装置。
12. 前記第１の半導体基板に積み重ねようとする第３の半導体基板の表面に設けられた指標の座標を計測した結果、前記基準を満たさない場合に、前記第３の半導体基板を保留する保留部を有する請求項１１に記載の半導体基板の積層装置。
13. 複数の基板を重ね合わせて製造されるデバイスの製造方法であって、
    前記複数の基板を重ね合わせる工程は、
    第１の半導体基板を準備する準備ステップと、
    一つ以上の他の半導体基板のうち、前記第１の半導体基板に対する積層基準を満たす第２の半導体基板を選択する選択ステップと、
    前記第１の半導体基板と前記第２の半導体基板を積み重ねる積層ステップと
    を含むデバイスの製造方法。
14. 前記複数の基板を重ね合わせる工程は、
    前記第１の半導体基板の表面に設けられた指標の座標を計測する計測ステップを更に含み、
    前記選択ステップは、前記第１の半導体基板の前記座標に対して、表面に設けられた指標の座標が予め計測された一つ以上の前記他の半導体基板のうち、予め定められた基準を満たす座標を有する半導体基板を、前記積層基準を満たす前記第２の半導体基板として選択する請求項１３に記載のデバイスの製造方法。

Images