JPWO2019087707A1 - 積層基板の製造方法、製造装置、およびプログラム - Google Patents

積層基板の製造方法、製造装置、およびプログラム Download PDF

Info

Publication number
JPWO2019087707A1
JPWO2019087707A1 JP2019550958A JP2019550958A JPWO2019087707A1 JP WO2019087707 A1 JPWO2019087707 A1 JP WO2019087707A1 JP 2019550958 A JP2019550958 A JP 2019550958A JP 2019550958 A JP2019550958 A JP 2019550958A JP WO2019087707 A1 JPWO2019087707 A1 JP WO2019087707A1
Authority
JP
Japan
Prior art keywords
substrate
substrates
bonding
manufacturing
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019550958A
Other languages
English (en)
Other versions
JP7147778B2 (ja
Inventor
菅谷　功
功 菅谷
釜下　敦
敦 釜下
創 三ッ石
創 三ッ石
福田　稔
稔 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2019087707A1 publication Critical patent/JPWO2019087707A1/ja
Application granted granted Critical
Publication of JP7147778B2 publication Critical patent/JP7147778B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/0224—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501—Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75983—Shape of the mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8013—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

２つの基板を接合して積層基板を製造する製造方法であって、複数の基板の結晶構造に関する情報を取得する取得段階と、結晶構造に関する情報に基づいて、互いに接合する２つの基板の組み合わせを決定段階とを含む。上記製造方法において、結晶構造に関する情報は、接合面の面方位および接合面と平行な方向の結晶方位の少なくとも一方を含んでもよい。また、上記製造方法において、決定段階において、２つの基板の接合後の位置ずれ量が予め定められた閾値以下となる組み合わせを決定してもよい。

Description

本発明は、積層基板の製造方法、製造装置、およびプログラムに関する。
複数の基板を接合して積層基板を製造する技術がある（例えば、特許文献１参照）。
特許文献１ 特開２０１３−０９８１８６号公報
積層基板の製造においては、基板を接合する過程において、基板の異方性により接合前には認められなかった位置ずれや変形が生じる場合がある。
本発明の第１の態様においては、２つの基板を接合して積層基板を製造する製造方法であって、複数の基板の結晶構造に関する情報を取得する取得段階と、結晶構造に関する情報に基づいて、互いに接合する２つの基板の組み合わせを決定する決定段階と、を含む製造方法が提供される。
本発明の第２の態様においては、２つの基板を接合して積層基板を製造する製造方法であって、複数の基板の剛性分布に関する情報を取得する取得段階と、剛性分布に関する情報に基づいて、互いに接合する２つの基板の組み合わせを決定する決定段階と、を含む製造方法が提供される。
本発明の第３の態様においては、２つの基板を接合して積層基板を製造する製造方法であって、２つの基板の接合面の面方位、接合面に平行な方向の結晶方位、および、合成分布の少なくとも一方が異なる２つの基板を位置合わせする段階と、位置合わせした２つの基板を接合する段階と、を含む製造方法が提供される。
本発明の第４の態様においては、２つの基板を接合して積層基板を製造する製造装置であって、複数の基板の結晶構造に関する情報を取得する取得部と、結晶構造に関する情報に基づいて、互いに接合する２つの基板の組み合わせを決定する決定部と、を備える製造装置が提供される。
本発明の第５の態様においては、２つの基板を接合して積層基板を製造する製造装置であって、複数の基板の剛性分布に関する情報を取得する取得部と、剛性分布に関する情報に基づいて、互いに接合する２つの基板の組み合わせを決定する決定部と、を備える製造装置が提供される。
本発明の第６の態様においては、２つの基板を接合して積層基板を製造する製造装置であって、２つの基板の接合面の面方位、接合面と平行な方向の結晶方位、および、剛性分布の少なくとも一つが異なる前記２つの基板を位置合わせする位置合わせ部と、位置合わせした２つの基板を接合する接合部と、を備える製造装置が提供される。
本発明の第７の態様においては、基板にパターンを形成する露光装置であって、基板に接合される他の基板に対する基板の接合面内での回転角度に基づいて基板にパターンを露光し、回転角度は、基板および他の基板の結晶構造および剛性分布の少なくとも一方に関する情報に基づいて設定される露光装置が提供される。
本発明の第８の態様においては、２つの基板を接合して積層基板を製造する場合に、複数の基板の結晶構造に関する情報を取得するステップと、結晶構造に関する情報に基づいて、互いに接合する２つの基板の組み合わせを決定する決定ステップとを、電子計算機に実行させるプログラムが提供される。
本発明の第９の態様においては、２つの基板を接合して積層基板を製造する場合に、複数の基板の剛性分布に関する情報を取得するステップと、剛性分布に関する情報に基づいて、互いに接合する２つの基板の組み合わせを決定する決定ステップとを、電子計算機に実行させるプログラムが提供される。
本発明の第１０の態様においては、互いに積層された２つの基板を有する積層半導体装置であって、２つの基板の接合面の面方位、接合面と平行な方向の結晶方位、および、剛性分布の少なくとも一つが互いに異なる積層半導体装置が提供される。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これら特徴群のサブコンビネーションも発明となり得る。
製造装置９０１のブロック図である。 第１基板２１１の模式的平面図である。 決定装置６００のブロック図である。 決定装置６００の動作手順を示す流れ図である。 格納部６２０が格納するテーブル６２９を例示する図である。 基板２１３の模式的平面図である。 接合装置１００の模式図である。 基板２１３を保持した基板ホルダ２２３の模式的断面図である。 第１基板２１１を保持した基板ホルダ２２１の模式的断面図である。 接合部３００の動作手順を示す流れ図である。 接合部３００の模式的断面図である。 接合部３００における接合動作の手順を示す流れ図である。 接合部３００の模式的断面図である。 接合部３００の模式的断面図である。 接合部３００の模式的断面図である。 接合部３００の模式的断面図である。 第１基板２１１および第２基板２１３の接合過程を示す部分拡大図である。 第１基板２１１および第２基板２１３の接合過程を示す部分拡大図である。 第１基板２１１および第２基板２１３の接合過程を示す部分拡大図である。 積層基板２３０におけるずれ量の分布を示す図である。 積層基板２３０におけるずれ量の分布を示す図である。 積層基板２３０におけるずれ量の他の分布を示す図である。 決定装置６０１のブロック図である。 決定装置６０１の動作手順を示す流れ図である。 第１基板２１１および第２基板２１３の接合過程を示す部分拡大図である。 保持力と位置ずれ量との関係を例示するグラフである。 決定装置６０１の他の動作手順を示す流れ図である。 決定装置６０１の他の動作手順を示す流れ図である。 決定装置６０１の他の動作手順を示す流れ図である。 第１格納部６２１が格納するテーブル６２７を例示する図である。 決定装置６０１の他の動作手順を示す流れ図である。 積層基板２４０の製造過程を示す模式的分視図である。 積層基板２４０の製造過程を示す模式的分視図である。 積層基板２４０の製造過程を示す模式的分視図である。 積層基板２４０の製造過程を示す模式的分視図である。 積層基板２４０の構造を示す模式的斜視図である。 決定装置６０１の他の動作手順を示す流れ図である。 撮像素子７００の製造過程におけるひとつの段階を示す図である。 撮像素子７００の製造過程における他の段階を示す図である。 撮像素子７００の製造過程におけるまた他の段階を示す図である。 撮像素子７００の製造過程におけるまた他の段階を示す図である。 撮像素子７００の製造過程におけるまた他の段階を示す図である。
以下、発明の実施の形態を通じて本発明を説明する。下記の実施形態は、請求の範囲に係る発明を限定するものではない。実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、基板を接合して積層基板を製造する製造装置９０１のブロック図である。製造装置９０１は、ウエハプロセス装置８００、接合装置１００、および決定装置６００を備える。
なお、基板の「接合」は、重ね合わせた二つの基板を、予め定められた値を超える接合強度が得られるように恒久的に一体化することを含む。また、「接合」は、基板が電気的な接続端子を備える場合に、二つの基板の接続端子が互いに電気的に結合され、基板の間で電気的な導通が確保された状態にすることを含む。
更に、重ね合わせた基板の接合強度をアニール処理等により予め定められた値まで上昇させる場合、あるいは、アニール処理等により基板相互の電気的接続を形成する場合は、アニール処理前であって、二つの基板が一時的に結合している状態、すなわち仮接合の状態も接合された状態と記載する場合がある。この場合、仮接合された基板は、損耗することなく分離して再利用できる場合がある。
ウエハプロセス装置８００は、コータ８１０、露光装置８２０、成膜装置８３０、および制御部８４０を備える。更に、ウエハプロセス装置８００は、乾燥装置、エッチング装置、洗浄装置、薄化装置等を備える場合がある。
ウエハプロセス装置８００において、コータ８１０は、装入された半導体単結晶ウエハ等の基板にレジストを塗布してレジスト層を形成する。露光装置８２０は、予め用意されたレチクルを用いてレジスト層にパターニングする。成膜装置８３０は、パターニングされたレジスト層を利用して素子、配線等の構造物を形成する薄膜を基板上に形成する。更に、ウエハプロセス装置８００においては、上記のような処理を繰り返すことにより構造物を積み重ねて、基板上に立体的な構造物を形成する。
ウエハプロセス装置８００において、制御部８４０は、塗布、露光、成膜、エッチング、洗浄等の各段階における処理条件を各部に設定して、適切な条件で構造物を形成する。更に、制御部８４０は、露光装置８２０に処理条件を設定することにより、基板上に形成するパターンについて、設計仕様に対する変形、倍率等を補正する処理も制御する。
図２は、ウエハプロセス装置８００で製造する一例である第１基板２１１の模式的平面図である。第１基板２１１は、ノッチ２１４、複数の回路領域２１６、および複数のアライメントマーク２１８を有する。
回路領域２１６は、第１基板２１１の表面に、第１基板２１１の面方向に周期的に配される。回路領域２１６の各々には、配線、素子、保護膜等の構造物が設けられる。また、回路領域２１６には、第１基板２１１を他の第１基板２１１、リードフレーム等に結合する場合に電気的な接続端子となるパッド、バンプ等の接続部も配される。接続部も、第１基板２１１の表面に形成された構造物のひとつである。
アライメントマーク２１８も、第１基板２１１の表面に形成された構造物の一例であり、回路領域２１６における接続部等に対して予め定められた相対位置で配置される。これにより、アライメントマーク２１８を指標として、回路領域２１６を位置合わせできる。なお、第１基板２１１に対しては、上記のように構造物を有する半導体基板の他に、未加工の半導体基板、ガラス基板等を構造材として接合する場合もある。このような場合は、位置合わせは不要なので、アライメントマーク２１８も不要になる。
第１基板２１１において、複数の回路領域２１６相互の間には、スクライブライン２１２が存在する。スクライブライン２１２は構造物ではなく、ダイシングにより回路領域２１６を含む第１基板２１１を個片化する場合に切断する仮想の切断線である。スクライブライン２１２は、ダイシングの切り代として、最終的に第１基板２１１から消滅する領域でもある。よって、半導体装置として完成した第１基板２１１からは不要になるアライメントマーク２１８は、スクライブライン２１２上に配置してもよい。
第１基板２１１は、例えば、シリコン単結晶基板に、ウエハプロセス装置８００で構造物を形成して作製される。また、第１基板２１１の材料として、Ｇｅを添加したＳｉＧｅ基板、Ｇｅ単結晶基板、ＩＩＩ−Ｖ族またはＩＩ−ＶＩ族等の化合物半導体ウエハを用いてもよい。
再び図１を参照すると、製造装置９０１において、接合装置１００は、ウエハプロセス装置８００において作製した複数の基板、例えば２つの基板を接合して積層基板を形成する。積層基板においては、２つの基板に形成された回路等が相互に結合され、単層の基板に比較すると、より大規模な構造物を形成できる。また、積層基板は、互いに異なる材料、または、プロセスで形成された基板を接合して作製することにより、単一の基板では形成できない高機能な半導体装置を形成できる。接合装置１００の構造については、図１０を参照して後述する。
製造装置９０１において、決定装置６００は、ウエハプロセス装置８００および接合装置１００に設定される処理条件の少なくとも一部を決定する。決定装置６００が決定した処理条件は、例えば、ウエハプロセス装置８００の制御部８４０によりウエハプロセス装置８００内の各部に設定され、ウエハプロセス装置８００における基板の作製に反映される。また、決定装置６００が決定した処理条件の一部を、接合装置１００に設定して基板を接合してもよい。
図３は、製造装置９０１における決定装置６００の一例を示すブロック図である。決定装置６００は、受付部６１０、格納部６２０、決定部６４０、および出力部６５０を備える。また、図４は、決定装置６００の動作を説明する流れ図である。
受付部６１０は、接合装置１００において接合する第１基板２１１に関する情報を受け付ける（図４のステップＳ１０１）。ここで、受付部６１０が受け付ける情報は、第１基板２１１の接合面、すなわち、第１基板２１１を接合する場合に、他の基板に接して結合される接合面の結晶構造に関する情報を含む。第１基板２１１の結晶構造に関する情報は、第１基板２１１の組成を示す情報、接合面の面方位を示す情報、接合面と平行な結晶方位の方向を示す情報面方位を含んでもよい。接合面に平行な方向の結晶方位は、第１基板２１１の側面に垂直な方向の結晶方位を含む。また、当該情報は、第１基板２１１の接合面と平行な結晶方位に対応したノッチ２１４の位置を含んでもよい。なお、第１基板２１１におけるノッチ２１４の位置は、第１基板２１１の中心に対してノッチ２１４が位置する方向により表すことができ、図２に示した状態を、例えば０°として、この状態から第１基板２１１の中心の周りに右方向に回転した角度で表す情報である。回転した状態では、接合面に平行な方向の結晶方位は、回転角度が０°の状態から接合面内において回転方向に傾く。第１基板２１１が第２基板２１３に対して回転した状態とは、第１基板２１１の接合面に平行な方向の結晶方位と第２基板２１３の接合面に沿った結晶方位とが互いに揃った状態から、第１基板２１１の結晶方位が傾いている状態である。
決定装置６００における格納部６２０は、第１基板２１１を含む一組の基板を接合して積層基板を作製した場合に、予め定めた条件が満たされる組合せを示す情報を格納している。そのような基板の組合せに関する情報は、予め実行した実験または解析により用意できる。また、稼働した製造装置９０１により製造された積層基板における基板の位置ずれ量や反り量を参照して組合せに関する情報を改訂してもよい。
ここで、積層基板が満たすべき予め定めた条件とは、例えば、接合により作製した積層基板における基板相互の位置ずれが、予め定めた閾値を上回らないことである。また、予め定めた閾値とは、例えば、積層基板が形成された段階で、積層基板を形成する２つの基板相互の位置ずれについて、一方の基板の回路と、他方の基板の回路との間の電気的な接続が維持できる範囲の位置ずれ量の最大値を意味する。
また、積層基板が満たすべき予め定めた条件は、積層基板全体の、反り等の変形の量であってもよい。変形の量は、観察により測定した基板表面の高低差等の物理量で表すことができる。また、接合された２つの基板の接合強度が、実用において２つの基板の回路の電気的接続を維持できる範囲の接合強度の最小値を、上記した予め定めた閾値として併せて用いてもよい。
図５は、格納部６２０が格納するテーブル６２９の一例を例示する図である。図示のように、格納部６２０に格納されたテーブル６２９には、第１基板２１１および第２基板２１３の複数の組合せが記載されている。
ここで、第１基板２１１の欄は、決定装置６００の受付部６１０により受け付けられた、組合せの一方の候補となる基板の接合面の結晶構造に関する情報に対応する。図示の例では、第１基板２１１の接合面における面方位（１００）と、接合面に平行な結晶方位に対応したノッチ２１４の位置０°とがテーブル６２９の左列に格納されている。なお、「（１００）」等の記載は、ミラー指数による面方位の表示である。
また、第２基板２１３の欄は、左列に記載された第１基板２１１に、予め定めた条件を満たして接合できる組合せとなる他方の基板の結晶構造に関する情報を示す。図示の例では、第１基板２１１の接合面と同じ面方位（１００）を有する基板であって、ノッチの位置が異なる第２基板２１３が、テーブル６２９の右列に格納されている。
再び図３を参照すると、決定部６４０は、受付部６１０に第１基板２１１の情報が受け付けられた場合に、格納部６２０のテーブル６２９を参照して、組み合わせるべき第２基板２１３を決定する（図４のステップＳ１０２）。図示の例では、決定部６４０は、第１基板２１１について結晶構造に関する左列最上段の情報（１００）および０°が受け付けられた場合に、右列最上段の（１００）４５°または（１００）３１５°を決定する。このように、決定装置６００は、解析やパターンマッチング等の演算処理無しに、第１基板２１１に組合せる第２基板２１３を決定する。
決定装置６００においては、決定部６４０の決定は、出力部６５０を介して外部に出力される（図４のステップＳ１０３）。ステップＳ１０３において、決定装置６００の出力部６５０は、決定部６４０の決定を、例えば表示装置に表示することでユーザに伝達してもよい。また、製造装置９０１においてウエハプロセス装置８００に決定を伝達して、決定の仕様を満足する第２基板２１３を作製させてもよい。
更に、第２基板２１３が、精密な位置合わせを必要としない基板、すなわち、未加工の支持基板等である場合は、接合装置１００に決定部６４０の決定を伝達して、第１基板２１１に接合する第２基板のノッチの位置を調整させてもよい。
図６は、（１００）４５°の結晶構造が接合面に現れる第２基板２１３を模式的に示す平面図である。図示のように、第２基板２１３は、ノッチ２１４、回路領域２１６、およびアライメントマーク２１８を有する。
第２基板２１３のアライメントマーク２１８は、第１基板の回路領域２１６と第２基板２１３の回路領域２１６とを位置合わせすることができる位置に配される。これにより、アライメントマーク２１８により位置合わせされた状態で接合されて積層基板が形成された場合、第１基板の回路領域２１６と第２基板２１３の回路領域２１６は電気的に結合される。
ここで、第２基板２１３のノッチ２１４の位置は、第１基板２１１のノッチの位置に対して、接合面側から見た場合に右周りに４５°回転した位置にある。この状態では、第１基板２１１の接合面に平行な方向の結晶方位と第２基板２１３の接合面に沿った結晶方位とが互いに揃った状態から、第２基板２１３の結晶方位が４５°傾いている。よって、アライメントマーク２１８により位置合わせした場合、第１基板２１１と第２基板２１３とは、同じ面方位（１００）を有し、且つ、接合面と平行な結晶方位が４５°回転した状態で接合される。
第２基板２１３は、決定装置６００が第１基板２１１と組合せる基板として、「接合面と平行な結晶方位の方向が、同接合面内で第１基板２１１に対して４５°回転した基板」と決定した情報がウエハプロセス装置８００に伝達されて作製される。決定装置６００から決定に関する情報を取得したウエハプロセス装置８００の制御部８４０は、表面が（１００）面となるウエハを露光装置８２０に装入し、ウエハのノッチ２１４が第１基板２１１のノッチ２１４の位置に対して４５°回転した状態で構造物のパターンを形成する。すなわち、露光装置８２０は決定装置６００により決定された回転角度に基づいて基板にパターンを露光する。これにより、図６に示した仕様の第２基板２１３が作製される。
次に、第１基板２１１および第２基板２１３を接合して積層基板２３０を作製する過程と、その過程で生じる第１基板および第２基板の間の位置ずれについて説明する。その後、格納部６２０において参照される結晶に関する情報について説明する。
図７は、第１基板２１１および第２基板２１３を接合して積層基板２３０を製造する接合装置１００の模式的平面図である。接合装置１００は、筐体１１０と、筐体１１０の外側に取り付けた基板カセット１２０、１３０および制御部１５０と、筐体１１０の内部に収容した搬送部１４０、接合部３００、ホルダストッカ４００、およびプリアライナ５００とを備える。
筐体１１０の内部は温度管理され、例えば室温に保たれる。一方の基板カセット１２０には、接合するために接合装置１００に搬入する基板２１１、２１３が収容される。他方の基板カセット１３０には、接合により形成された積層基板２３０が、接合装置１００から搬出されて収容される。
なお、基板カセット１２０は、第１基板２１１および第２基板２１３を識別可能な状態で収容してもよい。また、基板カセット１２０の数を増やして、第１基板２１１を収容した基板カセット１２０と、第２基板２１３を収容した基板カセット１２０とをそれぞれ設けてもよい。
制御部１５０は、接合装置１００の各部の動作を制御すると共に、相互に連携させて接合装置１００全体を統括的に制御する。また、制御部１５０は、動作条件の設定等に関するユーザの指示を受け付けると共に、自身の動作状態をユーザに向かって表示するユーザインターフェイス、第１基板２１１、第２基板２１３、および積層基板２３０に関する情報を外部から受信する通信部等も有する。
接合部３００は、第１基板２１１および第２基板２１３を位置合わせした上で重ね合わせることにより接合して積層基板２３０を形成する。接合部３００の構成と動作については、図１１および図１３から図１６を参照して後述する。
プリアライナ５００は、接合部３００に搬入する第１基板２１１および第２基板２１３を、基板ホルダ２２１、２２３に保持させる。また、プリアライナ５００においては、接合部３００における位置合わせ精度に対して相対的に低い位置合わせ精度で、基板ホルダ２２１、２２３に対して第１基板２１１および第２基板２１３が位置合わせされる。これにより、プリアライナ５００の精度で、第１基板２１１および第２基板２１３の基板ホルダ２２１、２２３に対する位置が決まるので、接合部３００において高精度な位置合わせをする場合に処理時間を短縮できる。
なお、第１基板２１１および第２基板２１３は、接合面の結晶方位が互いに回転方向に異なっている状態で接合される。このため、プリアライナ５００において基板ホルダ２２１、２２３に保持させる場合の第１基板２１１および第２基板２１３の向きは、ノッチ２１４を異なる位置に合わせることにより決められる。また、第１基板２１１および第２基板２１３の基板ホルダ２２１、２２３上の位置は、ノッチ２１４基準ではなく、例えば、アライメントマーク２１８を基準にして揃えてもよい。図６の例では、第２基板２１３にノッチ２１４を形成してから回転させているが、回転させた後にノッチ２１４を形成する場合は、ノッチ２１４を０°の位置に形成してもよい。この場合、第２基板２１３の位置はノッチ２１４の位置を基準に決められる。
基板ホルダ２２１、２１３は、ホルダストッカ４００から取り出されて、プリアライナ５００において第１基板２１１または第２基板２１３を吸着して保持する。第１基板２１１または第２基板２１３を保持した基板ホルダ２２１、２２３は、第１基板２１１または第２基板２１３と共に接合部３００に搬入される。なお、第１基板２１１および第２基板２１３を接合して形成された積層基板２３０が接合部３００から搬出される場合、基板ホルダ２２１、２２３は、積層基板２３０から分離されてホルダストッカ４００に戻される。このように、基板ホルダ２２１、２２３は、接合装置１００の内部を循環して繰り返し使用される。
搬送部１４０は筐体１１０の内部に位置し、接合前の第１基板２１１および第２基板２１３、基板ホルダ２２１、２２３、第１基板２１１または第２基板２１３を保持した基板ホルダ２２１、２２３、第１基板２１１および第２基板２１３を接合して形成された積層基板２３０のいずれかを搬送する。すなわち、搬送部１４０は、ホルダストッカ４００から基板ホルダ２２１、２２３を搬出してプリアライナ５００に搬送する。また、搬送部１４０は、基板カセット１２０から搬出した第１基板２１１および第２基板２１３をプリアライナ５００に搬送する。更に、搬送部１４０は、第１基板２１１または第２基板２１３を保持した基板ホルダ２２１、２２３を、プリアライナ５００から接合部３００に搬入し、接合部３００で形成された積層基板２３０を基板カセット１３０に収納する。
図８は、ホルダストッカ４００から取り出された基板ホルダ２２３が、基板カセット１２０から取り出された第２基板２１３を保持した状態を模式的に示す図である。図示のように、基板ホルダ２２３は、第２基板２１３よりも大きな厚さと径とを有し、平坦な吸着面２２５を有する。吸着面２２５は、静電チャック、真空チャック等により、基板２１３を吸着して、基板２１３と基板ホルダ２２３とを一体化する。
図９は、ホルダストッカ４００から取り出された基板ホルダ２２１が、基板カセット１２０から取り出された第１基板２１１を保持した状態を模式的に示す図である。基板ホルダ２２１は、第１基板２１１よりも大きな厚さと径とを有する点では基板ホルダ２２３と共通する。一方、基板ホルダ２２１は、第１基板２１１を吸着する吸着面２２５が、中央が盛り上がった凸状の形状を有する点で、図８に示した基板ホルダ２２３と異なる。
図１０は、上記の接合装置１００を用いて積層基板２３０を形成する手順を示す流れ図である。制御部１５０は、まず、ホルダストッカ４００に収容された複数の基板ホルダ２２１、２２３のうちの一枚である基板ホルダ２２３を搬送部１４０により取り出して、プリアライナ５００に待機させる（ステップＳ２０１）。続いて、制御部１５０は、基板カセット１２０に収容された第２基板２１３を、搬送部１４０により基板カセット１２０から取り出し（ステップＳ２０２）、プリアライナ５００において基板ホルダ２２３に吸着させて保持させる（ステップＳ２０３）。更に、制御部１５０は、搬送部１４０により基板ホルダ２２３に保持された基板２１３を接合部３００に搬入させる（ステップＳ２０４）。
ここで、制御部１５０は、ステップＳ２０１からステップＳ２０４で接合部３００に搬入させた基板２１３が、接合する一対の基板の１枚目であるか２枚目であるかを調べる（ステップＳ２０５）。直前に搬入した基板が１枚目であった場合（ステップＳ２０５：ＮＯ）、制御部１５０は、上記ステップＳ２０１からステップＳ２０４を繰り返して２枚目の第１基板２１１を基板ホルダ２２１と共に接合部３００に搬入させる（ステップＳ２０４）。
すなわち、制御部１５０は、ホルダストッカ４００に収容された複数の基板ホルダ２２１、２２３のうちの他の一枚である基板ホルダ２２１を搬送部１４０により取り出して、プリアライナ５００に待機させる（ステップＳ２０１）。続いて、制御部１５０は、基板カセット１２０に収容された第１基板２１１を搬送部１４０により基板カセット１２０から取り出し（ステップＳ２０２）、プリアライナ５００において基板ホルダ２２１に吸着させて保持させる（ステップＳ２０３）。更に、制御部１５０は、搬送部１４０により基板ホルダ２２１に保持された第１基板２１１を接合部３００に搬入させる（ステップＳ２０４）。
こうして、接合部３００に第１基板２１１および第２基板２１３が搬入されると、ステップＳ２０５において接合部３００に搬入した第１基板２１１が２枚目であると判定されるので（ステップＳ２０５：ＹＥＳ）、制御部１５０は、第１基板２１１および第２基板２１３を接合する接合動作を、接合部３００に実行させる（ステップＳ２０６）。続いて、制御部１５０は、第１基板２１１および第２基板２１３を接合して形成された積層基板２３０を、搬送部１４０により接合部３００から搬出させて（ステップＳ２０７）、基板カセット１３０に収納させる。また、制御部１５０は、接合部３００から搬出した積層基板２３０から分離した基板ホルダ２２１、２２３を、ホルダストッカ４００に戻す。こうして、接合部３００による接合動作が完了する。
図１１は、接合部３００の模式的断面図である。接合部３００は、枠体３１０、上ステージ３２２および下ステージ３３２を備える。
枠体３１０は、それぞれが水平な底板３１２および天板３１６を有する。枠体３１０の天板３１６は、下向きに固定された上ステージ３２２を支持する。上ステージ３２２は、真空チャックおよび静電チャックの少なくとも一方を備え、基板２１３を保持した状態で搬入された基板ホルダ２２３を吸着して保持する。
また、天板３１６には、顕微鏡３２４および活性化装置３２６が、上ステージ３２２の側方で固定されている。顕微鏡３２４は、下ステージ３３２が下方に移動してきた場合に、下ステージに搭載された第１基板２１１基板の上面を観察できる。活性化装置３２６は、下ステージ３３２が下方に移動してきた場合にプラズマを発生して、下ステージ３３２に保持された第１基板２１１の上面を清浄化する。
枠体３１０の底板３１２には、順次積層されたＸ方向駆動部３３１、Ｙ方向駆動部３３３、昇降駆動部３３８、および回転駆動部３３９が配される。Ｘ方向駆動部３３１は、図中に矢印Ｘで示すように、底板３１２と平行に移動する。
Ｙ方向駆動部３３３は、図中に矢印Ｙで示すように、Ｘ方向駆動部３３１上で、底板３１２と平行であり、且つ、Ｘ方向駆動部３３１とは異なる方向に移動する。Ｘ方向駆動部３３１およびＹ方向駆動部３３３の動作を組み合わせることにより、下ステージ３３２は、底板３１２と平行に二次元的に移動する。
昇降駆動部３３８は、一端をＹ方向駆動部３３３に固定され、他端を回転駆動部３３９の一端に固定される。回転駆動部３３９の他端は、下ステージ３３２を支持する。昇降駆動部３３８は、図中に矢印Ｚで示すように、回転駆動部３３９を底板３１２に対して垂直に変位させる。また、回転駆動部３３９は、下ステージ３３２を、底板３１２に対して垂直な軸の周りに回転させる。Ｘ方向駆動部３３１、Ｙ方向駆動部３３３、昇降駆動部３３８、および回転駆動部３３９の個々の動作により下ステージ３３２の移動量は、図示していない干渉計等を用いて高精密に計測される。
Ｙ方向駆動部３３３は、上記昇降駆動部３３８、回転駆動部３３９、および下ステージ３３２と共に、下ステージ３３２の側方に位置する顕微鏡３３４および活性化装置３３６を支持する。顕微鏡３３４および活性化装置３３６は、Ｘ方向駆動部３３１およびＹ方向駆動部３３３の動作に応じて、底板３１２と平行な方向に、下ステージ３３２と共に移動する。なお、下ステージ３３２と回転駆動部３３９との間に、底板３１２と平行な回転軸の周りに下ステージ３３２を揺動させる揺動駆動部を更に設けてもよい。
これにより、顕微鏡３３４は、下ステージ３３２が上ステージ３２２の下方に移動した場合に、上ステージに保持された基板２１３の下面を観察できる。活性化装置３３６は、下ステージ３３２が上ステージ３２２の下方に移動した場合に、プラズマを発生して、上ステージ３２２に保持された基板２１３の下面を清浄化する。
なお、図１１に示した状態においては、基板２１３を保持した平坦な吸着面２２５を有する基板ホルダ２２３が、搬入された接合部３００の上ステージ３２２に保持されている。また、第１基板２１１を保持した凸状の吸着面２２５を有する基板ホルダ２２１が、搬入された接合部３００の下ステージ３３２に保持されている。また、顕微鏡３２４、３３４が相互に合焦することにより、制御部１５０は、顕微鏡３２４、３３４の相対位置を較正している。
図１２は、接合部３００における接合動作の手順を示す流れ図である。制御部１５０は、接合する第１基板２１１および第２基板２１３の両方が搬入されるまで待機していた（ステップＳ３０１：ＮＯ）接合部３００に、接合する第１基板２１１および第２基板２１３が搬入されたことを以て接合動作を開始する（ステップＳ３０１：ＹＥＳ）。接合動作が開始されると、制御部１５０は、顕微鏡３２４、３３４を用いて、第１基板２１１および第２基板２１３それぞれの複数のアライメントマーク２１８の位置を検出する（ステップＳ３０２）。
図１３は、上記ステップＳ３０２における接合部３００の状態を示す模式的断面図である。図示のように、制御部１５０は、Ｘ方向駆動部３３１およびＹ方向駆動部３３３を動作させることにより、下ステージ３３２および顕微鏡３３４を移動させる。
これにより、顕微鏡３２４は第１基板２１１のアライメントマーク２１８を観察できる状態になる。観察対象のアライメントマーク２１８が、顕微鏡３２４の視野において予め定めた位置に来るまでの下ステージ３３２の移動量に基づいて、制御部１５０は、アライメントマーク２１８の位置を精度よく把握できる。同様に、顕微鏡３３４で基板２１３のアライメントマーク２１８を観察することにより、制御部１５０は、基板２１３のアライメントマーク２１８の位置を精度よく把握できる。
次に、制御部１５０は、ステップＳ３０２で検出したアライメントマーク２１８の位置に基づいて、第１基板２１１および第２基板２１３相互の相対位置を算出する（ステップＳ３０３）。すなわち、当初の相対位置が既知である顕微鏡３２４、３３４で第１基板２１１および第２基板２１３のアライメントマーク２１８の位置を検出することにより、制御部１５０は、第１基板２１１および第２基板２１３の相対位置が判る。
これにより、第１基板２１１および第２基板２１３を位置合わせする場合には、第１基板２１１および第２基板２１３で対応するアライメントマーク２１８間の位置ずれが閾値以下となるように、または、第１基板２１１および第２基板２１３間で対応する回路領域２１６または接続部の位置ずれが閾値以下となるように、第１基板２１１および第２基板２１３の相対移動量を算出すればよい。
第１基板２１１および第２基板２１３のアライメントマーク２１８は、第１基板２１１および第２基板２１３を作製する段階で、接合面の結晶方位に対して異なる角度で配列されている。よって、第１基板２１１および第２基板２１３の少なくとも一方は、接合面に平行な方向の結晶方位に対して異なる方向で配列されたアライメントマーク２１８を形成される。従って、第１基板２１１および第２基板２１３のアライメントマーク２１８を位置合わせすると、接合面における第１基板２１１および第２基板２１３は互いに異なる結晶方位を有した状態になる。
図１４は、ステップＳ３０４における接合部３００の他の状態を示す模式的断面図である。図１３に示した状態に続いて、制御部１５０は、第１基板２１１および第２基板２１３の接合面を活性化する（ステップＳ３０４）。図示のように、制御部１５０は、活性化装置３２６、３３６を稼働させてプラズマを生成しつつ、下ステージ３３２を移動させて、第１基板２１１および第２基板２１３のそれぞれの表面をプラズマに暴露させる。これにより、第１基板２１１および第２基板２１３の接合面が高度に清浄化され、化学的な活性が高くなる。
接合面の活性化は、プラズマに暴露する方法の他に、不活性ガスを用いたスパッタエッチング、イオンビーム、または、高速原子ビーム等により第１基板２１１および第２基板２１３の表面を活性化することもできる。イオンビームや高速原子ビームを用いる場合は、接合部３００全体を減圧下におく。また、紫外線照射、オゾンアッシャー等により第１基板２１１および第２基板２１３を活性化することもできる。更に、例えば、液体または気体のエッチャントを用いて、第１基板２１１および第２基板２１３の表面を化学的に清浄化することにより活性化してもよい。更に、第１基板２１１および第２基板２１３の表面を活性化した後、更に、第１基板２１１および第２基板２１３の表面を親水化装置により親水化してもよい。
なお、接合部３００の内部に設けた活性化装置３２６、３３６は、接合部３００とは別の場所に配置して、活性化した第１基板２１１および第２基板２１３を接合部３００に搬入するようにしてもよい。また、第１基板２１１および第２基板２１３のいずれか一方の接合面を活性化し、他方を活性化しないで第１基板２１１および第２基板２１３を接合してもよい。
次に、制御部１５０は、第１基板２１１および第２基板２１３を位置合わせする（ステップＳ３０５）。
図１５は、ステップＳ３０５における接合部３００の状態を示す模式的断面図である。図示のように、第１基板２１１および第２基板２１３の位置合わせは、ステップＳ３０３で検出したアライメントマーク２１８の相対位置に基づく移動量で下ステージ３３２を移動させて、第１基板２１１および第２基板２１３の各々のアライメントマーク２１８の位置を相互に一致させる。
第１基板２１１および第２基板２１３が位置合わせされると、制御部１５０は、第１基板２１１および第２基板２１３の一部を接触させて、接合の起点を形成する（ステップＳ３０６）。
図１６は、ステップＳ３０６における接合部３００の状態を示す模式的断面図である。図示のように、制御部１５０が昇降駆動部３３８を動作させて、第１基板２１１および第２基板２１３の接合面の一部を接触させることによりにより接合の起点が形成される。
この段階において、第１基板２１１および第２基板２１３は、それぞれ、基板ホルダ２２１、２１３に保持されている。基板２１３を保持する基板ホルダ２２３は平坦な吸着面２２５を有し、第１基板２１１を保持する基板ホルダ２２１は凸状の吸着面２２５を有する。よって、第１基板２１１も、基板２１３に向かって凸状に変形しており、接触の当初、第１基板２１１および第２基板２１３は、接合面の一部で接触する。また、各々の第１基板２１１および第２基板２１３は基板ホルダ２２１、２２３に保持されているので、当初接触した領域以外の領域では第１基板２１１および第２基板２１３は接触しない。
先に説明した通り、第１基板２１１および第２基板２１３の表面は活性化されているので、接触した領域において、第１基板２１１および第２基板２１３は分子間力により恒久的に接合される。こうして、第１基板２１１および第２基板２１３の一部に、接合の起点が形成される。
続いて、制御部１５０は、第１基板２１１および第２基板２１３の一方、例えば、上ステージ３２２に保持された基板２１３の基板ホルダ２２３による保持を解除する（ステップＳ３０７）。これにより、第１基板２１１および第２基板２１３の接合領域が第１基板２１１および第２基板２１３の縁に向かって順次拡がるボンディングウェーブが発生し、やがて、第１基板２１１および第２基板２１３全体が接合される。このように、第１基板２１１および第２基板２１３の一部による接触を拡大して全体に重ね合わせることにより、第１基板２１１および第２基板２１３の間に気泡等が残ることを防止できる。
制御部１５０は、ステップＳ３０７において基板２１３の保持を解除した後、接合領域の拡大を監視して、例えば、拡大する接合領域が第１基板２１１および第２基板２１３の縁に達したことをもって、第１基板２１１および第２基板２１３の接合完了を検出する（ステップＳ３０８：ＹＥＳ）。換言すれば、制御部１５０は、第１基板２１１および第２基板２１３の接合が完了するまでは（ステップＳ３０８：ＮＯ）、下ステージ３３２を固定して、接合領域の拡大を継続する。こうして積層基板２３０が形成されると（ステップＳ２０６：図１０）、接合部３００から積層基板２３０が搬出され（ステップＳ２０７：図１０）、基板カセット１３０に収納される。
なお、上記のように第１基板２１１および第２基板２１３の接触領域が拡大していく過程で、制御部１５０は、基板ホルダ２２３による基板２１３の保持を、部分的に、あるいは段階的に解除してもよい。また、上ステージ３２２において基板２１３を解放せずに、下ステージ３３２において第１基板２１１を解放することにより、第１基板２１１および第２基板２１３の接合を進行させてもよい。
更に、二つの第１基板２１１および第２基板２１３の両方を解放してもよい。また更に、上ステージ３２２および下ステージ３３２の双方において基板２１３、２１１を保持したまま、上ステージ３２２および下ステージ３３２を更に近づけて上ステージ３２２および下ステージ３３２の少なくとも一方を変形させることにより、第１基板２１１および第２基板２１３を接合させてもよい。
上記のように位置合わせして接合した積層基板２３０においても、第１基板２１１および第２基板２１３の間に位置ずれが残留する場合がある。残留する位置ずれは、第１基板２１１および第２基板２１３の個々の歪みのばらつきや、位置合わせの誤差に起因するものが含まれる。更に、ボンディングウェーブの発生を伴う第１基板２１１および第２基板２１３の接合過程で発生する他の歪みが積層基板２３０に残留する位置ずれの原因に含まれる。
図１７、１８、１９は、ボンディングウェーブの発生を伴う接合の過程で第１基板２１１および第２基板２１３の間に生じる歪みを説明する図である。図１７、１８、１９には、接合部３００における接合の過程で、第１基板２１１および第２基板２１３が既に接触した接触領域と、第１基板２１１および第２基板２１３がまだ接触しておらず、これから接触する非接触領域との境界Ｋの付近の領域Ｑを拡大して示す。
図１７に示すように、重ね合わされた二つの第１基板２１１および第２基板２１３の接触領域が中央から外周に向かって面積を拡大する過程で、境界Ｋは、第１基板２１１および第２基板２１３の中央側から外周側に向かって移動する。境界Ｋ付近において、基板ホルダ２２３による保持から解放された基板２１３には伸びが生じる。具体的には、境界Ｋにおいて、基板２１３の厚さ方向の中央の面に対して、基板２１３の図中下面側においては基板２１３が伸び、図中上面側においては基板２１３が収縮する。
これにより、図中に点線で示すように、基板２１３において、第１基板２１１に接合された領域の外端においては、基板２１３の表面における回路領域２１６の設計仕様に対する倍率が第１基板２１１の設計仕様に対する倍率に対して拡大したかのように歪む。このため、図中に点線のずれとして現れるように、基板ホルダ２２１に保持された下側の第１基板２１１と、基板ホルダ２２３から解放された上側の基板２１３との間に、基板２１３の伸び量すなわち倍率の相違に起因する位置ずれが生じる。
図１８に示すように、変形量が相違した状態のまま第１基板２１１および第２基板２１３が接触して恒久的に接合されると、基板２１３の拡大された倍率が固定される。更に、図１９に示すように、接合により固定される基板２１３の伸び量は、第１基板２１１および第２基板２１３の外周に境界Ｋが移動するほど累積されて大きくなる。
図２０は、積層基板２３０を構成する二つの第１基板２１１および第２基板２１３の倍率差による位置ずれの分布を示す図である。位置ずれの分布は、例えば、基板上の各部における位置ずれの二乗和平方根によりスカラ量として取り扱うことができる。
図示のずれは、積層基板２３０の中心点から面方向に放射状に漸増するずれ量を有する。このような接合過程で生じる位置ずれの大きさは、接合する第１基板２１１および第２基板２１３の剛性、第１基板２１１および第２基板２１３に挟まれる雰囲気の粘性、および、第１基板２１１および第２基板２１３間に働く分子間力の大きさ等の物理量に基づいて算出できる。
なお、ここでいう第１基板２１１および第２基板２１３の剛性は、第１基板２１１および第２基板２１３の曲げ剛性と、第１基板２１１および第２基板２１３の接合面に平行な変形に対抗する面内剛性とを含む。これら曲げ剛性および面内剛性は、第１基板２１１および第２基板２１３の表面に配された接合部の位置ずれに影響する。曲げ剛性は、第１基板２１１および第２基板２１３の厚さから計算され、単位はＮｍ２である。また、面内剛性は、第１基板２１１および第２基板２１３のヤング率であり、単位はＧＰａである。
第１基板２１１および第２基板２１３の面内剛性が均一であれば、図２０に示すように、位置ずれの分布は線形性を有するので、第１基板２１１および第２基板２１３を作製する段階の調整等により接合前に補償できる。しかしながら、次に説明するように、接合過程で生じる位置ずれの分布が非線形化する場合があり、非線形化した位置ずれの分布は、第１基板２１１および第２基板２１３を作製する段階の調整等で補償することが難しい。
なお、第１基板２１１および第２基板２１３に生じる歪みとは、第１基板２１１および第２基板２１３における構造物の設計座標すなわち設計位置からの変位である。第１基板２１１および第２基板２１３に生じる歪みは、平面歪みと立体歪みとを含む。
平面歪みは、第１基板２１１および第２基板２１３の接合面に沿った方向に生じた歪みであり、第１基板２１１および第２基板２１３のそれぞれの構造物の設計位置に対して変位した位置が線形変換により表される線形歪みと、線形変換により表すことができない、線形歪み以外の非線形歪みとを含む。
線形歪みは、変位量が中心から径方向に沿って一定の増加率で増加する倍率を含む。倍率は、第１基板２１１および第２基板２１３の中心からの距離Ｘにおける設計値からのずれ量をＸで除算することにより得られる値であり、単位はｐｐｍである。倍率には、設計位置からの変位ベクトルが同じ量のＸ成分およびＹ成分を有する等方倍率と、設計位置からの変位ベクトルが、互いに異なる量の成分を有する非等方倍率とが含まれる。
本実施例では、貼り合わされる二つの第１基板２１１および第２基板２１３のそれぞれにおける構造物の設計位置は共通であり、二つの第１基板２１１および第２基板２１３のそれぞれにおける設計位置を基準とした倍率の差が、第１基板２１１および第２基板２１３の位置ずれ量となる。
また、線形歪みは、直交歪みを含む。直交歪みは、基板の中心を原点として互いに直交するＸ軸およびＹ軸を設定したときに、構造物が原点からＹ軸方向に遠くなるほど大きな量で、設計位置からＸ軸方向に平行に変位している歪である。当該変位量は、Ｘ軸に平行にＹ軸を横切る複数の領域のそれぞれにおいて等しく、変位量の絶対値は、Ｘ軸から離れるに従って大きくなる。さらに直交歪は、Ｙ軸の正側の変位の方向とＹ軸の負側の変位の方向とが互いに反対である。
第１基板２１１および第２基板２１３の立体歪みは、第１基板２１１および第２基板２１３の接合面に沿った方向以外の方向すなわち接合面に交差する方向への変位である。立体歪みには、第１基板２１１および第２基板２１３が全体的にまたは部分的に曲がることにより第１基板２１１および第２基板２１３の全体または一部に生じる湾曲が含まれる。ここで、「基板が曲がる」とは、第１基板２１１および第２基板２１３上の３点により特定された平面上に存在しない点を第１基板２１１および第２基板２１３の表面が含む形状に変化することを意味する。
また、湾曲とは、基板の表面が曲面をなす歪みであり、例えば第１基板２１１および第２基板２１３の反りが含まれる。本実施例においては、反りは、重力の影響を排除した状態で第１基板２１１および第２基板２１３に残る歪みをいう。反りに重力の影響を加えた第１基板２１１および第２基板２１３の歪みを、撓みと呼ぶ。なお、第１基板２１１および第２基板２１３の反りには、第１基板２１１および第２基板２１３の全体が概ね一様な曲率で屈曲するグローバル反りと、第１基板２１１および第２基板２１３の一部で局所的な曲率の変化が生じるローカル反りとが含まれる。
図２１は、単結晶基板を接合して作製した積層基板２３０において、接合過程で生じる非線形ずれ量の分布を示す図である。図示の例では、接合面が（１００）面となる２枚のＳｉ単結晶基板を用い、図中の下部に示すように、第１基板２１１および第２基板２１３の結晶方位が互いに一致するように重ね合わせて接合した。また、接合部３００においては、第１基板２１１および第２基板２１３の中心に接合の起点を形成してボンディングウェーブを発生させて接合した。
図示のように、第１基板２１１および第２基板２１３相互の位置ずれの分布は、積層基板２３０の径方向の変化に加え、周方向にも変化している。このような位置ずれの分布は、図中の下段に示すように、第１基板２１１および第２基板２１３の接合面内における結晶方位によって剛性分布が異なるため、接合時に結晶方位ごとに生じる倍率の変化が異なり、この倍率の相違により非線形歪みが生じているものと推測される。すなわち、図示のような位置ずれの分布の非線形性は、（１００）面に現れる結晶異方性に起因するものと推測される。
図２２は、（１００）面を接合面とする２枚のＳｉ単結晶基板により作製した他の積層基板２３０において、接合過程で生じる位置ずれの分布を測定した結果を示す図である。図示の例では、図中の下部に示すように、また、テーブル６２９を参照した決定部６４０の決定に従って、接合面における結晶方位が４５°回転した第２基板２１３と第１基板２１１とが接合されている。
図示のように、この積層基板２３０においては、積層基板２３０の略全体に個々の位置ずれ量が小さく、また、積層基板２３０全体で均一である。これは、図中の下部に示すように、（１００）面を接合面とした場合のＳｉ単結晶基板の剛性分布が９０°周期であることから、接合面に平行な方向の結晶方位を４５°回転させて接合したことにより、第１基板２１１および第２基板２１３間の剛性分布の相違が接合面内で均一化され、結果的に位置ずれも均一化されたものと推測される。
上記のように、位置ずれ量の分布が抑制されるような接合面に平行な結晶方位の回転角度は、接合する第１基板２１１および第２基板２１３の接合面に現れる面方位により異なる。よって、決定装置６００の格納部６２０に格納するテーブル６２９は、第１基板２１１および第２基板２１３の組成、結晶構造、接合面と平行な結晶方位の方向の組合せについて、解析、シミュレーション、実験等により、位置ずれが予め定めた閾値よりも小さくなる回転角度を調べて予め作成する。
なお、上記の例では、接合面の剛性分布を最も効率よく相殺できる組合せとして、第１基板２１１および第２基板２１３の接合面と平行な結晶方位を接合面内において４５°回転させて接合した。しかしながら、接合面の面方位と、接合面に形成するトランジスターのような素子の特性等の関係等の他の何らかの事情により、第２基板２１３の結晶方位を４５°まで回転できない場合がある。
そのような場合、決定部６４０は、第１基板２１１および第２基板２１３に生じる位置ずれが予め定めた閾値を超えない範囲で、４５°に達しない、あるいは４５°を超える回転角度を決定するようにしてもよい。換言すれば、図５に示したテーブル６２９に、位置ずれを抑制するという観点からは最良ではないものの、位置ずれ量が許容範囲にある結晶方位の組合せも含めてもよい。なお、接合面を（１００）面とした上記の例では、第１基板２１１および第２基板２１３の接合面に平行な結晶方位の回転角度を、例えば、２２．５°以上、且つ、６７．５°以下とした場合であっても、結晶方位を一致させた場合に比較すると、歪み量の有意な改善が見られた。
また、上記の例では、格納部６２０に格納したテーブル６２９は、互いに同じ面方位を有するが回転角度が異なる基板の組合せを格納した。しかしながら、テーブル６２９の内容はこのような組合せに限られない。例えば、面方位および回転角度の両方が異なる組合せをテーブル６２９に格納してもよい。
図２３は、他の決定装置６０１のブロック図である。決定装置６０１は、受付部６１０、格納部６２０、算出部６３０、決定部６４０、および出力部６５０を有する。更に、格納部６２０は、第１格納部６２１、第２格納部６２２、第３格納部６２３、および第４格納部６２４を含む。また、決定部６４０は、第１決定部６４１、第２決定部６４２、第３決定部６４３、第４決定部６４４、および第５決定部６４５を含む。
受付部６１０は、積層半導体装置を製造する過程で積層基板２３０を形成する第１基板２１１および第２基板２１３に関する情報を外部から受け付ける。ここで、受付部６１０が受け付ける情報は、第１基板２１１および第２基板２１３の結晶構造、すなわち、第１基板２１１および第２基板２１３の組成および結晶構造を反映した接合面における結晶方位を含む。
また、受付部６１０が受け付ける情報は、第１基板２１１および第２基板２１３に形成されている回路領域の素子の種類、配置等を含んでもよい。更に、第１基板２１１および第２基板２１３のいずれかが、既に接合により形成された積層基板である場合は、その積層基板における各基板の厚さ、換言すれば、どの基板が薄化されているかを示す情報も受付部６１０に受け付けられる。
受付部６１０による情報の受け付けは、ユーザによる入力の他、製造に関連する他の装置から転送されたものであってもよい。例えば、第１基板２１１および第２基板２１３に回路領域２１６等の構造物を形成したプロセスに係わった装置から、第１基板２１１および第２基板２１３の状態に関する情報を取得してもよい。また、そのような情報は、第１基板２１１および第２基板２１３自体の記憶領域に記憶されたものを読み出してもよいし、通信回線を通じて受信してもよい。
また、受付部６１０による情報の受け付けは、接合装置１００または決定装置６０１に設けられた測定装置、センサ等を用いて、設計対象となる第１基板２１１および第２基板２１３から検出した情報であってもよい。例えば、接合装置１００におけるプリアライナ５００、接合部３００の顕微鏡３２４、３３４を用いて情報を検出してもよいし、外部の他の測定装置により検出した検出結果を、通信回線を通じて受信してもよい。
本実施例において、第１格納部６２１は、第１基板２１１および第２基板２１３の接合面における結晶方位と、当該接合面における剛性分布とを関連つけた第１参照情報を格納している。このような第１参照情報を参照することにより、例えば、基板の結晶構造に関する情報に基づいて、第１基板２１１および第２基板２１３の剛性分布を推定し、当該基板を接合して形成した積層基板における非線形な歪みの分布を算出できる。第１参照情報の一例は図５に示したテーブル６２９である。
第２格納部６２２は、接合装置１００の接合部３００において第１基板２１１および第２基板２１３を接合する場合に、基板ホルダ２２１、２２３のいずれかが第１基板２１１または第２基板２１３を保持する保持力の大きさと、第１基板２１１および第２基板２１３を接合して形成された積層基板２３０において生じる位置ずれとを関連付けた第２参照情報を格納する。このような第２参照情報を参照することにより、図２７を参照して後述するように、接合により形成された積層基板２３０における位置ずれが、予め定めた閾値よりも小さくなることを条件として、第１基板２１１および第２基板２１３を接合する場合の保持力を決定できる。また、第１基板２１１および第２基板２１３に対する保持力の大きさが固定されている場合は、第１基板２１１および第２基板２１３の組合せで接合して形成される積層基板２３０が、予め定めた条件に適合するかどうかを判断できる。
第３格納部６２３は、接合装置１００の接合部３００において第１基板２１１および第２基板２１３を接合するときに、第１基板２１１および第２基板２１３の間に作用する接合力の大きさと、第１基板２１１および第２基板２１３を積層して形成された積層基板２３０において生じる位置ずれの大きさとの関係を関連付けた第３参照情報を格納する。このような第３参照情報を参照することにより、図２７を参照して後述するように、積層基板２３０における位置ずれがより少なくなる接合条件として、第１基板２１１および第２基板２１３の接合力を決定できる。また、第１基板２１１および第２基板２１３の接合力の大きさが予め決まっている場合は、第１基板２１１および第２基板２１３の組合せで接合して形成される積層基板２３０が、予め定めた条件に適合するかどうかを判断できる。
第４格納部６２４は、第１基板２１１および第２基板２１３の接合面における結晶構造に関する情報と、第１基板２１１および第２基板２１３の回路領域２１６に形成される素子の特性とを関連付けけた第４参照情報を格納する。このような第４参照情報を参照することにより、図３１を参照して後述するように、既存の第１基板２１１に対して接合して積層基板２３０を形成した場合に、決定装置６０１は、積層基板位置ずれがより抑制され、且つ、基板上の素子の特性が劣化しない基板２１３のレイアウトを決定できる。
算出部６３０は、接合装置１００の接合部３００において接合する第１基板２１１および第２基板２１３の結晶構造に関する情報が受付部６１０に受け付けられた場合に、上記の第１参照情報を参照して、接合の結果形成された積層基板２３０において発生する位置ずれの分布を算出する。出力部６５０を通じて外部に出力された算出結果を参照することにより、過大な、または局在化した位置ずれが生じるような接合を未然に防止できる。
第１決定部６４１は、第１基板２１１および第２基板２１３の各々の結晶構造、すなわち接合面における面方位や接合面に平行な結晶方位の方向に関する情報が受付部６１０に受け付けられた場合に、第１基板２１１および第２基板２１３の接合面に平行な結晶方位が互いになす回転角度を変更しつつ算出部６３０の算出結果を参照して、位置ずれが極小となる回転角度を決定する。決定した回転角度は、第１基板２１１および第２基板２１３の設計仕様として、出力部６５０を通じて外部に出力される。位置ずれが極小となる回転角度を決定することに代えて、位置ずれが予め定められた閾値よりも小さくなる回転角度を決定してもよい。また、第１決定部６４１は、第１基板２１１および第２基板２１３の一方の結晶構造に関する情報を取得した場合は、回転角度を考慮して、その一方の基板に対して位置ずれが閾値よりも小さくなる結晶構造を有する他の基板を決定してもよい。
第２決定部６４２は、第１決定部６４１等が決定した組合せにおける第１基板２１１および第２基板２１３の各々について、接合面と平行な結晶方位の向きに関する情報を第１決定部６４１から取得する。また、第２決定部６４２は、第１基板２１１および第２基板２１３の各々の結晶構造に関する情報を取得した場合に、第２格納部６２２から第２参照情報を参照して、接合装置１００の接合部３００で接合された積層基板２３０における位置ずれがより小さくなるように、接合装置１００における第１基板２１１または第２基板２１３の保持力を決定する。第２決定部６４２が決定した保持力は、第１基板２１１および第２基板２１３を接合する場合の条件として、出力部６５０を通じて接合部３００に出力される。
第３決定部６４３も、第１決定部６４１等が決定した組合せにおける第１基板２１１および第２基板２１３の各々について、接合面と平行な結晶方位の向きに関する情報を第１決定部６４１から取得する。また、第３決定部６４３は、第１基板２１１および第２基板２１３の各々の結晶構造に関する情報を取得した場合に、第３格納部６２３から第３参照情報を参照して、接合装置１００の接合部３００で接合された積層基板２３０における位置ずれがより小さくなるように、接合部３００における第１基板２１１および第２基板２１３の接合力を決定する。第３決定部６４３が決定した接合力は、第１基板２１１および第２基板２１３を接合する場合の条件として、出力部６５０を通じて接合部３００に出力される。
第４決定部６４４は、第１基板２１１および第２基板２１３の一方、例えば第１基板２１１の結晶構造、すなわち、第１基板２１１の接合面における結晶方位と、第１基板２１１の回路領域２１６における素子の種類、配置等に関する情報が受付部６１０に受け付けられた場合に、第１格納部６２１を参照して、接合後に形成される積層基板２３０における位置ずれが極小になるように、第１基板２１１に接合する基板２１３の結晶構造を決定する。更に、第４決定部６４４は、基板２１３における接合面の結晶方位に応じて、第４格納部６２４の第４参照情報を参照して、基板２１３における回路領域２１６の素子の配置および形成方向等の回路仕様を決定する。決定された基板２１３の回路仕様は、出力部６５０を通じて外部に出力される。
第５決定部６４５は、図３２から図３６を参照して後述するように、接合装置１００の接合部３００において接合される基板の一方が、既に複数の基板を積層して形成された積層基板２３０であった場合に、第１格納部６２１の第１参照情報を参照して、積層基板２３０に接合する他の基板の接合面における結晶構造を決定する。決定結果は、接合する積層基板２３０に対して組み合わせるべき第３基板２１５の組合せを特定する決定として決定出力部６５０を通じて外部に出力される。
決定装置６０１において、出力部６５０は、算出部６３０および決定部６４０のいずれかの出力を、外部に出力する。この場合の出力形式は、図示していない表示装置に決定を表示してもよいし、ウエハプロセス装置８００および接合装置１００の少なくとも一方に、露光条件または接合条件として送信してもよい。
また、出力部６５０から出力される算出部６３０および決定部６４０の算出結果、決定、または判断は、更に他のデータベース等に蓄積して、外部から参照できるようにしてもよい。これにより、各格納部に格納された参照情報を更新して、将来の決定の精度を向上させてもよい。また、ひとつの製造装置９０１において出力された決定を、他の製造装置９０１で利用してもよい。
上記のような決定装置６０１は、次に説明するように、接合装置１００において接合に供する基板の表面に現れる結晶構造に関する情報を受け付けて、接合する基板の設計仕様、接合する基板の組合せ、ウエハプロセス装置８００における処理条件、みよび、接合装置１００における接合条件の少なくともひとつを決定する。これにより、予め定められた条件を満たす積層基板２３０を確実に製造することができる。
図２４は、決定装置６０１の動作手順のひとつを示す流れ図である。図２４に示す手順により、積層基板２３０に生じる非線形な位置ずれを、第１基板２１１および第２基板２１３を接合することなく知ることができる。
まず、受付部６１０は、積層基板２３０を形成することを予定された、あるいは、仮に組み合わされた第１基板２１１および第２基板２１３に関する情報を受け付ける（ステップＳ４０１）。ここで、受付部６１０が受け付ける情報は、第１基板２１１および第２基板２１３の結晶構造、すなわち、第１基板２１１および第２基板２１３の組成に関する情報、接合面の面方位に関する情報、接合面と平行な結晶方位の方向に関する情報等、第１基板２１１および第２結晶基板２１３それぞれの接合面に現れる結晶構造に関する情報を含む。
受付部６１０が受け付けた第１基板２１１および第２基板２１３に関する情報に基づいて、算出部６３０は、第１格納部に格納された第１参照情報を参照して、第１基板２１１および第２基板２１３の接合面における剛性分布に関する情報を取得する（ステップＳ４０２）。更に、算出部６３０は、第１基板２１１および第２基板２１３を接合した場合に、剛性分布に応じて積層基板２３０に生じる位置ずれ量を算出する（ステップＳ４０３）。
次に、第１決定部６４１は、算出部６３０により算出された位置ずれ量に基づいて、第１基板２１１および第２基板２１３の組合せを接合して作製された積層基板２３０が、予め定められた条件、すなわち、積層基板２３０における第１基板２１１および第２基板２１３の位置ずれが予め定めた閾値を超えていないかどうかを判断し、出力部６５０を通じて、判断結果を決定として出力する（ステップＳ４０４）。こうして、決定装置６０１は、第１基板２１１および第２基板２１３を接合する前に、接合した結果生じる位置ずれに基づいて判断結果を出力するので、ユーザは、接合により過大な位置ずれを含む積層基板２３０の形成を未然に防止できる。
なお、算出部６３０が剛性分布の情報を用いているという点において、決定装置６０１は第１基板２１１および第２基板２１３の剛性分布に関する情報に基づいて、これらを互いに接合する組み合わせとして選択するかどうかを決定しているともいえる。これに代えて、受付部６１０が第１基板２１１および第２基板２１３の剛性分布に関する情報を直接取得して、当該剛性分布に関する情報に基づいて、これらを互いに接合する組み合わせとして選択するかどうかを決定してもよい。
図２５は、接合部３００において接合過程にある第１基板２１１および第２基板２１３の一部を示す図である。図示の例では、第１基板２１１および第２基板２１３の接合過程において、下側の基板ホルダ２２１による第１基板２１１の保持が、部分的に解除されている。
ボンディングウェーブが進行しつつある接合過程において、図中下側に位置する第１基板２１１の基板ホルダ２２１による保持を弱くして部分的に解除し、あるいは、基板ホルダ２２１に対する摩擦力を低下させると、当該領域においては、上側の基板２１３との間で作用する吸着力により、下側の第１基板２１１が基板ホルダ２２１から浮き上がって湾曲する。これにより、下側の第１基板２１１の設計仕様に対する倍率が変化するので、積層基板２３０において発生する位置ずれ量が変化する。よって、第１基板２１１および第２基板２１３の接合条件には、第１基板２１１の保持を解除するタイミングおよび解除領域の大きさ等も含まれる。
図２６は、第１基板２１１および第２基板２１３のある組合せについて、接合部３００における保持力の変化とそれに対応した積層基板２３０における位置ずれ量との関係を例示するグラフである。すなわち、当該グラフは上記第２参照情報の一例である。図中には、第１基板２１１および第２基板２１３として、接合面と平行な面内の結晶方位が一致した組合せと、接合面に沿った結晶方位が４５°回転した関係にある組合せとについて、上記保持力が変化した場合に対応する、積層基板２３０における位置ずれ量を示す。
図示のように、接合装置１００における第１基板２１１または第２基板２１３の保持力が変化した場合、積層基板２３０において生じる位置ずれ量が変化する。また、その変化の態様は、接合する第１基板２１１および第２基板２１３の接合面における結晶構造に応じて異なる。よって、第１基板２１１および第２基板２１３のある組合せについて、図２６に示すグラフの情報を参照することにより、その組合せを接合して形成された積層基板２３０における位置ずれ量がより小さくなる保持力の範囲Ａ、Ｂを取得できる。尚、保持力は、１００Ｋｐａ以下に設定される。
図２７は、上記のように位置ずれ量の抑制を目的とした保持力を、第２決定部６４２に決定させる場合の動作手順を示す流れ図である。第２決定部６４２は、まず、第１決定部６４１において決定された第１基板２１１および第２基板２１３の結晶構造の組合せ、すなわち、第１基板２１１および第２基板２１３の各々の接合面と平行な結晶方位の方向の回転量を示す情報を取得する（ステップＳ５０１）。
次に、第２決定部６４２は、第２格納部６２２の第２参照情報を参照して（ステップＳ５０２）、接合部３００における第１基板２１１または第２基板２１３に対する保持力を決定する（ステップＳ５０３）。次に、第２決定部６４２は、ステップＳ５０３で決定された保持力を、第１基板２１１および第２基板２１３を接合する場合に適用する接合条件として、出力部６５０を通じて接合部３００の制御部１５０に向かって出力する（ステップＳ５０４）。
図２８は、第３決定部６４３の動作手順を示す流れ図である。上記のように、第１基板２１１および第２基板２１３を接合する場合に、第１基板２１１および第２基板２１３を互いに接合させる接合力の大きさを適切にすることにより、積層基板２３０における位置ずれを抑制できる。
すなわち、接合装置１００において活性化した第１基板２１１および第２基板２１３が相互に引き合う接合力を変化させた場合、上記したように、第１基板２１１および第２基板２１３のいずれかの保持力を変化させた場合と同様の効果が生じる。そこで、決定装置６０１の受付部６１０は、積層基板２３０の仕様として、プラズマを用いた活性化等により第１基板２１１および第２基板２１３に与える接合力の適切な大きさを出力してもよい。
なお、上記の接合力は、例えば、接合部３００において接合面を活性化された第１基板２１１および第２基板２１３相互の間に作用する分子間力である。このような接合力の大きさは、接合部３００において、第１基板２１１および第２基板２１３の接合面を活性化する処理の条件を変更することにより調整できる。
まず、受付部６１０が、第１基板２１１および第２基板２１３の結晶構造、すなわち、第１基板２１１および第２基板２１３の各々の接合面と平行な方向の結晶方位の向きを示す情報等を取得する（ステップＳ６０１）。次に、算出部６３０は、第３格納部６２３の第３参照情報を参照しつつ（ステップＳ６０２）、一方の第１基板２１１に対する仮の接合力を設定して、その接合力で第１基板２１１および第２基板２１３を接合した場合に得られる積層基板２３０に生じる第１基板２１１および第２基板２１３の位置ずれ量を算出部６３０に算出させる（ステップＳ６０３）。
次に、第３決定部６４３は、ステップＳ６０３で算出された位置ずれが、予め設定した閾値を超えていないという条件が満たされているか否かを調べる（ステップＳ６０４）。その結果、算出された位置ずれ量が予め設定した条件を満たしていた場合、（ステップＳ６０４：ＹＥＳ）は、そのときに想定されていた接合力を、第１基板２１１および第２基板２１３を接合する場合に適用する接合力として、接合部３００に出力する（ステップＳ６０５）。
ステップＳ６０３において算出された位置ずれ量が予め定めた条件を満たしていない場合（ステップＳ６０４：ＮＯ）、第３決定部６４３は、異なる仮の接合力を設定して（ステップＳ６０５）から、ステップＳ６０３、６０４の処理を繰り返す。このようにして、決定装置６０１は、積層基板２３０において生じる位置ずれの量が極小になるような接合力を決定し、出力部６５０を通じて接合部３００に向かって出力する。尚、基板の組み合わせを決定する際、基板間の接合力が基板ホルダ２２１の保持力よりも大きくなるような組み合せにすることが好ましい。
図２９は、決定装置６０１のまた他の動作手順を示す流れ図である。ここで、決定装置は、第１格納部６２１に格納された第１参照情報を参照して、第１基板２１１および第２基板２１３の接合面における、当該接合面と平行な結晶方位の方向の組合せを決定することにより、第１基板２１１および第２基板２１３の接合により形成された積層基板２３０における位置ずれ量を抑制する。
まず、受付部６１０が、第１基板２１１および第２基板２１３の接合面における結晶構造、すなわち、第１基板２１１および第２基板２１３の各々の接合面と平行な結晶方位の方向を含む結晶構造に関する情報を取得する（ステップＳ７０１）。次に、算出部６３０は、第１格納部６２１の第１参照情報を参照しつつ（ステップＳ７０２）、第１基板２１１および第２基板２１３の組合せにおける結晶方位の回転角度に基づいて、第１基板２１１および第２基板２１３を積層した積層基板２３０における位置ずれ量を算出部６３０に算出させる（ステップＳ７０３）。
図３０は、決定装置６００の第１格納部６２１に格納されたテーブル６２７の内容を例示する図である。テーブル６２７は、基板の接合面における結晶構造である面方位および結晶方位と、その接合面における剛性分布のパターンとの組合せが格納されている。すなわち、テーブル６２７も第１参照情報の一例になっている。算出部６３０は、上記のようなテーブル６２７を参照することにより、受付部６１０が受け付けた第１基板２１１および第２基板２１３の接合面の結晶構造に対応する剛性分布のパターンを取得する。更に、算出部６３０は、取得した剛性分布のパターンに関する情報に基づいて、第１基板２１１および第２基板２１３を接合して形成される積層基板２３０における位置ずれ量を算出する。
再び図２９を参照すると、次に、決定部６４０は、算出部６３０が算出した位置ずれ量を予め定められた閾値と比較して、受付部６１０が受け付けた第１基板２１１および第２基板２１３の組合せの適否を判断する（ステップＳ７０４）。その結果、積層基板２３０における歪みが閾値を超えると判断された場合（ステップＳ７０４：ＮＯ）、決定部６４０は、受付部６１０が受け付けた第１基板２１１および第２基板２１３の仮の組合せに対して否定的な決定を下し、出力部６５０から出力させる（ステップＳ７０５）。
また、推定結果が予め定めた閾値を超えなかった場合（ステップＳ７０４：ＹＥＳ）、決定部６４０は、第１基板２１１および第２基板２１３の組合せに対して肯定的な決定を下し、出力部６５０を通じて出力する（ステップＳ７０５９）。こうして、第１格納部６２１に格納された第１参照情報に基づいて、第１基板２１１および第２基板２１３の組み合わせが決定される。
更に、決定装置６００は、第１基板２１１および第２基板２１３について、受付部６１０が受け付けた接合面の結晶構造の組合せとは異なる組合せについて、上記ステップＳ７０２からステップＳ７０５の処理を試みてもよい。これにより、例えば、受付部６１０に受け付けられた第１基板２１１および第２基板２１３の接合面の面方位を固定したまま、接合面と平行な結晶方位を回転させた組合せについて決定することができる。
図３１は、決定装置６０１のまた他の動作手順を示す流れ図である。半導体基板に素子を形成する場合は、半導体基板の結晶構造の異方性により、素子の形成方向に応じて素子特性が変化する場合がある。このため、積層基板２３０における第１基板２１１および第２基板２１３の位置ずれを抑制することを目的として、接合面に現れる結晶構造の組合せを決定した場合、第１基板２１１および第２基板２１３に形成される素子の特性が低下する場合がある。
そこで、決定装置６０１において、受付部６１０が、第１基板２１１および第２基板２１３の結晶構造、すなわち、第１基板２１１および第２基板２１３の各々の接合面における結晶構造に関する情報を取得した場合（ステップＳ８０１）、第４決定部６４４は、第４格納部６２４を参照して、受付部６１０が受け付けた第１基板２１１および第２基板２１３の接合面に現れる結晶構造に応じた素子特性に関する情報を取得する（ステップＳ８０２）。
次に、第４決定部６４４は、第１基板２１１および第２基板２１３に形成される素子の各々が、予め定めた閾値を下廻らないという条件を満たすか否かを調べる（ステップＳ８０３）。その結果、素子特性が条件を満たしていた場合、（ステップＳ８０３：ＹＥＳ）は、受付部６１０が受け付けた回転角度を、第１基板２１１および第２基板２１３の仕様として決定して、ウエハプロセス装置８００に出力する。
また、素子特性が条件を満たさない場合は（ステップＳ８０３：ＮＯ）、条件が満たされる素子特性が得られなかった基板の仕様を変更して（ステップＳ８０４）、変更した仕様に基づいてステップＳ８０３に処理を戻す。これにより、最終的に、積層基板２３０における位置ずれ量の条件と、素子特性に関する条件とを両方満たす素子の形成方向が決定され、出力部６５０を通じてウエハプロセス装置８００に向かって出力される（ステップＳ８０５）。
これにより、結晶方位の回転により第１基板２１１および第２基板２１３の間の位置ずれが抑制され、且つ、各第１基板２１１および第２基板２１３において素子の特性が効率よく発揮される積層基板２３０を製造する条件が、決定装置６０１から出力される（ステップＳ８０６）。
図３２から図３６は、他の積層基板２４０の製造過程を示す図である。ここで製造する積層基板２４０は、（１００）面を接続面とする３枚の第１基板２１１および第２基板２１３、２１５を接合して形成される。よって、この３層構造の積層基板２４０を設計する場合、決定装置６００は、まず第１基板２１１および第２基板２１３の接合に関して、接合面における結晶構造に関する組合せを決定する。次いで、決定装置６００は、積層基板２３０に対して接合する第３基板２１５の接合面の結晶構造を決定する。
まず、図３２に示すように、第１基板２１１に対して基板２１３を接合する。この段階では、第１基板２１１の接合面と平行な結晶方位に対して、基板２１３の接合面と平行な結晶方位が４５°回転した状態で、第１基板２１１の接合面に、基板２１３の接合面を接合する。基板２１１、２１３が表面にパターンを有する基板である場合は、基板２１３の結晶方位が基板２１１の結晶方位に対して４５度回転した状態で回路パターンの配置が基板２１１の回路パターンの配置と対応するように、回路パターンが基板２１３に形成されている。これにより、既に説明した通り、また、図３３に示すように、結晶異方性に起因する位置ずれの分布が抑制された２層の積層基板２３０が形成される。
その後、図３４に示すように、積層基板２３０における基板２１３を機械化学研磨により薄化する。薄化により現れた基板２１３の新しい面は、積層基板２３０と他の基板とを接合する場合の接合面となる。ここで、新しい接合面に対して接合する接合面を有する３層目の基板２１５を用意する。
なお、基板２１３側が薄化された積層基板２３０において、基板２１３分の厚さは、第１基板２１１分の厚さと比較して著しく薄くなる。このため、図３５に示すように、薄化により基板２１３に新たに形成された接合面における剛性分布は、薄化されていない第１基板２１１の接合面の剛性分布が反映される。
そこで、３層目の基板２１５を接合する場合は、基板２１５の接合面と平行な結晶方位が、直接に接合される基板２１３の結晶方位ではなく、１層目の第１基板２１１の接合面と平行な結晶方位に対して４５°回転した状態で、基板２１３に対して接合する。これにより、３層を接合して形成された積層基板２４０における位置ずれが、依然として抑制された状態になる。こうして、図３６に示すように、結晶の異方性に起因する位置ずれが抑制された３層の積層基板２４０が製造される。尚、図示の例では、４５°回転した基板２１３を薄化した例を示したが、４５°回転した基板に積層された基板を薄化してもよい。
このように、既に積層構造を有する積層基板２３０を他の基板と接合する場合は、積層基板２３０の接合面に位置する基板２１３の接合面の特性ではなく、複数の基板により形成された積層基板２３０の接合面に現れる結晶構造に合わせて、接合する基板２１５の接合面の結晶構造を決定する。
こうして、３層以上の多層の積層基板２４０を製造する場合も、決定部６４０により接合面の構造を決定することにより、積層基板２４０に生じる位置ずれを抑制できる。換言すれば、３層以上の積層基板２４０を製造する場合、１層目の第１基板２１１と２層目の基板２１３とを、接合面と平行な結晶方位を回転させた状態で接合すると、３層目以上の基板２１５については、直下の基板を薄化した後、常に２層目の基板２１３の結晶方位と同じ結晶方位にした状態で接合すればよい。決定部６４０にこのような判断を設けることにより、２層目以上の基板２１３、２１５の設計およびプロセスを複雑化することなく接合する基板における接合面の結晶構造を決定して、積層基板２４０における位置ずれを抑制できる。
また、製造装置９０１の決定装置６０１は、第１基板２１１および第２基板２１３を接合した上で第２基板２１３を薄化した積層基板２３０に対して、更に他の基板２１５を重ねて接合する場合に、接合する基板２１５の直下に位置する第２基板２１３の接合面の結晶構造ではなく、積層基板２３０における接合面について支配的な第１基板２１１の接合面の結晶構造に応じて、基板２１５の接合面の結晶構造を判断することが好ましい。
図３７は、上記のように３層以上の基板を接合する場合の、決定装置６０１の動作手順を示す流れ図である。決定装置６０１においては、まず、第１決定部６４１等により、積層基板２３０を形成する第１基板２１１および第２基板２１３の結晶構造の組合せを決定する（ステップＳ９０１）。次に、第３基板２１５を積層する前に、第１基板２１１および第２基板２１３のいずれが薄化されるかを特定した上で（ステップＳ９０２）、第５決定部６４５が第１格納部６２１から第１参照情報を参照して、積層基板２３０に対する第３基板２１５の接合面における結晶構造を決定する。決定される結晶構造は、例えば、接合面と平行な結晶方位の方向の回転量である。
ここで、既に説明した通り、第５決定部６４５は、第３基板２１５に直接に接して接合される第２基板２１３の結晶構造ではなく、第１基板２１１の第２基板２１３に対する接合面の結晶構造に基づいて、第１格納部６２１の第１参照情報を参照して、第３基板２１５の接合面と平行な結晶方位の方向を決定する（Ｓ９０３）。こうして、基板２１５の接合面における結晶方位の適切な回転角度が決定される。
なお、上記の例では、接合面と平行な面内で、第１基板２１１および第２基板２１３の一方の接合面に平行な結晶方位の方向に対して他方の基板の結晶方位の方向を回転させる例について説明した。しかしながら、第１基板２１１および第２基板２１３を接合する場合の接合面の結晶構造の組合せは、一方が他方に対して回転した結晶方位の組合せには限らない。例えば、接合面において異なる面方位を有する第１基板２１１および第２基板２１３を組み合わせて接合することにより、位置ずれを減少させることもできる。更に、結晶方位と面方位との双方が異なる基板を組み合わせて、位置ずれを減少させることができる場合もある。
なお、決定装置６００、６０１の各機能が、ＰＣなどのコンピュータにプログラムをインストールすることにより実現されてもよい。プログラムはインターネット等での通信でダウンロードされてもよいし、コンピュータ可読媒体に記録されてコンピュータに読み込まれてもよい。
図３８から図４２は、撮像素子７００の製造過程を示す断面図である。完成した撮像素子７００の断面構造は図４２に示す。
図３８に示すように、撮像素子７００は、画素基板７１０と回路基板７２０とを重ねて接合して製造される。ここで、画素基板７１０は、下地基板７１１の表面に形成された受光素子７１２と、下地基板７１１の上に接合された絶縁層７１３内に形成された配線層７１４とを有する。また、回路基板７２０は、下地基板７２１の表面に接合された絶縁層７２３および配線層７２４の他に種々の素子を有する。なお、画素基板７１０の下地基板７１１の厚さと、回路基板７２０の下地基板７２１の厚さは互いに略等しい。
撮像素子７００を製造する場合は、まず、図３９に示すように、画素基板７１０および回路基板７２０は、画素基板７１０を反転して、絶縁層７１３、７２３同士が向かい合うように接合され、積層基板７３０を形成する。これにより、受光素子７１２および配線層７１４を含む画素基板７１０上の回路と、配線層７２４を含む回路基板７２０の回路とが結合される。
上記した通り、画素基板７１０および回路基板７２０の各々の下地基板７１１、７２１の厚さは互いに略等しい。このため、上記の接合の過程で下地基板７１１、７２１に生じた歪みは、積層基板７３０においては、画素基板７１０および回路基板７２０の両方に略等しく分配される。
例えば、接合の過程で画素基板７１０を解放してボンディングウェーブを発生させる接合方法で回路基板７２０に接合した場合、画素基板７１０側に設計値に対する倍率が増加する＋５０（相対値）の歪みが発生し、回路基板７２０側に設計値に対する倍率が減少する−５０（相対値）の歪みが発生する。この段階の積層基板７３０においては、この歪みの割合が保持される。
次に、図４０に示すように、回路基板７２０の下地基板７２１を機械化学研磨等の方法で薄化する。これにより、下地基板７１１、７２１の厚さは著しく相違した状態になる。このため、薄化された回路基板７２０の下地基板７２１の強度が低下し、画素基板７１０の下地基板７１１の応力が積層基板７３０全体に対して支配的になる。その結果、図中に数値（相対値）で示すように、画素基板７１０の応力は解放されて歪みは（０）になり、回路基板７２０に略すべての（−１００）の歪みが集中する。
次に、図４１に示すように、回路基板７２０の下地基板７２１の図中下面に、支持基板７４０を接合する。支持基板７４０は、下地基板７１１および薄化される前の下地基板７２１と略同じ厚さを有する。
ここで、支持基板７４０には素子および配線等の構造物が形成されていないので、回路基板７２０に対する位置合わせ精度を考慮することなく、歪みが生じない接合方法で下地基板７２１の裏面に接合できる。そこで、支持基板７４０の接合対象となる回路基板７２０の下地基板７２１の接合面における結晶構造を調べ、下地基板７２１に接合した場合に新たな歪みが生じない支持基板７４０の接合面の結晶構造を、決定装置６００により決定する。
これにより、支持基板７４０の接合による歪みが生じることなく、下地基板７２１に集中している歪みを固定できる。換言すれば、回路基板７２０に新たな歪みが生じていないので、画素基板７１０の歪みが（０）の状態が維持される。
次に、図４２に示すように、画素基板７１０の下地基板７１１を機械化学研磨等により薄化する。これにより、下地基板７１１を透過した入射光が受光素子７１２に届くようになり、裏面照射型の撮像素子７００が形成される。なお、撮像素子７００においては、画素基板７１０側で図中上面になる、薄化された下地基板７１１の裏面に、カラーフィルタ、マイクロレンズ等の光学素子等が更に積層される場合がある。
上記のような撮像素子７００においては、図４０に示した段階以降、画素基板７１０の歪みが低い状態が維持され、撮像素子７００として完成した状態でも歪みが低い状態が維持される。これにより、受光素子７１２の配置が歪むことがなく、マイクロレンズ等の光学素子を、受光素子７１２の各々に精度よく位置合わせして形成できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１００ 接合装置、１１０ 筐体、１２０、１３０ 基板カセット、１４０ 搬送部、１５０ 制御部、２１１、２１３、２１５ 基板、２１２ スクライブライン、２１４ ノッチ、２１６ 回路領域、２１８ アライメントマーク、２２１、２２３ 基板ホルダ、２２５ 吸着面、２３０、２４０ 積層基板、３００ 接合部、３１０ 枠体、３１２ 底板、３１６ 天板、３２２ 上ステージ、３２４、３３４ 顕微鏡、３２６、３３６ 活性化装置、３３１ Ｘ方向駆動部、３３２ 下ステージ、３３３ Ｙ方向駆動部、３３８ 昇降駆動部、３３９ 回転駆動部、４００ ホルダストッカ、５００ プリアライナ、６００、６０１ 決定装置、６１０ 受付部、６２０ 格納部、６２１ 第１格納部、６２２ 第２格納部、６２３ 第３格納部、６２４ 第４格納部、６２７、６２９ テーブル、６３０ 算出部、６４０ 決定部、６４１ 第１決定部、６４２ 第２決定部、６４３ 第３決定部、６４４ 第４決定部、６４５ 第５決定部、６５０ 出力部、７００ 撮像素子、７１０ 画素基板、７１１、７２１ 下地基板、７１２ 受光素子、７１３、７２３ 絶縁層、７１４、７２４ 配線層、７２０ 回路基板、７３０ 積層基板、７４０ 支持基板、８００ ウエハプロセス装置、８１０ コータ、８２０ 露光装置、８３０ 成膜装置、８４０ 制御部、９０１ 製造装置

Claims (17)

  1. ２つの基板を接合して積層基板を製造する製造方法であって、
    複数の基板の結晶構造に関する情報を取得する取得段階と、
    前記結晶構造に関する情報に基づいて、互いに接合する２つの基板の組み合わせを決定する決定段階と、
    を含む製造方法。
  2. 前記結晶構造に関する情報は、基板の接合面の面方位および前記接合面と平行な方向の結晶方位の少なくとも一方を含む請求項１に記載の製造方法。
  3. 前記決定段階において、２つの基板の接合後の位置ずれ量が予め定められた閾値以下となる組み合わせを決定する請求項１または２に記載の製造方法。
  4. 前記決定段階において、前記２つの基板の接合面の面方位が予め定められた組み合せとなる組み合わせを決定する請求項１から３のいずれか一項に記載の製造方法。
  5. 前記結晶構造に関する情報と、前記２つの基板のそれぞれにおける接合面の剛性分布に関する情報とを対応付けて格納する段階をさらに含み、
    前記決定段階において、前記２つの基板のそれぞれにおける前記接合面の剛性分布が予め定められた剛性分布となる組み合わせを決定する請求項１から４のいずれか１項に記載の製造方法。
  6. 前記決定段階において、前記２つの基板の一方に対する他方の接合面内での回転の量を決定する段階をさらに含む請求項１から５のいずれか１項に記載の製造方法。
  7. 前記回転の量に基づいて露光をする露光条件を露光装置に出力する段階をさらに含む請求項６に記載の製造方法。
  8. 前記回転の量に基づいて、前記２つの基板の少なくとも一方を接合時に保持する保持条件を接合装置に出力する段階をさらに含む請求項６または７に記載の製造方法。
  9. ２つの基板を接合して積層基板を製造する製造方法であって、
    複数の基板の剛性分布に関する情報を取得する取得段階と、
    前記剛性分布に関する情報に基づいて、互いに接合する２つの基板の組み合わせを決定する決定段階と、
    を含む製造方法。
  10. ２つの基板を接合して積層基板を製造する製造方法であって、
    前記２つの基板の接合面の面方位、前記接合面と平行な方向の結晶方位、および、剛性分布の少なくとも一つが異なる前記２つの基板を位置合わせする段階と、
    位置合わせした前記２つの基板を接合する段階と、
    を含む製造方法。
  11. ２つの基板を接合して積層基板を製造する製造装置であって、
    複数の基板の結晶構造に関する情報を取得する取得部と、
    前記結晶構造に関する情報に基づいて、互いに接合する前記２つの基板の組み合わせを決定する決定部と、
    を備える製造装置。
  12. ２つの基板を接合して積層基板を製造する製造装置であって、
    複数の基板の剛性分布に関する情報を取得する取得部と、
    前記剛性分布に関する情報に基づいて、互いに接合する前記２つの基板の組み合わせを決定する決定部と、
    を備える製造装置。
  13. ２つの基板を接合して積層基板を製造する製造装置であって、
    前記２つの基板の接合面の面方位、前記接合面と平行な方向の結晶方位、および、剛性分布の少なくとも一つが異なる前記２つの基板を位置合わせする位置合わせ部と、
    位置合わせした前記２つの基板を接合する接合部と、
    を備える製造装置。
  14. 基板にパターンを形成する露光装置であって、
    前記基板に接合される他の基板に対する前記基板の接合面内での回転角度に基づいて前記基板にパターンを露光し、前記回転角度は、前記基板および前記他の基板の結晶構造および剛性分布の少なくとも一方に関する情報に基づいて設定される露光装置。
  15. ２つの基板を接合して積層基板を製造する場合に、複数の基板の結晶構造に関する情報を取得するステップと、前記結晶構造に関する情報に基づいて、互いに接合する前記２つの基板の組み合わせを決定する決定ステップとを、電子計算機に実行させるプログラム。
  16. ２つの基板を接合して積層基板を製造する場合に、複数の基板の剛性分布に関する情報を取得するステップと、前記剛性分布に関する情報に基づいて、互いに接合する前記２つの基板の組み合わせを決定する決定ステップとを、電子計算機に実行させるプログラム。
  17. 互いに積層された２つの基板を有する積層半導体装置であって、
    前記２つの基板の接合面の面方位、前記接合面と平行な方向の結晶方位、および、剛性分布の少なくとも一つが互いに異なる積層半導体装置。
JP2019550958A 2017-11-02 2018-10-09 積層基板の製造方法、および製造装置 Active JP7147778B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017213066 2017-11-02
JP2017213066 2017-11-02
PCT/JP2018/037624 WO2019087707A1 (ja) 2017-11-02 2018-10-09 積層基板の製造方法、製造装置、およびプログラム

Publications (2)

Publication Number Publication Date
JPWO2019087707A1 true JPWO2019087707A1 (ja) 2020-04-09
JP7147778B2 JP7147778B2 (ja) 2022-10-05

Family

ID=66333510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019550958A Active JP7147778B2 (ja) 2017-11-02 2018-10-09 積層基板の製造方法、および製造装置

Country Status (6)

Country Link
US (1) US11362059B2 (ja)
JP (1) JP7147778B2 (ja)
KR (2) KR102523425B1 (ja)
CN (1) CN111133556B (ja)
TW (1) TWI801437B (ja)
WO (1) WO2019087707A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416078A (zh) * 2019-08-02 2019-11-05 武汉新芯集成电路制造有限公司 光刻工艺的扩张补偿的确定方法、装置及器件的制造方法
JP7221413B2 (ja) * 2019-10-10 2023-02-13 東京エレクトロン株式会社 接合システムおよび重合基板の検査方法
CN113990790B (zh) * 2021-12-24 2022-03-18 湖北三维半导体集成创新中心有限责任公司 键合系统和键合方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038860A (ja) * 2010-08-05 2012-02-23 Nikon Corp 半導体基板の積層方法、半導体基板の積層装置およびデバイスの製造方法
WO2016093284A1 (ja) * 2014-12-10 2016-06-16 株式会社ニコン 基板重ね合わせ装置および基板重ね合わせ方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120231218A1 (en) * 2009-09-18 2012-09-13 Sumitomo Electric Industries, Ltd. Substrate, manufacturing method of substrate, saw device and device
JP5681937B2 (ja) 2010-11-25 2015-03-11 株式会社パウデック 半導体素子およびその製造方法
JP2013098186A (ja) 2011-10-27 2013-05-20 Mitsubishi Heavy Ind Ltd 常温接合装置
FR2985370A1 (fr) * 2011-12-29 2013-07-05 Commissariat Energie Atomique Procede de fabrication d'une structure multicouche sur un support
EP2913841B1 (en) * 2012-10-26 2020-05-06 Nikon Corporation Substrate bonding apparatus, aligning apparatus, substrate bonding method, aligning method, and laminated semiconductor device manufacturing method
JP6640546B2 (ja) * 2015-12-18 2020-02-05 東京エレクトロン株式会社 接合装置、接合システムおよび接合方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038860A (ja) * 2010-08-05 2012-02-23 Nikon Corp 半導体基板の積層方法、半導体基板の積層装置およびデバイスの製造方法
WO2016093284A1 (ja) * 2014-12-10 2016-06-16 株式会社ニコン 基板重ね合わせ装置および基板重ね合わせ方法

Also Published As

Publication number Publication date
US20200273836A1 (en) 2020-08-27
KR102523425B1 (ko) 2023-04-19
CN111133556B (zh) 2024-02-02
KR20200052958A (ko) 2020-05-15
US11362059B2 (en) 2022-06-14
WO2019087707A1 (ja) 2019-05-09
JP7147778B2 (ja) 2022-10-05
TW201931431A (zh) 2019-08-01
KR102388201B1 (ko) 2022-04-19
KR20220051421A (ko) 2022-04-26
CN111133556A (zh) 2020-05-08
TWI801437B (zh) 2023-05-11

Similar Documents

Publication Publication Date Title
JP7494875B2 (ja) 基板重ね合わせ装置および基板処理方法
JP5354382B2 (ja) 基板貼り合わせ装置及び基板貼り合わせ方法、並びに積層半導体装置の製造方法
TWI430390B (zh) 減少疊對未對準之直接接合方法
JP7416119B2 (ja) 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置
JP7147778B2 (ja) 積層基板の製造方法、および製造装置
WO2017217431A1 (ja) 積層装置および積層方法
WO2018221391A1 (ja) 基板貼り合わせ方法、積層基板製造装置及び積層基板製造システム
JP2014138041A (ja) 処理装置及びデバイスの製造方法
TWI828760B (zh) 基板貼合裝置、參數計算裝置、基板貼合方法及參數計算方法
TW200837805A (en) Exposure apparatus and device manufacturing method
JP2011066090A (ja) 基板移載装置、基板位置合わせ装置、基板移載方法およびデバイスの製造方法
JP2024045175A (ja) 積層基板の製造方法および製造装置
KR102478503B1 (ko) 접합 방법 및 접합 장치
KR102370325B1 (ko) 위치 맞춤 방법 및 위치 맞춤 장치
WO2023153317A1 (ja) 基板補正装置、基板積層装置、基板処理システム、基板補正方法、基板処理方法、および半導体装置の製造方法
JP2004325217A (ja) 搬送装置
JP5798721B2 (ja) 基板位置合せ装置、基板貼り合せ装置、基板位置合せ方法および積層半導体の製造方法
JP2019071329A (ja) 基板接合方法および基板接合装置
JP2024017814A (ja) 接合装置、接合方法、および物品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220905

R150 Certificate of patent or registration of utility model

Ref document number: 7147778

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150