JP2012028721A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】半導体装置の微細化に伴う不具合を防止する半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１は、シリコン基板１０上にゲート絶縁膜１１を介して形成されたゲート電極１２と、ゲート電極１２の両側のシリコン基板１０に形成されたソース／ドレイン領域１３と、記ソース／ドレイン領域１３のゲート電極１２側のシリコン基板１０の部分に形成されたエクステンション領域１４と、シリコン基板１０に、エクステンション領域１４よりも浅く形成され且つエクステンション領域１４上からソース／ドレイン領域１３上に跨って形成されており、ソース／ドレイン領域１３及びエクステンション領域１４に含まれる不純物元素の拡散を抑制する不純物拡散抑制領域１６と、を備える。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。

従来、トランジスタ等の半導体装置が搭載される電子装置の高機能化に伴って、高速化、省電力化等の性能がトランジスタに求められている。

このような要請に応えて、トランジスタ等の半導体装置の微細化が求められている。そして、トランジスタは、その微細化に伴って、動作電圧は低下し、ゲート絶縁膜は薄くなり、ゲート長は短く成ってきている。

しかし、微細化されたトランジスタでは、個々のトランジスタのしきい値電圧がばらついたり、又はトランジスタのオフ状態でソース／ドレイン間にパンチスルー電流が流れる等の短チャネル化に伴う不具合が生じる場合がある。この短チャネル化によるトランジスタの動作の不具合は、半導体装置の微細化に伴う不具合の一例である。

特開平５−１３６４０４号公報 特開２００８−１２４４８９号公報

本明細書では、半導体装置の微細化に伴う不具合を防止する半導体装置及びその製造方法を提供することを目的とする。

上記課題を解決するために、本明細書で開示する半導体装置の一形態によれば、基板上に形成されたゲート電極と、上記基板に形成されたソース／ドレイン領域と、上記ソース／ドレイン領域の上記ゲート電極側の上記基板の部分に形成されたエクステンション領域と、上記基板に、上記エクステンション領域よりも浅く且つ上記エクステンション領域上から上記ソース／ドレイン領域上に跨って形成されており、上記ソース／ドレイン領域及び上記エクステンション領域に含まれる不純物元素の拡散を抑制する不純物拡散抑制領域と、を備える。

また、上記課題を解決するために、本明細書で開示する半導体装置の製造方法の一形態によれば、基板上にゲート電極を形成し、上記ゲート電極をマスクとして、不純物拡散抑制元素、及びエクステンション領域を形成する不純物元素、及びソース／ドレイン領域を形成する不純物元素を上記基板に注入し、上記基板に第１の熱処理を行って、上記エクステンション領域を形成する不純物元素及び上記ソース／ドレイン領域を形成する不純物元素を活性化して、エクステンション領域及びソース／ドレイン領域を形成すると共に、不純物拡散抑制元素を上記基板の表面側に移動させて、エクステンション領域よりも深さが浅い不純物拡散抑制領域を形成する。

上述した半導体装置の一形態によれば、半導体装置の微細化に伴う不具合を防止する。

また、上述した半導体装置の製造方法の一形態によれば、微細化に伴う不具合が防止された半導体装置を製造できる。

本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。

前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、クレームされている本発明を制限するものではない。

不純物の熱拡散によりチャネル長が短縮される図である。 ソース／ドレイン領域における不純物元素の深さ方向分布図である。 本明細書に開示する半導体装置の一実施形態を示す図である。 不純物拡散抑制領域における不純物拡散抑制元素の深さ方向分布図である。 本明細書に開示する半導体装置の製造方法の第１実施形態による製造工程（その１）を示す図である。 本明細書に開示する半導体装置の製造方法の第１実施形態による製造工程（その２）を示す図である。 本明細書に開示する半導体装置の製造方法の第２実施形態による製造工程（その１）を示す図である。 本明細書に開示する半導体装置の製造方法の第２実施形態による製造工程（その２）を示す図である。 本明細書に開示する半導体装置の製造方法の第３実施形態による製造工程（その１）を示す図である。 本明細書に開示する半導体装置の製造方法の第３実施形態による製造工程（その２）を示す図である。 図１０（Ｆ）における不純物拡散抑制元素の深さ方向分布図である。 本明細書に開示する半導体装置の製造方法の第１実施形態による製造工程のフロー図である。 本明細書に開示する半導体装置の製造方法の第３実施形態による製造工程のフロー図である。

本発明者は、不純物の熱拡散によりチャネル長が短縮されることを、以下のように把握した。

図１（Ａ）及び図１（Ｂ）は、不純物の熱拡散によりチャネル長が短縮される図を示している。

図１（Ａ）は、ソース／ドレイン領域を形成する不純物元素が、側壁１１５が形成されたゲート電極１１２に両側のシリコン基板１１０に注入された状態を示す。シリコン基板１１０上には、ゲート絶縁膜１１１を介してゲート電極１１２が形成されており、ゲート電極１１２の両側面上には側壁１１５が形成されている。そして、側壁１１５が形成されたゲート電極１１２の両側のシリコン基板１１０には、イオン注入等により、ソース／ドレイン領域を形成する不純物元素が注入された領域１１３ａが形成されている。

図１（Ｂ）は、シリコン基板１１０が熱処理され、ソース／ドレイン領域を形成する不純物元素がシリコン結晶の格子位置に置換されて、不純物元素が電気的に活性化したソース／ドレイン領域１１３が形成された状態を示している。熱処理により、ソース／ドレイン領域を形成する不純物元素は、活性化されると共に存在する領域が拡がって、点線で示すソース／ドレイン領域１１３が形成される。

従来、ソース／ドレイン領域を形成する不純物元素を電気的に活性化するための熱処理の条件は、主に、不純物元素をシリコン基板１１０の所定の深さに拡散させることを目的に決定されていた。そして、不純物元素のシリコン基板１１０の表面と平行な面方向への拡散については、深さ方向と同じように拡散するものと考えられていた。

しかし、本発明者が、ソース／ドレイン領域を形成する不純物元素の面方向への拡散を調べた所、図１（Ｂ）に示すように、シリコン基板１１０と側壁１１５との界面近傍では、深い部分と比べて不純物元素の拡散距離が大きい不純物拡散領域１１６が形成されていることが分かった。即ち、シリコン基板１１０と側壁１１５との界面近傍における面方向では、不純物元素の拡散距離がシリコン基板１１０の深い部分よりも長いことが分かった。

この不純物拡散領域１１６は、ソース／ドレイン領域１１３と同様の働きを有するので、図１（Ｂ）に示すＭＯＳトランジスタ１００は、チャネル長が設計よりも短く形成されることになる。そして、このようなに形成された不純物拡散領域１１６は、微細化されたトランジスタにおいて、動作への影響が大きいと考えられる。

次に、ソース／ドレイン領域１１３における不純物元素濃度の深さ方向の分布を分析した。図２に、ソース／ドレイン領域１１３における不純物元素の表面からの深さ方向分布図を示す。

図２に示すように、ソース／ドレイン領域１１３では、シリコン基板１１０の表面から１０ｎｍ以下の深さの表面近傍に不純物元素の濃度が特に高いスパイク状の部分があることが判明した。またスパイク状の部分の横方向への拡散をTEM-EDX等により測定すると、横方向の拡散が非常に大きく、不純物拡散領域１１６が形成されていることがわかった。従って、不純物元素が注入された領域１１３ａにある不純物元素は、熱処理により、シリコン基板１１０と側壁１１５との界面に多く集まるのと共に、面方向に大きく拡散すると考えられる。ここで、面方向は、シリコン基板の表面と平行な方向をいう。

上述した不純物拡散領域１１６が形成される理由としては、例えば、以下のようなことが考えられる。まず、シリコン基板１１０の表面は、バルクにおける３次元周期構造が途切れており、表面エネルギーを有していて活性な状態にあること。また、シリコン基板１１０の表面は、イオン注入等の処理を受けて多数の欠陥を有していること。更に、このようなシリコン基板１１０の表面と側壁１１５との界面は、特に上述した特徴が強いこと。このような状態を有するシリコン基板１１０の表面と側壁１１５との界面では、不純物元素が移動してくることにより安定化されるので、いわゆるゲッタリングと同様の現象が起きていることが考えられる。そのため、シリコン基板１１０の表面と側壁１１５との界面近傍では、不純物元素の拡散速度が、バルクにおける拡散速度よりも大きくなると考えられる。

そこで、本発明者は、鋭意検討を行った結果、以下に説明する半導体装置及びその製造方法を発明するに至った。

以下、本明細書で開示する半導体装置の好ましい実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。

図３は、本明細書に開示する半導体装置であるＭＯＳトランジスタの一実施形態を示す図である。

ＭＯＳトランジスタ１は、チャネルに対応して形成されたゲート絶縁膜１１と、シリコン基板１０上にゲート絶縁膜１１を介して形成されたゲート電極１２と、を備える。また、ＭＯＳトランジスタ１は、側壁１５が形成されたゲート電極１２の両側のシリコン基板１０に形成されたソース／ドレイン領域１３と、ソース／ドレイン領域１３のゲート電極１２側のシリコン基板１０の部分に形成されたエクステンション領域１４と、を備える。

ＭＯＳトランジスタ１は、ｎチャネル型又はｐチャネル型の何れであっても良い。

更に、ＭＯＳトランジスタ１は、ゲート電極１２の両側それぞれのシリコン基板１０の部分において、ソース／ドレイン領域１３及びエクステンション領域１４を形成する不純物元素の拡散を抑制する不純物拡散抑制領域１６を備える。不純物拡散抑制領域１６は、エクステンション領域１４よりも浅く形成され且つエクステンション領域１４上からソース／ドレイン領域１３上に跨って形成される。

不純物拡散抑制領域１６は、ソース／ドレイン領域１３又はエクステンション領域１４を形成する不純物元素が熱処理により活性化される際に、これらの不純物元素の拡散を抑制する働きを有している。特に、不純物拡散抑制領域１６は、これらの不純物元素の面方向の拡散を抑制する働きを有している。

図３に示すように、不純物拡散抑制領域１６は、シリコン基板１０の表面付近において、側壁１５の下からソース／ドレイン領域１３上に亘って形成される。不純物拡散抑制領域１６は、ソース／ドレイン領域１３のゲート絶縁膜１１側の端部よりも、ゲート絶縁膜１１側に延出していることが、不純物元素の面方向の拡散を防止する上で好ましい。

また、不純物拡散抑制領域１６は、ゲート絶縁膜１１の下には位置していないことが、ＭＯＳトランジスタ１の動作に影響を与えない上で好ましい。

エクステンション領域１４のゲート絶縁膜１１側の端部は、不純物拡散抑制領域１６のゲート絶縁膜１１側の端部よりもゲート絶縁膜１１側に延出しているか、又は不純物拡散抑制領域１６のゲート絶縁膜１１側の端部と同じ位置にあることが、ＭＯＳトランジスタ１の動作上好ましい。図３に示す例では、エクステンション領域１４のゲート絶縁膜１１側の端部は、不純物拡散抑制領域１６のゲート絶縁膜１１側の端部よりもゲート絶縁膜１１側に延出している。

図３では、不純物拡散抑制領域１６の下にソース／ドレイン領域１３及びエクステンション領域１４が配置されているように示されているが、ソース／ドレイン領域１３又はエクステンション領域１４を形成する不純物元素は、不純物拡散抑制領域１６内にも存在している。即ち、不純物拡散抑制領域１６には、不純物拡散抑制元素と、ソース／ドレイン領域１３又はエクステンション領域１４を形成する不純物元素とが混在している。

不純物拡散抑制領域１６を形成する不純物拡散抑制元素は、以下の性質を有していることが好ましい。

１．熱拡散係数が大きいこと。側壁１５が形成されたゲート電極１２の両側のシリコン基板１０に注入された不純物拡散抑制元素は、熱処理によって、シリコン基板１０の表面、又は、シリコン基板１０と側壁１５との界面に移動し易いことが、不純物拡散抑制領域１６を速やかに形成する上で好ましい。特に、不純物拡散抑制元素の熱拡散係数は、エクステンション領域を形成する不純物元素、及びソース／ドレイン領域を形成する不純物元素の熱拡散係数よりも大きいことが、上述した観点から好ましい。

２．電気的に中性であること。電気的に中性であることには、不純物拡散抑制元素の原子価が基板を形成する元素と同じであってもドナー又はアクセプタとして働かないこと、又は不純物拡散抑制元素が基板の格子位置にあっても深いアクセプター準位又は深いドナー準位を形成することが含まれる。ここで、深いドナー準位を形成し得る不純物元素とは、ドーパント準位と基板を形成する半導体の伝導帯の下端との間のエネルギーギャップが大きく、半導体装置が使用される温度での熱エネルギーでは、伝導帯へ電子を熱励起することができないドナー準位を有する元素を意味する。また、深いアクセプタ準位を形成する不純物元素とは、ドーパント準位と基板を形成する半導体の価電子帯との間のエネルギーギャップが大きく、半導体装置が使用される温度での熱エネルギーでは、価電子帯へ正孔を熱励起することができないアクセプタ準位を有する元素を意味する。

３．金属元素でないこと。不純物拡散抑制元素が導電性を有することは、ＭＯＳトランジスタ１の電気特性に影響を与えるので好ましくない。

具体的には、不純物拡散抑制領域１６を形成する不純物拡散抑制元素としては、例えば、炭素、窒素又はフッ素を用いることができる。

次に、不純物拡散抑制領域１６が、ソース／ドレイン領域１３又はエクステンション領域１４を形成する不純物元素の拡散を防止すると考えられるメカニズムを以下に説明する。

ソース／ドレイン領域１３又はエクステンション領域１４を形成する不純物元素のシリコン基板１０内における拡散は、シリコン基板１０を形成する結晶中の格子間シリコン原子及び空孔の存在が関与している。これらの格子間シリコン原子及び空孔が存在しない場合には、不純物元素のシリコン基板１０内における拡散は非常に抑制される。

不純物拡散抑制領域１６は、シリコン基板１０内に存在する格子間シリコン原子及び空孔を集める働きを有すると考えられる。そのため、不純物拡散抑制領域１６及びその周辺では、格子間シリコン原子及び空孔が減少するので、ソース／ドレイン領域１３又はエクステンション領域１４を形成する不純物元素の拡散が大きく抑制されることになる。

不純物拡散抑制領域１６は、エクステンション領域１４よりも浅い位置に形成されているので、不純物拡散抑制領域１６は、特に不純物元素がシリコン基板１０の表面付近において面方向に拡散することを防止する。

従って、図３に示すＭＯＳトランジスタ１では、熱処理によって、ソース／ドレイン領域１３又はエクステンション領域１４を形成する不純物元素が活性化される際に、不純物元素が、シリコン基板１０の表面付近、又はシリコン基板１０と側壁１５との界面近傍に拡散することが抑制される。従って、ＭＯＳトランジスタ１では、図１（Ｂ）に示すような不純物拡散領域の形成が大きく抑制される。

このようにして、ＭＯＳトランジスタ１のチャネル長の予期しない短縮が防止される。なお、図３では、エクステンション領域１４が、不純物拡散抑制領域１６の端部よりもゲート絶縁膜１１側の内側に延びて形成されている。しかし、不純物拡散抑制領域１６が配置されていない場合には、不純物元素は、更に内側まで大きく熱拡散して、チャネル長が短縮されることになる。

不純物拡散抑制領域１６は、チャネル長の短縮を防止する観点から、不純物元素の表面近傍における面方向の拡散を防止するために、シリコン基板１０の表面近傍に形成される。一方、不純物拡散抑制元素が、シリコン基板１０のバルク中に多量に存在すると、ＭＯＳトランジスタ１の動作に影響を与えるおそれがある。次に、不純物拡散抑制領域１６における不純物拡散抑制元素の深さ方向の好ましい濃度分布について以下に説明する。

図４は、不純物拡散抑制領域１６における不純物拡散抑制元素の深さ方向分布図の例である。

図４に示すように、不純物拡散抑制領域１６を形成する不純物拡散抑制元素の深さ方向の分布は、シリコン基板１０の表面から１０ｎｍ以内、好ましくは５ｎｍ以内に不純物拡散抑制元素の濃度が１×１０²⁰／ｃｍ³を超える最大値Ｐを示すことが好ましい。特に、不純物拡散抑制元素は、シリコン基板１０の表面に存在することが、不純物元素の面方向拡散を防止するのと共に、シリコン基板１０のバルク中の電気特性に影響を与えない観点から好ましい。

また、不純物拡散抑制元素の深さ方向の分布は、濃度の最大値Ｐを示した後、深くなると共に濃度が減少していくことが好ましい。

例えば、不純物拡散抑制元素の深さ方向の分布は、シリコン基板１０の表面から１０ｎｍの深さにおける不純物拡散抑制元素の濃度が５×１０¹⁹／ｃｍ³以下の値を示すことが好ましい。

本明細書において、不純物拡散抑制領域１６は、不純物拡散抑制元素の濃度が、１×１０²⁰／ｃｍ³以上、好ましくは、５×１０²⁰／ｃｍ³以上、更に好ましくは、１×１０²¹／ｃｍ³以上である領域をいう。

例えば、不純物拡散抑制領域１６は、シリコン基板１０の表面から１０ｎｍ未満までの深さに形成され、エクステンション領域１４は、シリコン基板の表面から１０ｎｍから２５ｎｍまでの深さに形成されることが好ましい。

また、他の例では、不純物拡散抑制領域１６は、シリコン基板１０の表面から７ｎｍ未満までの深さに形成され、エクステンション領域１４は、シリコン基板１０の表面から７ｎｍから１５ｎｍまでの深さに形成されることが好ましい。

次に、本明細書に開示する半導体装置としてのＭＯＳトランジスタの製造方法の好ましい第１実施形態を以下に説明する。

まず、図５（Ａ）に示すように、フォトリソグラフィー技術等を用いて、シリコン基板１０上に、ゲート絶縁膜１１を介してゲート電極１２が形成される。

次に、図５（Ｂ）に示すように、ゲート電極１２をマスクとして、ゲート電極１２の両側のシリコン基板１０に不純物拡散抑制元素が注入されて、不純物拡散抑制元素が注入された領域１６ａが形成される。不純物拡散抑制元素が注入される深さは、後に注入されるエクステンション領域を形成する不純物元素の注入深さよりも浅くするか、又は同等であることが好ましい。

不純物拡散抑制元素としては、上述したように、炭素、窒素又はフッ素が用いられる。

不純物拡散抑制元素のシリコン基板１０への注入方法としては、例えば、イオン注入法を用いることができる。イオン注入法を用いる場合、不純物拡散抑制元素が、例えば、０．１〜２ｋｅＶの範囲の入射エネルギーでシリコン基板１０に注入される。また、不純物拡散抑制元素は、例えば、１×１０¹⁴〜３×１０¹⁵／ｃｍ²の範囲の濃度でシリコン基板１０に注入される。また、入射イオンの入射角度については、シリコン基板１０の表面に対して、Ｔｉｌｔ／Ｔｗｉｓｔ＝０／０度であっても良いし、Ｔｉｌｔ／Ｔｗｉｓｔに角度を設けても良い。

領域１６ａにおける不純物拡散抑制元素の深さ方向の濃度は、シリコン基板１０の表面から１０ｎｍ以下に、特に５ｎｍ以内における不純物拡散抑制元素の濃度が１×１０²⁰／ｃｍ³を超える値を示すことが好ましい。

具体的には、不純物拡散抑制元素としては炭素を用いる場合、入射エネルギーを２ｋｅＶ以下、好ましくは０．５ｋｅＶとし、濃度を５×１０¹⁴ｃｍ^-2以上、好ましくは１×１０¹⁵ｃｍ^-2とすることができる。また、入射するイオンとして、炭素原子イオン、炭素クラスタ、又はＣ₇Ｈ₇のような分子イオンを用いても良い。

また、不純物拡散抑制元素としては窒素を用いる場合、入射エネルギーを２ｋｅＶ以下、好ましくは０．６ｋｅＶとし、濃度を５×１０¹⁴ｃｍ^-2以上、好ましくは１×１０¹⁵ｃｍ^-2とすることができる。また、入射するイオンとして、窒素原子イオン、窒素分子（Ｎ₂）のような分子イオンを用いても良い。

また、不純物拡散抑制元素としてはフッ素を用いる場合、入射エネルギーを２ｋｅＶ以下、好ましくは０．７ｋｅＶとし、濃度を５×１０¹⁴ｃｍ^-2以上、好ましくは１×１０¹⁵ｃｍ^-2とすることができる。

次に、図５（Ｃ）に示すように、ゲート電極１２をマスクとして、ゲート電極１２の両側のシリコン基板１０にエクステンション領域を形成する不純物元素が注入されて、エクステンション領域を形成する不純物元素が注入された領域１４ａが形成される。不純物元素のシリコン基板１０への注入方法としては、例えば、イオン注入法を用いることができる。また、入射イオンの入射角度については、シリコン基板１０の表面に対して、Ｔｉｌｔ／Ｔｗｉｓｔ＝０／０度であっても良いし、Ｔｉｌｔ／Ｔｗｉｓｔに角度を設けても良い。

ｎチャネル型ＭＯＳトランジスタを形成する場合には、不純物元素としては、例えば砒素（Ａｓ）又はリン（Ｐ）またはアンチモン（Sb）が用いられる。ｐチャネル型ＭＯＳトランジスタを形成する場合には、不純物元素としては、例えばホウ素（Ｂ）が用いられる。

不純物元素としては砒素を用いる場合、入射エネルギーを０．５〜３ｋｅＶ以下、好ましくは１ｋｅＶとし、濃度を１×１０¹⁴〜３×１０¹⁵ｃｍ^-2、好ましくは１×１０¹⁵ｃｍ^-2とすることができる。入射するイオンとして、砒素原子イオンの他に、又は分子イオンを用いても良い。

また、不純物元素としてはリンを用いる場合、入射エネルギーを０．５〜２ｋｅＶ以下、好ましくは０．８ｋｅＶとし、濃度を１×１０¹⁴〜３×１０¹⁵ｃｍ^-2、好ましくは１×１０¹⁵ｃｍ^-2とすることができる。入射するイオンとして、リン原子イオンの他に、又は分子イオンを用いても良い。

また、不純物元素としてはホウ素を用いる場合、入射エネルギーを０．５〜１ｋｅＶ以下、好ましくは０．３ｋｅＶとし、濃度を１×１０¹⁴〜３×１０¹⁵ｃｍ^-2、好ましくは１×１０¹⁵ｃｍ^-2とすることができる。入射するイオンとして、ホウ素原子イオンの他に、ホウ素クラスター又はＢＦ₂のような分子イオンを用いても良い。

次に、図６（Ｄ）に示すように、フォトリソグラフィー技術等を用いて、ゲート電極１２の両側面上に側壁１５が形成される。側壁１５を形成する際の処理温度は、６００℃以下にすることが、側壁の形成時に、不純物拡散抑制元素、又はエクステンション領域を形成する不純物元素が大きく熱拡散されることを防止する上で好ましい。

次に、図６（Ｅ）に示すように、側壁１５が形成されたゲート電極１２をマスクとして、側壁１５が形成されたゲート電極１２の両側のシリコン基板１０にソース／ドレイン領域を形成する不純物元素が注入されて、ソース／ドレイン領域を形成する不純物元素が注入された領域１３ａが形成される。ソース／ドレイン領域を形成する不純物元素は、エクステンション領域を形成する不純物元素よりも深く注入される。不純物元素のシリコン基板１０への注入方法としては、例えば、イオン注入法を用いることができる。また、入射イオンの入射角度については、シリコン基板１０の表面に対して、Ｔｉｌｔ／Ｔｗｉｓｔ＝０／０度であっても良いし、Ｔｉｌｔ／Ｔｗｉｓｔに角度を設けても良い。

ｎチャネル型ＭＯＳトランジスタを形成する場合には、不純物元素としては、例えば砒素（Ａｓ）又はリン（Ｐ）が用いられる。ｐチャネル型ＭＯＳトランジスタを形成する場合には、不純物元素としては、例えばホウ素（Ｂ）が用いられる。

不純物元素としては砒素を用いる場合、入射エネルギーを５〜３０ｋｅＶ以下、好ましくは２０ｋｅＶとし、濃度を１×１０¹⁵〜１×１０¹⁶ｃｍ^-2、好ましくは２×１０¹⁵ｃｍ^-2とすることができる。入射するイオンとして、砒素原子イオンの他に、又は分子イオンを用いても良い。

また、不純物元素としてはリンを用いる場合、入射エネルギーを２〜１０ｋｅＶ以下、好ましくは５ｋｅＶとし、濃度を１×１０¹⁵〜１×１０¹⁶ｃｍ^-2、好ましくは５×１０¹⁵ｃｍ^-2とすることができる。入射するイオンとして、リン原子イオンの他に、又は分子イオンを用いても良い。

また、不純物元素としてはホウ素を用いる場合、入射エネルギーを１〜５ｋｅＶ以下、好ましくは３ｋｅＶとし、濃度を１×１０¹⁵〜１×１０¹⁶ｃｍ^-2、好ましくは５×１０¹⁵ｃｍ^-2とすることができる。入射するイオンとして、ホウ素原子イオンの他に、ホウ素クラスタ又はＢＦ₂のような分子イオンを用いても良い。

次に、図６（Ｆ）に示すように、シリコン基板１０に熱処理を行って、不純物拡散抑制元素がシリコン基板１０の表面側に移動して、エクステンション領域１４よりも深さが浅い不純物拡散抑制領域１６が形成される。また、この熱処理によって、エクステンション領域を形成する不純物元素及びソース／ドレイン領域を形成する不純物元素を活性化して、エクステンション領域１４及びソース／ドレイン領域１３が形成される。このようにして、図３に示すＭＯＳトランジスタが製造される。

不純物拡散抑制元素は、熱拡散係数が高いので、この熱処理によって、シリコン基板１０の表面近傍、特にシリコン基板１０と側壁１５との界面近傍に移動して偏析する。また、不純物拡散抑制元素の一部は、側壁１５の中にも拡散して、不純物拡散抑制元素が拡散した領域１７が形成される。

この熱処理によって、エクステンション領域を形成する不純物元素及びソース／ドレイン領域を形成する不純物元素は、活性化されるのと共に熱拡散するが、不純物拡散抑制領域１６によって、拡散が抑制される。従って、シリコン基板１０の表面近傍、特にシリコン基板１０と側壁１５との界面近傍における不純物元素の面方向における拡散が抑制される。

この熱処理において、不純物拡散抑制領域１６の形成は、エクステンション領域１４及びソース／ドレイン領域１３の形成よりも速いことが好ましい。また、不純物拡散抑制領域１６の形成は、エクステンション領域を形成する不純物元素及びソース／ドレイン領域を形成する不純物元素の熱拡散と同時に進行する部分がある。しかし、不純物拡散抑制元素と存在している領域では、格子間シリコン原子又は空孔を用いた不純物元素の拡散は抑制される。

また、この熱処理は、不純物拡散抑制領域１６を形成する不純物拡散抑制元素の深さ方向の分布が、図４に示すように、シリコン基板１０の表面から１０ｎｍ以内、特に５ｎｍ以内に不純物拡散抑制元素の濃度が１×１０²⁰／ｃｍ³を超える最大値を示すように行われることが好ましい。

この熱処理として、例えば、急速加熱アニール（ＲＴＡ）処理、ミリ秒アニール処理、低温度長時間アニール処理、マイクロウェーブアニール処理を用いることができる。

また、この熱処理の処理温度は、例えばＲＴＡで行う場合、９００〜１１００℃、好ましくは１０００℃とすることができる。また、この熱処理の処理時間は、例えば、１〜１０秒、好ましくは１秒とすることができる。１秒とは一般にスパイクアニールを示す。

また、この熱処理の処理温度は、例えばミリ秒アニール処理で行う場合、例えば、１０５０〜１３００℃、好ましくは１２００℃とすることができる。また、この熱処理の処理時間は、例えば、０．２〜１秒、好ましくは０．４秒とすることができる。また、低温度長時間アニール処理、マイクロウェーブアニール処理は、イオン注入によって形成されるダメージ層（アモルファス層）が固相エピ成長し結晶へと回復する温度と時間を指す。

上述した第１実施形態のＭＯＳトランジスタの製造方法によれば、熱処理によるソース／ドレイン領域を形成する不純物元素及びエクステンション領域を形成する不純物元素の拡散を抑制する。特に不純物元素のシリコン基板１０と側壁との界面近傍における面方向の拡散が抑制される。従って、ＭＯＳトランジスタのチャネル長の熱処理による短縮が防止される。

次に、上述した半導体装置の製造方法の他の実施形態を、図７〜図１１を参照しながら以下に説明する。他の実施形態について特に説明しない点については、上述の第１実施形態に関して詳述した説明が適宜適用される。また、同一の構成要素には同一の符号を付してある。

以下、半導体装置の製造方法の第２実施形態を、図７及び図８を参照しながら以下に説明する。

まず、図７（Ａ）に示すように、フォトリソグラフィー技術等を用いて、シリコン基板１０上に、ゲート絶縁膜１１を介してゲート電極１２が形成される。

次に、図７（Ｂ）に示すように、ゲート電極１２をマスクとして、ゲート電極１２の両側のシリコン基板１０にエクステンション領域を形成する不純物元素が注入されて、エクステンション領域を形成する不純物元素が注入された領域１４ａが形成される。

次に、図７（Ｃ）に示すように、フォトリソグラフィー技術等を用いて、ゲート電極１２の両側面上に第１側壁１５ａが形成される。

次に、図７（Ｄ）に示すように、第１側壁１５ａが形成されたゲート電極１２をマスクとして、第１側壁１５ａが形成されたゲート電極１２の両側のシリコン基板１０に不純物拡散抑制元素が注入されて、不純物拡散抑制元素が注入された領域１６ａが形成される。

次に、図８（Ｅ）に示すように、フォトリソグラフィー技術等を用いて、ゲート電極１２の両第１側壁１５ａ上に第２側壁１５ｂが形成される。

次に、図８（Ｆ）に示すように、第２側壁１５ｂが形成されたゲート電極１２をマスクとして、第２側壁１５ｂが形成されたゲート電極１２の両側のシリコン基板１０にソース／ドレイン領域を形成する不純物元素が、領域１４ａよりも深く注入される。そして、ソース／ドレイン領域を形成する不純物元素が注入された領域１３ａが形成される。

次に、図８（Ｇ）に示すように、シリコン基板１０に熱処理を行って、不純物拡散抑制元素がシリコン基板１０の表面側に移動して、エクステンション領域１４よりも深さが浅い不純物拡散抑制領域１６が形成される。また、この熱処理によって、エクステンション領域を形成する不純物元素及びソース／ドレイン領域を形成する不純物元素を活性化して、エクステンション領域１４及びソース／ドレイン領域１３が形成される。このようにして、ＭＯＳトランジスタ１０が製造される。

以下、半導体装置の製造方法の第３実施形態を、図９及び図１０を参照しながら以下に説明する。

まず、図９（Ａ）に示すように、フォトリソグラフィー技術等を用いて、シリコン基板１０上に、ゲート絶縁膜１１を介してゲート電極１２が形成される。

次に、図９（Ｂ）に示すように、ゲート電極１２及びシリコン基板１０を覆う絶縁膜１８が形成される。絶縁膜１８は、後の工程におけるイオン注入からゲート電極１２又はシリコン基板１０の表面を保護する。絶縁膜１８の形成材料としては、例えば、酸化シリコン、又は窒化シリコンを用いることができる。絶縁膜１８の厚さは、適宜設定し得るが、例えば３ｎｍとすることができる。

次に、図９（Ｃ）に示すように、絶縁膜１８が形成されたゲート電極１２をマスクとして、絶縁膜１８が形成されたゲート電極１２の両側のシリコン基板１０に、不純物拡散抑制元素、及びエクステンション領域を形成する不純物元素が注入される。不純物拡散抑制元素、及びエクステンション領域を形成する不純物元素は、どちらが先にシリコン基板１０に注入されても良い。

不純物拡散抑制元素、及びエクステンション領域を形成する不純物元素は、絶縁膜１８の表面から、絶縁膜１８及びシリコン基板１０内に注入される。

領域１６ａにおける不純物拡散抑制元素の深さ方向の濃度は、絶縁膜１８の厚さをＴｎｍとした場合、絶縁膜１８とシリコン基板１０との界面から±（Ｔ＋２）ｎｍ以内における不純物拡散抑制元素の濃度が１×１０²⁰／ｃｍ³を超える値を示すことが好ましい。このように、絶縁膜１８の近傍に、不純物拡散抑制元素が注入されることが、不純物拡散抑制領域が、Si表面、あるいはSiと絶縁膜の界面に形成される上で好ましい。

不純物拡散抑制元素のシリコン基板１０への注入方法としては、例えば、イオン注入法を用いることができる。イオン注入法を用いる場合、不純物拡散抑制元素が、例えば、０．１〜２ｋｅＶの範囲の入射エネルギーでシリコン基板１０に注入される。また、不純物拡散抑制元素は、例えば、１×１０¹⁴〜３×１０¹⁵／ｃｍ²の範囲の濃度でシリコン基板１０に注入される。また、入射イオンの入射角度については、シリコン基板１０の表面に対して、Ｔｉｌｔ／Ｔｗｉｓｔ＝０／０度であっても良いし、Ｔｉｌｔ／Ｔｗｉｓｔに角度を設けても良い。

不純物拡散抑制元素としては炭素を用いる場合、入射エネルギーを２ｋｅＶ以下、好ましくは１ｋｅＶとし、濃度を５×１０¹⁴ｃｍ^-2以上、好ましくは１×１０¹⁵ｃｍ^-2とすることができる。また、入射するイオンとして、炭素原子イオン、炭素クラスタ、又はＣ₇Ｈ₇のような分子イオンを用いても良い。

また、不純物拡散抑制元素としては窒素を用いる場合、入射エネルギーを２ｋｅＶ以下、好ましくは１．２ｋｅＶとし、濃度を５×１０¹⁴ｃｍ^-2以上、好ましくは１×１０¹⁵ｃｍ^-2とすることができる。また、入射するイオンとして、窒素原子イオン、窒素分子（Ｎ₂）のような分子イオンを用いても良い。

また、不純物拡散抑制元素としてはフッ素を用いる場合、入射エネルギーを２ｋｅＶ以下、好ましくは１．４ｋｅＶとし、濃度を５×１０¹⁴ｃｍ^-2以上、好ましくは１×１０¹⁵ｃｍ^-2ｃｍ^-2とすることができる。

次に、図１０（Ｄ）に示すように、フォトリソグラフィー技術等を用いて、絶縁膜１８が形成されたゲート電極１２の両側面上に側壁１５が形成される。この際、領域１４ａ及び領域１６ａの内シリコン基板１０内に存在する部分は、シリコン基板１０上に形成された絶縁膜１８によって、エッチングから保護される。

次に、図１０（Ｅ）に示すように、側壁１５が形成されたゲート電極１２をマスクとして、側壁１５が形成されたゲート電極１２の両側のシリコン基板１０にソース／ドレイン領域を形成する不純物元素が注入されて、ソース／ドレイン領域を形成する不純物元素が注入された領域１３ａが形成される。ソース／ドレイン領域を形成する不純物元素は、エクステンション領域を形成する不純物元素よりも深く注入される。

次に、図１０（Ｆ）に示すように、シリコン基板１０に熱処理を行って、不純物拡散抑制元素がシリコン基板１０の表面側に移動して、エクステンション領域１４よりも深さが浅い不純物拡散抑制領域１６が形成される。また、この熱処理によって、エクステンション領域を形成する不純物元素及びソース／ドレイン領域を形成する不純物元素を活性化して、エクステンション領域１４及びソース／ドレイン領域１３が形成される。このようにして、ＭＯＳトランジスタ１０が製造される。

図１１は、図１０（Ｆ）における不純物拡散抑制元素の深さ方向分布図の例である。

図１１に示すように、不純物拡散抑制領域１６を形成する不純物拡散抑制元素の深さ方向の分布は、絶縁膜１８とシリコン基板１０との界面から１０ｎｍ以内、好ましくは５ｎｍ以内に不純物拡散抑制元素の濃度が１×１０²⁰／ｃｍ³を超える最大値Ｑを示すことが好ましい。特に、不純物拡散抑制元素は、絶縁膜１８とシリコン基板１０との界面に集中して存在することが、不純物元素の面方向拡散を防止するのと共に、シリコン基板１０のバルク中の電気特性に影響を与えない観点から好ましい。

本発明では、上述した実施形態の半導体装置及びその製造方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。

例えば、上述した半導体装置の製造方法の第１実施形態は、図１２に示すように、変更しても良い。具体的には、第１実施形態の製造方法は、不純物拡散抑制元素を注入する工程（Ｓ１０）と、エクステンション領域を形成する不純物元素を注入する工程（Ｓ１２）との間に、熱処理の工程（Ｓ１１）を加えても良い。この熱処理の工程（Ｓ１１）により、図８（Ｇ）に示すように、不純物拡散抑制元素がシリコン基板１０の表面側に移動して、エクステンション領域１４よりも深さが浅い不純物拡散抑制領域１６が形成される。このように、エクステンション領域１４及びソース／ドレイン領域１３が形成される前に、不純物拡散抑制領域１６を形成しておくことにより、不純物元素の拡散をより確実に抑制することができる。

また、第１実施形態では、熱処理の工程（Ｓ１１）の有無に関わらず側壁１５を形成する工程（Ｓ１３）と、ソース／ドレイン領域を形成する不純物元素を注入する工程（Ｓ１５）との間に、熱処理の工程（Ｓ１４）を加えても良い。

また、上述した半導体装置の製造方法の第３実施形態は、図１３に示すように、変更しても良い。具体的には、不純物拡散抑制元素の注入及びエクステンション領域を形成する不純物元素の注入工程（Ｓ２１）では、不純物拡散抑制元素を注入した後に、熱処理を行って不純物拡散抑制領域１６を形成しても良い。

また、第３実施形態の製造方法では、不純物拡散抑制元素の注入及びエクステンション領域を形成する不純物元素の注入工程（Ｓ２１）と、側壁を形成する工程（Ｓ２３）との間に、ゲート電極１２上以外のシリコン基板１０上の絶縁膜１８の部分を除去する工程（Ｓ２２）を加えても良い。

ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。

以上の上述した各実施形態に関し、更に以下の付記を開示する。

（付記１）
基板上に形成されたゲート電極と、
前記基板に形成されたソース／ドレイン領域と、
前記ソース／ドレイン領域の前記ゲート電極側の前記基板の部分に形成されたエクステンション領域と、
前記基板に、前記エクステンション領域よりも浅く且つ前記エクステンション領域上から前記ソース／ドレイン領域上に跨って形成されており、前記ソース／ドレイン領域及び前記エクステンション領域に含まれる不純物元素の拡散を抑制する不純物拡散抑制領域と、
を備える半導体装置。

（付記２）
前記不純物拡散抑制領域を形成する不純物拡散抑制元素の深さ方向の分布は、前記基板の表面から５ｎｍ以内に不純物拡散抑制元素の濃度が１×１０²⁰／ｃｍ³を超える最大値を示す付記１に記載の半導体装置。

（付記３）
前記不純物拡散抑制元素の深さ方向の分布は、前記基板の表面から１０ｎｍの深さにおける不純物拡散抑制元素の濃度が５×１０¹⁹／ｃｍ³以下の値を示す付記１又は２に記載の半導体装置。

（付記４）
前記不純物拡散抑制領域は、前記基板の表面から１０ｎｍ未満の深さに形成され、前記エクステンション領域は、前記基板の表面から１０ｎｍから２５ｎｍまでの深さに形成される付記１〜３の何れか一項に記載の半導体装置。

（付記５）
前記不純物拡散抑制領域は、前記基板の表面から７ｎｍ未満の深さに形成され、前記エクステンション領域は、前記基板の表面から７ｎｍから１５ｎｍまでの深さに形成される付記１〜３の何れか一項に記載の半導体装置。

（付記６）
前記不純物拡散抑制領域を形成する不純物拡散抑制元素は、炭素、窒素又はフッ素である付記１〜５の何れか一項に記載の半導体装置。

（付記７）
基板上にゲート電極を形成し、
前記ゲート電極をマスクとして、不純物拡散抑制元素、及びエクステンション領域を形成する不純物元素、及びソース／ドレイン領域を形成する不純物元素を前記基板に注入し、
前記基板に第１の熱処理を行って、前記エクステンション領域を形成する不純物元素及び前記ソース／ドレイン領域を形成する不純物元素を活性化して、エクステンション領域及びソース／ドレイン領域を形成すると共に、不純物拡散抑制元素を前記基板の表面側に移動させて、エクステンション領域よりも深さが浅い不純物拡散抑制領域を形成する半導体装置の製造方法。

（付記８）
前記不純物拡散抑制元素を、前記エクステンション領域を形成する不純物元素と同じ深さか、又は浅い位置に注入する付記７に記載の半導体装置の製造方法。

（付記９）
前記基板上に前記ゲート電極を形成した後、
前記ゲート電極の両側の前記基板に前記不純物拡散抑制元素を注入し、
前記ゲート電極の両側の前記基板に前記エクステンション領域を形成する不純物元素を注入し、
前記ゲート電極の両側面上に側壁を形成し、
前記側壁が形成された前記ゲート電極の両側の前記基板に前記ソース／ドレイン領域を形成する不純物元素を、前記エクステンション領域を形成する不純物元素よりも深く注入した後、
前記基板に前記第１の熱処理を行う付記７又は８に記載の半導体装置の製造方法。

（付記１０）
前記基板上にゲート電極を形成した後、
前記ゲート電極の両側の前記基板に前記エクステンション領域を形成する不純物元素を注入し、
前記ゲート電極の両側面上に第１側壁を形成し、
前記第１側壁が形成された前記ゲート電極の両側の前記基板に前記不純物拡散抑制元素を注入し、
前記ゲート電極の両第１側壁上に第２側壁を形成し、
前記第２側壁が形成された前記ゲート電極の両側の前記基板に前記ソース／ドレイン領域を形成する不純物元素を、前記エクステンション領域を形成する不純物元素よりも深く注入した後、
前記基板に前記第１の熱処理を行う付記７又は８に記載の半導体装置の製造方法。

（付記１１）
基板上にゲート電極を形成した後、
前記ゲート電極及び前記基板を覆う絶縁膜を形成し、
前記絶縁膜が形成された前記ゲート電極の両側の前記基板に、前記不純物拡散抑制元素、及び前記エクステンション領域を形成する不純物元素を注入し、
前記絶縁膜が形成された前記ゲート電極の両側面上に側壁を形成し、
前記側壁が形成された前記ゲート電極の両側の前記基板に前記ソース／ドレイン領域を形成する不純物元素を、前記エクステンション領域を形成する不純物元素よりも深く注入した後、
前記基板に前記第１の熱処理を行う付記７又は８に記載の半導体装置の製造方法。

（付記１２）
前記不純物拡散抑制領域を形成する不純物拡散抑制元素の深さ方向の分布が、前記基板の表面から５ｎｍ以内に不純物拡散抑制元素の濃度が１×１０²⁰／ｃｍ³を超える最大値を示すように、前記第１の熱処理を行う付記７〜１１の何れか一項に記載の半導体装置の製造方法。

（付記１３）
前記不純物拡散抑制元素が、炭素、窒素又はフッ素である付記７〜１２の何れか一項に記載の半導体装置の製造方法。

（付記１４）
前記不純物拡散抑制元素を、１×１０¹⁴〜３×１０¹⁵／ｃｍ²の範囲の濃度で前記基板に注入する付記７〜１３の何れか一項に記載の半導体装置の製造方法。

（付記１５）
前記不純物拡散抑制元素を前記基板に注入した後に、前記基板に第２の熱処理を行う付記７〜１４の何れか一項に記載の半導体装置の製造方法。

１ ＭＯＳトランジスタ
１０ シリコン基板
１１ ゲート絶縁膜
１２ ゲート電極
１３ ソース／ドレイン領域
１３ａ 不純物元素が注入された領域
１４ エクステンション領域
１４ａ 不純物元素が注入された領域
１５ 側壁
１５ａ 第１側壁
１５ｂ 第２側壁
１６ 不純物拡散抑制領域
１６ａ 不純物拡散抑制元素が注入された領域
１７ 不純物拡散抑制元素が拡散した領域
１８ 絶縁膜
１００ ＭＯＳトランジスタ
１１０ シリコン基板
１１１ ゲート絶縁膜
１１２ ゲート電極
１１３ ソース／ドレイン領域
１１３ａ 不純物が注入された領域
１１５ 側壁
１１６ 不純物拡散領域

Claims (6)

1. 基板上に形成されたゲート電極と、
   前記基板に形成されたソース／ドレイン領域と、
   前記ソース／ドレイン領域の前記ゲート電極側の前記基板の部分に形成されたエクステンション領域と、
   前記基板に、前記エクステンション領域よりも浅く且つ前記エクステンション領域上から前記ソース／ドレイン領域上に跨って形成されており、前記ソース／ドレイン領域及び前記エクステンション領域に含まれる不純物元素の拡散を抑制する不純物拡散抑制領域と、
   を備える半導体装置。
2. 前記不純物拡散抑制領域を形成する不純物拡散抑制元素の深さ方向の分布は、前記基板の表面から５ｎｍ以内に不純物拡散抑制元素の濃度が１×１０^２０／ｃｍ^３を超える最大値を示す請求項１に記載の半導体装置。
3. 基板上にゲート電極を形成し、
   前記ゲート電極をマスクとして、不純物拡散抑制元素、及びエクステンション領域を形成する不純物元素、及びソース／ドレイン領域を形成する不純物元素を前記基板に注入し、
   前記基板に第１の熱処理を行って、前記エクステンション領域を形成する不純物元素及び前記ソース／ドレイン領域を形成する不純物元素を活性化して、エクステンション領域及びソース／ドレイン領域を形成すると共に、不純物拡散抑制元素を前記基板の表面側に移動させて、エクステンション領域よりも深さが浅い不純物拡散抑制領域を形成する半導体装置の製造方法。
4. 前記基板上に前記ゲート電極を形成した後、
   前記ゲート電極の両側の前記基板に前記不純物拡散抑制元素を注入し、
   前記ゲート電極の両側の前記基板に前記エクステンション領域を形成する不純物元素を注入し、
   前記ゲート電極の両側面上に側壁を形成し、
   前記側壁が形成された前記ゲート電極の両側の前記基板に前記ソース／ドレイン領域を形成する不純物元素を、前記エクステンション領域を形成する不純物元素よりも深く注入した後、
   前記基板に前記熱処理を行う請求項３に記載の半導体装置の製造方法。
5. 前記基板上にゲート電極を形成した後、
   前記ゲート電極の両側の前記基板に前記エクステンション領域を形成する不純物元素を注入し、
   前記ゲート電極の両側面上に第１側壁を形成し、
   前記第１側壁が形成された前記ゲート電極の両側の前記基板に前記不純物拡散抑制元素を注入し、
   前記ゲート電極の両第１側壁上に第２側壁を形成し、
   前記第２側壁が形成された前記ゲート電極の両側の前記基板に前記ソース／ドレイン領域を形成する不純物元素を、前記エクステンション領域を形成する不純物元素よりも深く注入した後、
   前記基板に前記熱処理を行う請求項３に記載の半導体装置の製造方法。
6. 基板上にゲート電極を形成した後、
   前記ゲート電極及び前記基板を覆う絶縁膜を形成し、
   前記絶縁膜が形成された前記ゲート電極の両側の前記基板に、前記不純物拡散抑制元素、及び前記エクステンション領域を形成する不純物元素を注入し、
   前記絶縁膜が形成された前記ゲート電極の両側面上に側壁を形成し、
   前記側壁が形成された前記ゲート電極の両側の前記基板に前記ソース／ドレイン領域を形成する不純物元素を、前記エクステンション領域を形成する不純物元素よりも深く注入した後、
   前記基板に前記熱処理を行う請求項３に記載の半導体装置の製造方法。

Images