JP5086700B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5086700B2 JP5086700B2 JP2007149922A JP2007149922A JP5086700B2 JP 5086700 B2 JP5086700 B2 JP 5086700B2 JP 2007149922 A JP2007149922 A JP 2007149922A JP 2007149922 A JP2007149922 A JP 2007149922A JP 5086700 B2 JP5086700 B2 JP 5086700B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- region
- gate electrode
- conductivity type
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
図1は本発明の実施の形態であるMIS型半導体装置の製造方法の要点を示すフローチャートである。図2に、本発明の方法に従って製造されるMIS型半導体装置の典型的な断面におけるソース・ドレイン端もしくはソース・ドレインのエクステンション領域近傍の様子を図示したものである。図3には、比較のため、従来技術で製造されうるMIS型半導体装置の同様の位置における断面図を示す。従来法によれば図3に見られるように基板表面が酸化などで削れてしまうため、実質的に接合が深くなってしまうこと、およびゲルマニウムなどの重いイオンであらかじめ非晶質化された領域は有害な不純物拡散再分布を抑制した短時間アニールでは欠陥が回復しきらずに残留してしまう。図4には本発明の方法に従って製造されるMIS型半導体装置の典型的な構造を示す。図5には本発明の方法に従って同一ウェハ上に同一条件で製造した多数のMIS型半導体装置の典型的な駆動特性をオン電流とオフ電流の関係としてプロットしたものを、従来法としてのゲルマニウム注入による非晶質化とボロン単体イオン注入による製造方法の場合と比較したものを示す。従来法の場合は、ゲルマニウム注入により非晶質化すなわち損傷した結晶が充分回復しきらないためオン電流・オフ電流共に不規則なばらつきを呈しているが、本発明の方法によれば駆動特性のばらつきが顕著に抑制されている。
2…ゲート電極
3…基板表面カバー膜
4…クラスターイオン注入で形成されたソースおよびドレインのエクステンション領域
5…ボロン単体イオン注入に先立ち重いイオンの注入で非晶質化された領域
6…ボロン単体イオン注入で形成されたソースおよびドレインのエクステンション領域
7…基板エッチング・酸化などで削られた領域
8…第1ハロー領域
9…第2ハロー領域
10…サイドウォール
11…ソースおよびドレイン領域
12…ゲート絶縁膜
Claims (3)
- 第1導電型の半導体基板上に絶縁膜を介してゲート電極を有し、そのゲート長が40nm以下であり、さらにそのゲート電極とは絶縁された形で、ゲート電極直下に位置する第1導電型の半導体基板のチャネル領域をはさむように、第2導電型の不純物ドーピング層からなる少なくとも2つ以上のソースおよびドレイン領域を有し、さらに、それらソースおよびドレイン領域とチャネル領域の間において、第1導電型の不純物濃度として、チャネル領域中央が最も薄く、チャネル領域中央からソースおよびドレイン領域の表面側に向けては中央部よりも濃い第1導電型不純物濃度を持つ第1ハロー領域を有し、チャネル中央部からソースおよびドレイン領域の深部側には、さらに濃い第1導電型不純物濃度を持つ第2ハロー領域を有することを特徴とするMIS型電界効果トランジスタの製造方法において、
前記ゲート電極をマスクとして行うソースとドレイン領域のドーピング直前に半導体表面を絶縁膜で被う工程を持ち、ソースとドレイン領域のドーピングをクラスターイオン注入で行い、さらに、注入された不純物の活性化を促進させるアニールとしての熱処理を1200℃以上かつ0.1秒未満の温度領域を含む熱処理で行うことを特徴とする半導体装置の製造方法。 - 第1導電型の半導体基板上に絶縁膜を介してゲート電極を有し、そのゲート長が40nm以下であり、さらにそのゲート電極とは絶縁された形で、ゲート電極直下に位置する第1導電型の半導体基板のチャネル領域をはさむように、第2導電型の不純物ドーピング層からなるソースおよびドレイン領域を有し、さらに、それらソースおよびドレイン領域とチャネル領域の間にソースおよびドレイン領域と同じ第2導電型のより浅いエクステンション領域を有し、その浅いエクステンションにはさまれたチャネル領域において、第1導電型の不純物濃度として、チャネル領域中央が最も薄く、チャネル領域中央からソースおよびドレインのエクステンション領域の表面側に向けては中央部よりも濃い第1導電型不純物濃度を持つ第1ハロー領域を有し、チャネル中央部からソースおよびドレインのエクステンション領域の下部の半導体基板表面から深い位置には、さらに濃い第1導電型不純物濃度を持つ第2ハロー領域を有することを特徴とするMIS型電界効果トランジスタの製造方法において、
前記ゲート電極をマスクとして行うソースとドレイン両方のエクステンション領域のドーピング直前に半導体表面を絶縁膜で被う工程を持ち、ソースとドレイン両方のエクステンション領域のドーピングをクラスターイオン注入で行い、さらに、注入された不純物の活性化を促進させるアニールとしての熱処理を1200℃以上かつ0.01秒未満の温度領域を含む熱処理で行うことを特徴とする半導体装置の製造方法。 - 前記の第1導電型のチャネル領域の不純物濃度を中央部からソースおよびドレイン領域の先端に向かって高くするような第1ハロー領域のドーピング工程を、第1導電型不純物をゲート電極の少なくともゲート電極高さの2倍以上の上方からゲート電極をマスクとして、ゲート電極ソース側側壁を眺めるように斜めにイオン注入し、同様にゲート電極ドレイン側側壁を眺めるように再度斜めにイオン注入し、さらに、チャネル中央部からソースおよびドレイン領域の深部側に設ける第2ハロー領域は、ゲート電極の少なくともゲート電極高さの2倍以上の上方からゲート電極をマスクとして、ゲート側壁に沿う方向に、半導体基板表面にはほぼ垂直に、かつ第1ハロー領域のイオンの質量以上の質量のイオンを第1ハロー領域のイオン注入ドーズ量よりも大きなドーズ量でイオン注入することにより形成することを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007149922A JP5086700B2 (ja) | 2007-06-06 | 2007-06-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007149922A JP5086700B2 (ja) | 2007-06-06 | 2007-06-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008305876A JP2008305876A (ja) | 2008-12-18 |
JP5086700B2 true JP5086700B2 (ja) | 2012-11-28 |
Family
ID=40234351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007149922A Expired - Fee Related JP5086700B2 (ja) | 2007-06-06 | 2007-06-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5086700B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102165561A (zh) * | 2008-09-25 | 2011-08-24 | 应用材料股份有限公司 | 使用十八硼烷自我非晶体化注入物的无缺陷接点形成 |
JP5714831B2 (ja) * | 2010-03-18 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3411209B2 (ja) * | 1998-03-17 | 2003-05-26 | シャープ株式会社 | 半導体装置の製造方法 |
JP2004158806A (ja) * | 2002-11-08 | 2004-06-03 | Sony Corp | 絶縁ゲート電界効果トランジスタの製造方法 |
JP2005051140A (ja) * | 2003-07-31 | 2005-02-24 | Toshiba Corp | 半導体装置およびその製造方法 |
JPWO2005112088A1 (ja) * | 2004-05-14 | 2008-03-27 | 松下電器産業株式会社 | 半導体装置の製造方法および製造装置 |
JP5135743B2 (ja) * | 2005-09-28 | 2013-02-06 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2007335704A (ja) * | 2006-06-16 | 2007-12-27 | Oki Electric Ind Co Ltd | 電界効果トランジスタおよびその製造方法 |
-
2007
- 2007-06-06 JP JP2007149922A patent/JP5086700B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008305876A (ja) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5972783A (en) | Method for fabricating a semiconductor device having a nitrogen diffusion layer | |
US7301208B2 (en) | Semiconductor device and method for fabricating the same | |
US6881987B2 (en) | pMOS device having ultra shallow super-steep-retrograde epi-channel with dual channel doping and method for fabricating the same | |
US20050212060A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2007073578A (ja) | 半導体装置及びその製造方法 | |
JP2008085253A (ja) | 半導体装置の製造方法 | |
JP2000260987A (ja) | 半導体装置とその製造方法 | |
US7429771B2 (en) | Semiconductor device having halo implanting regions | |
US6690060B2 (en) | Field effect transistor and method of fabricating the same by controlling distribution condition of impurity region with implantation of additional ion | |
JP2009049074A (ja) | 電界効果トランジスタ及び電界効果トランジスタの製造方法 | |
US8450797B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
JP5086700B2 (ja) | 半導体装置の製造方法 | |
JP2007173421A (ja) | 半導体装置及びその製造方法 | |
KR101026484B1 (ko) | 수직형 트랜지스터 및 그의 제조방법 | |
JPH10125906A (ja) | 半導体装置及びその製造方法 | |
JP4676708B2 (ja) | 半導体装置の製造方法 | |
JP2008098640A (ja) | 半導体装置の製造方法 | |
JP4313822B2 (ja) | 半導体装置の製造方法 | |
JP5784652B2 (ja) | 半導体装置 | |
JP2009266868A (ja) | Mosfetおよびmosfetの製造方法 | |
JP2007288051A (ja) | 半導体装置及びその製造方法 | |
JP2007123519A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP3714396B2 (ja) | 半導体装置の製造方法 | |
JP4795759B2 (ja) | 電界効果型トランジスタの製造方法 | |
KR100649822B1 (ko) | Bc pmosfet 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100511 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120907 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |