JP2012028405A - セラミック電子部品 - Google Patents

セラミック電子部品 Download PDF

Info

Publication number
JP2012028405A
JP2012028405A JP2010163120A JP2010163120A JP2012028405A JP 2012028405 A JP2012028405 A JP 2012028405A JP 2010163120 A JP2010163120 A JP 2010163120A JP 2010163120 A JP2010163120 A JP 2010163120A JP 2012028405 A JP2012028405 A JP 2012028405A
Authority
JP
Japan
Prior art keywords
resistor
element body
varistor
electronic component
varistor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010163120A
Other languages
English (en)
Inventor
Masataka Kitagami
雅敬 北上
Hitoshi Okubo
等 大久保
Miyuki Yanagida
みゆき 柳田
Manabu Ota
学 太田
Soji Yanada
壮司 簗田
Hisayoshi Saito
久義 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010163120A priority Critical patent/JP2012028405A/ja
Publication of JP2012028405A publication Critical patent/JP2012028405A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Adjustable Resistors (AREA)
  • Thermistors And Varistors (AREA)

Abstract

【課題】高密度実装が可能であり、抵抗値のばらつきが十分に低減されたセラミック電子部品を提供すること。
【解決手段】セラミック素体10と、該セラミック素体10の主面10aに一対の外部電極16と、該一対の外部電極16を連結する抵抗体14と、を備えるセラミック電子部品100であって、セラミック素体10の主面10aに直交する方向における抵抗体14の断面形状が、セラミック素体10側に第1の辺と、該第1の辺に平行な第2の辺と、を有する台形であり、第1の辺の長さをA、及び第2の辺の長さをBとしたときに、B/Aが下記式(1)を満たすセラミック電子部品100である。
1<B/A≦2.5 (1)
【選択図】図1

Description

本発明は、セラミック電子部品に関する。
バリスタやインダクタ等のセラミック電子部品のなかには、セラミック素体、セラミック素体上に設けられる外部電極、及び外部電極間を連結する抵抗体等を備えるものがある。外部電極や抵抗体は、通常、セラミック素体に焼き付けることによって形成される。抵抗体は電子回路において、信号のスイッチング・ノイズや電磁波ノイズを低減させたり、信号の反射やオーバーシュート、アンダーシュート等を抑えたりする機能を有している。また、外部電極は、セラミック電子部品を配線基板や外部機器に電気的に接続する機能を有している。
通常、セラミック素体、外部電極及び抵抗体は、それぞれ含有成分が異なることから、外部電極や抵抗体をセラミック素体上に焼き付けて形成する際、及び実装後の使用時において、それぞれの含有成分が相互に反応して、反応物を生成する。このような反応によって、セラミック素体の特性が低下する現象が知られている。
このような現象を改善するために、例えば特許文献1では、バリスタ素体、外部電極及び抵抗体を特定の組成にすることによって、バリスタ素体、外部電極及び抵抗体の間の反応を抑制して、バリスタ特性を改善することが提案されている。
特開2009−152397号公報
近年、電子機器は、高性能化及び小型化が進展しており、これに伴って、抵抗−電流特性、周波数特性、及び温度特性等の電気特性に一層優れるとともに、実装面積が小さいセラミック電子部品を提供し得る技術を確立することが求められている。そこで、セラミック電子部品の電気特性の向上を図るために、上述のようにセラミック素体、外部電極及び抵抗体の組成を改良して、電気特性の向上が図られているものの、未だ改善の余地がある。
本発明はかかる事情に鑑みてなされたものであり、高密度実装が可能であり、抵抗値のばらつきが十分に低減されたセラミック電子部品を提供することを目的とする。
上記目的を達成するため、本発明では、セラミック素体と、該セラミック素体の主面に一対の外部電極と、該一対の外部電極を連結する抵抗体と、を備えるセラミック電子部品であって、セラミック素体の主面に直交する方向における抵抗体の断面形状が、セラミック素体側に第1の辺と、該第1の辺に平行な第2の辺と、を有する台形であり、第1の辺の長さをA、及び第2の辺の長さをBとしたときに、B/Aが下記式(1)を満たすセラミック電子部品を提供する。
1<B/A≦2.5 (1)
上記本発明のセラミック電子部品は、セラミック素体の主面に直交する方向における抵抗体の断面形状が、台形となっている。このように、当該断面形状の幅がセラミック素体に向けて細くなっている(B/A>1)ため、セラミック素体と抵抗体、又はセラミック素体とセラミック素体及び抵抗体の間に設けられる下地ガラス等との接触面積を小さくすることができる。これによって、抵抗体とセラミック素体又は下地ガラス等との反応が抑制されて反応物の生成が低減されるため、抵抗値のばらつきを十分に低減することができる。また、抵抗体とセラミック素体との反応が抑制されることから、セラミック素体の特性低下を十分に抑制することができる。すなわち、セラミック素体がバリスタ素体である場合には、バリスタ特性の低下を十分に抑制することができる。
また、第1の辺の長さAに対する第2の辺の長さBの比率(B/A)が2.5以下であるため、抵抗体とセラミック素体又は下地ガラス等との接着を強固にすることができる。これによって、抵抗体を微細化しても、抵抗体がセラミック素体又は下地ガラス等から剥離することを抑制することができる。したがって、小型化して、高密度実装が可能なセラミック電子部品とすることができる。
本発明のセラミック電子部品において、外部電極は、抵抗体の少なくとも一部を覆うように設けられていることが好ましい。これによって、外部電極によって抵抗体がセラミック素体上に固定されることとなり、抵抗体がセラミック素体又は下地ガラス等に一層強固に固着されることとなる。
本発明のセラミック電子部品における抵抗体は、フォトリソグラフィ法によって形成された抵抗体パターンを焼き付けして得られたものであることが好ましい。スクリーン印刷法では、一般的に、上記式(1)を満たす断面形状を有する抵抗体を形成すること、抵抗体を微細化すること、及び抵抗体の形状のばらつきを抑制することが困難である。これに対し、フォトリソグラフィ法によれば、上述の断面形状を有する抵抗体を容易に形成することができる。また、抵抗体の微細化と形状のばらつきの抑制とを高水準で両立することができる。このため、セラミック電子部品を一層小型化して、実装面積を小さくすることができる。
本発明によれば、高密度実装が可能であり、抵抗値のばらつきが十分に低減されたセラミック電子部品を提供することができる。
本発明のセラミック電子部品の好適な一実施形態を模式的に示す透視斜視図である。 図1のセラミック電子部品のII−II線断面図である。 図2のセラミック電子部品における抵抗体の拡大断面図である。
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、各図面において、同一または同等の要素には同一の符号を付与し、重複する説明を省略する。
図1は、本実施形態のセラミック電子部品の透視斜視図である。本実施形態のセラミック電子部品は、バリスタ素体10と、バリスタ素体10の主面10aに対向配置された一対の外部電極16と、該一対の外部電極16を連結する抵抗体14と、バリスタ素体10と抵抗体14との間に設けられた下地ガラス層12とを備える、バリスタ100である。一対の外部電極16は、抵抗体14の両端部をそれぞれ覆うように設けられている。バリスタ素体の主面10a上には、外部電極16、抵抗体14及び下地ガラス層12を覆うように、保護層18が設けられている。図1は、セラミック素体10の主面10a上における構造を分かり易く説明するために、保護層18を透視して、外部電極16、抵抗体14及び下地ガラス層12を示している。
図2は、図1のバリスタ100のII−II線断面図である。外部電極16は、バリスタ素体10の内部に形成されたスルーホール電極11に接続されている。抵抗体14は、図2に示すように、バリスタ素体10の主面10aに垂直で側面10bに平行であり、抵抗体14を通る切断面において、バリスタ素体10に向けて凸型である台形形状を有している。このため、抵抗体14は、バリスタ素体側の面がバリスタ素体側とは反対側の面よりも小さくなっており、下地ガラス層12との接触面積を小さくすることができる。これによって、抵抗体14の形成時や、バリスタ100の使用時において、下地ガラス層12及びバリスタ素体10の含有成分との反応を十分に抑制することができる。
バリスタ素体10の主面10aは、一対の外部電極16と、それを連結する抵抗体14と、外部電極16及び抵抗体14を一体的に覆う保護層18と、を有する面である。バリスタ素体10の側面10bは、主面10aに直交し、外部電極16及び抵抗体14の連結方向に平行な面である。
図3は、図2に示す断面における抵抗体14を、拡大して示す断面図である。抵抗体14の形状は、バリスタ素体の主面10aに垂直で側面10bに平行な断面において、バリスタ素体10側の第1の辺14aと第1の辺14aと対向する第2の辺14bとが互いに平行である台形となっている。
第1の辺14aの長さAは、第2の辺の長さBよりも短く、長さAに対する長さBの比率は、上記式(1)を満たす。これによって、バリスタ100は、高密度実装が可能であり、且つ抵抗値のばらつきを十分に低減することができる。
上述のB/Aは、抵抗体14の下地ガラス層12の密着性と、抵抗値のばらつき低減の両方を一層高水準で両立させる観点から、好ましくは1.2〜2.0であり、より好ましくは1.2〜1.5である。
抵抗体14は、バリスタ素体10側に、抵抗体14の含有成分と下地ガラス層12又はバリスタ素体10の含有成分との反応によって生じた反応物を含有する反応層14rを有していてもよい。抵抗値のばらつきを一層低減する観点から、抵抗体14における反応層14rの比率は小さい方が好ましい。具体的には、図3に示す断面における抵抗体14全体に対する反応層14rの面積比率は、好ましくは50体積%以下であり、より好ましくは45体積%以下であり、さらに好ましくは43体積%以下である。この面積比率は、抵抗体14の含有成分と下地ガラス層12又はバリスタ素体10の含有成分との反応を抑制することによって、小さくすることができる。反応層14rの面積は、図2,3に示す抵抗体14の断面を、X線マイクロアナライザ(EPMA)で分析することによって、測定することができる。
抵抗体14は、導電性を有する金属酸化物又は金属ホウ化物、Al、B及びSiO等の酸化物、並びにパラジウム、銀、及び白金等の金属単体から選ばれる少なくとも一種の金属成分を含有する。導電性を有する金属酸化物としてはRuO及びSnO等が挙げられ、金属ホウ化物としてはLaB等が挙げられる。
抵抗体14は、抵抗値のばらつきを一層低減する観点から、好ましくは酸化ビスマス及び酸化銅(CuO)とは異なる酸化物を含有する。同様の観点から、抵抗体14における酸化物の含有量は、好ましくは50〜99質量%である。抵抗体14は、上述の無機成分の他に、光硬化性の樹脂の熱分解物を含有していてもよい。抵抗体14の厚みは、例えば1〜30μmとすることができる。
バリスタ素体10は、主面10a上に、一対の外部電極16と、それらを連結する抵抗体14と、外部電極16及び抵抗体14を一体的に覆う保護層18と、を有する。バリスタ素体10は、主成分として酸化亜鉛(ZnO)を含み、副成分として遷移金属及び希土類金属の酸化物、カルシウム酸化物、並びにケイ素酸化物を含んでいてもよい。バリスタ素体10全体に対するZnOの含有量は、優れたバリスタ特性を得る観点から、70〜99原子%であることが好ましい。これによって、優れたバリスタ特性と大きなサージ耐性とを高水準で両立することができる。
バリスタ素体10に含まれるカルシウム酸化物としては、CaO、並びにカルシウムとケイ素と酸素とを含むCaSiO及びCaSiO等の複合酸化物等が挙げられる。バリスタ素体10に含まれるケイ素酸化物としては、SiO、カルシウムとケイ素と酸素とを含むCaSiO、CaSiO、及びZnSiO等の複合酸化物等が挙げられる。バリスタ素体10は、上述の副成分の他に、Coの酸化物又はIIIB族元素から選ばれる少なくとも1種の酸化物を含むことが好ましい。IIIB族元素としては、B、Al、Ga、及びInを挙げることができる。バリスタ素体10は、バリスタ層と内部電極とが交互に積層されたチップ素体であってもよい。
下地ガラス層12は、CaO、Al、SiO、ZnO、BaO及びB等、ガラスに一般的に含まれる酸化物を含有することができる。環境保護の観点から、下地ガラス層12は、酸化ビスマス及び酸化鉛を含有しないことが好ましい。下地ガラス層12は、抵抗体14とバリスタ素体10との間に設けられている。これによって、抵抗体14とバリスタ素体10との反応を抑制することができる。
本実施形態のバリスタ100では、外部電極16とバリスタ素体10とが直接接触しているが、外部電極16とバリスタ素体10とが直接接触しないように、外部電極16とバリスタ素体10との間に下地ガラス層12を設けてもよい。これによって、外部電極16とバリスタ素体10との反応を抑制することができる。外部電極16を形成する際の影響を低減する観点から、下地ガラス層12の厚みは好ましくは5μm以下である。
一対の外部電極16は、抵抗体14で連結されるように、バリスタ素体10の主面10a上に設けられている。外部電極16は、導体であり、主成分として銅,銀,パラジウム及び白金等の金属単体を含有する。外部電極16は、金属単体の他に、酸化亜鉛、酸化バリウム及び酸化ホウ素等の酸化物を含有してもよい。外部電極16における酸化物の含有量は、0.01〜20質量%であることが好ましい。酸化物の含有量が0.01質量%未満であると、バリスタ素体10に対する密着強度が低くなる傾向にあり、20質量%を超えると、電気導電性が損なわれる傾向にある。外部電極16の厚みは、例えば1〜30μmとすることができる。
外部電極16には、抵抗体14の両端部が埋め込まれている。これによって、抵抗体14の下地ガラス層12との接触面積が小さくなっても、抵抗体14が下地ガラス層12から剥離することを十分に抑制することができる。
保護層18は、バリスタ素体10の主面10a上に、下地ガラス層12、抵抗体14及び外部電極16を覆うように設けられる。保護層18は、バリスタ素体10、外部電極16及び抵抗体14を保護する機能を有しており、好ましくは主成分としてガラスやセラミックを含有する。保護層の厚みは、例えば1〜30μmとすることができる。なお、保護層18は、ガラス製やセラミック製のものに限定されず、例えば樹脂製のものであってもよい。
次に、バリスタ100の製造方法の一例を説明する。バリスタ100の製造方法は、バリスタ素体10を形成する第1工程と、バリスタ素体10の主面10a上に下地ガラス層12を設ける第2工程と、下地ガラス層12の上に抵抗体14を形成する第3工程と、抵抗体14の両端部をそれぞれ覆うように、一対の外部電極16形成する第4工程と、バリスタ素体10の主面10a全体を覆うように保護層18を形成する第5工程と、を有する。以下、各工程の詳細を説明する。
第1工程では、バリスタ素体10を形成する。バリスタ素体10が、複数のバリスタ層と、それらの間に埋設された内部電極とを有する積層構造からなるチップ素体である場合、次のようにして製造することができる。まず、バリスタ層の原料となる、酸化亜鉛、希土類金属の酸化物、カルシウム酸化物、ケイ素酸化物、及びその他の成分を各々秤量した後、各成分を混合してバリスタ原料を調製する。このバリスタ原料と、有機ビヒクルとを混練して、バリスタ層形成用の塗料(スラリー)を得る。有機ビヒクルとは、有機バインダを有機溶剤中に溶解したものである。有機バインダとしては、エチルセルロース及びポリビニルブチラール等が挙げられる。有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。
上述のスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ30μm程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る。
次に、グリーンシートに、バリスタ素体10内に埋設される内部電極に対応する電極パターンを形成する。この電極パターンは、例えば、各種酸化物、銀粒子、パラジウム粒子等の金属粉末、ガラスフリット、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷等の印刷法にて印刷し、乾燥させることにより形成することができる。有機バインダとしては、例えば、エチルセルロース及びポリビニルブチラール等が挙げられる。有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。
次に、電極パターンが形成された各グリーンシートと、電極パターンが形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する。こうして得られたシート積層体を、例えば、チップ単位に切断して、分割された複数のグリーン体を得る。このグリーン体を、180〜400℃で0.5〜24時間加熱して、脱バインダを行う。その後、850〜1400℃で0.5〜8時間焼成して、バリスタ素体10を得る。
第2工程では、バリスタ素体10の主面10a上に、以下の手順で下地ガラス層12を設ける。まず、下地ガラス層12の形成に用いるペーストを調製する。このペーストは、SiO−ZnO−BaO−ZrO−Al等の酸化物に、有機バインダ及び有機溶剤を配合して調製することができる。有機バインダとしては、例えば、エチルセルロース及びポリビニルブチラール等が挙げられる。有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン、及びトルエン等が挙げられる。このようなペーストを、バリスタ素体10の主面10a上にスクリーン印刷法によって塗布した後、乾燥させ、例えば800〜900℃にて焼き付ける。このようにして形成される下地ガラス層12は、SiO−ZnO−BaO−ZrO−Al等、ガラスに一般的に含まれる酸化物を含有する。
第3工程では、下地ガラス層12の上に抵抗体14を以下の手順で形成する。まず、抵抗体14形成用の抵抗ペーストを調製する。抵抗ペーストは、ガラス粉末、金属酸化物及び金属ホウ化物等の無機粒子、感光性を有する感光性材料、有機バインダ、並びに有機溶剤を混合して調製することができる。ガラス粉末としては、Al−B−SiO等のガラスを用いることができる。金属酸化物としては、例えばRuO又はSnOを用いることができる。金属ホウ化物としては、例えばLaBを用いることができる。抵抗ペーストにおける無機粒子の含有量は、好ましくは50〜70質量%である。
抵抗ペーストに含まれる感光性材料は、ネガ型及びポジ型のどちらであってもよく、公知のものを用いることができる。ネガ型の感光性材料は、例えば、光照射によって架橋又は重合して硬化する感光性樹脂、光照射によって重合する光重合性モノマー、及び光照射により重合反応を開始させる光重合開始剤を含有する。
感光性樹脂としては、例えば、ポリエステル(メタ)アクリレート;エポキシ(メタ)アクリレート、ウレタン(メタ)アクリレート等の光重合性のオリゴマー;ポリ(メタ)アクリル酸エステル、ポリ(メタ)アクリルアミド、ポリスチレンおよびポリ酢酸ビニル等のポリマー末端に重合性二重結合基を有する化合物等の光重合性のマクロマー;等が挙げられる。これらは、1種を単独で用いてもよく、2種以上を組み合わせて用いてもよい。
光重合性モノマーとしては、例えば、アルコキシポリエチレングリコール(n=1〜10)モノ(メタ)アクリレート、アルコキシポリプロピレングリコール(n=1〜10)モノ(メタ)アクリレート、フェニル(メタ)アクリレート、ベンジル(メタ)アクリレート、シクロヘキシル(メタ)アクリレート、ラウリル(メタ)アクリレート、オクチル(メタ)アクリレート、(メタ)アクリル酸等の光重合性の単官能性モノマー;エチレンジグリコール(メタ)アクリレート、プロピレンジグリコール(メタ)アクリレート類、ブチレンジグリコール(メタ)アクリレート類、ヘキシレンジグリコール(メタ)アクリレート類、ネオペンチルグリコールジアクリレート、ポリエチレングリコールジ(メタ)アクリレート類、ポリプロピレングリコールジ(メタ)アクリレート類、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールテトラ(メタ)アクリレート等の光重合性の多官能性モノマー;等が挙げられる。これらは、1種を単独で用いてもよく、2種以上を組み合わせて用いてもよい。
光重合開始剤としては、例えば、ベンゾフェノン、ベンゾイル安息香酸、ベンゾイル安息香酸メチル、4−ベンゾイル−4’−メチルジフェニルサルファイド、ベンジルメチルケタール、ジメチルアミノメチルベンゾエート、2−n−ブトキシエチル−4−ジメチルアミノベンゾエート、p−ジメチルアミノ安息香酸イソアミル、及び3,3’−ジメチル−4−メトキシベンゾフェノン等が挙げられる。
ポジ型の感光性材料は、例えば、o−ナフトキノンジアジドスルホン酸ノボラックエステル、o−ジアゾナフトキノンスルホン酸ノボラックエステル、ポリフェニル(メタ)アクリレート、ポリ(p−ホルミロキシスチレン)、ノボラック/ジヒドロピリジン化合物、ノボラック/ニフェジピン、N−t−ブチロキシカルボニルマレイミド−スチレン共重合体等が挙げられる。
抵抗ペーストの調製に用いられる有機バインダとしては、例えば、エチルセルロース及びポリビニルブチラール等が挙げられる。有機溶剤としては、テルピネオール、ブチルカルビトール、アセトン及びトルエン等が挙げられる。抵抗ペーストの配合比に特に制限はなく、例えば無機粒子100質量部に対して、上記感光性材料を1〜20質量部、上記有機バインダを1〜20質量部、上記有機溶剤を1〜40質量部配合することができる。これらの配合比は、抵抗ペーストの流動性を調整するために適宜変更することができる。
このような成分を配合して調製した抵抗ペーストを、例えばスクリーン印刷法で下地ガラス層12の上に塗布する。そして、所望の形状を有する抵抗体14が所望の位置に形成されるようにマスキングを行い、露光して、マスクのパターンを転写する。その後、現像液を用いて現像し、純水で洗浄することによって、抵抗体14の形状に対応する抵抗体パターンを形成する。露光量は、例えば10〜1000mJ/cmとする。現像液としては、公知のものを用いることが可能であり、例えばNaCO水溶液(0.1質量%)を用いることができる。現像時間は、例えば30〜200秒間とすることができる。このようにして形成された抵抗体パターンを、800〜900℃にて焼き付けることによって、下地ガラス層12の上に抵抗体14を形成することができる。
この工程では、フォトリソグラフィ法によって、所望の形状を有する抵抗体パターンを形成しているため、露光量を変更したり、導電性粒子の粒径を変更したりすることによって、抵抗体14の形状、例えば図3の台形におけるB/Aを調整することができる。感光性材料がネガ型の場合、露光量を多くすると、抵抗体パターンの表面の硬化が優先的に行われるとともに、内部の露光が抑制されるために、B/Aの値を大きくすることができる。また、抵抗ペーストに含まれる無機粒子の粒径を小さくすることによって、抵抗体パターンの内部の硬化を抑制して、B/Aの値を大きくすることができる。
第4工程では、以下の手順で、抵抗体14の両端部をそれぞれ覆う一対の外部電極16を形成する。まず、酸化物、銅、銀又はパラジウム等を含む金属粉末、ガラスフリット、有機バインダ及び有機溶剤を混合して導電性ペーストを調製する。この導電性ペーストを、バリスタ素体10の主面10a上に、抵抗体14の両端部を覆うようにスクリーン印刷法によって印刷する。印刷した後、乾燥して、外部電極16に対応する電極パターンを形成する。その後、上記電極パターンを500〜1300℃で焼き付けて、バリスタ素体10上に一対の外部電極16を形成する。
金属粉末が主成分として銅等の卑金属を含む場合、窒素雰囲気中で焼き付けを行うことが好ましい。一方、金属粉末が主成分としてパラジウム又は銀等の貴金属を含む場合、大気中で焼き付けを行うことができる。有機バインダ及び有機溶剤は、抵抗体14形成用の抵抗ペーストの調製に用いたものを使用することができる。
電極パターンは、上述の抵抗ペーストと同様の感光性材料を含む導電性ペーストを用い、フォトリソグラフィ法によって、形成してもよい。
第5工程では、バリスタ素体10の主面10a全体を覆うように保護層18を形成する。この保護層18は、グレーズガラス(例えば、SiO、ZnO、B、Al等からなるガラス等)、有機バインダ及び有機溶剤を含むペーストをスクリーン印刷により塗布し、塗布したペーストを500〜950℃で焼き付けることにより形成することができる。以上の工程によって、バリスタ100を製造することができる。ここで用いる有機バインダ及び有機溶剤は、抵抗体14形成用の抵抗ペーストの調製に用いたものを使用することができる。
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に何ら限定されるものではない。例えば、上記実施形態では、外部電極16が抵抗体14の端部を覆うように設けられていたが、抵抗体14が外部電極16の上に設けられていてもよい。また、本発明のセラミック電子部品は、バリスタに限られるものではなく、例えばインダクタ、コンデンサ、又はLCR(インダクタ、コンデンサ及び抵抗の複合電子部品)であってもよい。
本発明の内容を、実施例及び比較例を参照してより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
(実施例1〜12、比較例1〜8)
<バリスタ素体形成用のスラリーの調製>
まず、バリスタ素体形成用のスラリーを以下の手順で調製した。まず、表1のバリスタ素体の欄に示す成分を準備した。また、その他成分として、有機バインダと有機溶剤と添加剤とを準備した。その後、各成分を表1に示す比率で配合し、ボールミルを用いて20時間混合し、バリスタ素体用のスラリーを得た。
<外部電極形成用の導電性ペーストの調製>
外部電極を形成するための導電性ペーストを以下の手順で調製した。まず、表1の外部電極の欄に示す成分を準備した。その他成分として、有機バインダと有機溶剤とを準備した。その後、各成分を表1に示す比率で配合し、3本ロールミルを用いて均一に分散されるまで混合し、外部電極形成用の導電性ペーストを得た。
<抵抗体形成用の抵抗ペーストの調製>
抵抗体を形成するための抵抗ペーストを以下の手順で調製した。まず、表1の抵抗体の欄に示す成分を準備した。その他成分として、感光性材料、有機バインダ及び有機溶剤を準備した。その後、各成分を表1に示す比率で配合し、3本ロールミルを用いて均一に分散されるまで混合し、抵抗体形成用の抵抗ペーストを得た。感光性材料としては、トリメチロールプロパントリアクリレート及びメタクリレートを用いた。また、抵抗ペーストにおける感光性材料の配合比率は、1〜20質量%とした。
<下地ガラス及びオーバーガラス形成用のペーストの調製>
表1の下地ガラス及びオーバーガラスの欄に示す成分を準備した。また、その他成分として、有機バインダと有機溶剤とを準備した。その後、各成分を表1に示す比率で配合し、3本ロールミルを用いて均一に分散されるまで混合し、下地ガラス及びオーバーガラス形成用のペーストをそれぞれ調製した。
Figure 2012028405
<チップバリスタの作製>
上述の通り調製したスラリー及び各ペーストを用いて、図1に示すような実施例1〜12及び比較例1〜8の積層型チップバリスタを作製した。具体的には、まず、上記の通り調製したバリスタ素体用のスラリーを、ドクターブレード法により、ポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ30μmの膜を形成した。こうして得られた膜をフィルムから剥離してグリーンシートを得た。
次に、グリーンシートに、内部電極に対応する電極パターンを形成した。電極パターンは、通常の導電性ペーストをスクリーン印刷法によって塗布し、乾燥させることにより形成した。次に、電極パターンが形成されたグリーンシートと、電極パターンが形成されていないグリーンシートとを積み重ねてシート積層体を形成した。こうして得られたシート積層体を、チップ単位に切断して、分割された複数のグリーン体を得た。グリーン体に、加熱処理を実施して脱バインダを行った後、焼成してバリスタ素体10を得た。
次に、バリスタ素体10の一方の主面10a上に、下地ガラス形成用のペーストをスクリーン印刷法によって塗布した後、乾燥し、850℃で焼き付けて、バリスタ素体10の一方の主面10a上に下地ガラス層12を形成した。続いて、下地ガラス層12の上に抵抗ペーストをスクリーン印刷法で所定の領域に塗布し、乾燥させた。乾燥させた抵抗ペーストを、所定のマスクを用いて10〜1000mJ/cmの露光量で露光して、抵抗ペーストを硬化させた。その後、現像液(0.1質量%のNaCO水溶液)を用いて、30〜200秒間の現像を行い、下地ガラス層12の上に抵抗体パターンを形成した。この抵抗体パターンを850℃で焼き付けて、下地ガラス層12の上に、幅(図3のB)50〜70μm、厚み(図3のH1)10〜15μmの抵抗体14を形成した。なお、マスクのサイズ及び露光量を変えることで、抵抗体パターンの形状を調整した。
抵抗体14の両端部をそれぞれ覆うように導体ペーストをスクリーン印刷法によって塗布した。塗布した導体ペーストを乾燥した後、850℃以下で焼付けして外部電極16を形成した。次に、オーバーガラス形成用のペーストを、抵抗体14及び外部電極16を覆うように、バリスタ素体10の主面10aの全体にスクリーン印刷法によって塗布した。塗布したペーストを乾燥した後、850℃以下で焼付けしてオーバーガラス(保護層18)を形成した。その後、個片に切り出して、図1及び図2に示すような実施例1〜12及び比較例1〜8の積層型チップバリスタ100を得た。
<抵抗体のサイズの測定>
得られた積層型チップバリスタ100を、バリスタ素体10の主面10aに垂直で側面10bに平行な方向に切断し、図2に示すような切断面を得た。該切断面において、抵抗体14の断面形状を走査型電子顕微鏡(SEM)で観察して、台形形状を有する抵抗体14の下地ガラス層12側の第1の辺14aの長さA、第1の辺14aとは反対側の第2の辺14bの長さB、及び厚みH1をそれぞれ測定した。測定値に基づいて、B/Aを求めた。測定結果は、表2〜5に示すとおりであった。
次に、図2に示す切断面のX線マイクロアナライザ(EPMA)分析を行い、抵抗体14における反応層14rの厚みH2、及び抵抗体14全体に対する反応層14rの面積割合を算出した。なお、反応層14rの面積は、バリスタ素体10に由来するカルシウム成分が含まれる領域の面積とした。カルシウム成分が含まれる面積を、抵抗体14全体の面積で割って、反応層14rの面積割合を求めた。結果は、表2〜5に示すとおりであった。
<抵抗値の測定とばらつきの評価>
実施例及び比較例毎に、積層型チップバリスタ100を50個作製して、対向する外部電極16間の抵抗値を測定した。測定値から、平均値と標準偏差(σ)とを導出した。これらの値から3σ/平均値の値を算出し、抵抗値のばらつきを評価した。抵抗値の平均値と、3σ/平均値の値は、表2〜表5に示すとおりであった。
Figure 2012028405
Figure 2012028405
Figure 2012028405
Figure 2012028405
比較例2,4,6,8の積層型チップバリスタでは、抵抗体14が下地ガラス層12に十分に固着していなかったため、抵抗値を測定することができなかった。実施例1〜12の積層型チップバリスタでは、抵抗体14が下地ガラス層12に十分な強度で固着されていた。実施例1〜12の積層型チップバリスタの抵抗値のばらつきは、比較例1,3,5,7のバリスタよりも十分に小さかった。
本発明によれば、高密度実装が可能であり、抵抗値のばらつきが十分に低減されたセラミック電子部品を提供することができる。
10…バリスタ素体、12…下地ガラス層、11…スルーホール電極、12…下地ガラス層、14…抵抗体、14r…反応層、16…外部電極、18…保護層、100…バリスタ(積層型チップバリスタ、セラミック電子部品)。

Claims (3)

  1. セラミック素体と、該セラミック素体の主面に一対の外部電極と、該一対の外部電極を連結する抵抗体と、を備えるセラミック電子部品であって、
    前記セラミック素体の主面に直交する方向における前記抵抗体の断面形状が、セラミック素体側に第1の辺と、該第1の辺に平行な第2の辺と、を有する台形であり、
    前記第1の辺の長さをA、及び前記第2の辺の長さをBとしたときに、B/Aが下記式(1)を満たすセラミック電子部品。
    1<B/A≦2.5 (1)
  2. 前記外部電極は、前記抵抗体の少なくとも一部を覆うように設けられている、請求項1に記載のセラミック電子部品。
  3. 前記抵抗体は、フォトリソグラフィ法によって形成された抵抗体パターンを焼き付けして得られる、請求項1又は2に記載のセラミック電子部品。
JP2010163120A 2010-07-20 2010-07-20 セラミック電子部品 Pending JP2012028405A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010163120A JP2012028405A (ja) 2010-07-20 2010-07-20 セラミック電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010163120A JP2012028405A (ja) 2010-07-20 2010-07-20 セラミック電子部品

Publications (1)

Publication Number Publication Date
JP2012028405A true JP2012028405A (ja) 2012-02-09

Family

ID=45781026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010163120A Pending JP2012028405A (ja) 2010-07-20 2010-07-20 セラミック電子部品

Country Status (1)

Country Link
JP (1) JP2012028405A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019212907A (ja) * 2018-05-30 2019-12-12 京セラ株式会社 回路基板およびこれを備える電子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123757A (ja) * 1987-11-09 1989-05-16 Fuji Xerox Co Ltd サーマルヘッドの製造方法
JPH02166703A (ja) * 1988-12-21 1990-06-27 Fuji Xerox Co Ltd 抵抗体の製造方法及びその抵抗体を用いたサーマルヘッドの製造方法
JP2001057301A (ja) * 1999-08-18 2001-02-27 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01123757A (ja) * 1987-11-09 1989-05-16 Fuji Xerox Co Ltd サーマルヘッドの製造方法
JPH02166703A (ja) * 1988-12-21 1990-06-27 Fuji Xerox Co Ltd 抵抗体の製造方法及びその抵抗体を用いたサーマルヘッドの製造方法
JP2001057301A (ja) * 1999-08-18 2001-02-27 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019212907A (ja) * 2018-05-30 2019-12-12 京セラ株式会社 回路基板およびこれを備える電子装置
JP7221798B2 (ja) 2018-05-30 2023-02-14 京セラ株式会社 回路基板およびこれを備える電子装置

Similar Documents

Publication Publication Date Title
TWI284013B (en) An improved method to embed thick film components
JP3614152B2 (ja) 感光性導電ペースト、それを用いた回路基板及びセラミック多層基板の製造方法
KR20010061925A (ko) 전기발열체용 저항 페이스트 조성물
JP3726627B2 (ja) 感光性導体ペーストならびに電子部品、電子装置
JP2001216839A (ja) 導電性ペースト及び多層基板の製法
JP5928789B2 (ja) セラミック電子部品の製造方法
JP2012028405A (ja) セラミック電子部品
JP3322128B2 (ja) 積層体とそれを使用した厚膜回路の製造方法
JP4044830B2 (ja) 複合シートの製造方法、並びに積層部品の製造方法
JP3473891B2 (ja) 高周波インダクタの製造方法
JP4639931B2 (ja) 感光性ペースト、厚膜パターンの形成方法、および電子部品の製造方法
JP2001243837A (ja) 誘電体ペースト及びこれを用いたセラミック回路基板の製法
JP4737958B2 (ja) セラミック回路基板の製造方法
JPWO2005052691A1 (ja) 厚膜パターンの形成方法、電子部品の製造方法、およびフォトリソグラフィー用感光性ペースト
CN106940514B (zh) 感光性树脂组合物以及使用其的感光性膏
JP4660991B2 (ja) 感光性導電ペースト及び電子部品
JP4550560B2 (ja) 感光性材料、感光性シート、およびそれを用いた多層回路基板の製造方法
JP6268466B2 (ja) 電子部品の製造方法
JP3449290B2 (ja) ペースト組成物、グリーンシート、並びに、多層回路基板
JP2005217580A (ja) 高周波モジュール
JP2004031699A (ja) セラミック回路基板及びその製造方法
JP2005136007A (ja) 複合シート、並びに積層部品の製造方法
JP4072045B2 (ja) 複合シートの製造方法および積層部品の製造方法
JP3236783B2 (ja) セラミック積層体の製造方法
JP3389383B2 (ja) 高周波複合回路ブロックおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130305

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20130424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140624