JP2012019089A - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP2012019089A JP2012019089A JP2010155872A JP2010155872A JP2012019089A JP 2012019089 A JP2012019089 A JP 2012019089A JP 2010155872 A JP2010155872 A JP 2010155872A JP 2010155872 A JP2010155872 A JP 2010155872A JP 2012019089 A JP2012019089 A JP 2012019089A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- lead
- control terminal
- semiconductor chip
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Abstract
【解決手段】接続部材20を吊リードとしても機能させる。これにより、吊リード32の数を少なくできると共に、各制御端子15a、15bの間において、ヒートシンク16aとヒートシンク16bに接続される吊リードを2つとも備えるような構造にしなくても済む。このため、各制御端子15a、15bから吊リードまでの沿面距離を確保でき、半導体モジュール10の横幅、つまり半導体チップ11a、11bが並べられる方向の幅を縮小させられ、半導体モジュール10の小型化が可能となる。また、接続部材20をリードフレーム30の一部によって構成できるため、特異な手段で固定する必要がなくなり、組付け性を向上させることも可能となる。
【選択図】図3
Description
本発明の第1実施形態について説明する。本実施形態では、本発明の一実施形態にかかる半導体モジュールの適用例として、三相モータ駆動用のインバータを例に挙げて説明する。
本発明の第2実施形態について説明する。本実施形態の半導体モジュール10は、第1実施形態に対して接続部材20の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第3実施形態について説明する。本実施形態の半導体モジュール10は、第1、第2実施形態に対して接続部材20とヒートシンク17aとの接続形態を変更したものであり、その他に関しては第1、第2実施形態と同様であるため、第1、第2実施形態と異なる部分についてのみ説明する。
本発明の第4実施形態について説明する。本実施形態の半導体モジュール10は、第1実施形態に対して接続部材20の形状を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第5実施形態について説明する。本実施形態の半導体モジュール10は、第1実施形態に対して出力リード13および接続部材20の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明の第6実施形態について説明する。本実施形態の半導体モジュール10は、第5実施形態に対して出力リード13および接続部材20の構成を変更したものであり、その他に関しては第5実施形態と同様であるため、第5実施形態と異なる部分についてのみ説明する。
本発明の第7実施形態について説明する。本実施形態の半導体モジュール10は、第6実施形態に対して負極リード14および第3吊リード32cの構成を変更したものであり、その他に関しては第6実施形態と同様であるため、第6実施形態と異なる部分についてのみ説明する。
本発明の第8実施形態について説明する。本実施形態の半導体モジュール10は、二相分の上下アームを一体構造とした4in1構造のものであり、その他に関しては第1〜第7実施形態と同様であるため、第1〜第7実施形態と異なる部分についてのみ説明する。
本発明の第9実施形態について説明する。本実施形態の半導体モジュール10は、三相分の上下アームを一体構造とした6in1構造のものであり、その他に関しては第1〜第8実施形態と同様であるため、第1〜第8実施形態と異なる部分についてのみ説明する。
上記実施形態では、ヒートシンク16、17とリードフレーム30との接続をはんだ等として説明したが、はんだの他、かしめ、溶接、超音波による接続など、どのような接続形態であっても構わない。
3 三相モータ
4 昇圧回路
5 インバータ出力回路
10 半導体モジュール
11 半導体チップ
12 正極リード
13 出力リード
14 負極リード
15 制御端子
16、17 ヒートシンク
18 樹脂モールド部
20 接続部材
30 リードフレーム
32(32a〜32g) 吊リード
41、51、53、55 上アーム
42、52、54、56 下アーム
Claims (15)
- 表面および裏面を有し、縦型の半導体パワー素子(41a、42a、51a〜56a)が形成された上アーム(41、51、53、55)を構成する第1半導体チップ(11a)および下アーム(42、52、54、56)を構成する第2半導体チップ(11b)と、
前記第1半導体チップ(11a)の裏面側に備えられるパッドに接続される第1ヒートシンク(16a)と、
前記第1ヒートシンク(16a)に接続される正極リード(12)と、
前記第1半導体チップ(11a)の表面側に備えられる前記半導体パワー素子の制御用パッドにボンディングワイヤ(21a)を介して電気的に接続される第1制御端子(15a)と、
前記第1半導体チップ(11a)の表面側に接続される第2ヒートシンク(17a)と、
前記第2半導体チップ(11b)の裏面側に備えられるパッドに接続される第3ヒートシンク(16b)と、
前記第2半導体チップ(11b)の表面側に備えられる前記半導体パワー素子の制御用パッドにボンディングワイヤ(21b)を介して電気的に接続される第2制御端子(15b)と、
前記第2半導体チップ(11b)の表面側に接続される第4ヒートシンク(17b)と、
前記第4ヒートシンク(17b)に接続される負極リード(14)と、
前記第2ヒートシンク(17a)と前記第3ヒートシンク(16b)とを接続する接続部材(20)と、
前記第2ヒートシンク(17a)と前記第3ヒートシンク(16b)および前記接続部材(20)のいずれかに接続される出力リード(13)と、
前記第1〜第4ヒートシンク(16a、17a、16b、17b)のうち前記第1もしくは第2半導体チップ(11a、11b)と反対側の面に加えて、前記正極リード(12)と前記出力リード(13)および前記負極リード(14)の一端と前記第1、第2制御端子(15a、15b)の一端を露出させつつ、前記第1、第2半導体チップ(11a、11b)を覆う樹脂モールド部(18)とを有し、
前記正極リード(12)、前記出力リード(13)および前記第1、第2制御端子(15a、15b)をフレーム(31)にて繋いだリードフレーム(30)の状態で前記樹脂モールド部(18)による樹脂モールドを行った後、前記フレーム(31)から前記正極リード(12)、前記出力リード(13)および前記第1、第2制御端子(15a、15b)を切断することで形成される半導体モジュールであって、
前記接続部材(20)は、前記第2ヒートシンク(17a)と前記第3ヒートシンク(16a)とに接続され、前記樹脂モールド時に前記フレーム(31)に繋がる吊リードとして機能させられており、前記樹脂モールド後に前記フレーム(31)から切断されていることを特徴とする半導体モジュール。 - 前記接続部材(20)は、前記第2ヒートシンク(17a)のうち前記第4ヒートシンク(17b)側の角部と前記第3ヒートシンク(16a)のうち前記第1ヒートシンク(16a)側の角部とに接続されていることを特徴とする請求項1に記載の半導体モジュール。
- 前記第1ヒートシンク(16a)と前記第3ヒートシンク(16b)とが一方向に並べられて配置されていると共に、前記第2ヒートシンク(17a)と前記第4ヒートシンク(17b)とが前記一方向と同方向に並べられて配置されており、
前記第1、第2半導体チップ(11a、11b)を挟んで前記第1、第2制御端子(15a、15b)と反対側に前記正極リード(12)、前記出力リード(13)および前記負極リード(14)が配置されていると共に、前記第1半導体チップ(11a)に対して前記第1制御端子(15a)側に第1吊リード(32a)が備えられ、
前記正極リード(12)は、第1接続点(Ca1)において前記第1ヒートシンク(16a)のうち前記第1半導体チップ(11a)を挟んで前記第1制御端子(15a)と反対側に接続され、
前記出力リード(13)は、第2接続点(Ca2)において前記第3ヒートシンク(16b)のうち前記第2半導体チップ(11b)を挟んで前記第2制御端子(15b)と反対側に接続され、
前記負極リード(14)は、第3接続点(Ca3)において前記第4ヒートシンク(17b)のうち前記第2半導体チップ(11b)を挟んで前記第2制御端子(15b)と反対側、かつ、前記出力リード(13)よりも前記第2ヒートシンク(17a)側に接続され、
前記接続部材(20)は、第4接続点(Ca4)において前記第2ヒートシンク(17a)のうち前記第1半導体チップ(11a)に対して前記第1制御端子(15a)側、かつ、前記第1制御端子(15a)よりも前記第4ヒートシンク(17b)側に接続されていると共に、第5接続点(Ca5)において前記第3ヒートシンク(16b)のうち前記第2半導体チップ(11b)に対して前記第2制御端子(15b)側、かつ、前記第2制御端子(15b)よりも前記第1ヒートシンク(16a)側に接続され、
前記第1吊リード(32a)は、第6接続点(Ca6)において前記第1ヒートシンク(16a)のうち前記第1半導体チップ(11a)に対して前記第1制御端子(15a)側、かつ、前記第1制御端子(15a)を挟んで前記第3ヒートシンク(16b)の反対側に接続されていることを特徴とする請求項1または2に記載の半導体モジュール。 - 前記第1〜第4ヒートシンク(16a、17a、16b、17b)は前記第1、第2半導体チップ(11a、11b)の法線方向から見た形状が四角形とされ、
前記第1ヒートシンク(16a)の一辺と前記第3ヒートシンク(16b)の一辺とが対向するように配置されていると共に、前記第2ヒートシンク(17a)の一辺と前記第4ヒートシンク(17b)の一辺とが対向するように配置されており、
さらに、前記第1、第2半導体チップ(11a、11b)を挟んで前記第1、第2制御端子(15a、15b)と反対側に前記正極リード(12)、前記出力リード(13)および前記負極リード(14)が配置されていると共に、前記第1半導体チップ(11a)に対して前記第1制御端子(15a)側に第1吊リード(32a)が備えられ、
前記正極リード(12)は、第1接続点(Ca1)において前記第1ヒートシンク(16a)のうち前記第3ヒートシンク(16b)から近い側かつ前記第1制御端子(15a)から遠い側の角部に接続され、
前記出力リード(13)は、第2接続点(Ca2)において前記第3ヒートシンク(16b)のうち前記第1ヒートシンク(16a)から遠い側かつ前記第2制御端子(15b)からも遠い側の角部に接続され、
前記負極リード(14)は、第3接続点(Ca3)において前記第4ヒートシンク(17b)のうち前記第2ヒートシンク(17a)から近い側かつ前記第2制御端子(15b)から遠い側の角部に接続され、
前記接続部材(20)は、第4接続点(Ca4)において前記第2ヒートシンク(17a)のうち前記第4ヒートシンク(17b)から近い側かつ前記第1制御端子(15a)からも近い側の角部に接続されていると共に、第5接続点(Ca5)において前記第3ヒートシンク(16b)のうち前記第1ヒートシンク(16a)から近い側かつ前記第2制御端子(15b)からも近い側の角部に接続され、
前記第1吊リード(32a)は、第6接続点(Ca6)において前記第1ヒートシンク(16a)のうち前記第3ヒートシンク(16b)から遠い側かつ前記第1制御端子(15a)から近い側の角部に接続されていることを特徴とする請求項1または2に記載の半導体モジュール。 - 前記第1ヒートシンク(16a)と前記第3ヒートシンク(16b)とが一方向に並べられて配置されていると共に、前記第2ヒートシンク(17a)と前記第4ヒートシンク(17b)とが前記一方向と同方向に並べられて配置されており、
前記第1、第2半導体チップ(11a、11b)を挟んで前記第1、第2制御端子(15a、15b)と反対側に前記正極リード(12)、前記出力リード(13)および前記負極リード(14)が配置されていると共に、前記第1半導体チップ(11a)に対して前記第1制御端子(15a)側に配置された第1吊リード(32a)と前記第2半導体チップ(11b)に対して前記第2制御端子(15b)側に配置された第2吊リード(32b)とが備えられ、
前記正極リード(12)は、第1接続点(Cb1)において前記第1ヒートシンク(16a)のうち前記第1半導体チップ(11a)を挟んで前記第1制御端子(15a)と反対側に接続され、
前記接続部材(20)は、第2接続点(Cb2)において前記第3ヒートシンク(16b)のうち前記第2半導体チップ(11b)を挟んで前記第2制御端子(15b)と反対側に接続され、
前記負極リード(14)は、第3接続点(Cb3)において前記第4ヒートシンク(17b)のうち前記第2半導体チップ(11b)を挟んで前記第2制御端子(15b)と反対側、かつ、前記接続部材(20)よりも前記第2ヒートシンク(17a)から遠い側に接続され、
前記接続部材(20)は、第4接続点(Cb4)において前記第2ヒートシンク(17a)のうち前記第1半導体チップ(11a)を挟んで前記第1制御端子(15a)と反対側、かつ、前記正極リード(12)よりも前記第4ヒートシンク(17b)側に接続され、
前記第1吊リード(32a)は、第5接続点(Cb5)において前記第1ヒートシンク(16a)のうち前記第1半導体チップ(11a)に対して前記第1制御端子(15a)側、かつ、前記第1制御端子(15a)よりも前記第3ヒートシンク(16b)側に接続され、
前記第2吊リード(32b)は、第6接続点(Cb6)において前記第3ヒートシンク(16b)のうち前記第2半導体チップ(11b)に対して前記第2制御端子(15b)側、かつ、前記第2制御端子(15b)を挟んで前記第1ヒートシンク(16a)の反対側に接続され、
前記出力リード(13)は、前記接続部材(20)に接続され、該接続部材(20)を介して前記第2ヒートシンク(17a)および前記第3ヒートシンク(16b)に接続されていることを特徴とする請求項1または2に記載の半導体モジュール。 - 前記第1〜第4ヒートシンク(16a、17a、16b、17b)は前記第1、第2半導体チップ(11a、11b)の法線方向から見た形状が四角形とされ、
前記第1ヒートシンク(16a)の一辺と前記第3ヒートシンク(16b)の一辺とが対向するように配置されていると共に、前記第2ヒートシンク(17a)の一辺と前記第4ヒートシンク(17b)の一辺とが対向するように配置されており、
さらに、前記第1、第2半導体チップ(11a、11b)を挟んで前記第1、第2制御端子(15a、15b)と反対側に前記正極リード(12)、前記出力リード(13)および前記負極リード(14)が配置されていると共に、前記第1半導体チップ(11a)に対して前記第1制御端子(15a)側に配置された第1吊リード(32a)と前記第2半導体チップ(11b)に対して前記第2制御端子(15b)側に配置された第2吊リード(32b)とが備えられ、
前記正極リード(12)は、第1接続点(Cb1)において前記第1ヒートシンク(16a)のうち前記第3ヒートシンク(16b)から遠い側かつ前記第1制御端子(15a)からも遠い側の角部に接続され、
前記接続部材(20)は、第2接続点(Cb2)において前記第3ヒートシンク(16b)のうち前記第1ヒートシンク(16a)から近い側かつ前記第2制御端子(15b)から遠い側の角部に接続され、
前記負極リード(14)は、第3接続点(Cb3)において前記第4ヒートシンク(17b)のうち前記第2ヒートシンク(17a)から遠い側かつ前記第2制御端子(15b)からも遠い側の角部に接続され、
前記接続部材(20)は、第4接続点(Cb4)において前記第2ヒートシンク(17a)のうち前記第4ヒートシンク(17b)から近い側かつ前記第1制御端子(15a)から遠い側の角部に接続され、
前記第1吊リード(32a)は、第5接続点(Cb5)において前記第1ヒートシンク(16a)のうち前記第3ヒートシンク(16b)から近い側かつ前記第1制御端子(15a)からも近い側の角部に接続され、
前記第2吊リード(32b)は、第6接続点(Cb6)において前記第3ヒートシンク(16b)のうち前記第1ヒートシンク(16a)から遠い側かつ前記第2制御端子(15b)から近い側の角部に接続され、
前記出力リード(13)は、前記接続部材(20)に接続され、該接続部材(20)を介して前記第2ヒートシンク(17a)および前記第3ヒートシンク(16b)に接続されていることを特徴とする請求項1または2に記載の半導体モジュール。 - 前記第1ヒートシンク(16a)と前記第3ヒートシンク(16b)とが一方向に並べられて配置されていると共に、前記第2ヒートシンク(17a)と前記第4ヒートシンク(17b)とが前記一方向と同方向に並べられて配置されており、
前記第1、第2半導体チップ(11a、11b)を挟んで前記第1、第2制御端子(15a、15b)と反対側に前記正極リード(12)および前記負極リード(14)が配置されていると共に、前記第1、第2半導体チップ(11a、11b)に対して前記第1、第2制御端子(15a、15b)側に前記出力リード(13)が配置され、かつ、前記第1半導体チップ(11a)に対して前記第1制御端子(15a)側に配置された第1吊リード(32a)と前記第2半導体チップ(11b)に対して前記第2制御端子(15b)側に配置された第2吊リード(32b)および前記第2半導体チップ(11b)に対して前記第2制御端子(15b)と反対側に配置された第3吊リード(32c)とが備えられ、
前記正極リード(12)は、第1接続点(Cc1)において前記第1ヒートシンク(16a)のうち前記第1半導体チップ(11a)を挟んで前記第1制御端子(15a)と反対側に接続され、
前記接続部材(20)は、第2接続点(Cc2)において前記第3ヒートシンク(16b)のうち前記第2半導体チップ(16b)に対して前記第2制御端子(15b)側、かつ、前記第2制御端子(15b)よりも前記第1ヒートシンク(16a)側に接続され、
前記負極リード(14)は、第3接続点(Cc3)において前記第4ヒートシンク(17b)のうち前記第2半導体チップ(11b)を挟んで前記第2制御端子(15b)から遠い側に接続され、
前記接続部材(20)は、第4接続点(Cc4)において前記第2ヒートシンク(17a)のうち前記第1半導体チップ(11a)に対して前記第1制御端子(15a)側、かつ、前記第1制御端子(15a)よりも前記第4ヒートシンク(17b)側に接続され、
前記第1吊リード(32a)は、第5接続点(Cc5)において前記第1ヒートシンク(16a)のうち前記第1半導体チップ(11a)に対して前記第1制御端子(15a)側、かつ、前記第1制御端子(15a)を挟んで前記第3ヒートシンク(16b)と反対側に接続され、
前記第2吊リード(32b)は、第6接続点(Cc6)において前記第3ヒートシンク(16b)のうち前記第2半導体チップ(11b)に対して前記第2制御端子(15b)側、かつ、前記第2制御端子(15b)を挟んで前記第1ヒートシンク(16a)と反対側に接続され、
前記第3吊リード(32c)は、第7接続点(Cc7)において前記第3ヒートシンク(16b)のうち前記第2半導体チップ(11b)を挟んで前記第2制御端子(15b)と反対側、かつ、前記負極リード(14)よりも前記第1ヒートシンク(16a)側に接続され、
前記出力リード(13)は、前記接続部材(20)に接続され、該接続部材(20)を介して前記第2ヒートシンク(17a)および前記第3ヒートシンク(16b)に接続されていることを特徴とする請求項1または2に記載の半導体モジュール。 - 前記第1〜第4ヒートシンク(16a、17a、16b、17b)は前記第1、第2半導体チップ(11a、11b)の法線方向から見た形状が四角形とされ、
前記第1ヒートシンク(16a)の一辺と前記第3ヒートシンク(16b)の一辺とが対向するように配置されていると共に、前記第2ヒートシンク(17a)の一辺と前記第4ヒートシンク(17b)の一辺とが対向するように配置されており、
さらに、前記第1、第2半導体チップ(11a、11b)を挟んで前記第1、第2制御端子(15a、15b)と反対側に前記正極リード(12)および前記負極リード(14)が配置されていると共に、前記第1、第2半導体チップ(11a、11b)に対して前記第1、第2制御端子(15a、15b)側に前記出力リード(13)が配置され、かつ、前記第1半導体チップ(11a)に対して前記第1制御端子(15a)側に配置された第1吊リード(32a)と前記第2半導体チップ(11b)に対して前記第2制御端子(15b)側に配置された第2吊リード(32b)および前記第2半導体チップ(11b)に対して前記第2制御端子(15b)と反対側に配置された第3吊リード(32c)とが備えられ、
前記正極リード(12)は、第1接続点(Cc1)において前記第1ヒートシンク(16a)のうち前記第3ヒートシンク(16b)から近い側かつ前記第1制御端子(15a)から遠い側の角部に接続され、
前記接続部材(20)は、第2接続点(Cc2)において前記第3ヒートシンク(16b)のうち前記第1ヒートシンク(16a)から近い側かつ前記第2制御端子(15b)からも近い側の角部に接続され、
前記負極リード(14)は、第3接続点(Cc3)において前記第4ヒートシンク(17b)のうち前記第2ヒートシンク(17a)から遠い側かつ前記第2制御端子(15b)からも遠い側の角部に接続され、
前記接続部材(20)は、第4接続点(Cc4)において前記第2ヒートシンク(17a)のうち前記第4ヒートシンク(17b)から近い側かつ前記第1制御端子(15a)からも近い側の角部に接続され、
前記第1吊リード(32a)は、第5接続点(Cc5)において前記第1ヒートシンク(16a)のうち前記第3ヒートシンク(16b)から遠い側かつ前記第1制御端子(15a)から近い側の角部に接続され、
前記第2吊リード(32b)は、第6接続点(Cc6)において前記第3ヒートシンク(16b)のうち前記第1ヒートシンク(16a)から遠い側かつ前記第2制御端子(15b)から近い側の角部に接続され、
前記第3吊リード(32c)は、第7接続点(Cc7)において前記第3ヒートシンク(16b)のうち前記第1ヒートシンク(16a)から近い側かつ前記第2制御端子(15b)から遠い側の角部に接続され、
前記出力リード(13)は、前記接続部材(20)に接続され、該接続部材(20)を介して前記第2ヒートシンク(17a)および前記第3ヒートシンク(16b)に接続されていることを特徴とする請求項1または2に記載の半導体モジュール。 - 前記第1ヒートシンク(16a)と前記第3ヒートシンク(16b)とが一方向に並べられて配置されていると共に、前記第2ヒートシンク(17a)と前記第4ヒートシンク(17b)とが前記一方向と同方向に並べられて配置されており、
前記第1、第2半導体チップ(11a、11b)を挟んで前記第1、第2制御端子(15a、15b)と反対側に前記正極リード(12)および前記負極リード(14)が配置されていると共に、前記第1、第2半導体チップ(11a、11b)に対して前記第1、第2制御端子(15a、15b)側に前記出力リード(13)が配置され、かつ、前記第1半導体チップ(11a)に対して前記第1制御端子(15a)側に配置された第1吊リード(32a)と前記第2半導体チップ(11b)に対して前記第2制御端子(15b)側に配置された第2吊リード(32b)および前記第2半導体チップ(11b)に対して前記第2制御端子(15b)と反対側に配置された第3吊リード(32c)とが備えられ、
前記正極リード(12)は、第1接続点(Cc1)において前記第1ヒートシンク(16a)のうち前記第1半導体チップ(11a)を挟んで前記第1制御端子(15a)と反対側に接続され、
前記接続部材(20)は、第2接続点(Cc2)において前記第3ヒートシンク(16b)のうち前記第2半導体チップ(11b)に対して前記第2制御端子(15b)側、かつ、前記第2制御端子(15b)よりも前記第1ヒートシンク(16a)側に接続され、
前記負極リード(14)は、第3接続点(Cc3)において前記第4ヒートシンク(17b)のうち前記第2半導体チップ(11b)を挟んで前記第2制御端子(15b)と反対側に接続され、
前記接続部材(20)は、第4接続点(Cc4)において前記第2ヒートシンク(17a)のうち前記第1半導体チップ(11a)に対して前記第1制御端子(15a)側、かつ、前記第1制御端子(15a)よりも前記第4ヒートシンク(17b)側に接続され、
前記第1吊リード(32a)は、第5接続点(Cc5)において前記第1ヒートシンク(16a)のうち前記第1半導体チップ(11a)に対して前記第1制御端子(15a)側、かつ、前記第1制御端子(15a)を挟んで前記第3ヒートシンク(16b)と反対側に接続され、
前記第2吊リード(32b)は、第6接続点(Cc6)において前記第3ヒートシンク(16b)のうち前記第2半導体チップ(11b)に対して前記第2制御端子(15b)側、かつ、前記第2制御端子(15b)を挟んで前記第1ヒートシンク(16a)と反対側に接続され、
前記第3吊リード(32c)は、第7接続点(Cc7)において前記第3ヒートシンク(16b)のうち前記第2半導体チップ(11b)を挟んで前記第2制御端子(15b)と反対側、かつ、前記負極リード(14)よりも前記第1ヒートシンク(16a)から遠い側に接続され、
前記出力リード(13)は、前記接続部材(20)に接続され、該接続部材(20)を介して前記第2ヒートシンク(17a)および前記第3ヒートシンク(16b)に接続されていることを特徴とする請求項1または2に記載の半導体モジュール。 - 前記第1〜第4ヒートシンク(16a、17a、16b、17b)は前記第1、第2半導体チップ(11a、11b)の法線方向から見た形状が四角形とされ、
前記第1ヒートシンク(16a)の一辺と前記第3ヒートシンク(16b)の一辺とが対向するように配置されていると共に、前記第2ヒートシンク(17a)の一辺と前記第4ヒートシンク(17b)の一辺とが対向するように配置されており、
さらに、前記第1、第2半導体チップ(11a、11b)を挟んで前記第1、第2制御端子(15a、15b)と反対側に前記正極リード(12)および前記負極リード(14)が配置されていると共に、前記第1、第2半導体チップ(11a、11b)に対して前記第1、第2制御端子(15a、15b)側に前記出力リード(13)が配置され、かつ、前記第1半導体チップ(11a)に対して前記第1制御端子(15a)側に配置された第1吊リード(32a)と前記第2半導体チップ(11b)に対して前記第2制御端子(15b)側に配置された第2吊リード(32b)および前記第2半導体チップ(11b)に対して前記第2制御端子(15b)と反対側に配置された第3吊リード(32c)とが備えられ、
前記正極リード(12)は、第1接続点(Cc1)において前記第1ヒートシンク(16a)のうち前記第3ヒートシンク(16b)から近い側かつ前記第1制御端子(15a)から遠い側の角部に接続され、
前記接続部材(20)は、第2接続点(Cc2)において前記第3ヒートシンク(16b)のうち前記第1ヒートシンク(16a)から近い側かつ前記第2制御端子(15b)からも近い側の角部に接続され、
前記負極リード(14)は、第3接続点(Cc3)において前記第4ヒートシンク(17b)のうち前記第2ヒートシンク(17a)から近い側かつ前記第2制御端子(15b)から遠い側の角部に接続され、
前記接続部材(20)は、第4接続点(Cc4)において前記第2ヒートシンク(17a)のうち前記第4ヒートシンク(17b)から近い側かつ前記第1制御端子(15a)からも近い側の角部に接続され、
前記第1吊リード(32a)は、第5接続点(Cc5)において前記第1ヒートシンク(16a)のうち前記第3ヒートシンク(16b)から遠い側かつ前記第1制御端子(15a)から近い側の角部に接続され、
前記第2吊リード(32b)は、第6接続点(Cc6)において前記第3ヒートシンク(16b)のうち前記第1ヒートシンク(16a)から遠い側かつ前記第2制御端子(15b)から近い側の角部に接続され、
前記第3吊リード(32c)は、第7接続点(Cc7)において前記第3ヒートシンク(16b)のうち前記第1ヒートシンク(16a)から遠い側かつ前記第2制御端子(15b)からも遠い側の角部に接続され、
前記出力リード(13)は、前記接続部材(20)に接続され、該接続部材(20)を介して前記第2ヒートシンク(17a)および前記第3ヒートシンク(16b)に接続されていることを特徴とする請求項1または2に記載の半導体モジュール。 - 前記接続部材(20)のうち電流の流れる方向に対する垂直方向の寸法が、前記正極リード(12)や前記出力リード(13)もしくは前記負極リード(14)のうち電流の流れる方向に対する垂直方向の寸法よりも大きくされていることを特徴とする請求項1ないし10のいずれか1つに記載の半導体モジュール。
- 前記第1、第2半導体チップ(11a、11b)の法線方向から見て、前記接続部材(20)のうち前記第2ヒートシンク(17a)とオーバラップする角部および前記第3ヒートシンク(16b)とオーバラップする角部が面取りされていることを特徴とする請求項1ないし11のいずれか1つに記載の半導体モジュール。
- 前記上アーム(41、51、53、55)と前記下アーム(42、52、54、56)を1つずつ接続した相を複数相備え、該複数相分の前記第1、第2半導体チップ(11a、11b)、前記第1〜第4ヒートシンク(16a、17a、16b、17b)、前記正極リード(12)、前記出力リード(13)、前記負極リード(14)、前記第1、第2制御端子(15a、15b)および前記接続端子(20)が前記樹脂モールド部(18)に覆われており、
前記複数相の前記正極リード(12)同士が連結部(12a)にて接続されており、
前記複数相の前記負極リード(14)同士が一体構造とされていると共に、前記リードフレーム(30)とは別体で構成されていることを特徴とする請求項1ないし12のいずれか1つに記載の半導体モジュール。 - 表面および裏面を有し、縦型の半導体パワー素子(41a、42a、51a〜56a)が形成された上アーム(41、51、53、55)を構成する第1半導体チップ(11a)および下アーム(42、52、54、56)を構成する第2半導体チップ(11b)と、
前記第1半導体チップ(11a)の裏面側に備えられるパッドに接続される第1ヒートシンク(16a)と、
前記第1ヒートシンク(16a)に接続される正極リード(12)と、
前記第1半導体チップ(11a)の表面側に備えられる前記半導体パワー素子の制御用パッドにボンディングワイヤ(21a)を介して電気的に接続される第1制御端子(15a)と、
前記第1半導体チップ(11a)の表面側に接続される第2ヒートシンク(17a)と、
前記第2半導体チップ(11b)の裏面側に備えられるパッドに接続される第3ヒートシンク(16b)と、
前記第2半導体チップ(11b)の表面側に備えられる前記半導体パワー素子の制御用パッドにボンディングワイヤ(21b)を介して電気的に接続される第2制御端子(15b)と、
前記第2半導体チップ(11b)の表面側に接続される第4ヒートシンク(17b)と、
前記第4ヒートシンク(17b)に接続される負極リード(14)と、
前記第2ヒートシンク(17a)と前記第3ヒートシンク(16b)とを接続する接続部材(20)と、
前記第2ヒートシンク(17a)と前記第3ヒートシンク(16b)および前記接続部材(20)のいずれかに接続される出力リード(13)と、
前記第1〜第4ヒートシンク(16a、17a、16b、17b)のうち前記第1もしくは第2半導体チップ(11a、11b)と反対側の面に加えて、前記正極リード(12)と前記出力リード(13)および前記負極リード(14)の一端と前記第1、第2制御端子(15a、15b)の一端を露出させつつ、前記第1、第2半導体チップ(11a、11b)を覆う樹脂モールド部(18)とを有し、
前記正極リード(12)、前記出力リード(13)および前記第1、第2制御端子(15a、15b)をフレーム(31)にて繋いだリードフレーム(30)の状態で前記樹脂モールド部(18)による樹脂モールドを行った後、前記フレーム(31)から前記正極リード(12)、前記出力リード(13)および前記第1、第2制御端子(15a、15b)を切断することで形成される半導体モジュールの製造方法であって、
前記接続部材(20)を前記第2ヒートシンク(17a)と前記第3ヒートシンク(16a)とに接続すると共に前記フレーム(31)に繋がる吊リードとして機能させつつ、前記樹脂モールド部(18)による樹脂モールドを行うことで、前記第1〜第4ヒートシンク(16a、17a、16b、17b)のうち前記第1もしくは第2半導体チップ(11a、11b)と反対側の面に加えて、前記正極リード(12)と前記出力リード(13)および前記負極リード(14)の一端と前記第1、第2制御端子(15a、15b)の一端を露出させつつ、前記第1、第2半導体チップ(11a、11b)を覆う工程と、
前記樹脂モールド後に、前記フレーム(31)から前記正極リード(12)、前記出力リード(13)および前記第1、第2制御端子(15a、15b)を切断すると共に、前記接続部材(20)を前記フレーム(31)から切断する工程と、を含んでいることを特徴とする半導体モジュールの製造方法。 - 前記接続部材(20)を、前記第2ヒートシンク(17a)のうち前記第4ヒートシンク(17b)側の角部と前記第3ヒートシンク(16a)のうち前記第1ヒートシンク(16a)側の角部とに接続することを特徴とする請求項14に記載の半導体モジュールの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010155872A JP5152263B2 (ja) | 2010-07-08 | 2010-07-08 | 半導体モジュール |
US13/173,248 US8497572B2 (en) | 2010-07-05 | 2011-06-30 | Semiconductor module and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010155872A JP5152263B2 (ja) | 2010-07-08 | 2010-07-08 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012019089A true JP2012019089A (ja) | 2012-01-26 |
JP5152263B2 JP5152263B2 (ja) | 2013-02-27 |
Family
ID=45604117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010155872A Expired - Fee Related JP5152263B2 (ja) | 2010-07-05 | 2010-07-08 | 半導体モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5152263B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179443A (ja) * | 2013-03-14 | 2014-09-25 | Denso Corp | 半導体装置及びその製造方法 |
JP2014229642A (ja) * | 2013-05-20 | 2014-12-08 | 株式会社デンソー | 半導体モジュール |
JP6223613B1 (ja) * | 2017-03-22 | 2017-11-01 | 三菱電機株式会社 | 制御ユニット |
KR20200101862A (ko) * | 2019-02-20 | 2020-08-28 | 도요타 지도샤(주) | 반도체 모듈과 그것을 이용한 전력 변환 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100716A (ja) * | 2000-09-21 | 2002-04-05 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
JP2004266096A (ja) * | 2003-02-28 | 2004-09-24 | Renesas Technology Corp | 半導体装置及びその製造方法、並びに電子装置 |
JP2006120970A (ja) * | 2004-10-25 | 2006-05-11 | Toyota Motor Corp | 半導体モジュールとその製造方法 |
-
2010
- 2010-07-08 JP JP2010155872A patent/JP5152263B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002100716A (ja) * | 2000-09-21 | 2002-04-05 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
JP2004266096A (ja) * | 2003-02-28 | 2004-09-24 | Renesas Technology Corp | 半導体装置及びその製造方法、並びに電子装置 |
JP2006120970A (ja) * | 2004-10-25 | 2006-05-11 | Toyota Motor Corp | 半導体モジュールとその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179443A (ja) * | 2013-03-14 | 2014-09-25 | Denso Corp | 半導体装置及びその製造方法 |
JP2014229642A (ja) * | 2013-05-20 | 2014-12-08 | 株式会社デンソー | 半導体モジュール |
JP6223613B1 (ja) * | 2017-03-22 | 2017-11-01 | 三菱電機株式会社 | 制御ユニット |
JP2018160961A (ja) * | 2017-03-22 | 2018-10-11 | 三菱電機株式会社 | 制御ユニット |
KR20200101862A (ko) * | 2019-02-20 | 2020-08-28 | 도요타 지도샤(주) | 반도체 모듈과 그것을 이용한 전력 변환 장치 |
KR102293740B1 (ko) | 2019-02-20 | 2021-08-26 | 가부시키가이샤 덴소 | 반도체 모듈과 그것을 이용한 전력 변환 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP5152263B2 (ja) | 2013-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5206743B2 (ja) | 半導体モジュールおよびその製造方法 | |
US8497572B2 (en) | Semiconductor module and method of manufacturing the same | |
WO2014002442A1 (ja) | 半導体装置および半導体装置の接続構造 | |
JP5846123B2 (ja) | パワーモジュール | |
WO2013021647A1 (ja) | 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法 | |
JP6208262B2 (ja) | パワー半導体装置の製造方法、パワー半導体装置並びにそれを用いた電力変換装置 | |
JP5626274B2 (ja) | 半導体装置 | |
KR20130133052A (ko) | 반도체 장치 및 그 제조 방법 | |
JP5793995B2 (ja) | リードフレーム、及び、パワーモジュール | |
JP4805636B2 (ja) | 電力用半導体素子及び半導体電力変換装置 | |
JP5152263B2 (ja) | 半導体モジュール | |
CN108695261B (zh) | 电力用半导体装置及其制造方法以及电力变换装置 | |
JP2018200953A (ja) | 電子装置 | |
JP7147859B2 (ja) | 半導体装置、半導体モジュールおよび車両 | |
JP6354674B2 (ja) | 半導体装置 | |
JP2020136516A (ja) | 半導体モジュールとそれを用いた電力変換装置 | |
JP5092892B2 (ja) | 半導体装置 | |
JP5948106B2 (ja) | パワー半導体モジュール及びそれを用いた電力変換装置 | |
CN110622307B (zh) | 半导体模块以及电力变换装置 | |
CN113519050A (zh) | 半导体装置 | |
CN111668165B (zh) | 半导体模块和具备该半导体模块的半导体装置 | |
JP5464062B2 (ja) | 半導体モジュールを備えた半導体装置 | |
JP6123722B2 (ja) | 半導体装置 | |
JP3922698B2 (ja) | 半導体装置 | |
JP2012244040A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120209 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5152263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |