JP2012008976A - データ処理装置、データ処理方法、およびプログラム - Google Patents
データ処理装置、データ処理方法、およびプログラム Download PDFInfo
- Publication number
- JP2012008976A JP2012008976A JP2010146889A JP2010146889A JP2012008976A JP 2012008976 A JP2012008976 A JP 2012008976A JP 2010146889 A JP2010146889 A JP 2010146889A JP 2010146889 A JP2010146889 A JP 2010146889A JP 2012008976 A JP2012008976 A JP 2012008976A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- data processing
- path
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8015—One dimensional arrays, e.g. rings, linear arrays, buses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Advance Control (AREA)
Abstract
【解決手段】複数の通信モジュールのうち少なくとも一つの通信モジュールと接続され、接続された通信モジュールとの間でデータを入出力する少なくとも一つの入出力モジュールと、入出力モジュールと接続された通信モジュール以外の複数の通信モジュールの各々と接続され、接続された通信モジュールから入力されたデータを処理して処理されたデータを接続された通信モジュールに出力する複数の処理モジュールと、入出力モジュールから入力されたデータが設定順序で複数の処理モジュールにより処理されるべきデータかを判定する判定部と、設定順序で処理されるべきデータでない場合前記複数の通信モジュールが物理的に接続された順序でデータを転送する第1パスを介して、設定順序で処理されるべきデータである場合複数の通信モジュールが設定順序でデータを転送する第2パスを介してデータを巡回させるように第1パスと第2パスとを切り替える切替部とを備える。
【選択図】 図1
Description
リング状に接続された複数の通信モジュール間で一方向にデータを巡回させるデータ処理装置であって、
前記複数の通信モジュールのうち少なくとも一つの通信モジュールと接続され、当該接続された通信モジュールとの間でデータを入出力する少なくとも一つの入出力モジュールと、
前記入出力モジュールと接続された通信モジュール以外の複数の通信モジュールの各々と接続され、当該接続された通信モジュールから入力されたデータを処理して当該処理されたデータを当該接続された通信モジュールに出力する複数の処理モジュールと、
前記入出力モジュールから入力されたデータが、設定手段により設定された設定順序で前記複数の処理モジュールにより処理されるべきデータであるか否かを判定する判定手段と、
前記判定手段により、前記入出力モジュールから入力された前記データが前記複数の処理モジュールにより前記設定順序で処理されるべきデータでないと判定された場合、前記複数の通信モジュールは、当該複数の通信モジュールが物理的に接続された順序で前記データを転送するための第1データ処理パスを介してデータを巡回させ、前記判定手段により、前記入出力モジュールから入力された前記データが前記複数の処理モジュールにより前記設定順序で処理されるべきデータであると判定された場合、前記複数の通信モジュールは、当該複数の通信モジュールが前記設定順序で前記データを転送するための第2データ処理パスを介してデータを巡回させるように、前記第1データ処理パスと前記第2データ処理パスとを切り替える切替手段と、
を備えることを特徴とする。
本発明におけるデータ処理装置での所望のデータ処理は、通信モジュール間で論理的なデータ転送路(データパス)を構成し、処理部での処理対象データをデータパスにて転送することにより実現する。リングバス上に構成されるデータパスは、受信部にてパケットから自モジュールで処理対象となるデータを取り出すため、モジュールの物理的な接続順によらず構成可能である。つまり、データパスはリングバス上で周回する。さらに、複数の受信部がデータを取り出すように設定することでデータパスを分岐させること、受信部が複数の通信モジュール(以下、「通信部」とも称する)により生成されたパケットのデータを取り出すことによりデータパスを集約させることができる。
図2を参照して、通信部102の概略構成について説明する。通信部102は、データ受信部201と、バッファ202と、セレクタ203と、データ送信部204とを備える。
(1)パケットのvalidフラグ501が有効である。
(2)接続ID504とカウント値503がデータ受信部201の保持する値と一致する。
(3)接続されているデータ処理部103へのデータの入力が可能である(stall信号253が有効でない場合、すなわち受け入れ可能状態)。
(1)入力パケットのvalidフラグ501が有効である。
(2)接続ID504とカウント値503がデータ受信部201の保持する値と一致する。
(3)接続されているデータ処理部103へのデータの入力が不可能である場合(stall信号253が有効である場合、すなわち受け入れ不可能状態)。
(1)接続されているデータ処理部103からデータの出力が可能である(valid信号256が有効の場合)。
(2)バッファ202の出力パケットのvalidフラグ501が無効である。
次に、図3(a)を参照して、データ受信部201の概略構成について説明する。データ受信部201は、受信IDレジスタ301と、受信カウンタ302と、比較部303と、判定部304とを備える。
(1)パケットのvalidフラグ501が有効である。
(2)パケットの接続ID504が受信IDレジスタ301に格納されている接続IDと一致する。
(3)パケットのカウント値503が受信カウンタ302の値と一致する。
次に、図3(b)を参照して、データ送信部204の概略構成について説明する。データ送信部204は、送信IDレジスタ401と、送信カウンタ402と、出力制御部403と、パケット生成部404と、パス設定部405と、データ処理終了検出部406とを備える。
(1)バッファ202からの出力パケットのvalidフラグ501が有効であり、且つstallフラグ502が保留を示していない。
(2)バッファ202からの出力パケットの接続ID504が送信IDレジスタ401に格納されている接続IDと一致する。
(1)その出力パケットのvalidフラグ501が無効である。
(2)データを抽出し終えて無効化するパケット(validフラグ501が有効かつstallフラグ502が保留を示していないときで、パケットの接続ID504が送信IDレジスタ401に格納されている接続IDと一致したパケット)である。
図4(b)を参照して、図3(b)に示されるパス設定部405などモジュールのレジスタにアクセスして値を変更する際に転送されるパケットの、データ506の内部フォーマットの例を説明する。データ506は、データタイプ701と、RWフラグ702と、アドレス703と、データ704とを備える。
図10(a)を参照して、本実施形態に係るデータ処理構成の概略構成について説明する。図5(a)で説明したデータ処理装置のデータ処理部E(データ処理部103−5)が、出力部1101に置き換わっている。出力部Eには出力端子153が接続されている。図10(b)を参照して、データパスが分岐する場合の処理の流れを説明する。Aより入力されたデータは、まず処理部Dにより処理された後、二つの処理部B、処理部Cによりそれぞれ異なる処理を実施される。その後、処理部Bからの出力は入出力部Aから出力される。一方、処理部Cからの出力は出力部Eから出力される。
第3実施形態に係るデータ処理装置は、第1実施形態では1組であった、第2データ処理パスを設定するレジスタ群を2組備える。第2データ処理パスを設定するレジスタ群とは、受信IDレジスタ301、受信カウンタ302、送信IDレジスタ401、送信カウンタ402の一組である。本実施形態に係るデータ受信部201を示した図12(a)、およびデータ送信部204を示した図12(b)を参照して、パケットの受信および送信の動作について説明する。なお、データ処理装置は第1実施形態で説明したデータ処理装置と同様の構成である。また、2組備えた第2データ処理パスを設定するレジスタ群が選択される以外は第1実施形態と同じ動作をするため、説明は省略する。
受信IDレジスタ1301(受信IDレジスタ0)は、パケットの保持するデータ506のデータタイプ701が図4(b)に示されるフォーマットである場合に、パケットの接続ID504と比較するために用いられる。
送信IDレジスタ1305(送信IDレジスタ0)は、データ処理部103およびデータ入出力部101からの入力信号255(フォーマットは506)のデータタイプ701が図4(b)に示されるフォーマットである場合に、パケットの接続ID504としてパケット生成部404において付加される。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (5)
- リング状に接続された複数の通信モジュール間で一方向にデータを巡回させるデータ処理装置であって、
前記複数の通信モジュールのうち少なくとも一つの通信モジュールと接続され、当該接続された通信モジュールとの間でデータを入出力する少なくとも一つの入出力モジュールと、
前記入出力モジュールと接続された通信モジュール以外の複数の通信モジュールの各々と接続され、当該接続された通信モジュールから入力されたデータを処理して当該処理されたデータを当該接続された通信モジュールに出力する複数の処理モジュールと、
前記入出力モジュールから入力されたデータが、設定手段により設定された設定順序で前記複数の処理モジュールにより処理されるべきデータであるか否かを判定する判定手段と、
前記判定手段により、前記入出力モジュールから入力された前記データが前記複数の処理モジュールにより前記設定順序で処理されるべきデータでないと判定された場合、前記複数の通信モジュールは、当該複数の通信モジュールが物理的に接続された順序で前記データを転送するための第1データ処理パスを介してデータを巡回させ、前記判定手段により、前記入出力モジュールから入力された前記データが前記複数の処理モジュールにより前記設定順序で処理されるべきデータであると判定された場合、前記複数の通信モジュールは、当該複数の通信モジュールが前記設定順序で前記データを転送するための第2データ処理パスを介してデータを巡回させるように、前記第1データ処理パスと前記第2データ処理パスとを切り替える切替手段と、
を備えることを特徴とするデータ処理装置。 - 前記設定手段は、前記データを受信する元の通信モジュールを示す受信ID番号と、前記データを送信する先の通信モジュールを示す送信ID番号とを、それぞれの通信モジュールに対して設定し、
前記切替手段は、前記設定手段により設定される前記受信ID番号および前記送信ID番号により特定される順序を変更することにより前記第1データ処理パスと前記第2データ処理パスとを切り替えることを特徴とする請求項1に記載のデータ処理装置。 - 前記設定手段は、
前記データを受信する元の通信モジュールを示す第1受信ID番号と、前記データを送信する先の通信モジュールを示す第1送信ID番号とを、それぞれの通信モジュールに対して前記物理的に接続された順序で設定することにより前記第1データ処理パスを予め設定し、
前記データを受信する元の通信モジュールを示す第2受信ID番号と、前記データを送信する先の通信モジュールを示す第2送信ID番号とを、それぞれの通信モジュールに対して設定することにより前記第2データ処理パスを予め設定し、
前記切替手段は、前記第1データ処理パスまたは前記第2データ処理パスを選択することにより、前記第1データ処理パスと前記第2データ処理パスとを切り替えることを特徴とする請求項1に記載のデータ処理装置。 - リング状に接続された複数の通信モジュール間で一方向にデータを巡回させることが可能であり、
前記複数の通信モジュールのうち少なくとも一つの通信モジュールと接続され、当該接続された通信モジュールとの間でデータを入出力する少なくとも一つの入出力モジュールと、
前記入出力モジュールと接続された通信モジュール以外の複数の通信モジュールの各々と接続され、当該接続された通信モジュールから入力されたデータを処理して当該処理されたデータを当該接続された通信モジュールに出力する複数の処理モジュールと、を備えるデータ処理装置におけるデータ処理方法であって、
判定手段が、前記入出力モジュールから入力されたデータが、設定工程により設定された設定順序で前記複数の処理モジュールにより処理されるべきデータであるか否かを判定する判定工程と、
切替手段が、前記判定工程により、前記入出力モジュールから入力された前記データが前記複数の処理モジュールにより前記設定順序で処理されるべきデータでないと判定された場合、前記複数の通信モジュールは、当該複数の通信モジュールが物理的に接続された順序で前記データを転送するための第1データ処理パスを介してデータを巡回させ、前記判定工程により、前記入出力モジュールから入力された前記データが前記複数の処理モジュールにより前記設定順序で処理されるべきデータであると判定された場合、前記複数の通信モジュールは、当該複数の通信モジュールが前記設定順序で前記データを転送するための第2データ処理パスを介してデータを巡回させるように、前記第1データ処理パスと前記第2データ処理パスとを切り替える切替工程と、
を有することを特徴とするデータ処理方法。 - 請求項4に記載のデータ処理方法をコンピュータに実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010146889A JP5600492B2 (ja) | 2010-06-28 | 2010-06-28 | データ処理装置、データ処理方法、制御装置、制御方法およびプログラム |
US13/114,155 US9053225B2 (en) | 2010-06-28 | 2011-05-24 | Data processing apparatus, data processing method, and storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010146889A JP5600492B2 (ja) | 2010-06-28 | 2010-06-28 | データ処理装置、データ処理方法、制御装置、制御方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012008976A true JP2012008976A (ja) | 2012-01-12 |
JP5600492B2 JP5600492B2 (ja) | 2014-10-01 |
Family
ID=45353623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010146889A Expired - Fee Related JP5600492B2 (ja) | 2010-06-28 | 2010-06-28 | データ処理装置、データ処理方法、制御装置、制御方法およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9053225B2 (ja) |
JP (1) | JP5600492B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013196509A (ja) * | 2012-03-21 | 2013-09-30 | Canon Inc | 情報処理装置及びその制御方法 |
US10509754B2 (en) | 2015-10-14 | 2019-12-17 | Canon Kabushiki Kaisha | Information processing apparatus, control method for information processing apparatus, and storage medium |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5014362B2 (ja) | 2009-02-25 | 2012-08-29 | キヤノン株式会社 | 情報処理装置及びその制御方法、コンピュータプログラム |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63240663A (ja) * | 1987-03-27 | 1988-10-06 | Nec Corp | プロセツサ |
JPH05324594A (ja) * | 1992-05-07 | 1993-12-07 | Nec Corp | プロセッサ |
JPH0991262A (ja) * | 1995-09-20 | 1997-04-04 | Fuji Xerox Co Ltd | マルチプロセッサシステム |
WO2004003773A1 (ja) * | 2002-06-28 | 2004-01-08 | Mitsubishi Denki Kabushiki Kaisha | 識別符号付与装置及び方法 |
JP2010198226A (ja) * | 2009-02-24 | 2010-09-09 | Canon Inc | データ処理装置、データ処理方法およびプログラム |
JP2010200034A (ja) * | 2009-02-25 | 2010-09-09 | Canon Inc | 情報処理装置及びその制御方法、コンピュータプログラム |
JP2010206517A (ja) * | 2009-03-03 | 2010-09-16 | Canon Inc | データ処理装置、データ処理装置の制御方法、およびプログラム |
JP2010218253A (ja) * | 2009-03-17 | 2010-09-30 | Canon Inc | 情報処理装置、情報処理方法およびプログラム |
JP2010244512A (ja) * | 2009-03-17 | 2010-10-28 | Canon Inc | データ処理装置およびデータ処理方法またはプログラム |
JP2011008658A (ja) * | 2009-06-29 | 2011-01-13 | Canon Inc | データ処理装置、データ処理方法およびプログラム |
JP2011022714A (ja) * | 2009-07-14 | 2011-02-03 | Canon Inc | データ処理装置 |
JP2011081643A (ja) * | 2009-10-08 | 2011-04-21 | Canon Inc | 複数の処理モジュールを有する並列処理回路を備えるデータ処理装置、およびその制御方法 |
JP5361567B2 (ja) * | 2009-06-25 | 2013-12-04 | キヤノン株式会社 | データ処理装置、データ処理方法およびプログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2872834B2 (ja) | 1991-06-05 | 1999-03-24 | 住友ベークライト株式会社 | 2層フレキシブル印刷回路基板の製造方法 |
US6091705A (en) * | 1996-12-20 | 2000-07-18 | Sebring Systems, Inc. | Method and apparatus for a fault tolerant, software transparent and high data integrity extension to a backplane bus or interconnect |
JPH11167560A (ja) | 1997-12-03 | 1999-06-22 | Nec Corp | データ転送システム、このシステムに用いるスイッチング回路、アダプタ及びこのシステムを有する集積回路並びにデータ転送方法 |
US6292200B1 (en) * | 1998-10-23 | 2001-09-18 | Silicon Graphics, Inc. | Apparatus and method for utilizing multiple rendering pipes for a single 3-D display |
EP1495412B1 (en) * | 2002-03-22 | 2012-11-28 | Alandro Consulting NY LLC | Scalable high performance 3d graphics |
JP4359490B2 (ja) | 2003-11-28 | 2009-11-04 | アイピーフレックス株式会社 | データ伝送方法 |
US8305938B2 (en) * | 2007-12-31 | 2012-11-06 | Ciena Corporation | Interworking an ethernet ring network with a spanning tree controlled ethernet network |
JP5432587B2 (ja) | 2009-05-14 | 2014-03-05 | キヤノン株式会社 | データ処理装置、その制御方法およびプログラム |
JP5414506B2 (ja) | 2009-12-18 | 2014-02-12 | キヤノン株式会社 | データ処理装置、データ処理方法、及びプログラム |
-
2010
- 2010-06-28 JP JP2010146889A patent/JP5600492B2/ja not_active Expired - Fee Related
-
2011
- 2011-05-24 US US13/114,155 patent/US9053225B2/en not_active Expired - Fee Related
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63240663A (ja) * | 1987-03-27 | 1988-10-06 | Nec Corp | プロセツサ |
JPH05324594A (ja) * | 1992-05-07 | 1993-12-07 | Nec Corp | プロセッサ |
JPH0991262A (ja) * | 1995-09-20 | 1997-04-04 | Fuji Xerox Co Ltd | マルチプロセッサシステム |
WO2004003773A1 (ja) * | 2002-06-28 | 2004-01-08 | Mitsubishi Denki Kabushiki Kaisha | 識別符号付与装置及び方法 |
JP2010198226A (ja) * | 2009-02-24 | 2010-09-09 | Canon Inc | データ処理装置、データ処理方法およびプログラム |
JP2010200034A (ja) * | 2009-02-25 | 2010-09-09 | Canon Inc | 情報処理装置及びその制御方法、コンピュータプログラム |
JP2010206517A (ja) * | 2009-03-03 | 2010-09-16 | Canon Inc | データ処理装置、データ処理装置の制御方法、およびプログラム |
JP2010218253A (ja) * | 2009-03-17 | 2010-09-30 | Canon Inc | 情報処理装置、情報処理方法およびプログラム |
JP2010244512A (ja) * | 2009-03-17 | 2010-10-28 | Canon Inc | データ処理装置およびデータ処理方法またはプログラム |
JP5361567B2 (ja) * | 2009-06-25 | 2013-12-04 | キヤノン株式会社 | データ処理装置、データ処理方法およびプログラム |
JP2011008658A (ja) * | 2009-06-29 | 2011-01-13 | Canon Inc | データ処理装置、データ処理方法およびプログラム |
JP2011022714A (ja) * | 2009-07-14 | 2011-02-03 | Canon Inc | データ処理装置 |
JP2011081643A (ja) * | 2009-10-08 | 2011-04-21 | Canon Inc | 複数の処理モジュールを有する並列処理回路を備えるデータ処理装置、およびその制御方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013196509A (ja) * | 2012-03-21 | 2013-09-30 | Canon Inc | 情報処理装置及びその制御方法 |
US10509754B2 (en) | 2015-10-14 | 2019-12-17 | Canon Kabushiki Kaisha | Information processing apparatus, control method for information processing apparatus, and storage medium |
Also Published As
Publication number | Publication date |
---|---|
JP5600492B2 (ja) | 2014-10-01 |
US9053225B2 (en) | 2015-06-09 |
US20110320677A1 (en) | 2011-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5361567B2 (ja) | データ処理装置、データ処理方法およびプログラム | |
US9201839B2 (en) | Information processing apparatus, communication method and storage medium | |
US8799536B2 (en) | Data processing apparatus, data processing method and computer-readable medium | |
CN102521201A (zh) | 多核数字信号处理器片上系统及数据传输方法 | |
JP5419493B2 (ja) | データ処理装置、データ処理装置の制御方法、およびプログラム | |
US20140132979A1 (en) | Information processing apparatus, information processing method, and storage medium | |
JP5538798B2 (ja) | データ処理装置およびデータ処理方法またはプログラム | |
JP5600492B2 (ja) | データ処理装置、データ処理方法、制御装置、制御方法およびプログラム | |
JP5341623B2 (ja) | データ処理装置、データ処理方法およびプログラム | |
JP6007509B2 (ja) | シリアルi/fバス制御装置及び撮像装置 | |
JP2016220254A (ja) | 撮像装置 | |
JP5432587B2 (ja) | データ処理装置、その制御方法およびプログラム | |
JP2008187711A (ja) | 2つのエンティティ間の通信ゲートウェイ | |
JP2013196509A (ja) | 情報処理装置及びその制御方法 | |
JP2020191520A (ja) | 撮像装置及び撮像装置の制御方法 | |
JP4123660B2 (ja) | プログラマブルコントローラ | |
JP7027145B2 (ja) | 通信装置、通信装置の制御方法およびプログラム | |
US20200311020A1 (en) | Networked Computer With Embedded Rings Field | |
JP3586603B2 (ja) | データ転送装置及びデータ転送方法 | |
JP2010009576A (ja) | マルチプロセッサ及びマルチプロセッサの制御方法 | |
JP2014209801A (ja) | 情報処理装置、情報処理方法、制御装置および制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20140404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140718 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140818 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5600492 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |