JPH0991262A - マルチプロセッサシステム - Google Patents

Abstract

(57)【要約】 【課題】 リングバス形状の通信機能をプロセッサエレ
メントを構成するＶＬＳＩチップの中に埋め込むことに
より、分散メモリ型マルチプロセッサシステムを構築す
る場合において、高い通信性能と低コスト性を実現する
システムアーキテクチャおよびＶＬＳＩチップアーキテ
クチャを提供する。 【解析手段】 リング形状の通信ネットワークを有し、
マスタ・スレーブ形式により通信を行うマルチプロセッ
サシステムにおいて、各々のプロセッサエレメントに、
各ノード毎にノードＩＤを設定するノードＩＤレジスタ
と、ＩＤ設定フラグを設け、ＩＤ設定フラグがリセット
されている場合に、前記ノードＩＤ設定命令に付加され
ているノードＩＤを前記ノードＩＤレジスタに設定し、
前記ＩＤ設定フラグをセットし、前記ノードＩＤ設定命
令を下流のノードに伝えない制御処理を行い、前記ＩＤ
設定フラグが設定されている場合には、前記ノードＩＤ
設定命令を下流のノードに伝える制御処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、リングバス形式の
通信ネットワークを用いた分散メモリ型のマルチプロセ
ッサシステムに関し、特に、マルチプロセッサシステム
を構成する要素のプロセッサエレメントを、プロセッサ
間通信，データ転送，同期，並列演算などの処理機構を
有するＶＬＳＩ（大規模半導体集積回路）チップで構成
し、高い通信機能と低コスト性を実現するＶＬＳＩチッ
プアーキテクチャを有するマルチプロセッサシステムに
関するものである。

【０００２】

【従来の技術】従来から、マルチプロセッサシステムを
構成する場合の問題点の１つとして、プロセッサ間通信
やデータ転送の性能と経済性とのトレードオフがあげら
れる。すなわち、プロセッサ間通信やデータ転送の性能
を高めるためには、通信ネットワークが複雑化し、コス
トの上昇をもたらす。また、逆に、コストを押えるため
には、プロセッサ間通信やデータ転送の性能が悪くなっ
てしまう。

【０００３】前者の例として、全てのプロセッサが１対
１の専用バスで結合された完全結合ネットワークでは、
データ転送は高速であるが、プロセッサ数Ｎに対して、
通信ネットワークは、Ｏ（Ｎ＾２）の規模となり、コス
トの上昇をもたらす。また、後者の例では、通信ネット
ワークとして共有バスを用いた場合、コストは低くなる
が、データ転送の幅が小さくなり、通信性能は悪くな
る。

【０００４】このため、例えば、通信性能を比較的高く
保ったまま、コストを押えるための１つのアプローチと
して、ＶＬＳＩ製造技術を利用して、プロセッサ間通信
に係わる全ての機能を単一のＶＬＳＩチップとして製造
することや、通信機能をプロセッサと同一のＶＬＳＩチ
ップ上に製造する試みがある。

【０００５】しかし、従来においては、分散メモリを有
するＭＩＭＤ（multiple instruction multiple data s
tream）型マルチプロセッサシステムにおいて、ＶＬＳ
Ｉ製造技術による通信機能の実現性を考慮して、コスト
性能比の高いアーキテクチャの提案がなされていなかっ
た。

【０００６】これらの技術に関係すると思われる従来技
術の一例をあげれば、例えば、特開昭６２−１８８５０
号公報で提案されている「リングネットワークの同報通
信制御方式」または特開平４−１５６６５５号公報で提
案されている「プロセッサ間通信方式」がある。これら
の通信制御方式または通信方式においては、リング状に
接続された通信ネットワークを介したデータ転送に専用
の小容量のデータバッファを用いる。このため、通信相
手のノードの状態によっては、データ転送を開始するこ
とができなかったり、また、通信相手となるノードの状
態を予め知っておくことが必要となり、ノード状態に関
するデータ転送のために、余分な通信トラフィックが増
えたり、ノード状態を監視するための専用の信号線が必
要となるなどの問題があった。

【０００７】また、別の一例をあげれば、特開昭６２−
１４５３４８号公報で提案されている「識別番号設定方
式」があげられるが、この識別番号設定方式では、演算
回路や信号線の専用化が避られず、非常の多くの数のプ
ロセッサエレメントから成るマルチプロセッサシステム
を構成する上での経済性が損なわれる。

【０００８】

【発明が解決しようとする課題】ところで、このような
専用回路は、通信機能とプロセッサとが一体化された場
合には、汎用の演算器で代替することができる。したが
って、本発明の目的は、リングバス形状の通信機能をプ
ロセッサエレメントを構成するＶＬＳＩチップの中に埋
め込むことにより、分散メモリ型マルチプロセッサシス
テムを構築する場合において、高い通信性能と低コスト
性を実現するシステムアーキテクチャおよびＶＬＳＩチ
ップアーキテクチャを提供することにある。

【０００９】

【課題を解決するための手段】上述のような目的を達成
するため、本発明のマルチプロセッサシステムは、第１
の特徴として、プロセッサエレメントを有する複数のノ
ードがリングバス形式の通信ネットワークを介して接続
され、マスター・スレーブ形式でノード間のデータ通信
を行い、各ノードのプロセッサエレメントにおいてデー
タ処理を行うマルチプロセッサシステムにおいて、各々
のプロセッサエレメントが、各ノード毎に設けられるノ
ードＩＤを設定するノードＩＤレジスタ（４４）と、各
ノード毎に設けられるノードＩＤが設定されたか否かを
示すＩＤ設定フラグを格納するＩＤ設定フラグレジスタ
（４３）と、該ＩＤ設定フラグをシステムのリセット時
にリセットするリセット手段（２７）と、マスターノー
ドとスレーブノードとの区別を設定するノード種別設定
手段（４３）と、前記ノード種別設定手段がマスターノ
ードに設定された場合に、それぞれに異なるノードＩＤ
を設定するノードＩＤ設定命令を発行する命令発行手段
（２７）と、前記ノード種別設定手段がスレーブノード
に設定された場合に、前記ＩＤ設定フラグがリセットさ
れている場合に、前記ノードＩＤ設定命令に付加されて
いるノードＩＤを前記ノードＩＤレジスタに設定し、前
記ＩＤ設定フラグをセットし、前記ノードＩＤ設定命令
を下流のノードに伝えない制御処理を行い、前記ＩＤ設
定フラグが設定されている場合には、前記ノードＩＤ設
定命令を下流のノードに伝える制御処理を行う制御手段
（２７）とを備えることを特徴とする。

【００１０】また、第２の特徴として、本発明のマルチ
プロセッサシステムは、同じく、プロセッサエレメント
を有する複数のノードがリングバス形式の通信ネットワ
ークを介して接続され、マスター・スレーブ形式でノー
ド間のデータ通信を行い、各ノードのプロセッサエレメ
ントにおいてデータ処理を行うマルチプロセッサシステ
ムにおいて、各々のプロセッサエレメントが、プロセッ
サ間通信のために割り当てられた命令コードを入力しそ
の内容をデコードしプロセッサ間通信に必要な制御信号
を生成する制御回路（２７）と、該制御信号に基づいて
パケット形式で転送される１つあるいは複数からなるデ
ータのヘッダ部を組み立てるヘッダ部生成回路（３８）
と、ノード内部のデータを一時的に蓄える出力バッファ
（３２）と、リングバスからのデータ入力と前記ヘッダ
部生成回路の出力と前記出力バッファからのデータの３
者を入力してその１つを選択するマルチプレクサ（２
９）と、該マルチプレクサの出力を１クロック遅延させ
次のノードへ出力するラッチ回路（３０）とを備えるこ
とを特徴とする。

【００１１】また、本発明のマルチプロセッサシステム
は、第３の特徴として、同じく、プロセッサエレメント
を有する複数のノードがリングバス形式の通信ネットワ
ークを介して接続され、マスター・スレーブ形式でノー
ド間のデータ通信を行い、各ノードのプロセッサエレメ
ントにおいてデータ処理を行うマルチプロセッサシステ
ムにおいて、各ノードのプロセッサエレメントを介して
伝搬される専用の割込み信号線と、前記割込み信号線に
より各ノードのプロセッサエレメントが通常のデータ通
信よりも優先度の高い割り込みを他プロセッサエレメン
トに伝える通信制御処理手段（２７）とを備えることを
特徴とする。

【００１２】また、第４の特徴として、本発明のマルチ
プロセッサシステムは、同じく、プロセッサエレメント
を有する複数のノードがリングバス形式の通信ネットワ
ークを介して接続され、マスター・スレーブ形式でノー
ド間のデータ通信を行い、各ノードのプロセッサエレメ
ントにおいてデータ処理を行うマルチプロセッサシステ
ムにおいて、ノード間のデータ転送に係る制御データを
記述するディスクリプタを格納する記憶手段と、前記デ
ィスクリプタへのポインタを設定するポインタレジスタ
群と、データ転送を処理する毎に該ポインタレジスタに
設定されたポインタを更新する更新手段とを備える特徴
とする。

【００１３】また、この場合において、本発明のマルチ
プロセッサシステムでは、第５の特徴として、前記ディ
スクリプタが、次ディスクリプタへのポインタと、送受
信データが格納されるメモリブロックへのポインタと、
データ長とを含むことを特徴とする。

【００１４】また、第６の特徴として、ここでの本発明
のマルチプロセッサシステムは、各々のプロセッサエレ
メントが、前記ノード種別設定手段に外部入力信号が与
えられることにより、マスターノードまたはスレーブノ
ードのプロセッサエレメントとして機能させることを特
徴とする。その場合、第７の特徴としては、スレーブノ
ードとして機能するプロセッサエレメントは、リセット
解除後に、待機モードに入り、マスターノードのプロセ
ッサエレメントから送信される割り込み信号により、再
起動されることを特徴とする。また、第８の特徴とし
て、スレーブノードとして機能するプロセッサエレメン
トは、リセット解除後の待機モードにおいて、リングバ
スを介して送信されるプログラムまたはデータを、ロー
カルメモリに格納することを特徴とする。

【００１５】このような様々な特徴を有する本発明のマ
ルチプロセッサシステムによれば、コスト性能比の良い
マルチプロセッサシステムの構築が容易に可能となる。
具体的に説明すると、リング形状の通信ネットワークを
有し、マスタ・スレーブ形式により通信を行うマルチプ
ロセッサシステムにおいて、各々のプロセッサエレメン
トに、各ノード毎にノードＩＤを設定するノードＩＤレ
ジスタと、ＩＤ設定フラグを設けることにより、専用の
演算回路や信号線を必要とすることなく、ＩＤ設定フラ
グを用いて効率的にノードＩＤを設定するとことが可能
になる。

【００１６】また、ＩＤ設定フラグは、システムのリセ
ット時にリセットされ、マスターノードのプロセッサエ
レメントが、ノードＩＤを設定するためのノードＩＤ設
定命令を用いて、それぞれ異なるノードＩＤを付加した
ノードＩＤ設定命令をスレーブノードの個数分だけ当該
ノードＩＤ設定命令を発行する。スレーブノードのプロ
セッサエレメントは、ノードＩＤ設定命令を受け取った
時、ＩＤ設定フラグがリセットされている場合には、
ノードＩＤ設定命令に付加されているノードＩＤをノー
ドＩＤレジスタに設定し、前記ＩＤ設定フラグをセッ
トし、前記命令を下流ノードに伝えない。また、スレ
ーブノードのプロセッサエレメントは、ＩＤ設定フラグ
が設定されている場合には、ノードＩＤ設定命令を下
流のノードに伝えるだけで何もしない。このような各ノ
ードのプロセッサエレメントの動作により、各ノードの
プロセッサエレメントにおいて、効率的にノードＩＤを
設定するとことが可能になる。

【００１７】また、マルチプロセッサシステムを構成す
る各々のノードのプロセッサエレメントは、パケット形
式のバスデータ通信命令のヘッダ部を生成するへッダ部
生成回路と、ノード内部のデータを一時的に蓄える出力
バッファと、リングバスデータ入力とへッダ部生成回路
の出力とデータ出力バッファの３者を入力して１つの選
択するマルチプレクサと、マルチプレクサの出力を１ク
ロック遅延させ、次ノードのへの出力とするラッチ回路
とを備えており、これらの回路要素により、リングバス
により接続された各々のノードにおいて、データ転送す
る場合に、ノード当たりのデータの伝搬を１クロックサ
イクルで行うことができ、このため、同期方式よりデー
タ転送を行うことができ、高速にノード間のデータ通信
が可能になる。

【００１８】また、ここでのマルチプロセッサシステム
においては、各プロセッサエレメントを介して伝搬され
る専用の割り込み信号線を備えており、この割り込み信
号線を用いることにより、通常の通信よりも優先度の高
い割り込みとして、他ノードのプロセッサエレメントに
順次に伝えるように動作する。これにより、システムに
異常事態が発生した場合にも、効率的な対処が可能とな
る。

【００１９】また、各ノードの間のデータ転送のため、
データ転送の制御データを記述しているディスクリプタ
へのポインタを設定するポインタレジスタ群と、データ
転送を処理する毎にこれらのポインタレジスタに設定さ
れたポインタを更新する更新手段を備えており、ここで
のデータ転送に係わるディスクリプタが、次ディスクリ
プタへのポインタと、送受信データが格納されるメモリ
ブロックへのポインタと、送受信データが格納されるメ
モリブロックへのポインタと、データ長とを保持してい
る。このため、ここでの更新手段により、ポインタを更
新するのみで、ディスクリプタの状態を伝えられ、この
ため、効率的なデータ転送が高速に行える。

【００２０】また、ここでのマルチプロセッサシステム
を構成する各々のプロセッサエレメントの回路構成は、
マスターノード用とスレーブノード用とでそれぞれに専
用の回路構成とすることなく、共通の回路構成として、
ＶＬＳＩ（大規模半導体集積回路）チップにより構成
し、ソフトウェア処理によりマスターノード用またはス
レーブノード用として動作する。このため、ノード種別
設定手段を設け、その設定に応じて、つまり、外部入力
信号により、マスターノード用のプロセッサエレメント
として機能するか、スレーブノード用のプロセッサエレ
メントとして機能するかを識別できるようにする。マス
ターノード用のプロセッサエレメントとして機能する場
合に、初期状態のシステムリセット解除後、ノードＩＤ
設定命令を発行する。スレーブノード用のプロセッサエ
レメントとして機能する場合には、初期状態のシステム
リセット解除後、待機モードに入り、マスターノード用
のプロセッサエレメントから送信されるプログラム等の
データによって、ローカルメモリを初期化した後、割込
み信号により再起動される。

【００２１】

【発明の実施の形態】以下、本発明を実施する形態につ
いて、具体的に図面を参照して説明する。図１は、本発
明を一態様で実施するマルチプロセッサシステムの全体
の構成を示すブロック図である。図１において、１０は
リングバス、１１はマスターノード、１２は第１番目の
スレーブノード、１３は第ｎ番目のスレーブノード、１
４はホストインターフェイスバス、１５はバス交換器、
１６はホストコンピュータ、１７はプロセッサエレメン
ト、１８はローカルメモリ、１９はインターフェイス回
路、２０は周辺回路である。

【００２２】リングバス１０は、１方向のみにデータの
情報が伝達されるバスである。ここでのリングバス１０
に対して、マスタノード１１およびスレーブノード（１
２，１３）の（Ｎ＋１）個のノードがリング状につなが
る。マスターノード１１のノード番号を“０”とし、各
ノードのノード番号は、リングバス１０のバスデータ出
力方向の１つ先のノードのノード番号が、リングバスの
バスデータ入力方向の１つ手前のノードのノード番号に
“１”を加えた値となっている。すなわち、マスターノ
ード１１を起点のノード（ノード番号“０”）として、
Ｎ個のノードのノード番号は、１，２，３，…，（Ｎ−
２），（Ｎ−１），Ｎとなる。

【００２３】マスターノード１１は、リングバス１０に
よる通信を制御するノードであり、基本的な動作モード
においては、マスターノード１１に属するプロセッサエ
レメント１７のみが、リングバス通信命令を発行でき
る。また、マスターノード１１のプロセッサエレメント
１７に接続されているローカルバスには、ローカルメモ
リ１８，インターフェイス回路１９，周辺回路２０が接
続されている。

【００２４】個々のスレーブノード１２〜スレーブノー
ド１３は、リングバス通信命令を解釈して実行する。各
々のスレーブノード（１２，１３）は、プロセッサエレ
メント（１２ａ，１３ａ）およびローカルメモリ（１２
ｂ，１３ｂ）を備えており、該ローカルバスにより、プ
ロセッサエレント（１２ａ，１３ａ）とローカルメモリ
（１２ｂ，１３ｂ）とが結合される。スレーブノードの
ローカルバスには、ローカルメモリのみが接続される。
これに対して、マスターノード１１のローカルバスに
は、前述したように、ローカルメモリ１８が接続される
と共に、インターフェイス回路１９，周辺回路２０が接
続されており、このインターフェイス回路１９に、バス
交換器１５を介して、ホストコンピュータ１６が接続さ
れる。これによって、ホストコンピュータ１６は、バス
交換器１５，ホストインターフェイスバス１４，インタ
ーフェイス回路１９を介して、マスターノード１１のロ
ーカルメモリ１８に対するデータの読み出しおよび書き
込みが行われる。

【００２５】マスターノード１１およびその他のスレー
ブノード（１２，１３）における各々のプロセッサエレ
メント（１７，１２ａ，１３ａ）の内部の回路構成は、
全て同じ構成となっており、マスターノード用とスレー
ブノード用とでそれぞれに専用の回路構成とすることな
く、ＶＬＳＩ（半導体集積回路装置）チップにより構成
される。次に、このようなプロセッサエレメントの内部
の回路構成について説明する。

【００２６】図２は、プロセッサエレメントの内部構成
を示すブロック図である。図２において、１７はプロセ
ッサエレメント、２１はリングバスインターフェイスユ
ニット（ＲＢＩＵ）、２２は内部データバス、２３は整
数演算ユニット（ＩＡＵ）、２４は浮動小数点演算ユニ
ット（ＦＡＵ）、２５は命令キャッシュユニット（ＩＣ
Ｕ）、２６はメモリインターフェイスユニット（ＭＩ
Ｕ）である。

【００２７】リングバスインターフェイスユニット２１
は、リングバスによるバス通信の制御処理を行い、バス
通信命令の発行，解釈，制御，実行を行う。主な外部イ
ンターフェイス信号の信号線として、リングバス入力、
リングバス出力，バス通信命令入力（バスコマンド入
力，トークン入力，パリティ入力），バス通信命令出力
（バスコマンド出力，トークン出力，パリティ出力），
割り込み入力，割り込み出力，バスウェイト入力，バス
ウェイト出力の各々の信号線が設けられており、これら
の入力線および出力線が隣の他のプロセッサエレメント
のリングバスインターフェイスユニットの対応の信号線
と直列に接続される。また、後述するように、リングバ
スインターフェイスユニット２１には、プロセッサ間通
信のために割り当てられた命令コードを入力しその内容
をデコードしプロセッサ間通信に必要な制御信号を生成
する制御回路を含んでいる。リングバスインターフェイ
スユニット２１の主な内部インターフェイスは、内部デ
ータバス２２である。内部データバス２２には、整数演
算ユニット（ＩＡＵ）２３，浮動小数点演算ユニット
（ＦＡＵ）２４，命令キャッシュユニット（ＩＣＵ）２
５，メモリインターフェイスユニット（ＭＩＵ）２６が
接続され、これらとリングバスインターフェイスユニッ
ト２１との間のデータ伝送が行われる。

【００２８】整数演算ユニット２３は、算術演算ユニッ
ト（ＡＬＵ）、レジスタファイルなどを含み、整数演算
の制御処理を行う。この整数演算ユニット２３は、命令
キャッシュユニット２５に命令アドレスを出力し、命令
キャッシュユニット２５から入力される命令を解釈して
実行する命令処理機構を含んでいる。

【００２９】浮動小数点演算ユニット２４は、浮動小数
点加減算器，浮動小数点乗算器，浮動小数点レジスタフ
ァイルを含んでおり、浮動小数点演算の処理制御を行
う。この演算処理の制御は、浮動小数点演算ユニット２
４が、命令キャッシュユニット２５から入力される命令
を解釈し、その内容に従って、浮動小数点演算の処理を
実行する。

【００３０】命令キャッシュユニット２５は、整数演算
ユニット２３から命令アドレスを入力し、内部キャッシ
ュメモリに対応する命令があれば（キャッシュヒッ
ト）、それを出力する。また、内部キャッシュメモリに
対応する命令がない場合には（キャッシュミス）、メモ
リインターフェイスユニット２６を通じて外部メモリ
（ローカルメモリ）から必要な命令を含むデータブロッ
クを入力し、入力したデータブロックのデータから整数
演算ユニット２３に対する命令を出力する。

【００３１】メモリインターフェイスユニット２６は、
プロセッサエレメント１７の外部に接続される外部メモ
リ（ローカルメモリ）との間でのデータの読み出し、書
き込みを行う制御処理を行う。ここでのメモリに対する
データの読み出しおよび書き込みの制御処理は、次のよ
うなタスク〜タスクの４種類のタスクとして、メモ
リインターフェイス処理を実行する。すなわち、 タスク：整数演算ユニット２３のデコードするロード
／ストア命令に必要な処理を行うタスク。 タスク：浮動小数点演算ユニット２４の内部に外部メ
モリからのデータを連続的に格納し、また、逆に、浮動
小数点演算ユニット２４から外部メモリにデータを連続
的に格納するタスク。 タスク：命令キャッシュユニット２５のキャッシュミ
スに必要な処理（外部メモリから必要な命令を含むブロ
ックを入力し、入力したブロックのデータから命令を出
力する処理）を行うタスク。 タスク：リングバスインターフェイスユニット２１を
介してリングバスから入力されるデータを外部メモリに
書き込む。また、逆にリングバスインターフェイスユニ
ット２１を介してリングバスへ出力されるデータを外部
メモリから読み出すタスク。

【００３２】これらの４種類のタスクの関するメモリイ
ンターフェイスユニット２６と、整数演算ユニット２
３，浮動小数点演算ユニット２４，命令キャッシュユニ
ット２５，リングバスインターフェイスユニット２１と
の間のデータ転送は、すベて内部データバス２２を介し
て行われる。従って、リングバスネットワークを介した
データ転送は、内部の演算ユニット（２３，２４）の処
理とは完全に独立して行うことができる。また、ネット
ワーク間のデータ転送は、内部データバス２２やメモリ
インターフェイスユニット２６を占有することになるた
め、他の演算ユニットとの競合が起こる。その場合、ネ
ットワーク間のデータ転送の処理の方に優先権が与えら
れるので、この間、他の演算ユニットがこれらのリソー
スを要求した場合には待たされる。

【００３３】図３は、プロセッサエレメントの各ユニッ
トのレジスタにおいて保持されるデータの種類を示す図
である。図２に示すプロセッサエレメントを構成する各
ユニットのブロックに対応して、リングバスインターフ
ェイスユニット２１，整数演算ユニット２３，浮動小数
点演算ユニット２４，命令キャッシュユニット２５，メ
モリインターフェイスユニット２６におけるそれぞれの
内部レジスタが示されている。

【００３４】図３に示すように、リングバスインターフ
ェイスユニット２１には、入力バッファレジスタ（ＩＢ
Ｒ）、出力ＦＩＦＯメモリ（ＯＦＲ）、ノードＩＤレジ
スタ（ＮＩＤＲ）、グループＩＤレジスタ（ＧＩＤ
Ｒ）、Ｔｅｓｔ＆Ｓｅｔフラグレジスタ（ＴＳＦＲ）、
Ｔｅｓｔ＆Ｓｅｔコマンドレジスタ（ＴＳＣＲ）、イン
タラプトベクトルレジスタ（ＩＮＴＶＳＲ）、リングバ
スインターフェイスユニットコントロール／ステイタス
レジスタ（ＲＣＳＲ）が含まれている。

【００３５】また、整数演算ユニット２３には、汎用レ
ジスタ（Ｒ０〜Ｒ３１）、整数演算ユニットコントロー
ル／ステイタスレジスタ（ＩＣＳＲ）、トラップアドレ
スレジスタ（ＴＲＡＲ）が含まれている。浮動小数点演
算ユニット２４には、浮動小数点レジスタ（ＦＲ０〜Ｆ
Ｒ１５）、浮動小数点ベクトルステイタスレジスタ（Ｆ
ＶＳＲ）、浮動小数点ＦＩＦＯメモリ（ＦＦＩＦＯ（3
2)）、浮動小数点演算ユニットコントロール／ステイタ
スレジスタ（ＦＣＳＲ）が含まれている。

【００３６】また、命令キャッシュユニット２５には、
キャッシュメモリ（ＣＭ）、タグメモリ（ＴＭ）が含ま
れている。そして、メモリインターフェイスユニット２
２には、リングバス命令ポインタ（ＣＭＤＰ）、ＳＥＮ
Ｄ令令ポインタ（ＳＥＮＤＲＰ）、ＲＴＲＶ命令ポイン
タ（ＲＴＲＶＲＰ）、メモリブロックポインタ（ＭＥＭ
ＢＰ）、メモリカウンタ（ＭＣＮＴ）、メモリインター
フェイスユニットコントロール／ステイタスレジスタ
（ＭＣＳＲ）のレジスタ群が含まれている。これらのレ
ジスタを用いて、データが一時的に格納され、このプロ
セッサエレメントにおけるデータ処理が進められる。

【００３７】図４は、リングバスインターフェイスユニ
ットの内部の回路構成を示すブロック図であり、リング
バスインターフェイスユニットにおけるリングバスに対
するデータの流れを主として示している。図４におい
て、２２は内部データバスであり、図３に示す内部デー
タバス２２に接続される。２７はリングバスインターフ
ェイスユニット制御回路（ＲＢＩＵ制御回路）、２８は
リングバスデータ入力の信号線、２９はマルチプレク
サ、３０はラッチ回路、３１はリングバスデータ出力の
信号線である。また、３２は出力ＦＩＦＯメモリ、３３
は入力ＦＩＦＯメモリ、３５は比較器、３６はリングバ
スデータ入力方向の外部入出力制御信号群、３７はリン
グバスデータ出力方向の外部入出力制御信号群、３８は
へッダ部生成回路である。３９は他ユニット（ＩＡＵ，
ＦＡＵ，ＩＣＵ，ＭＩＵ）から入力される制御信号群、
４０は他ユニットへ出力される制御信号群、４１は当該
リングバスインターフェイスユニット（ＲＢＩＵ）の内
部制御信号群、４２はレジスタファイル、４３はリング
バスインターフェイスユニットコントロール／ステイタ
スレジスタ（ＲＣＳＲ）、４４はノードＩＤレジスタ
（ＮＩＤＲ）、４５はグループＩＤレジスタ（ＧＩＤ
Ｒ）である。

【００３８】ここでのリングバスインターフェイスユニ
ットの動作を説明する前に、まず、リングバスインター
フェイスユニット／ステイタスレジスタ（ＲＣＳＲ）４
３による制御機能について説明する。図５は、リングバ
スインターフェイスユニットコントロール／ステイタス
レジスタ（ＲＣＳＲ）のビット構成を示す図である。リ
ングバスインターフェイスユニットコントロール／ステ
イタスレジスタ（ＲＣＳＲ）の各ビットの持つ意味は、
プロセッサエレメントを構成するプロセッサアーキテク
チャとして、次のように定められている。 第０ビット（ＭＯＤＥ０）；現在、Ｍｏｄｅ０の動作モ
ードである。 第１ビット（ＭＯＤＥ１）；現在、Ｍｏｄｅ１の動作モ
ードである。 第２ビット（ＭＯＤＥ２）；現在、Ｍｏｄｅ２の動作モ
ードである。 第３ビット（ＭＯＤＥＸ）；現在、ＭｏｄｅＸの動作モ
ードである。 第４ビット（ＩＦＥ）；入力ＦＩＦＯメモリが空であ
る。 第５ビット（ＯＦＥ）；出力ＦＩＦＯメモリが空であ
る。 第６ビット（ＯＦＦ）；出力ＦＩＦＯメモリが一杯であ
る。 第７ビット（ＡＮＤ）；各プロセッサエレメントの対応
のビット（状態ビット）のＡＮＤ演算を行う。 第８ビット（ＯＲ）；各プロセッサエレメントの対応の
ビット（状態ビット）のＯＲ演算を行う。 第９ビット（ＣＦＦ）；ＴＥＳＴ／ＴＥＳＴＲ／ＲＴＲ
Ｖ／ＲＴＲＶＡの各命令のコマンドパケットの復帰を示
す。 第１０ビット（ＳＴＡＴＦ）；ＳＴＡＴコマンドが実行
中であることを示している。 第１１ビット（ＮＩＤ）；ノードＩＤがセットされてい
る状態であることを示す。 第１２ビット（ＫＰＴＫ）；トークンの要求を示す。 第１３ビット（ＡＮ）；アクティブノードであることを
示す。 第１４ビット（ＭＮ）；マスターノードであることを示
す。 第１５ビット（ＩＮＴＣ）；リングバス命令ポインタ
（ＣＭＤＰ）に対応する割り込み発生フラグである。 第１６ビット（ＩＮＴＣＭ）；リングバス命令ポインタ
（ＣＭＤＰ）に対応する割り込みマスクフラグである。 第１７ビット（ＩＮＴＳ）；ＳＥＮＤ命令ポインタ（Ｓ
ＥＮＤＲＰ）に対応する割り込み発生フラグである。 第１８ビット（ＩＮＴＳＭ）；ＳＥＮＤ命令ポインタ
（ＳＥＮＤＲＰ）に対応する割り込みマスクフラグであ
る。 第１９ビット（ＩＮＴＲ）；データ回収命令ポインタ
（ＲＴＲＶＲＰ）に対応する割り込み発生フラグであ
る。 第２０ビット（ＩＮＴＲＭ）；データ回収命令ポインタ
（ＲＴＲＶＲＰ）に対応する割り込みマスクフラグであ
る。

【００３９】リングバスインターフェイスユニットコン
トロール／ステイタスレジスタ（ＲＣＳＲ）は、リング
バスインターフェイスユニットのレジスタファイル（４
２：図４）に備えられ、これらのビット内容より、リン
グバスインターフェイスユニットの制御動作が行われ
る。このビット構成において、第０ビット〜第３ビット
は、リングバスインターフェイスユニット（ＲＢＩＵ）
が動作する各々の動作モードを表し、常に、これらのう
ちの１ビットだけがセットされている。リセット時に
は、第０ビットのみが“１”にセットされて、第１ビッ
ト〜第３ビットはリセットされる。また、第４ビット〜
第６ビットは、入出力バッファ（入力ＦＩＦＯメモリ，
出力ＦＩＦＯメモリ）のステイタスを表示するビットで
ある。第７ビット〜第８ビットは、ＳＴＡＴ命令に関す
るステイタスビットであり、第９ビットは、ＴＥＳＴ／
ＴＥＳＴＲ／ＲＴＲＶ／ＲＴＲＶＡ命令の各命令の処理
が完了したことを表すステイタスビットである。また、
第１０ビットは、ＳＴＡＴ命令（状態検査命令）の処理
結果として得られる第７ビット〜第８ビットのステイタ
スが有効であることを示すステイタスビットである。

【００４０】また、第１１ビットは、ノードＩＤレジス
タの内容の有効／無効を示すステイタスビットであり、
プロセッサエレメントのチップのリセット時に、このビ
ットもリセットされる。第１２ビット〜第１３ビット
は、次に説明するＭode１の動作モードにおいて用いら
れる通信要求のステイタスビットであり、第１２ビット
は、トークンを要求している状態を表し、すなわち、通
信命令の発行を要求している状態を表している。また、
第１３ビットは、トークンを自ノードが持っている状態
を表している。

【００４１】第１４ビットは、自ノードがマスターノー
ドであるか、または、スレーブノードであるかを表すス
テイタスビットであり、つまり、自ノードのプロセッサ
エレメントがマスターノードしての動作をするか、また
は、スレーブノードとして動作するかを表している。こ
の第１４ビットは、外部入力信号によりセットされ、そ
のままこのビットの値に反映される。電源につながれて
いる場合（“１”にセットされている場合）は、マスタ
ーノードの動作を行い、グランドにつながれている場合
（“０”にセットされている場合）は、スレーブノード
の動作を行う。

【００４２】また、第１５ビット〜第１６ビットは、次
に説明するリングバス命令（ＣＭＤ命令，ＣＭＤＡ命
令）の処理が完了したとき、命令発行ノードにおいてセ
ットされる割り込みビットと、割り込みを有効化／無効
化するマスクビットである。また、第１７ビット〜第１
８ビットは、次に説明する転送命令（ＳＥＮＤ命令，Ｓ
ＥＮＤＡ命令）の処理が完了したとき、命令発行ノード
においてセットされる割り込みビットと、割り込みを有
効化／無効化するマスクビットである。また、第１９ビ
ット〜第２０ビットは、次に説明するデータ回収命令
（ＲＴＲＶ命令，ＲＴＲＶＡ命令）の処理が完了したと
き、命令発行ノードにおいてセットされる割り込みビッ
トと、割り込みを有効化／無効化するマスクビットであ
る。

【００４３】次に、本実施例のマルチプロセッサシステ
ムにおいて、プロセッサ間通信により、データ通信を行
うリングバスインターフェイス機能について説明する。
この場合、マルチプロセッサシステムにおいては、４つ
の動作モード（Ｍode０，Ｍode１，Ｍode２，ＭodeＸ）
によって、プロセッサ間のデータ通信を行う他に、他の
プロセッサエレメントのステイタスチェック機能、他の
プロセッサへの割り込み機能が備えられている。

【００４４】データ転送における転送モードは、Ｍode
０，Ｍode１，Ｍode２，ＭodeＸの４つの動作モードの
いずれかで行われる。Ｍode０の動作モードは、マスタ
ーノードが複数のスレーブノードに対して、リングバス
上の全てのデータ転送を管理・制御するデータ転送モー
ドである。したがって、この場合には、マスターノード
の制御によりデータ転送が行われる。Ｍode１の動作モ
ードは、リングバス上につながるノード（プロセッサエ
レメント）の中で、トークンを持つ１つのアクティブノ
ード（プロセッサエレメント）がその他のパッシブノー
ドに対してリングバス上の全てのデータ転送を管理・制
御するデータ転送モードである。したがって、この場合
には、トークンを有する１つのノード（アクティブノー
ドのプロセッサエレメント）によってデータ転送が制御
される。

【００４５】また、Ｍode２の動作モードは、リングバ
スで前後につながれた２つのノードの組み合せが、それ
ぞれ独自にデータ転送を行うモードである。したがっ
て、この場合には、各々のノードの制御により個別にデ
ータ転送が行われる。また、ＭodeＸの動作モードは、
対故障モードである。ノードの機能に故障が発見された
場合に設定されるモードである。ＭodeＸの動作モード
に設定されている（ＭodeＸの状態にある）ノードは、
リングバス全体としての機能を損なわないように、常に
データをそのまま受け渡す。つまり、この場合のＭode
Ｘの動作モードに設定されているノードは、リングバス
上に存在しないことと同じになる。

【００４６】次に、このような動作モードで用いられる
リングバス命令について特明する。次にリングバス命令
の一覧を示す。 ＳＥＮＤ ： データ転送命令 ＳＥＮＤＡ ： アドレス付データ転送命令 ＲＴＲＶ ： データ回収命令 ＲＴＲＶＡ ： アドレス付データ回収命令 ＭＯＤＥ０ ： Ｍode０へのモード切り替え命令 ＭＯＤＥ１ ： Ｍode１へのモード切り替え命令 ＭＯＤＥ２ ： Ｍode２へのモード切り替え命令 ＭＯＤＥＸ ： ＭodeＸへのモード切り替え命令 ＳＥＴＮＩＤ： ノードＩＤ設定命令 ＳＥＴＧＩＤ： グループＩＤ設定命令 ＳＴＡＴ ： ステイタス回収命令 ＲＥＳＮＩＤ： ノードＩＤリセット命令 ＴＥＳＴＳ ： Ｔest＆Ｓet命令 ＴＥＳＴＲ ： Ｔest＆Ｒeset命令 ＩＮＴＨ ： ハードウェアインタラプト命令 ＩＮＴＳ ： ソフトウェアインタラプト命令 ＢＮＯＰ ： ＢＵＳＮＯＰ命令（ノーオペレーショ
ン命令）

【００４７】これらのリングバス命令は、整数演算ユニ
ッット（ＩＡＵ）２３の命令セットの内に割り当てられ
ており、整数演算ユニッット２３がこれらのリングバス
命令を受け付けて、読み込みデコードして解析し、各々
の演算制御信号を送出する。つまり、整数演算ユニッッ
ト２３がリングバス命令を入力してデコードすると、制
御信号群３９の信号線を通じて、リングバスインターフ
ェイスユニット制御回路２７に伝えられるので、リング
バスインターフェイスユニット制御回路２７では、その
リングバス命令の対応の制御動作を行う。

【００４８】Ｍode０およびＭode１の動作モードにおい
て、リングバス命令を発行できるのは、前述したよう
に、マスターノード（あるいはアクティブノード）だけ
であり、スレーブノード（あるいはパッシブノード）
は、命令を受け取って解釈し実行するだけである。ただ
し、ＩＮＴＨ命令（ハードウェア割り込み）は、スレー
ブノード（あるいはパッシブノード）において発行可能
である。このＩＮＴＨ命令によるハードウェア割り込み
は、割り込み信号線により各ノードのプロセッサエレメ
ントに伝えられる。

【００４９】Ｍode２の動作モードにおいては、全ての
ノードは、ＩＮＴＨ命令以外の命令を発行できない。リ
ングバス命令のパケットフォーマットのデータ構造の例
を、図６に示している。図６は、ＳＥＮＤ命令のパケッ
トフォーマットを示す図である。図６において、１００
はＳＥＮＤ命令のパケットフォーマット、１００ａは命
令フィールド、１００ｂはデータ長フィールド、１００
ｃはソースフィールド、１００ｄはディスティネーショ
ンフィールドである。また、１００ｅはダミーパケッ
ト、１００ｆはデータパケットをそれぞれ示している。

【００５０】図６に示すように、リングバス命令のパケ
ットフォーマット１００は、６４ビットのパケットの１
個乃至複数個から構成されており、その内容は、命令パ
ケット（ヘッダ部）およびそれに続くデータパケット
（データ部）から構成されている。これらの命令パケッ
トおよびデータパケットの各パケットが１クロック当た
り１個づつ、単独で、あるいは連続してリングバス上を
伝搬してゆき、各ノードに当該リングバス命令の命令パ
ケットおよびデータパケットのパケットフォーマットの
全体が伝えられる。この場合、例えば、図４に示すよう
に、１つのノードを通過するため、リングバスデータ入
力２８からリングバスデータ出力３１まで伝搬される場
合に、ラッチ回路７０を介して同期がとられて伝達され
るので、１クロックサイクルの遅延が生ずる。従って、
１ノード当たり１クロックサイクルの遅延を伴って、命
令パケットおよびデータパケットは、リングバス上の各
ノードを伝搬してゆく。図６に示すようなリングバス命
令のパケットフォーマットのデータパケット（リングバ
ス命令）は、リングバス上を一巡し、命令を発行したノ
ードまで伝えられて、そこで伝搬は止められる。

【００５１】リングバス上の各ノードのノードアドレス
は、ノードＩＤとグループＩＤにより設定される。ノー
ドＩＤは“０”〜“３２７６７”（１５ビットの２進
数）の範囲で、各ノードＩＤが一意となるように設定さ
れ、グループＩＤは“０”〜“１４”（１５ビットの各
々のビット位置）の範囲で各ノードに設定される。

【００５２】このため、リングバス命令の中の命令パケ
ット中のソースＩＤフィールド（以下ｓｒｃフィールド
と称する）１００ｃには、パケットを発行したノードの
ノードＩＤ（１５ビットの２進数）の値がそのまま格納
される。また、送信する相手先を指定するディスティネ
ーションノードＩＤフィールド（以下ｄｅｓｔフィール
ドと称する）１００ｄの指定には、単一ノード指定（ユ
ニキャスト）、複数ノード指定（マルチキャスト）、全
ノード指定（ブロードキャスト）があり、それぞれの指
定に応じて、ノードＩＤまたはグループＩＤの値が設定
される。

【００５３】単一ノード指定の場合は、ｄｅｓｔフィー
ルド１００ｄには、指定するノードのノードＩＤがその
まま設定される。この場合、ｄｅｓｔフィールドのＭＳ
Ｂ（第１５ビット）が“０”であり、第０ビットから第
１４ビットに、指定する相手ノードのノードＩＤの値
が、そのまま格納される。また、複数ノード指定の場合
には、ｄｅｓｔフィールド１００ｄのＭＳＢ（第１５ビ
ット）が“１”とされ、第０ビットから第１４ビットの
ビット位置において、グループＩＤに対応する位置に設
定された“１”のビットが、そのグループＩＤを指定し
ていることになる。例えば、ｄｅｓｔフィールド１００
ｄに設定されたビット表現のアドレス“１００００００
００００００１０１”の指定では、ＭＳＢ（第１５ビッ
ト）が“１”であり、複数ノード指定（マルチキャス
ト）の指示がなされたことであり、その第０ビットから
第１４ビットのビット位置から、グループＩＤが“０”
または“２”のノードを選択することを意味している。
このように、ｄｅｓｔフィールド１００ｄに設定された
ビット位置により、それぞれのノードを指定する。した
がって、ここでは、全ノード指定（ブロードキャスト）
の場合には、第０ビットから第１５ビットの全てを
“１”として、全てのノードの指定を指示するようにし
ている。次に、個々のリングバス命令について、その命
令が実行される場合の動作例について説明する。

【００５４】ＳＥＮＤ命令（データ転送命令） 前述した図６に当該ＳＥＮＤ命令のパケットフォーマッ
トのデータ構造が示されており、図６を参照して説明す
る。ＳＥＮＤ命令を実行するマスターノードあるいはア
クティブノードのプロセッサエレントにおいては、リン
グバスインターフェイスユニット２１から、ＳＥＮＤ命
令のパケットフォーマット１００に従って、転送するデ
ータを送出する。

【００５５】この場合、ＳＥＮＤ命令のパケットフォー
マット１００において、最初の命令パケットの命令フィ
ールド１００ａに格納する命令コードは、整数演算ユニ
ット２３から受け取って格納する。また、発信元を示す
ｓｒｃフィールド１００ｃのノードＩＤの値としては、
ノードＩＤレジスタ（ＮＩＤＲ）４４の値が格納され
る。そして、データ長フィールド（以下ｌｅｎフィール
ドと称する）１００ｂ，ｄｅｓｔフィールド１００ｄ，
およびデータパケット１００ｆに、それぞれ格納する値
は、次に説明するようなデータ構造に従ってメモリアク
セスを行って、データ読み出し処理を行い、ローカルメ
モリから読み出して格納する。また、命令パケット（１
００ａ〜１００ｄ）とデータパケット１００ｆとの間
は、データ読み出しのタイミング調整に応じてダミーパ
ケット１００ｅが挿入される。このＳＥＮＤ命令のパケ
ットフォーマット１００においては、２つのダミーパケ
ットが挿入されている。

【００５６】図７は、ＳＥＮＤ命令実行時に用いられる
データ読み出しのためのデータ構造を説明する図であ
る。図７に示すように、リングバス命令ポインタ（ＣＭ
ＤＰ）４７には、この場合のデータ読み出しのためのデ
ータ構造へのポインタが予め設定されている。メモリイ
ンターフェイスユニット（ＭＩＵ）２６は、リングバス
命令ポインタ（ＣＭＤＰ）４７の内容をメモリアドレス
として出力することにより、ローカルメモリ中に格納さ
れているディスクリプタブロック（ｄｅｓｃ）１２０を
アクセスする。ディスクリプタブロック（ｄｅｓｃ）１
２０には、図７に示すように、ディスクリプタポインタ
フィールド（ｄｅｓｐ）１２０ａ，メモリブロックポイ
ンタフィールド（ｍｅｍｐ）１２０ｂ，データ長フィー
ルド（ｌｅｎ）１２０ｄ，および、送信先アドレスフィ
ールド（ｄｅｓｔ）１２０ｆが設けられている。各フィ
ールドにデータを格納するように６４ビットのパケット
２つに対応する領域が割り当てられるが、使用されない
領域は未使用領域１２０ｃ，１２０ｅとして残される。

【００５７】ディスクリプタポインタフィールド（ｄｅ
ｓｐ）１２０ａには、データが継続する場合の次のディ
スクリプタポインタの先頭アドレスが設定される。次の
ＳＥＮＤ命令のために、リングバス命令ポインタ（ＣＭ
ＤＰ）４７には、当該ディスクリプタポインタ（ｄｅｓ
ｐ）１２０ａの値が入れられる。メモリブロックポイン
タフィールド（ｍｅｍｐ）１２０ｂには、転送すベきデ
ータ領域１２１の先頭アドレスが設定される。当該メモ
リブロックポインタフィールド（ｍｅｍｐ）１２０ｂの
値は、メモリインタフェースユニット（ＭＩＵ）２６の
レジスタ群のメモリブロックポインタ（ＭＥＭＢＰ）に
書き込まれ、データの読み出しの際、当該メモリブロッ
クポインタ（ＭＥＭＢＰ）のデータ値が、インクリメン
トされながら、アドレスとして出力される。

【００５８】データ長フィールド（ｌｅｎ）１２０ｄに
は、ＳＥＮＤ命令のパケットフォーマット１００のｌｅ
ｎフィールド１００ｂに格納されるデータ長が設定され
る。また、この場合に、データ長は、メモリインタフェ
ースユニット（ＭＩＵ）２６のレジスタ群のメモリカウ
ンタ（ＭＣＮＴ）に設定されて、転送すべきデータ領域
１２１のデータの数を数えるために用いられる。また、
送信先アドレスフィールド（ｄｅｓｔ）１２０ｆには、
ＳＥＮＤ命令のパケットフォーマット１００のｄｅｓｔ
フィールド１００ｄに設定される送信先アドレスが設定
される。

【００５９】このようなデータ構造によるメモリアクセ
スから読み出され、転送されるデータは、ローカルメモ
リからローカルバス、メモリインターフェイスユニット
（ＭＩＵ）２６、内部データバス２２を通って、リング
バスインターフェイスユニット２１に送られ、リングバ
ス上に送出される。リングバスインターフェイスユニッ
ト２１においては、図４に示すように、内部データバス
２２を通じて読み出されたデータは、出力ＦＩＦＯメモ
リ３２に蓄えられ、マルチプレクサ２９，ラッチ回路３
０を介して、リングバスデータ出力３１の信号線から出
力される。この場合のデータ転送タイミングは、図８に
示されている。

【００６０】図８は、ＳＥＮＤ命令によるデータ送信の
データ転送タイミングを説明するイミングチャートであ
る。つまり、図８に示すように、ＳＥＮＤ命令が発行さ
れる場合は、第１クロックにおいて、コマンド出力信号
によって、リングバス命令の発行が指示され、そのクロ
ックのタイミングで、リングバスデータ出力として、以
降にパケットフォーマットのパケットが順次に出力され
る。リングバスデータ出力には、まず、命令パケット
（Header）が送出され、続いてデータパケットが送出さ
れる。その場合において、転送されるベきデータの読み
出しが開始され、ローカルメモリからローカルバス、内
部データバスを介してデータが読み出されるが、第２ク
ロックにおいて、転送データ（第１番目のデータパケッ
ト）がローカルバスに載せられ、続く、第３クロックに
おいて、転送データ（第１番目のデータパケット）が内
部データバスに載せられる。そして、転送データ（第１
番目のデータパケット）が、リングバスデータ出力とし
て送出されるのは、第４クロックになってからである。
このため、ここでは、２つのダミーパケット（Dummy）
が、命令パケット（Header）の後に続いて送出され、第
４クロック以降に、第１番目のデータパケットが送出さ
れる。

【００６１】次に、このようなＳＥＮＤ命令のパケット
を受け取ったスレーブノードあるいはパッシブノードに
おけるデータ受信動作について説明する。スレーブノー
ドあるいはパッシブノードのプロセッサエレメントにお
いては、リングバスインターフェイスユニット２１にお
いて、図４に示すように、リングバスデータ入力２８か
らＳＥＮＤ命令のパケットを受け取るので、比較器３５
により、パケットフォーマット１００のｄｅｓｔフィー
ルド１００ｄのノードアドレスの値と、ノードＩＤレジ
スタ（ＮＩＤＲ）４４またはグループＩＤレジスタ４５
に設定されたノードアドレスの値とを比較する。この場
合、比較器３５は、ｄｅｓｔフィールド１００ｄのＭＳ
Ｂ（第１５ビット）が“０”であれば、ｄｅｓｔフィー
ルド１００ｄのノードアドレスの値と、ノードＩＤレジ
スタ（ＮＩＤＲ）４４との比較を行い、また、ｄｅｓｔ
フィールド１００ｄのＭＳＢ（第１５ビット）が“１”
であれば、ｄｅｓｔフィールド１００ｄのノードアドレ
スの値と、グループＩＤレジスタ（ＧＩＤＲ）４５との
ビット位置での比較を行う。

【００６２】この比較演算の結果、もし、ノードアドレ
スのアドレス条件が一致すれば、当該ＳＥＮＤ命令の命
令パケットに続くデータパケットは、リングバスデータ
入力２８から入力されて、入力ＦＩＦＯメモリ３３に格
納される。また、ノードアドレスのアドレス条件が一致
しない場合には、リングバスデータ入力２８から入力さ
れた命令パケットおよびデータパケットは、マルチプレ
クサ２９、ラッチ回路３０、リングバスデータ出力３１
を介して、そのまま出力される。

【００６３】なお、ノードアドレスのアドレス条件が一
致する場合には、リングバスデータ入力２８から入力さ
れた命令パケットおよびデータパケットを、次のノード
に出力することはしない（このルールは以下に説明する
全ての命令に適用される）。入力ＦＩＦＯメモリ３３に
格納されたデータパケットは、前述の場合と同様なデー
タ構造によるメモリアクセス手法に従って、内部データ
バス２２，ローカルバスを経て、ローカルメモリの所定
のアドレスに格納される。

【００６４】図９は、ＳＥＮＤ命令実行時に用いられる
データ格納のためのデータ構造を説明する図である。図
９に示すように、この場合のディスクリプタブロックの
データ構造によるメモリアクセスにおいては、ＳＥＮＤ
命令ポインタ（ＳＥＮＤＲＰ）４８には、このデータ構
造へのポインタが予め設定されている。メモリインタフ
ェースユニット（ＭＩＵ）２６は、ＳＥＮＤ命令ポイン
タ（ＳＥＮＤＲＰ）４８をメモリアドレスとして出力す
ることにより、ローカルメモリ中のディスクリプタブロ
ック（ｄｅｓｃ）１２２をアクセスする。この場合のデ
ィスクリプタブロック（ｄｅｓｃ）１２２には、図９に
示すように、ディスクリプタポインタフィールド（ｄｅ
ｓｐ）１２２ａ，メモリブロックポインタフィールド
（ｍｅｍｐ）１２２ｂ，データ長フィールド（ｌｅｎ）
１２２ｄ，および、送信元アドレスフィールド（ｓｒ
ｃ）１２２ｅが設けられている。各フィールドにデータ
を格納するように６４ビットのパケット２つに対応する
領域が割り当てられるが、使用されない領域は未使用領
域１２２ｃ，１２２ｆとして残される。

【００６５】ディスクリプタポインタフィールド（ｄｅ
ｓｐ）１２２ａには、次のディスクリプタポインタの先
頭アドレスが設定される。次のＳＥＮＤ命令のために、
ＳＥＮＤ命令ポインタ（ＳＥＮＤＲＰ）４８には、当該
ディスクリプタポインタ（ｄｅｓｐ）１２２ａの値が入
れられる。メモリブロックポインタフィールド（ｍｅｍ
ｐ）１２２ｂには、送られてきたデータを格納すベきデ
ータ領域１２３の先頭アドレスが設定される。当該メモ
リブロックポインタフィールド（ｍｅｍｐ）１２２ｂの
値は、メモリインターフェイスユニット２６のレジスタ
群のメモリブロックポインタ（ＭＥＭＢＰ）に書き込ま
れ、データ書込みの際、当該メモリブロックポインタ
（ＭＥＭＢＰ）の値がインクリメントしながら、アドレ
スとして出力される。データ長フィールド（ｌｅｎ）１
２２ｄには、送られてきたＳＥＮＤ命令のパケットフォ
ーマット１００のｌｅｎフィールド１００ｂが書き込ま
れる。また、このデータ長フィールド（ｌｅｎ）１２２
ｄの値は、メモリインターフェイスユニット２６のレジ
スタ群のメモリカウンタ（ＭＣＮＴ）に設定されて、デ
ータ領域１２３のデータの数を数えるために用いられ
る。なお、この場合の送信元アドレスフィールド（ｓｒ
ｃ）１２２ｅには、パケットフォーマット１００のｓｒ
ｃフィールド１００ｃに入れられた送信元アドレスが設
定される。

【００６６】このデータ構造によるメモリアクセスによ
って書き込まれるデータは、入力ＦＩＦＯメモリ３３
（図４），内部データバス２２，ローカルバスを通して
ローカルメモリに転送される。この場合のデータ転送タ
イミングが、図１０に示されている。図１０は、ＳＥＮ
Ｄ命令によるデータ受信処理のデータ取り込みタイミン
グを説明するタイミングチャートである。図１０に示す
ように、ＳＥＮＤ命令のパケットによるデータ転送を受
け付けて、受信処理を開始する場合、命令パケットのノ
ードアドレスのアドレス条件が一致すると、データパケ
ットを順次に受信して入力ＦＩＦＯメモリ３３に一時的
に格納する。

【００６７】この場合において、リングバスデータ入力
から、データが入力されてから内部データバスに転送さ
れるまでの間に、９クロックサイクル遅れている理由
は、受信ノードのプロセッサエレメントにおいて、内部
データバス２２の使用のための使用権を得て、ディスク
リプタブロック（ｄｅｓｃ）１２２を読み出し、各レジ
スタにデータ書込み制御のためのデータを設定する処理
を終える時間として、９クロックサイクルのサイクル数
を要するからである。ここでの９クロックサイクルの遅
れ時間は、データパケットが入力ＦＩＦＯメモリ３３に
格納されて吸収される。

【００６８】ＳＥＮＤＡ命令（アドレス付きデータ転送
命令） 図１１は、ＳＥＮＤＡ命令のパケットフォーマットを示
す図である。図１１において、１０１はＳＥＮＤＡ命令
のパケットフォーマット、１０１ａは命令フィールド、
１０１ｂはデータ長フィールド、１０１ｃはソースフィ
ールド、１０１ｄはディスティネーションフィールド、
１０１ｅはアドレスフィールドである。また、１０１ｆ
はダミーパケット、１０１ｇはデータパケットをそれぞ
れ示している。ここでのＳＥＮＤＡ命令のパケットフォ
ーマット１０１は、前述のＳＥＮＤ命令のパケットフォ
ーマット１００の各フィールドに加えて、更にアドレス
フィールド１０１ｅが付加されている。

【００６９】このようなＳＥＮＤＡ命令を実行するマス
ターノードあるいはアクティブノードにおいては、その
プロセッサエレレメントのリングバスインターフェイス
ユニット（ＲＢＩＵ）２１において、図１１に示すよう
なＳＥＮＤＡ命令のパケットフォーマット１０１に従っ
て、命令パケットによるアドレスの付加と共に、データ
パケットにより転送するデータを送出する。

【００７０】この場合、ＳＥＮＤＡ命令のパケットフォ
ーマット１０１においては、前述の場合と同様に、最初
の命令パケットの命令フィールド１０１ａに格納する命
令コードは、整数演算ユニット２３から受け取って格納
する。また、発信元を示すノードＩＤを格納するソース
フィールド（以下ｓｒｃフィールドと称する）１０１ｃ
のノードＩＤの値としては、ノードＩＤレジスタ（ＮＩ
ＤＲ）４４の値が格納される。データ長を格納するデー
タ長フィールド（以下ｌｅｎフィールドと称する）１０
１ｂ，送信先を格納するディスティネーションフィール
ド（以下ｄｅｓｔフィールドと称する）１０１ｄ，デー
タパケット１０１ｆに格納する値は、次に説明するよう
なデータ構造によりメモリアクセスを行い、データ読み
出し処理を行い、ローカルメモリから読み出して格納す
る。また、命令パケット（１００ａ〜１００ｅ）とデー
タパケット１０１ｇとの間は、データ読み出しのタイミ
ング調整に応じてダミーパケット１０１ｆが挿入され
る。ここでは、１つのダミーパケットが挿入される。

【００７１】ＳＥＮＤＡ命令によるデータ転送の動作
は、基本的には、ＳＥＮＤ命令の場合と同様であるが、
その相違点は、データの送り先のメモリアドレスを格納
するアドレスフィールド１０１ｅが、命令パケットに付
加されており、そのメモリアドレスに係る処理が加わる
ことである。図１２は、ＳＥＮＤＡ命令の実行時に用い
られるメモリアクセスのためのデータ構造を示す図であ
る。図１２を参照して、この場合のメモリアクセスにつ
いて説明する。

【００７２】リングバス命令ポインタ（ＣＭＤＰ）４７
には、このデータ構造へのポインタが予め設定される。
メモリインターフェイスユニット（ＭＩＵ）２６は、リ
ングバス命令ポインタ（ＣＭＤＰ）４７をメモリアドレ
スとして出力することにより、ローカルメモリの中に格
納されているディスクリタポインタブロック（ｄｅｓ
ｃ）１２４をアクセスする。

【００７３】ディスクリタポインタブロック（ｄｅｓ
ｃ）１２４の構造は、データの送り先のメモリアドレス
を格納するアドレスフィールド１２４ｇが付加されてい
ることを除いて、前述した図７のディスクリタポインタ
ブロック（ｄｅｓｃ）１２０と同様である。すなわち、
図１２に示すように、ディスクリプタブロック（ｄｅｓ
ｃ）１２４には、ディスクリプタポインタフィールド
（ｄｅｓｐ）１２４ａ，メモリブロックポインタフィー
ルド（ｍｅｍｐ）１２４ｂ，データ長フィールド（ｌｅ
ｎ）１２４ｄ，送信先アドレスフィールド（ｄｅｓｔ）
１２４ｆ，およびアドレスフィールド（ａｄｄｒ）１２
４ｇが設けられている。この場合、各フィールドにデー
タを格納するように６４ビットのパケット３つに対応す
る領域が割り当てられる。また、ここにおいても、使用
されない領域は，未使用領域１２４ｃ，１２４ｅとして
残される。

【００７４】ディスクリプタポインタフィールド（ｄｅ
ｓｐ）１２４ａには、データが継続する場合の次のディ
スクリプタポインタの先頭アドレスが設定される。次の
ＳＥＮＤＡ命令のために、リングバス命令ポインタ（Ｃ
ＭＤＰ）４７には、当該ディスクリプタポインタ（ｄｅ
ｓｐ）１２４ａの値が入れられる。メモリブロックポイ
ンタフィールド（ｍｅｍｐ）１２４ｂには、転送すベき
データ領域１２５の先頭アドレスが設定される。当該メ
モリブロックポインタフィールド（ｍｅｍｐ）１２４ｂ
の値は、メモリインタフェースユニット（ＭＩＵ）２６
のレジスタ群のメモリブロックポインタ（ＭＥＭＢＰ）
に書き込まれ、データの読み出しの際、当該メモリブロ
ックポインタ（ＭＥＭＢＰ）のデータ値が、インクリメ
ントされながら、アドレスとして出力される。

【００７５】また、データ長フィールド（ｌｅｎ）１２
４ｄには、パケットフォーマット１０１のｌｅｎフィー
ルド１０１ｂに格納されるデータ長が設定される。ま
た、この場合に、データ長は、メモリインタフェースユ
ニット（ＭＩＵ）２６のレジスタ群のメモリカウンタ
（ＭＣＮＴ）に設定されて、転送すべきデータ領域１２
５のデータの数を数えるために用いられる。送信先アド
レスフィールド（ｄｅｓｔ）１２４ｆには、パケットフ
ォーマット１０１のｄｅｓｔフィールド１０１ｄに設定
される送信先アドレスが設定される。アドレスフィール
ド（ａｄｄｒ）１２４ｇには、データの送り先のメモリ
アドレスを格納するアドレスフィールド１０１ｅの値が
格納される。

【００７６】このようなデータ構造によるメモリアクセ
スから読み出され、転送されるデータは、前述のＳＥＮ
Ｄ命令の場合と同様に、ローカルメモリからローカルバ
ス、メモリインターフェイスユニット（ＭＩＵ）２６、
そして、内部データバス２２を通って、リングバスイン
ターフェイスユニット２１に送られ、リングバス上に送
出される。リングバスインターフェイスユニット２１に
おいては、図４に示すように、内部データバス２２を通
じて読み出されたデータは、出力ＦＩＦＯメモリ３２に
蓄えられ、マルチプレクサ２９，ラッチ回路３０を介し
て、リングバスデータ出力３１の信号線から出力され
る。この場合のデータ転送タイミングが、図１３に示さ
れている。

【００７７】図１３は、ＳＥＮＤＡ命令によるデータ送
信のデータ転送タイミングを説明するタイミングチャー
トである。この場合、図１３に示すように、ＳＥＮＤＡ
命令が発行される場合は、第１クロックにおいて、コマ
ンド出力信号によって、リングバス命令の発行が指示さ
れ、そのクロックのタイミングで、リングバスデータ出
力として、以降にパケットフォーマットのパケットが順
次に出力される。ここでは、リングバス命令の命令パケ
ットにアドレスが付加されるため、２つの命令パケット
（Header１, Header２）が送出される。このため、リン
グバスデータ出力には、まず、第１番目の命令パケット
（Header１）が送出され、続いて、第２番目の命令パケ
ット（Header３）が送出される。そして、データパケッ
トが送出される。この場合にも、転送されるベきデータ
の読み出しが開始され、ローカルメモリからローカルバ
ス、内部データバスを介してデータが読み出されるが、
第２クロックにおいて、転送データ（第１番目のパケッ
ト）がローカルバスに載せられるので、続く、第３クロ
ックにおいて、転送データ（第１番目のパケット）が内
部データバスに載せられる。したがって、第１番目のパ
ケットの転送データが、リングバスデータ出力に送出さ
れるタイミングは、第４クロックになってからである。
このため、ここでは、１つのダミーパケット（Dummy）
が、命令パケット（Header１，Header２）の後に続いて
送出され、第４クロック以降に、第１番目のデータパケ
ットが送出される。

【００７８】次に、このようなＳＥＮＤＡ命令のパケッ
トを受け取ったスレーブノードあるいはパッシブノード
におけるデータ受信動作について説明する。スレーブノ
ードあるいはパッシブノードのプロセッサエレメントに
おいては、リングバスインターフェイスユニット２１に
おいて、前述の図４に示すように、リングバスデータ入
力２８からＳＥＮＤＡ命令のパケットを受け取るので、
比較器３５により、パケットフォーマット１０１のｄｅ
ｓｔフィールド１０１ｄのノードアドレスの値と、ノー
ドＩＤレジスタ（ＮＩＤＲ）４４またはグループＩＤレ
ジスタ４５に設定されたノードアドレスの値とを比較す
る。この場合において、比較器３５は、ｄｅｓｔフィー
ルド１０１ｄのＭＳＢ（第１５ビット）が“０”であれ
ば、ｄｅｓｔフィールド１０１ｄのノードアドレスの値
と、ノードＩＤレジスタ（ＮＩＤＲ）４４との比較を行
う。ｄｅｓｔフィールド１０１ｄのＭＳＢ（第１５ビッ
ト）が“１”であれば、ｄｅｓｔフィールド１０１ｄの
ノードアドレスの値と、グループＩＤレジスタ（ＧＩＤ
Ｒ）４５とのビット位置での比較を行う。

【００７９】比較演算の結果、もし、ノードアドレスの
アドレス条件が一致すれば、当該ＳＥＮＤＡ命令のパケ
ットのデータパケットは、リングバスデータ入力２８か
ら入力されて、入力ＦＩＦＯメモリ３３に格納される。
また、ノードアドレスのアドレス条件が一致しない場合
には、リングバスデータ入力２８から入力されたパケッ
トは、マルチプレクサ２９、ラッチ回路３０、リングバ
スデータ出力３１を介して、そのまま出力される。

【００８０】この場合、ＳＥＮＤＡ命令を受け取ったス
レーブノードあるいはパッシブノードは、アドレスが条
件が合致すれば、データパケットを入力ＦＩＦＯメモリ
３３に格納し、データパケットをローカルメモリに書き
込む処理を行うが、ＳＥＮＤＡ命令を受け取ったスレー
ブノードあるいはパッシブノードは、データのメモリへ
の格納のために、前述のようなデータ構造は用いない。

【００８１】つまり、ＳＥＮＤＡ命令では、データを格
納するためのアドレスが付加されているので、命令パケ
ットの中のａｄｄｒフィールド１０１ｅのアドレスを、
直接にメモリインタフェースユニット（ＭＩＵ）２６の
メモリブロックポインタ（ＭＥＭＢＰ）に書き込み、ま
た、命令パケットのｌｅｎフィールド１０１ｂのデータ
長を、メモリカウンタ（ＭＣＮＴ）に入れて、ローカル
メモリに書き込むデータの数を数えるために用いる。書
き込まれるデータは、入力ＦＩＦＯメモリ３３（図
４），内部データバス２２，ローカルバスを通してロー
カルメモリに転送される。この場合のデータ転送タイミ
ングが、図１４に示されている。

【００８２】図１４は、ＳＥＮＤＡ命令による受信ノー
ドにおける内部データ転送タイミングを示すタイミング
チャートである。図１４に示すように、ＳＥＮＤＡ命令
のパケットによるデータ転送を受け付けて、受信処理を
開始する場合、命令パケットのノードアドレスのアドレ
ス条件が一致すると、データパケットを順次に受信して
入力ＦＩＦＯメモリ３３に一時的に格納する。

【００８３】この場合において、リングバスデータ入力
から、データが入力されてから内部データバスに転送さ
れるまでの間に、９クロックサイクル遅れている理由
は、受信ノードのプロセッサエレメントにおいて、内部
データバス２２の使用のための使用権を得て、前述のよ
うに、アドレスおよびデータ長をそれぞれのレジスタに
設定し、データ書込み制御のための処理を終えるのに、
それだけのサイクル数を要するからである。この９クロ
ックサイクルの遅れ時間は、データパケットが入力ＦＩ
ＦＯメモリ３３に格納されて吸収される。

【００８４】ＲＴＲＶ（データ回収命令） 図１５は、ＲＴＲＶ命令のパケットフォーマットを示す
図である。図１５において、１０２はＲＴＲＶ命令のパ
ケットフォーマット、１０２ａは命令フィールド、１０
２ｂはデータ長フィールド（以下ｌｅｎフィールドと称
する）、１０２ｃはソースフィールド（以下ｓｒｃフィ
ールドと称する）、１０２ｄはディスティネーションフ
ィールド（以下ｄｅｓｔフィールドと称する）である。
また、１０２ｅはダミーパケット、１０２ｆはデータパ
ケットをそれぞれ示している。

【００８５】ＲＴＲＶ命令を実行するマスターノードあ
るいはアクティブノードのプロセッサエレメントは、そ
のリングバスインターフェイスユニット（ＲＢＩＵ）に
おいて、図１５に示すパケットフォーマット１０２に従
って、ＲＴＲＶ命令のパケットを送出する。ただし、こ
のリングバス命令を実行する場合、ＲＴＲＶ命令を発行
するノードは、ＲＴＲＶ命令のパケットフォーマット１
０２の命令フィールド１０２ａ，ｌｅｎフィールド１０
２ｂ，ｓｒｃフィールド１０２ｃ，ｄｅｓｔフィールド
１０２ｄから成る最初の６４ビットの命令パケットのみ
を送出する。また、この場合のｌｅｎフィールド１０２
ｂおよびｄｅｓｔフィールド１０２ｄに格納するデータ
長およびノードＩＤの値は、前述した図７に示されるよ
うなデータ構造と同様なデータ構造によりメモリアクセ
スを行い、ＳＥＮＤ命令のメモリアクセスのためのデー
タ構造と同様のデータ構造から読み出される。ＲＴＲＶ
命令は、単一ノード指定（ユニキャスト）のみに有効で
ある。

【００８６】リングバス上において、ＲＴＲＶ命令の命
令パケットを受け取ったスレーブノードあるいはパッシ
ブノードは、そのプロセッサエメレントのリングバスイ
ンターフェイスユニット２１において、図４に示すよう
に、リングバスデータ入力２８からＲＴＲＶ命令の命令
パケットを受け取るので、比較器３５により、パケット
フォーマット１０２のｄｅｓｔフィールド１０２ｄのノ
ードアドレスの値と、ノードＩＤレジスタ（ＮＩＤＲ）
４４またはグループＩＤレジスタ４５に設定されたノー
ドアドレスの値とを比較する。なお、この場合は、単一
ノード指定（ユニキャスト）のみが有効であり、実質的
にはノードＩＤの比較のみが行われる。

【００８７】もし、ノードＩＤの比較により、ノードア
ドレスの条件が合致すれば、当該ノードが転送データを
送信する処理を行うので、前述のＳＥＮＤ命令の動作と
同様に、図９に示されるように、ＳＥＮＤ命令ポインタ
（ＳＥＮＤＲＰ）４８からリンクされるデータ構造と同
様のデータ構造を用いてメモリアクセスを行い、ローカ
ルメモリからデータを読み出し、リングバス上に転送デ
ータを送出する処理を行う。ただし、このＲＴＲＶ命令
による動作において、メモリアクセスのためのデータ構
造の先頭アドレスを格納するレジスタが、ＲＴＲＶ命令
を受け取るノードの場合は、メモリインターフェイスユ
ニット２６のレジスタ群のＲＴＲＶ命令ポインタ（ＲＴ
ＲＶＲＰ）となる。つまり、図９において、ＳＥＮＤ命
令ポインタ（ＳＥＮＤＲＰ）４８のデータに替えて、Ｒ
ＴＲＶ命令ポインタ（ＲＴＲＶＲＰ）のデータが用いら
れ、同様なデータ構造によりメモリアクセスが行われ
る。

【００８８】この場合、メモリインタフェースユニット
（ＭＩＵ）２６は、ＲＴＲＶ命令ポインタ（ＲＴＲＶＲ
Ｐ）の値をメモリアドレスとして出力することにより、
ローカルメモリ中のディスクリプタブロック（ｄｅｓ
ｃ）１２２をアクセスする。ディスクリプタブロック
（ｄｅｓｃ）１２２には、ディスクリプタポインタフィ
ールド（ｄｅｓｐ）１２２ａ，メモリブロックポインタ
フィールド（ｍｅｍｐ）１２２ｂ，データ長フィールド
（ｌｅｎ）１２２ｄ，および、送信元アドレスフィール
ド（ｓｒｃ）１２２ｅが設けられる。

【００８９】ＲＴＲＶ命令の命令パケットを受信したノ
ードにおいて、そのデータの読み出しは、次のように行
われる。受け取った命令パケットの中のｌｅｎフィール
ド１０２ｂのデータ長は、メモリインターフェイスユニ
ット２６において、ＲＴＲＶ命令ポインタによりアクセ
スされるディスクリプタのデータ長フィールド（１２２
ｄ）に書き込まれ、更に、メモリカウンタ（ＭＣＮＴ）
に書き込まれて、読み出すデータの数を数えるために用
いられる。また、命令パケット中のｓｒｃフィールド１
０２ｃは、ＲＴＲＶ命令用ディスクリプタブロック（ｄ
ｅｓｃ）１２２の送信元アドレスフィールド（ｓｒｃ）
１２２ｅに書き込まれる。データはディスクリプタブロ
ックタブロック（ｄｅｓｃ）１２２のメモリブロックポ
インタフィールド（ｍｅｍｐ）１２２ｂが指示するアド
レスを先頭として読み出され、内部データバス２２，出
力ＦＩＦＯメモリ３２，マルチプレクサ２９，ラッチ回
路３０，リングバスデータ出力３１の経路を経て、リン
グバス上に送出される。

【００９０】この場合のＲＴＲＶ命令を受信したスレー
ブノードまたはパッシブノードにおけるデータ読み出し
のタイミングが、図１６に示されている。図１６は、Ｒ
ＴＲＶ命令によるデータ送信のデータ転送タイミングを
説明するタイミングチャートである。図１６に示すよう
に、ＲＴＲＶ命令の命令パケット（Header）を、リング
バスデータ入力により、コマンド入力信号と共に受け取
ると、次のクロックサイクルにおいて、当該ノードから
転送データを送出するため、同じくＲＴＲＶ命令の命令
パケット（Header）をリングバスデータ出力として、コ
マンド出力信号と共に送出する。そして、データパケッ
トを送出できるタイミングになるまで、リングバスデー
タ出力として、ダミーパケット（Dummy）を連続して送
出する。この間、当該ノードのプロセッサエレメントで
は、内部データバス２２の使用のための使用権を得て、
ローカルメモリのメモリアクセスのためのディスクリプ
タ（ｄｅｓｃ）１２２に対する処理を終えるのに、９ク
ロックサイクルの時間を要する。この処理時間の経過
後、読み出された第１番目のデータがローカルバスに載
せられ、続いて、次のクロックサイクルにおいて、読み
出された第１番目のデータが、メモリインターフェイス
ユニット２６から内部データバスに載せられ、次のクロ
ックサイクルにおいて、リングバスインターフェイスユ
ニット２１からリンクバスデータ出力として送出され
る。この間、リングバスインターフェイスユニット２１
においては、ダミーパケット（Dummy）を連続して送出
する。

【００９１】このようにして、ＲＴＲＶ命令に対して
は、該当ノードから転送データがリングバス上に送出さ
れる処理が行われる。一方、ＲＴＲＶ命令を発行したマ
スターノードあるいはアクチィブノードにおいては、Ｒ
ＴＲＶ命令がリングバス上を一巡して戻ったきた時に、
前述した図７に示されるように、リングバス命令ポイン
タ（ＣＭＤＰ）４７によるメモリアクセスで用いるデー
タ構造に従って、転送されてくるデータパケットを入力
し、当該データをローカルメモリに書き込む。

【００９２】図１７は、ＲＴＲＶ命令による転送データ
を受信したノードにおけるデータ書き込みのタイミング
を示すタイミングチャートである。図１７を参照して、
ここでのＲＴＲＶ命令による転送データを受信したマス
ターノードまたはアクティブノードにおけるデータ書き
込みのタイミングを説明する。前述したように、図７に
示すデータ構造によるメモリアクセスによって書き込ま
れるデータは、入力ＦＩＦＯメモリ３３（図４），内部
データバス２２，ローカルバスを通してローカルメモリ
に転送されるが、ＲＴＲＶ命令では、当該命令パケット
によるデータ転送を受け付けて、受信処理を開始する。
この場合にも、前述したように、転送データを送出する
該当ノードにおいて、データの読み出しまでに９クロッ
クサイクルの時間を必要とし、更に、読み出されたデー
タがリングバス上に載せられまでに２クロックサイクル
の時間を要するので、ダミーパケットを経て、１１クロ
ックサイクルの後にデータパケットが転送されてくる。

【００９３】したがって、ＲＴＲＶ命令の命令パケット
（Header）によるデータ転送を受けて、ダミーパケット
の受信し、１１クロックサイクルの後に、第１番目のデ
ータパケットを受信する。受信したデータパケットは、
順次に入力ＦＩＦＯメモリ３３に一時的に格納し、内部
データバス，メモリインターフェイスユニット，ローカ
ルバスを経て、ローカルメモリに書き込まれる。

【００９４】ＲＴＲＶＡ命令（アドレス付データ回収命
令） 図１８は、ＲＴＲＶＡ命令のパケットフォーマットを示
す図である。図１８において、１０３はＲＴＲＶＡ命令
のパケットフォーマット、１０３ａは命令フィールド、
１０３ｂはデータ長フィールド、１０３ｃはソースフィ
ールド、１０３ｄはディスティネーションフィールド、
１０３ｅはアドレスフィールドである。また、１０３ｆ
はダミーパケット、１０３ｇはデータパケットをそれぞ
れ示している。ここでのＲＴＲＶＡ命令のパケットフォ
ーマット１０３は、前述のＲＴＲＶ命令のパケットフォ
ーマット１０２の各フィールドに加えて、更にアドレス
フィールド１０３ｅが付加されている。

【００９５】ＲＴＲＶＡ命令を実行するマスターノード
あるいはのアクティブノードは、そのプロセッサエレメ
ントのリングバスインターフェイス（ＲＢＩＵ）２１か
ら、図１８に示すようなＲＴＲＶＡ命令のパケットフォ
ーマット１０３に従って、ＲＴＲＶＡ命令の命令パケッ
トのデータを送出する。この場合においても、ＲＴＲＶ
命令の動作と同様に、ＲＴＲＶＡ命令を発行するノード
は、ＲＴＲＶＡ命令のパケットフォーマット１０３にお
いて、その命令フィールド１０３ａ，データ長フィール
ド（以下ｌｅｎフィールドと称する）１０３ｂ，ソース
フィールド（以下ｓｒｃフィールドと称する）１０３
ｃ，ディスティネーシュンフィールド（以下ｄｅｓｔフ
ィールドと称する）１０３ｄ，アドレスフィールド（以
下ａｄｄｒフィールドと称する）１０３ｅから成る最初
の６４ビットの２つの命令パケットのデータのみを送出
する。この場合のｌｅｎフィールド１０３ｂ，ｄｅｓｔ
フィールド１０３ｄ，およびａｄｄｒフィールド１０３
ｅに格納するデータ長，ノードＩＤ，アドレスの値は、
前述した図１２に示されるようなデータ構造と同様なデ
ータ構造によりメモリアクセスを行い、ＳＥＮＤＡ命令
のメモリアクセスのためのデータ構造と同様のデータ構
造から読み出される。ＲＴＲＶＡ命令は、単一ノード指
定（ユニキャスト）のみ有効である。

【００９６】このＲＴＲＶＡ命令によるデータ転送の動
作は、基本的には、前述したＲＴＲＶ動作と同様であ
り、その相異点は、当該命令にメモリアクセスのための
アドレスが命令パケットに付加されていることであり、
そのためのメモリアドレスに係る処理が加わることであ
る。

【００９７】次に、ＲＴＲＶＡ命令を受け取ったスレー
ブノードあるいはパッシブノードの動作を説明する。リ
ングバス上において、ＲＴＲＶＡ命令の命令パケット
（Header１）を受け取ったスレーブノードあるいはパッ
シブノードは、そのプロセッサエメレントのリングバス
インターフェイスユニット２１において、図４に示すよ
うに、リングバスデータ入力２８からＲＴＲＶＡ命令の
第１番目の命令パケット（Header１）を受け取り、図４
に示すように、比較器３５により、パケットフォーマッ
ト１０３のｄｅｓｔフィールド１０３ｄのノードアドレ
スの値と、ノードＩＤレジスタ（ＮＩＤＲ）４４または
グループＩＤレジスタ４５に設定されたノードアドレス
の値とを比較する。なお、この場合は、単一ノード指定
（ユニキャスト）のみが有効であるので、実質的にはノ
ードＩＤの比較のみが行われる。

【００９８】ノードＩＤの比較により、ノードアドレス
の条件が合致すれば、当該ノードが転送データを送信す
る処理を行うので、前述のＳＥＮＤＡ命令の動作と同様
に、第２番目の命令パケット（Header２）によるアドレ
スを用いて、メモリアクセスを行って、ローカルメモリ
からデータを読み出し、リングバス上に転送データを送
出する処理を行う。すなわち、アドレスの条件が合致す
れば、命令パケット中のｌｅｎフィールド１０３ｂのデ
ータ長と、ａｄｄｒフィールド１０３ｅのアドレスを用
いて、ローカルメモリからデータを読み出して、リング
バス上に送出する。ｌｅｎフィールド１０３ｂのデータ
長の値は、メモリカウンタ（ＭＣＮＴ）に書き込まれ
て、読み出すデータの数を数えるために利用される。ａ
ｄｄｒフィールド１０３ｅは、メモリブロックポインタ
（ＭＥＭＢＰ）に書き込まれる。

【００９９】ローカルメモリから読み出されたデータ
は、内部データバス２２，出力ＦＩＦＯメモリ３２，マ
ルチプレクサ２９，ラッチ回路３０，リングバスデータ
出力３１の経路により出力される。ＲＴＲＶＡ命令を受
信したスレーブノードまたはパッシブノードにおけるデ
ータ読み出しのタイミングを、図１９に示している。

【０１００】図１９は、ＲＴＲＶＡ命令によるデータ送
信のデータ転送タイミングを説明するタイミングチャー
トである。図１９に示すように、ＲＴＲＶＡ命令の第１
番目の命令パケット（Header１）を、リングバスデータ
入力により、コマンド入力信号と共に受け取ると、次の
クロックサイクルにおいて、当該ノードから転送データ
を送出するため、同じくＲＴＲＶＡ命令の命令パケット
（Header１）をリングバスデータ出力として、コマンド
出力信号と共に送出する。また、この場合、続いて、ア
ドレスを含む第２番目の命令パケット（Header２）が、
リングバスデータ入力により受けるので、１つのクロッ
クサイクルだけ遅れて、当該ノードから同じくＲＴＲＶ
Ａ命令の第２番目の命令パケット（Header２）をリング
バスデータ出力として送出される。

【０１０１】そして続いてデータパケットを送出できる
タイミングになるまで、リングバスデータ出力として、
ダミーパケット（Dummy）を連続して送出する。この
間、当該ノードのプロセッサエレメントでは、内部デー
タバス２２の使用のための使用権を得て、ローカルメモ
リのメモリアクセスのためのアドレス設定に対する処理
を終えるのに、９クロックサイクルの時間を要する。こ
の処理時間の経過後、読み出された第１番目のデータが
ローカルバスに載せられ、続いて、次のクロックサイク
ルにおいて、読み出された第１番目のデータが、メモリ
インターフェイスユニット２６から内部データバスに載
せられ、次のクロックサイクルにおいて、リングバスイ
ンターフェイスユニット２１からリンクバスデータ出力
として送出される。この間、リングバスインターフェイ
スユニット２１においては、ダミーパケット（Dummy）
を連続して送出されるので、この場合には、９つのダミ
ーパケットが送出される。

【０１０２】このようにして、ＲＴＲＶＡ命令に対して
は、該当ノードから転送データがリングバス上に送出さ
れる処理が行われる。一方、ＲＴＲＶＡ命令を発行した
マスターノードあるいはアクチィブノードにおいては、
ＲＴＲＶＡ命令がリングバス上を一巡して戻ったきた時
に、前述した図１２に示されるように、リングバス命令
ポインタ（ＣＭＤＰ）４７からディスクリプタブロック
を用いるデータ構造に従ってメモリアクセスを行い、転
送されてくるデータパケットを入力し、当該データをロ
ーカルメモリに書き込む。

【０１０３】図２０は、ＲＴＲＶＡ命令による転送デー
タを受信したノードにおけるデータ書き込みのタイミン
グを示すタイミングチャートである。図２０を参照し
て、ここでのＲＴＲＶＡ命令による転送データを受信し
たマスターノードまたはアクティブノードにおけるデー
タ書き込みのタイミングを説明する。前述したように、
図１２に示すデータ構造によるメモリアクセスによって
書き込まれるデータは、入力ＦＩＦＯメモリ３３（図
４），内部データバス２２，ローカルバスを通してロー
カルメモリに転送されるが、この場合には、ＲＴＲＶＡ
命令の命令パケットによるデータ転送を受け付けて、受
信処理を開始する。前述したように、転送データを送出
する該当ノードにおいて、ＲＴＲＶＡ命令を受けて、デ
ータの読み出しまでに９クロックサイクルの時間を必要
とし、更に、読み出されたデータがリングバス上に載せ
られるまでに２クロックサイクルの時間を要するので、
命令パケットから９個のダミーパケットを経て、１１ク
ロックサイクルの後にデータパケットが送られてくる。

【０１０４】したがって、ＲＴＲＶＡ命令の命令パケッ
ト（Header１，Header２）によるデータ転送を受けて、
９個のダミーパケットの受信の後に、つまり、命令パケ
ットの受信始の後、１１クロックサイクルの後に、第１
番目のデータパケットを受信する。受信したデータパケ
ットは、順次に入力ＦＩＦＯメモリ３３に一時的な格納
され、内部データバス，メモリインターフェイスユニッ
ト，ローカルバスを経て、ローカルメモリに書き込まれ
る。

【０１０５】ＭＯＤＥ０命令，ＭＯＤＥ１命令，ＭＯＤ
Ｅ２命令，ＭＯＤＥＸ命令（Ｍode０，Ｍode１，Ｍode
２，ＭodeＸへのモード切替え命令） 次に、モード切替え命令などのその他のリングバス命令
について説明する。図２１は、ＭＯＤＥ０命令およびＭ
ＯＤＥ１命令のパケットフォーマットを示す図である。
また、図２２は、ＭＯＤＥ２命令のパケットフォーマッ
トを示す図であり、図２３は、ＭＯＤＥ３命令のパケッ
トフォーマットを示す図である。これらのモード切替え
命令が実行されると、リングバスに接続された全てのノ
ードあるいは指定されたノードが、指定されたモードに
切り替えられる。

【０１０６】これらのモード切り替え命令のパケットフ
ォーマット（１０４，１０５，１０６）においては、図
２１，図２２，および図２３に示されるように、命令パ
ケットの中の命令フィールド（１０４ａ，１０５ａ，１
０６ａ）により、切り替える動作モードの種類を指定
し、ディスティネーションフィールド（１０４ｄ，１０
５ｄ，１０６ｄ）によって、動作モードを切り替えるノ
ードを指定する。また、ソースフィールド（１０４ｃ，
１０５ｃ，１０６ｃ）により、命令の発行元のノードＩ
Ｄを指定しておく。

【０１０７】これらのモード切り替え命令パケットをリ
ングバス上に送出した場合、指定された該当のノードに
おいては、現在のモードが、リングバスインターフェイ
スユニットコントロール／ステイタスレジスタ（ＲＣＳ
Ｒ）４３における第０ビット〜第３ビットのＭode０，
Ｍode１，Ｍode２，ＭodeＸのフラグビットに反映され
ているので、その内容に応じて、これらのフラグビット
をモード切り替え命令パケットの指定に従って切り替え
る。なお、Ｍode２の動作モードからの他の動作モード
に切り替える場合、これらのモード切り替え命令によっ
ては、動作モードが切り替えられないので、ＩＮＴＨ命
令（ハードウェア割り込み命令）により行われる。つま
り、Ｍode２では、ＩＮＴＨ命令以外のリンクバス命令
を受け付けないからである。

【０１０８】ＳＥＴＮＩＤ命令（ノードＩＤ設定命令） 図２４は、ＳＥＴＮＩＤ命令のパケットフォーマットを
示す図である。図２４において、１０７はＳＥＴＮＩＤ
命令のパケットフォーマット、１０７ａは命令フィール
ド、１０７ｂは設定ノードＩＤフィールド（ｎｉｄ）、
１０７ｃはソースフィールド（ｓｒｃ）、１０７ｄはデ
ィスティネーションフィールド（ＢＲＯＡＤＣＡＳＴ）
である。

【０１０９】リンクバス構成のマルチプロセッサシステ
ムにおいては、リセット直後、各スレーブノードのプロ
セッサエレメントには、それぞれのノードＩＤが付与さ
れておらず、また、リングバスインターフェイスユニッ
トコントロール／ステイタスレジスタ（ＲＣＳＲ）４３
の第１１ビットのＮＩＤフラグビットは“０”になって
いる。この場合、マスターノードが、ＳＥＴＮＩＤ命令
を実行することにより、１命令に付き、１つのスレーブ
ノードのノードＩＤを設定する。マスターノードの整数
演算ユニット（ＩＡＵ）２３は、ＳＥＴＮＩＤ命令を、
設定するノードＩＤをオペランドとして、設定ノードＩ
Ｄフィールド（ｎｉｄ）１０７ｂに設定して、当該ＳＥ
ＴＮＩＤ命令を実行する。

【０１１０】スレーブノードに設定するノードＩＤは、
ＳＥＴＮＩＤ命令のパケットフォーマット１０７の設定
ノードフィールド（ｎｉｄ）１０７ｂに入れられて送出
されるので、ＳＥＴＮＩＤ命令を受け取ったスレーブノ
ードは、当該ノードのリングバスインターフェイスユニ
ットコントロール／ステイタスレジスタ（ＲＣＳＲ）４
３の第１１ビットのＮＩＤフラグビットを調ベ、ＮＩＤ
フラグビットが“０”であれば、当該ＳＥＴＮＩＤ命令
の設定ノードフィールド（ｎｉｄ）１０７ｂの値を、ノ
ードＩＤレジスタ（ＮＩＤＲ）４４に書き込み、その
後、ＮＩＤフラグビットを“１”として、当該ＳＥＴＮ
ＩＤ命令を次ノード以降に出力しない。また、既にＮＩ
Ｄフラグビットが“１”であれば、ＳＥＴＮＩＤ命令に
対しては、何もしないで、当該ＳＥＴＮＩＤ命令をその
まま次ノードに送出する。

【０１１１】ＲＥＳＮＩＤ命令（ノードＩＤリセット命
令） 図２５は、ＲＥＳＮＩＤ命令のパケットフォーマットを
示す図である。図２５において、１０８はＳＥＴＮＩＤ
命令のパケットフォーマット、１０８ａは命令フィール
ド、１０８ｃはソースフィールド（ｓｒｃ）、１０８ｄ
はディスティネーションフィールド（ｄｅｓｔ）であ
る。ＲＥＳＮＩＤ命令は、リングバス構成のマルチプロ
セッサシステムにおいて、該当ノードのノードＩＤを再
設定する場合に用いられる。このリングバス命令を受け
取り、アドレス条件が一致したノードは、当該ノードの
リングバスインターフェイスユニットコントロール／ス
テイタスレジスタ（ＲＣＳＲ）４３の第１１ビットのＮ
ＩＤフラグビットをリセットする。つまり、ＮＩＤフラ
グビットを“０”とする。これにより、このスレーブノ
ードにおいては、前述したＳＥＴＮＩＤ命令により、新
たにノードＩＤを設定することができるようになる。

【０１１２】ＳＥＴＧＩＤ命令（グループＩＤ設定命
令） 図２６は、ＳＥＴＧＩＤ命令のパケットフォーマットを
示す図である。図２６において、１０９はＳＥＴＧＩＤ
命令のパケットフォーマット、１０９ａは命令フィール
ド、１０９ｂは設定グループノードＩＤフィールド（ｇ
ｉｄ）、１０９ｃはソースフィールド（ｓｒｃ）、１０
９ｄはディスティネーションフィールド（ｄｅｓｔ）で
ある。

【０１１３】リンクバス構成のマルチプロセッサシステ
ムにおいては、それぞれの処理の対象のスレーブノード
（プロセッサエレメント）を同時に複数個指定するた
め、ノードＩＤに加えてグループＩＤを設定できるよう
なシステムアキーテクチャを採用している。このための
グループＩＤの設定は、ＳＥＴＧＩＤ命令を用いて設定
する。スレーブノードにおいては、図２６に示すような
ＳＥＴＧＩＤ命令を受け取ると、ディスティネーション
フィールド（ｄｅｓｔ）１０９ｄによって指定するノー
ドＩＤに従ってノードアドレスの条件が一致したノード
は、当該ＳＥＴＧＩＤ命令１０９の設定グループノード
ＩＤフィールド（ｇｉｄ）１０９ｂの内容を、グループ
ＩＤレジスタ（ＧＩＤＲ）４５に設定する。

【０１１４】ＳＴＡＴ命令（ステイタス命令） 図２７は、ＳＴＡＴ命令のパケットフォーマットを示す
図である。図２７において、１１０はＳＴＡＴ命令のパ
ケットフォーマット、１１０ａは命令フィールド、１１
０ｂは状態ビットフィールド（ｓｔ）、１１０ｃはソー
スフィールド（ｓｒｃ）、１１０ｄはディスティネーシ
ョンフィールド（ｄｅｓｔ）である。このＳＴＡＴ命令
は、指定されたノードにおける状態ビットと、当該ＳＴ
ＡＴ命令の状態ビットフィールド（ｓｔ）１１０ｂの状
態ビットとの間で、ＡＮＤ論理演算またはＯＲ論理演算
を行い、各ノードにおける状態ビットを検査するリング
バス命令である。

【０１１５】マスターノードあるいはアクティブノード
は、ＳＴＡＴ命令を発行する際、このＳＴＡＴ命令のパ
ケットフォーマット１１０の状態ビットフィールド（ｓ
ｔ）１１０ｂの初期値として、ＡＮＤ論理演算のための
ＡＮＤビットを“１”とし、ＯＲ論理演算のためのＯＲ
ビットを“０”として、ＳＴＡＴ命令を送出する。この
ＳＴＡＴ命令をリングバスから受けたスレーブノードま
たはパッシブノードにおいては、ディスティネーション
フィールド（ｄｅｓｔ）１１０ｄのノードＩＤによるア
ドレス条件が合致したノードは、状態ビットフィールド
（ｓｔ）１１０ｂのＡＮＤビットと、当該ノードのリン
グバスインターフェイスユニットコントロール／ステイ
タスレジスタ（ＲＣＳＲ）４３の第７ビットのＡＮＤフ
ラグビットとの論理ＡＮＤ演算を実行する。また、状態
ビットフィールド（ｓｔ）１１０ｂのＯＲビットと、当
該ノードのリングバスインターフェイスユニットコント
ロール／ステイタスレジスタ（ＲＣＳＲ）４３の第８ビ
ットのＯＲフラグビットとの論理ＯＲ演算を実行する。
そして、その演算結果を再び、状態ビットフィールド
（ｓｔ）１１０ｂに入れ、当該ＳＴＡＴ命令を次のノー
ドに送出する。ＳＴＡＴ命令を受けても、アドレス条件
が合致しないノードは、何もせず、当該ＳＴＡＴ命令を
そのまま次のノードに送出する。

【０１１６】ＳＴＡＴ命令を発行したマスターノードあ
るいはアクティブノードは、戻ってきたＳＴＡＴ命令の
状態ビットフィールド（ｓｔ）１１０ｂを、当該ノード
のリングバスインターフェイスユニットコントロール／
ステイタスレジスタ（ＲＣＳＲ）４３の第７ビットのＡ
ＮＤフラグビット，第８ビットのＯＲフラグビットに反
映させて、該当ノードの状態を得る。この場合、各々の
ノードの状態を検査するためのＳＴＡＴ命令のリングバ
ス上への送出は、整数演算ユニット（ＩＡＵ）２３か
ら、ＳＴＡＴ命令を１回実行してから、ＳＴＡＴ命令を
終らせるためのＢＮＯＰ命令を実行するまで、毎サイク
ル毎にＳＴＡＴ命令を発行する。

【０１１７】ＴＥＳＴＳ命令／ＴＥＳＴＲ命令（Ｔest
＆Ｓet／Ｔest＆Ｒeset命令） 図２８は、ＴＥＳＴＳ命令のパケットフォーマットを示
す図である。図２８において、１１１はＴＥＳＴＳ命令
のパケットフォーマット、１１１ａは命令フィールド、
１１１ｂはマスクビットフィールド（ｍａｓｋ）、１１
１ｃはソースフィールド（ｓｒｃ）、１１１ｄはディス
ティネーションフィールド（ｄｅｓｔ）をそれぞれ示し
ている。また、図２９は、ＴＥＳＴＲ命令のパケットフ
ォーマットを示す図であり、図２９において、１１２は
ＴＥＳＴＲ命令のパケットフォーマットを示し、１１２
ａは命令フィールド、１１２ｂはマスクビットフィール
ド（ｍａｓｋ）、１１２ｃはソースフィールド（ｓｒ
ｃ）、１１２ｄはディスティネーションフィールド（ｄ
ｅｓｔ）をそれぞれ示している。

【０１１８】マスターノードあるいはアクティブノード
が、ＴＥＳＴＳ命令またはＴＥＳＴＲ命令を発行する
際、ＴＥＳＴＳ命令のパケットフォーマット１１１のマ
スクビットフィールド１１１ｂまたはＴＥＳＴＲ命令の
パケットフォーマット１１２のマスクビットフィールド
１１２ｂの初期値が、整数演算ユニット（ＩＡＵ）２３
が命令を実行する時のオペランドして与えられ、ＴＥＳ
ＴＳ命令のディスティネーションフィールド１１１ｄま
たはＴＥＳＴＲ命令のディスティネーションフィールド
１１２ｄに、対象ノードのノードＩＤの値が設定され
る。これらの値は、内部データバス２２，出力ＦＩＦＯ
メモリ３２などを通じて出力され、リングバスインター
フェイスユニット２１から、ＴＥＳＴＳ命令またはＴＥ
ＳＴＲ命令として出力される。

【０１１９】これらのＴＥＳＴＳ命令またはＴＥＳＴＲ
命令の命令パケットを受けて、ノードＩＤのアドレス条
件が合致したスレーブノード（あるいはパッシブノー
ド）は、次の動作を行う。つまり、ＴＥＳＴＳ命令の場
合には、入力されたマスクビットフィールド１１１ｂが
“１”のビットについてのみ、Ｔest＆Ｓetフラグレジ
スタ（ＴＳＦＲ）４６の対応するビットをマスクビット
フィールド１１１ｂの対応するビットに入れて、同時
に、Ｔest＆Ｓetフラグレジスタ（ＴＳＦＲ）４６のビ
ットを“１”とする。また、ＴＥＳＴＲ命令の場合に
は、入力されたマスクビットフィールド１１２ｂが
“１”のビットについてのみ、Ｔest＆Ｓetフラグレジ
スタ（ＴＳＦＲ）４６の対応するビットをマスクビット
フィールド１１１ｂの対応するビットに入れて、同時
に、Ｔest＆Ｓetフラグレジスタ（ＴＳＦＲ）４６のビ
ットを“０”とする。これにより、Ｔest＆Ｓetフラグ
レジスタ（ＴＳＦＲ）４６の対応するビットの状態を検
査し、その内容に応じてフラグをセット／リセットでき
る。

【０１２０】ＩＮＴＨ命令（ハードウェア割り込み命
令） 図３０は、ＩＮＴＨ命令のパケットフォーマットを示す
図である。図３０において、１１３はＩＮＴＨ命令のパ
ケットフォーマット、１１３ａは命令フィールド、１１
３ｂはベクトルフィールド（ｖｅｃｔｏｒ）、１１３ｃ
はソースフィールド（ｓｒｃ）、１１３ｄはディスティ
ネーションフィールド（ＢＲＯＡＤＣＡＳＴ）をそれぞ
れ示している。ＩＮＴＨ命令は、全てのノードが発行す
ることができる。このＩＮＴＨ命令は、次の２つの目的
で用いられる。

【０１２１】その１つの目的は、Ｍode２の動作モード
からＭode０の動作モードへのモード切り替えである。
Ｍode２の動作モードでは、ＩＮＴＨ命令以外のリング
バス命令は無効とされ、全てのリングバスデータ入力２
８からの入力は、データと見做される。そこで、特別の
信号であるリングバスデータ入力方向の外部入出力制御
信号群３６の中のリンググバス割り込み入力を用いて、
ＩＮＴＨ命令の入力されるタイミングを転送し、Ｍode
２の動作モードにおける通常のデータ転送と区別し、こ
れにより、Ｍode２の動作モードからＭode０の動作モー
ドへのモード切り替えを行う。

【０１２２】ＩＮＴＨ命令の他の１つの目的は、スレー
ブノードで発生した演算例外等の例外の発生の状態をマ
スターノードや他のスレーブノードに対して伝えること
である。割り込み発生要因は、ベクタデータとして、Ｉ
ＮＴＨ命令のパケットフォーマット１１３のベクトルフ
ィールド（ｖｅｃｔｏｒ）１１３ｂに設定して伝えられ
る。この場合のＩＮＴＨ命令は、他のリングバス命令よ
りも優先権を持ち、実行中の他の転送データのパケット
との同期はとられない。なお、割り込み発生要因は、Ｉ
ＮＴＨ命令のベクトルフィールド（ｖｅｃｔｏｒ）１１
３ｂに入れられて伝えられるので、割り込みを受け付け
たノードは、当該割り込み発生要因に応じての処理を行
う。

【０１２３】ＩＮＴＳ命令（ソフトウェア割り込み命
令） 図３１は、ＩＮＴＳ命令のパケットフォーマットを示す
図である。図３１において、１１４はＩＮＴＳ命令のパ
ケットフォーマット、１１４ａは命令フィールド、１１
４ｂはベクトルフィールド（ｖｅｃｔｏｒ）、１１４ｃ
はソースフィールド（ｓｒｃ）、１１４ｄはディスティ
ネーションフィールド（ｄｅｓｔ）をそれぞれ示してい
る。

【０１２４】ＩＮＴＳ命令は、マスターノードあるいは
アクティブノードが、スレーブノードあるいはハッシブ
ノードにソフトウェア的な手続き（処理プログラム）に
よりイベントの発生を知らせるための割り込み処理とし
て用いられる。このイベントの種類は、割り込み発生要
因を示すベクタデータとして、ＩＮＴＳ命令のベクトル
フィールド（ｖｅｃｔｏｒ）１１４ｂに入れられて伝え
られる。

【０１２５】ＢＮＯＰ命令（バスノーオペレーション命
令） 図３２は、ＢＮＯＰ命令のパケットフォーマットを示す
図である。図３２において、１１５はＢＮＯＰ命令のパ
ケットフォーマット、１１５ａは命令フィールド、１１
５ｃはソースフィールド（ｓｒｃ）、１１５ｄはディス
ティネーションフィールド（ｄｅｓｔ）をそれぞれ示し
ている。ＢＮＯＰ命令は、マスターノードあるいはアク
ティブノードが、Ｍode１の動作モードにおいて、トー
クンをリリースするため、また、ＳＴＡＴ命令を終らせ
るために用いられる。

【０１２６】次に、システムの初期動作について、図１
を用いて説明する。ホストコンピュータ１６は、バス交
換器１５，インターフェイス回路１９を介して、マスタ
ーノード１１におけるローカルメモリ１８に、プログラ
ムおよびデータをダウンロードする。この間、マスター
ノード１１のプロセッサエレメント１７，スレーブノー
ド１２〜１３のプロセッサエレメント１２ａ〜１３ａ
は、共通のリセット信号により、リセットしておく。

【０１２７】ホストコンピュータ１６から、マスターノ
ード１１のローカルメモリ１８へのプログラムおよび初
期データのダウンロードが終了した時点で、プロセッサ
エレメント（１７，１２ａ，１３ａ）に対するリセット
信号を解除する。このとき、リセット解除と同時に、マ
スターノード１１のプロセッサエレメント１７は、ロー
カルメモリ１８から命令をフェッチして、プログラムの
実行を開始する。スレーブノード１２，１３のプロセッ
サエレメント１２ａ，１３ａは、リセット信号が解除さ
れても、命令のフェッチとプログラムの実行は行わな
い。なぜならば、スレーブノード１２，１３のローカル
メモリ１２ｂ，１３ｂは、初期化されていないからであ
る。

【０１２８】スレーブノード１２，１３のプロセッサエ
レメント１２ａ，１３ａは、命令のフェッチ，デコー
ド，実行などを行わない待機状態に入る。この状態にお
いて、図２に示すように、プロセッサエレメントの構成
要素の整数演算ユニット（ＩＡＵ）２３，浮動小数点演
算ユニット（ＦＡＵ）２４，命令キャッシュユニット
（ＩＣＵ）２５は何もしないが、リングバスインターフ
ェイスユニット（ＲＢＩＵ）２１およびメモリインター
フェイスユニット（ＭＩＵ）２６は動作可能となってい
る。つまり、リングバスを介して与えられる命令の実行
は可能であり、リングバス命令の実行のみが行われる状
態にある。

【０１２９】したがって、この状態において、マスター
ノード１１のプロセッサエレメント１７は、スレーブノ
ード１２，１３のプロセッサエレメント１２ａ，１３ａ
を起動するために、次の３つの手続きの処理を行う。 １）まず、ＳＥＴＮＩＤ命令を用いて、全てのスレーブ
ノードのノードＩＤを設定する。 ２）次に、設定したノードＩＤによりスレーブノードを
特定し、ＳＥＴＧＩＤ命令を用いて、全てのスレーブノ
ードのグループＩＤを設定する。 ３）次に、ＳＥＮＤＡ命令を用いて、全てのスレーブノ
ードのローカルメモリにプログラムおよび初期データを
ダウンロードする。なお、プログラムおよび初期データ
が全てのスレーブノードについて同一である場合は、全
ノード指定（ブロードキャスト）によりＳＥＮＤＡ命令
を送る。その他の場合には、先に設定しているノードＩ
ＤまたはグループＩＤを用いてスレーブノードを特定
し、ＳＥＮＤＡ命令をユニキャスト指定またはマルチキ
ャスト指定により送出する。

【０１３０】以上に、説明したように、マスターノード
のプロセッサエレメントとスレーブノードのプロセッサ
エレメントでは、その処理機能に違いがあるが、ほとん
ど同様であり、２つのプロセッサエレメントは、同一の
ＶＬＳＩとして設計および製造することができる。これ
により、複数ノードから構成されるマルチプロセッサシ
ステムを構築する場合のコストの低減が計られる。

【０１３１】そこで、１つのプロセッサエレメントは、
マスターノードのプロセッサエレメントと、スレーブノ
ードのプロセッサエレメントの２つの処理機能を兼ね備
えるて構成する。個々のプロセッサエレメントが、どち
らのエレメントとして動作するかは、ＭＮフラグビット
の設定値により定めるので、外部入力信号のＭＮ信号に
より決めるようにする。つまり、ＭＮ信号が電源レベル
ならば、マスターノードのプロセッサエレメントとして
機能し、グランドレベルならば、スレーブノードのプロ
セッサエレメントして機能するように構成される。

【０１３２】

【発明の効果】以上、説明したように、本発明のマルチ
プロセッサシステムによれば、リングバス形状の通信ネ
ットワークを有し、マスター／スレーブ方式でデータ通
信を行うマルチプロセッサシステムを構成する場合に、
各ノード毎にノードＩＤ設定用のレジスタと、ノードＩ
Ｄ設定ビットと、ノードＩＤ設定用の命令の一連の処理
機構とを備えることにより、専用の演算回路や信号線を
必要としないで、効率的に、マルチプロセッサシステム
の各ノードに対するノードＩＤの設定方法が可能とな
る。

【０１３３】また、マルチプロセッサシステムを構成す
る要素のノードのプロセッサエレメントは、パケットフ
ォーマットのバス通信命令（リングバス命令）のヘッダ
部を生成するヘッダ部生成回路と、ノード内部のデータ
を一時的に蓄える出力バッファと、リングバスデータ入
力，ヘッダ部生成回路の出力，およびデータ出力バッフ
ァの出力の３者を入力し１つを選択するマルチプレクサ
と、マルチプレクサの出力を１クロック遅延させ次のノ
ードへの出力とするラッチ回路とを備えることにより、
リングバス上をリングバス命令またはデータなどを転送
する場合に、ノード当たりのデータの伝搬を１クロック
サイクルで同期して行うことができ、データ転送上のボ
トルネックが生ずることなく、より高速なデータ通信が
可能となった。

【０１３４】また、本発明のマルチプロセッサシステム
においては、各プロセッサを介して伝搬される専用の割
り込み信号線を備えられており、通常の通信よりも、優
先度の高い割り込みを他ノードのプロセッサに伝えるよ
うにしている。これにより、システムに異常事態が発生
した場合に効率的な対処が可能となった。

【０１３５】また、ノードのプロセッサエレメントに、
データ転送に係わるディスクリプタブロックへのポイン
タを設定するポイントレジスタ群と、データ転送を処理
する毎に、これらのポインタレジスタに設定されたポイ
ンタを更新する手段を備え、データ転送に係わるディス
クプタブロックに、次ディスクリプタブロックへのポイ
ンタと、送受信データが格納されるメモリブロックへの
ポインタと、データ長とを格納するフィールドを備える
ことにより、高速で効率的にデータ転送が可能になっ
た。

【０１３６】また、本発明のマルチプロセッサシステム
を構成する要素（プロセッサエレメント）を半導体集積
回路装置により構成し、半導体集積回路装置に対し外部
入力信号によりマスタプロセッサか、スレーブプロセッ
サかを識別して動作させるように構成する。この場合、
スレーブプロセッサがリセット解除後、待機モードに入
り、マスタープロセッサから送信されるプログラム等の
データで、ローカルメモリを初期化した後に、割り込み
により、再起動されるように構成したことにより、マス
タープロセッサとスレーブプロセッサのＶＬＳＩ製造技
術を用いた設計を共通に行うことが可能となり、ひいて
は、マルチプロセッサシステムの設計における経済効率
が高まる。

【図面の簡単な説明】

【図１】 図１は本発明を一態様で実施するマルチプロ
セッサシステムの全体の構成を示すブロック図、

【図２】 図２はプロセッサエレメントの内部構成を示
すブロック図、

【図３】 図３はプロセッサエレメントの各ユニットの
レジスタにおいて保持されるデータの種類を示す図、

【図４】 図４はリングバスインターフェイスユニット
の内部の回路構成を示すブロック図、

【図５】 図５はリングバスインターフェイスユニット
コントロール／ステイタスレジスタ（ＲＣＳＲ）のビッ
ト構成を示す図、

【図６】 図６はＳＥＮＤ命令のパケットフォーマット
を示す図、

【図７】 図７はＳＥＮＤ命令実行時に用いられるデー
タ読み出しのためのデータ構造を説明する図、

【図８】 図８はＳＥＮＤ命令によるデータ送信のデー
タ転送タイミングを説明するイミングチャート、

【図９】 図９はＳＥＮＤ命令実行時に用いられるデー
タ格納のためのデータ構造を説明する図、

【図１０】 図１０はＳＥＮＤ命令によるデータ受信処
理のデータ取り込みタイミングを説明するタイミングチ
ャート、

【図１１】 図１１はＳＥＮＤＡ命令のパケットフォー
マットを示す図、

【図１２】 図１２はＳＥＮＤＡ命令の実行時に用いら
れるメモリアクセスのためのデータ構造を示す図、

【図１３】 図１３はＳＥＮＤＡ命令によるデータ送信
のデータ転送タイミングを説明するタイミングチャー
ト、

【図１４】 図１４はＳＥＮＤＡ命令による受信ノード
における内部データ転送タイミングを示すタイミングチ
ャート、

【図１５】 図１５はＲＴＲＶ命令のパケットフォーマ
ットを示す図、

【図１６】 図１６はＲＴＲＶ命令によるデータ送信の
データ転送タイミングを説明するタイミングチャート、

【図１７】 図１７はＲＴＲＶ命令による転送データを
受信したノードにおけるデータ書き込みのタイミングを
示すタイミングチャート、

【図１８】 図１８はＲＴＲＶＡ命令のパケットフォー
マットを示す図、

【図１９】 図１９はＲＴＲＶＡ命令によるデータ送信
のデータ転送タイミングを説明するタイミングチャー
ト、

【図２０】 図２０はＲＴＲＶＡ命令による転送データ
を受信したノードにおけるデータ書き込みのタイミング
を示すタイミングチャート、

【図２１】 図２１はＭＯＤＥ０命令およびＭＯＤＥ１
命令のパケットフォーマットを示す図、

【図２２】 図２２はＭＯＤＥ２命令のパケットフォー
マットを示す図、

【図２３】 図２３はＭＯＤＥ３命令のパケットフォー
マットを示す図、

【図２４】 図２４はＳＥＴＮＩＤ命令のパケットフォ
ーマットを示す図、

【図２５】 図２５はＲＥＳＮＩＤ命令のパケットフォ
ーマットを示す図、

【図２６】 図２６はＳＥＴＧＩＤ命令のパケットフォ
ーマットを示す図、

【図２７】 図２７はＳＴＡＴ命令のパケットフォーマ
ットを示す図、

【図２８】 図２８はＴＥＳＴＳ命令のパケットフォー
マットを示す図、

【図２９】 図２９はＴＥＳＴＲ命令のパケットフォー
マットを示す図、

【図３０】 図３０はＩＮＴＨ命令のパケットフォーマ
ットを示す図、

【図３１】 図３１はＩＮＴＳ命令のパケットフォーマ
ットを示す図、

【図３２】 図３２はＢＮＯＰ命令のパケットフォーマ
ットを示す図。

【符号の説明】

１０…リングバス、１１…マスターノード、１２…第１
番目のスレーブノード、１３…第ｎ番目のスレーブノー
ド、１４…ホストインターフェイスバス、１５…バス交
換器、１６…ホストコンピュータ、１７…プロセッサエ
レメント、１８…ローカルメモリ、１９…インターフェ
イス回路、２０…周辺回路、２１…リングバスインター
フェイスユニット（ＲＢＩＵ）、２２…内部データバ
ス、２３…整数演算ユニット（ＩＡＵ）、２４…浮動小
数点演算ユニット（ＦＡＵ）、２５…命令キャッシュユ
ニット（ＩＣＵ）、２６…メモリインターフェイスユニ
ット（ＭＩＵ）、２７…リングバスインターフェイスユ
ニット制御回路、２８…リングバスデータ入力の信号
線、２９…マルチプレクサ、３０…ラッチ回路、３１…
リングバスデータ出力の信号線、３２…出力ＦＩＦＯメ
モリ、３３…入力ＦＩＦＯメモリ、３５…比較器、３６
…リングバスデータ入力方向の外部入出力制御信号群、
３７…リングバスデータ出力方向の外部入出力制御信号
群、３８…へッダ部生成回路、３９…他ユニットから入
力される制御信号群、４０…他ユニットへ出力される制
御信号群、４１…内部制御信号群、４２…レジスタファ
イル、４３…リングバスインターフェイスユニットコン
トロール／ステイタスレジスタ（ＲＣＳＲ）、４４…ノ
ードＩＤレジスタ（ＮＩＤＲ）、４５…グループＩＤレ
ジスタ（ＧＩＤＲ）、４７…リングバス命令ポインタ
（ＣＭＤＰ）、４８…ＳＥＮＤ命令ポインタ（ＳＥＮＤ
ＲＰ）、１００…ＳＥＮＤ命令のパケットフォーマッ
ト、１００ａ…命令フィールド、１００ｂ…データ長フ
ィールド、１００ｃ…ソースフィールド、１００ｄ…デ
ィスティネーションフィールド、１００ｅ…ダミーパケ
ット、１００ｆ…データパケット、１０１…ＳＥＮＤＡ
命令のパケットフォーマット、１０１ａ…命令フィール
ド、１０１ｂ…データ長フィールド、１０１ｃ…ソース
フィールド、１０１ｄ…ディスティネーションフィール
ド、１０１ｅ…アドレスフィールド、１０１ｆ…ダミー
パケット、１０１ｇ…データパケット、１０２…ＲＴＲ
Ｖ命令のパケットフォーマット、１０２ａ…命令フィー
ルド、１０２ｂ…データ長フィールド、１０２ｃ…ソー
スフィールド、１０２ｄ…ディスティネーションフィー
ルド、１０２ｅ…ダミーパケット、１０２ｆ…データパ
ケット、１０３…ＲＴＲＶＡ命令のパケットフォーマッ
ト、１０３ａ…命令フィールド、１０３ｂ…データ長フ
ィールド、１０３ｃ…ソースフィールド、１０３ｄ…デ
ィスティネーションフィールド、１０３ｅ…アドレスフ
ィールド、１０３ｆ…ダミーパケット、１０３ｇ…デー
タパケット、１０７…ＳＥＴＮＩＤ命令のパケットフォ
ーマット、１０７ａ…命令フィールド、１０７ｂ…設定
ノードＩＤフィールド、１０７ｃ…ソースフィールド、
１０７ｄ…ディスティネーションフィールド、１０８…
ＳＥＴＮＩＤ命令のパケットフォーマット、１０８ａ…
命令フィールド、１０８ｃ…ソースフィールド、１０８
ｄ…ディスティネーションフィールド、１０９…ＳＥＴ
ＧＩＤ命令のパケットフォーマット、１０９ａ…命令フ
ィールド、１０９ｂ…設定グループノードＩＤフィール
ド、１０９ｃ…ソースフィールド、１０９ｄ…ディステ
ィネーションフィールド、１１０…ＳＴＡＴ命令のパケ
ットフォーマット、１１０ａ…命令フィールド、１１０
ｂ…状態ビットフィールド、１１０ｃ…ソースフィール
ド、１１０ｄ…ディスティネーションフィールド、１１
１…ＴＥＳＴＳ命令のパケットフォーマット、１１１ａ
…命令フィールド、１１１ｂ…マスクビットフィール
ド、１１１ｃ…ソースフィールド、１１１ｄ…ディステ
ィネーションフィールド、１１２…ＴＥＳＴＲ命令のパ
ケットフォーマット、１１２ａ…命令フィールド、１１
２ｂ…マスクビットフィールド、１１２ｃ…ソースフィ
ールド、１１２ｄ…ディスティネーションフィールド、
１１３…ＩＮＴＨ命令のパケットフォーマット、１１３
ａ…命令フィールド、１１３ｂ…ベクトルフィールド、
１１３ｃ…ソースフィールド、１１３ｄ…ディスティネ
ーションフィールド、１１４…ＩＮＴＳ命令のパケット
フォーマット、１１４ａ…命令フィールド、１１４ｂ…
ベクトルフィールド、１１４ｃ…ソースフィールド、１
１４ｄ…ディスティネーションフィールド、１１５…Ｂ
ＮＯＰ命令のパケットフォーマット、１１５ａ…命令フ
ィールド、１１５ｃ…ソースフィールド、１１５ｄ…デ
ィスティネーションフィールド、１２０…ディスクリプ
タブロック、１２０ａ…ディスクリプタポインタフィー
ルド、１２０ｂ…メモリブロックポインタフィールド、
１２０ｃ…未使用領域、１２０ｄ…データ長フィール
ド、１２０ｅ…未使用領域、１２０ｆ…送信先アドレス
フィールド、１２１…データ領域、１２２…ディスクリ
プタブロック、１２２ａ…ディスクリプタポインタフィ
ールド、１２２ｂ…メモリブロックポインタフィール
ド、１２２ｃ…未使用領域、１２２ｄ…データ長フィー
ルド、１２２ｅ…送信元アドレスフィールド、１２２ｆ
…未使用領域、１２３…データ領域、１２４…ディスク
リプタブロック、１２４ａ…ディスクリプタポインタフ
ィールド、１２４ｂ…メモリブロックポインタフィール
ド、１２４ｃ…未使用領域、１２４ｄ…データ長フィー
ルド、１２４ｅ…未使用領域、１２４ｆ…送信先アドレ
スフィールド、１２４ｇ…アドレスフィールド、１２５
…データ領域。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮川 宣明 神奈川県海老名市本郷2274番地 富士ゼロ ックス株式会社内 (72)発明者 相原 玲二 広島県東広島市鏡山一丁目４−２ 広島大 学内 (72)発明者 小柳 光正 宮城県仙台市青葉区新巻字青葉 東北大学 内

Claims (8)

【特許請求の範囲】
1. 【請求項１】 プロセッサエレメントを有する複数のノ
   ードがリングバス形式の通信ネットワークを介して接続
   され、マスター・スレーブ形式でノード間のデータ通信
   を行い、各ノードのプロセッサエレメントにおいてデー
   タ処理を行うマルチプロセッサシステムにおいて、各々
   のプロセッサエレメントが、 各ノード毎に設けられるノードＩＤを設定するノードＩ
   Ｄレジスタと、 各ノード毎に設けられるノードＩＤが設定されたか否か
   を示すＩＤ設定フラグを格納するＩＤ設定フラグレジス
   タと、 該ＩＤ設定フラグをシステムのリセット時にリセットす
   るリセット手段と、 マスターノードとスレーブノードとの区別を設定するノ
   ード種別設定手段と、 前記ノード種別設定手段がマスターノードに設定された
   場合に、それぞれに異なるノードＩＤを設定するノード
   ＩＤ設定命令を発行する命令発行手段と、 前記ノード種別設定手段がスレーブノードに設定された
   場合に、前記ＩＤ設定フラグがリセットされている場合
   に、前記ノードＩＤ設定命令に付加されているノードＩ
   Ｄを前記ノードＩＤレジスタに設定し、前記ＩＤ設定フ
   ラグをセットし、前記ノードＩＤ設定命令を下流のノー
   ドに伝えない制御処理を行い、前記ＩＤ設定フラグが設
   定されている場合には、前記ノードＩＤ設定命令を下流
   のノードに伝える制御処理を行う制御手段とを備えるこ
   とを特徴とするマルチプロセッサシステム。
2. 【請求項２】 プロセッサエレメントを有する複数のノ
   ードがリングバス形式の通信ネットワークを介して接続
   され、マスター・スレーブ形式でノード間のデータ通信
   を行い、各ノードのプロセッサエレメントにおいてデー
   タ処理を行うマルチプロセッサシステムにおいて、各々
   のプロセッサエレメントが、 プロセッサ間通信のために割り当てられた命令コードを
   入力しその内容をデコードしプロセッサ間通信に必要な
   制御信号を生成する制御回路と、 該制御信号に基づいてパケット形式で転送される１つあ
   るいは複数からなるデータのヘッダ部を組み立てるヘッ
   ダ部生成回路と、 ノード内部のデータを一時的に蓄える出力バッファと、 リングバスからのデータ入力と前記ヘッダ部生成回路の
   出力と前記出力バッファからのデータの３者を入力して
   その１つを選択するマルチプレクサと、 該マルチプレクサの出力を１クロック遅延させ次のノー
   ドへ出力するラッチ回路とを備えることを特徴とするマ
   ルチプロセッサシステム。
3. 【請求項３】 プロセッサエレメントを有する複数のノ
   ードがリングバス形式の通信ネットワークを介して接続
   され、マスター・スレーブ形式でノード間のデータ通信
   を行い、各ノードのプロセッサエレメントにおいてデー
   タ処理を行うマルチプロセッサシステムにおいて、 各ノードのプロセッサエレメントを介して伝搬される専
   用の割込み信号線と、 前記割込み信号線により各ノードのプロセッサエレメン
   トが通常のデータ通信よりも優先度の高い割り込みを他
   プロセッサエレメントに伝える通信制御処理手段とを備
   えることを特徴とするマルチプロセッサシステム。
4. 【請求項４】 プロセッサエレメントを有する複数のノ
   ードがリングバス形式の通信ネットワークを介して接続
   され、マスター・スレーブ形式でノード間のデータ通信
   を行い、各ノードのプロセッサエレメントにおいてデー
   タ処理を行うマルチプロセッサシステムにおいて、 ノード間のデータ転送に係る制御データを記述するディ
   スクリプタを格納する記憶手段と、 前記ディスクリプタへのポインタを設定するポインタレ
   ジスタ群と、 データ転送を処理する毎に該ポインタレジスタに設定さ
   れたポインタを更新する更新手段とを備える特徴とする
   マルチプロセッサシステム。
5. 【請求項５】 請求項４に記載のマルチプロセッサシス
   テムにおいて、 前記ディスクリプタは、次ディスクリプタへのポインタ
   と、送受信データが格納されるメモリブロックへのポイ
   ンタと、データ長とを含むことを特徴とするマルチプロ
   セッサシステム。
6. 【請求項６】 プロセッサエレメントを有する複数のノ
   ードがリングバス形式の通信ネットワークを介して接続
   され、マスター・スレーブ形式でノード間のデータ通信
   を行い、各ノードのプロセッサエレメントにおいてデー
   タ処理を行うマルチプロセッサシステムにおいて、 各々のプロセッサエレメントは、前記ノード種別設定手
   段に外部入力信号が与えられることにより、マスターノ
   ードまたはスレーブノードのプロセッサエレメントとし
   て機能させることを特徴とするマルチプロセッサシステ
   ム。
7. 【請求項７】 請求項６に記載のマルチプロセッサシス
   テムにおいて、 スレーブノードとして機能するプロセッサエレメント
   は、リセット解除後に、待機モードに入り、マスターノ
   ードのプロセッサエレメントから送信される割り込み信
   号により、再起動されることを特徴とするマルチプロセ
   ッサシステム。
8. 【請求項８】 請求項７に記載のマルチプロセッサシス
   テムにおいて、 スレーブノードとして機能するプロセッサエレメント
   は、リセット解除後の待機モードにおいて、リングバス
   を介して送信されるプログラムまたはデータを、ローカ
   ルメモリに格納することを特徴とするマルチプロセッサ
   システム。