JP5414506B2 - データ処理装置、データ処理方法、及びプログラム - Google Patents
データ処理装置、データ処理方法、及びプログラム Download PDFInfo
- Publication number
- JP5414506B2 JP5414506B2 JP2009288413A JP2009288413A JP5414506B2 JP 5414506 B2 JP5414506 B2 JP 5414506B2 JP 2009288413 A JP2009288413 A JP 2009288413A JP 2009288413 A JP2009288413 A JP 2009288413A JP 5414506 B2 JP5414506 B2 JP 5414506B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- module
- data
- processed
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Description
複数のモジュールがリングバスに接続され、予め設定された順序で前記複数のモジュールにおいてデータを処理するデータ処理装置であって、
前記モジュールは、
他のモジュールからパケットを受信する受信手段と、
前記受信手段により受信したパケットが保持するデータを自モジュールで処理すべきか否かを、前記パケットに含まれる情報であって前記順序を示す情報である第1の情報により判定する判定手段と、
前記判定手段により前記自モジュールで処理すべきであると判定された場合に、前記データを処理する処理手段と、
前記処理手段により処理されたデータと、前記処理手段により処理されるべきデータが処理されずに保留されたかどうかを示す第2の情報と、前記第1の情報と、を含むパケットを生成する生成手段と、
前記生成手段により生成されたパケットを前記第1の情報に従って次に処理すべきモジュールに送信する送信手段と、を備え、
前記第1の情報及び第2の情報により、前記受信手段により受信されたパケットが前記自モジュールの次の処理順序のモジュールにより処理すべきであった前記処理を保留されたデータを含むと、前記送信手段は、前記生成手段の生成したパケットの送信間隔を長くして送信を行うことを特徴とする。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (6)
- 複数のモジュールがリングバスに接続され、予め設定された順序で前記複数のモジュールにおいてデータを処理するデータ処理装置であって、
前記モジュールは、
他のモジュールからパケットを受信する受信手段と、
前記受信手段により受信したパケットが保持するデータを自モジュールで処理すべきか否かを、前記パケットに含まれる情報であって前記順序を示す情報である第1の情報により判定する判定手段と、
前記判定手段により前記自モジュールで処理すべきであると判定された場合に、前記データを処理する処理手段と、
前記処理手段により処理されたデータと、前記処理手段により処理されるべきデータが処理されずに保留されたかどうかを示す第2の情報と、前記第1の情報と、を含むパケットを生成する生成手段と、
前記生成手段により生成されたパケットを前記第1の情報に従って次に処理すべきモジュールに送信する送信手段と、を備え、
前記第1の情報及び第2の情報により、前記受信手段により受信されたパケットが前記自モジュールの次の処理順序のモジュールにより処理すべきであった前記処理を保留されたデータを含むと、前記送信手段は、前記生成手段の生成したパケットの送信間隔を長くして送信を行うことを特徴とするデータ処理装置。 - 前記送信手段は、前記受信手段により受信されたパケットが前記自モジュールの次の処理順序のモジュールにより処理すべきであった前記処理を保留されたデータを含むと、前記生成手段の生成したパケットについて、パケットが前記リングバスを1周するのに要する時間よりも長い送信間隔で送信を行うことを特徴とする請求項1に記載のデータ処理装置。
- 前記受信手段により受信されたパケットが、前記自モジュールの送信先のモジュールよりも処理順序がさらに後のモジュールにより処理すべきであった処理を保留されたデータを含む場合は、
前記送信手段は、パケットが前記リングバスを1周するのに要する時間よりも短い送信間隔で前記送信を行うことを特徴とする請求項1に記載のデータ処理装置。 - 前記判定手段により前記モジュールで処理すべきでないと判定された場合に、前記受信手段は受信したパケットを前記送信手段に受け渡すことを特徴とする請求項1乃至3のいずれか1項に記載のデータ処理装置。
- 複数のモジュールがリングバスに接続され、予め設定された順序で前記複数のモジュールにおいてデータを処理するデータ処理方法であって、
前記モジュールは、
受信手段が、他のモジュールからパケットを受信する受信工程と、
判定手段が、前記受信工程により受信したパケットが保持するデータを自モジュールで処理すべきか否かを、前記パケットに含まれる情報であって前記順序を示す情報である第1の情報により判定する判定工程と、
処理手段が、前記判定工程により前記自モジュールで処理すべきであると判定された場合に、前記データを処理する処理工程と、
生成手段が、前記処理工程により処理されたデータと、前記処理工程により処理されるべきデータが処理されずに保留されたかどうかを示す第2の情報と、前記第1の情報と、を含むパケットを生成する生成工程と、
送信手段が、前記生成工程により生成されたパケットを前記第1の情報に従って次に処理すべきモジュールに送信する送信工程と、を備え、
前記第1の情報及び第2の情報により、前記受信工程により受信されたパケットが前記自モジュールの次の処理順序のモジュールにより処理すべきであった前記処理を保留されたデータを含むと、前記送信工程は、前記生成工程で生成したパケットの送信間隔を長くして送信を行うことを特徴とするデータ処理方法。 - 複数のモジュールがリングバスに接続され、予め設定された順序で前記複数のモジュールにおいてデータを処理するデータ処理装置を備えるコンピュータを、
前記モジュールは、
他のモジュールからパケットを受信する受信手段と、
前記受信手段により受信したパケットが保持するデータを自モジュールで処理すべきか否かを、前記パケットに含まれる情報であって前記順序を示す情報である第1の情報により判定する判定手段と、
前記判定手段により前記自モジュールで処理すべきであると判定された場合に、前記データを処理する処理手段と、
前記処理手段により処理されたデータと、前記処理手段により処理されるべきデータが処理されずに保留されたかどうかを示す第2の情報と、前記第1の情報と、を含むパケットを生成する生成手段と、
前記生成手段により生成されたパケットを前記第1の情報に従って次に処理すべきモジュールに送信する送信手段と、を備え、
前記第1の情報及び第2の情報により、前記受信手段により受信されたパケットが前記自モジュールの次の処理順序のモジュールにより処理すべきであった前記処理を保留されたデータを含むと、前記送信手段は、前記生成手段の生成したパケットの送信間隔を長くして送信を行うことを特徴とするデータ処理装置として機能させることを特徴とするプログラム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009288413A JP5414506B2 (ja) | 2009-12-18 | 2009-12-18 | データ処理装置、データ処理方法、及びプログラム |
EP20100191360 EP2336897B1 (en) | 2009-12-18 | 2010-11-16 | Data processing apparatus, data processing method, and computer-readable storage medium |
US12/949,030 US8588234B2 (en) | 2009-12-18 | 2010-11-18 | Data processing apparatus, method, and computer-readable storage medium for dynamically controlling a transmission interval |
CN201010610306.0A CN102147776B (zh) | 2009-12-18 | 2010-12-17 | 数据处理装置和数据处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009288413A JP5414506B2 (ja) | 2009-12-18 | 2009-12-18 | データ処理装置、データ処理方法、及びプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011128989A JP2011128989A (ja) | 2011-06-30 |
JP2011128989A5 JP2011128989A5 (ja) | 2013-01-31 |
JP5414506B2 true JP5414506B2 (ja) | 2014-02-12 |
Family
ID=43736051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009288413A Expired - Fee Related JP5414506B2 (ja) | 2009-12-18 | 2009-12-18 | データ処理装置、データ処理方法、及びプログラム |
Country Status (4)
Country | Link |
---|---|
US (1) | US8588234B2 (ja) |
EP (1) | EP2336897B1 (ja) |
JP (1) | JP5414506B2 (ja) |
CN (1) | CN102147776B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5014362B2 (ja) * | 2009-02-25 | 2012-08-29 | キヤノン株式会社 | 情報処理装置及びその制御方法、コンピュータプログラム |
JP5600492B2 (ja) | 2010-06-28 | 2014-10-01 | キヤノン株式会社 | データ処理装置、データ処理方法、制御装置、制御方法およびプログラム |
US10317858B2 (en) * | 2011-04-07 | 2019-06-11 | Infosys Technologies, Ltd. | Architecture and method for centrally controlling a plurality of building automation systems |
JP5932242B2 (ja) * | 2011-05-20 | 2016-06-08 | キヤノン株式会社 | 情報処理装置、通信方法、及びプログラム |
JP6853479B2 (ja) | 2017-07-04 | 2021-03-31 | 富士通株式会社 | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1204189A (en) * | 1984-05-09 | 1986-05-06 | Neil D. Gammage | Control mechanism for a ring communication system |
JPS6281844A (ja) * | 1985-10-05 | 1987-04-15 | Fujitsu Ltd | デ−タ伝送方式 |
CA1318409C (en) * | 1988-10-27 | 1993-05-25 | Dennis L. Debruler | Multiprocessor load sharing arrangement |
US5155858A (en) * | 1988-10-27 | 1992-10-13 | At&T Bell Laboratories | Twin-threshold load-sharing system with each processor in a multiprocessor ring adjusting its own assigned task list based on workload threshold |
DE59310083D1 (de) * | 1993-09-24 | 2000-09-07 | Siemens Ag | Verfahren zum Lastausgleich in einem Multiprozessorsystem |
JP3728838B2 (ja) | 1996-12-13 | 2005-12-21 | 東レ株式会社 | カバーシートの剥離装置および剥離方法 |
JPH10228445A (ja) * | 1997-02-13 | 1998-08-25 | Mitsubishi Electric Corp | リングバス入出力制御装置 |
US5911056A (en) * | 1997-05-01 | 1999-06-08 | Hewlett-Packard Co. | High speed interconnect bus |
JP2003069603A (ja) | 2001-08-27 | 2003-03-07 | Fujikura Ltd | パケット通信制御装置 |
US20040158637A1 (en) * | 2003-02-12 | 2004-08-12 | Lee Timothy Charles | Gated-pull load balancer |
JP2005332250A (ja) | 2004-05-20 | 2005-12-02 | Toshiba Corp | データ処理装置およびフロー制御方法 |
US7478382B2 (en) * | 2004-09-27 | 2009-01-13 | Corrigent Systems Ltd. | Synchronized ring software download |
JP4810090B2 (ja) * | 2004-12-20 | 2011-11-09 | キヤノン株式会社 | データ処理装置 |
JP2006295690A (ja) * | 2005-04-13 | 2006-10-26 | Canon Inc | 情報処理装置 |
JP2007316699A (ja) | 2006-05-23 | 2007-12-06 | Olympus Corp | データ処理装置 |
JP4869369B2 (ja) | 2009-03-13 | 2012-02-08 | キヤノン株式会社 | 情報処理装置、情報処理方法およびプログラム |
JP5432587B2 (ja) | 2009-05-14 | 2014-03-05 | キヤノン株式会社 | データ処理装置、その制御方法およびプログラム |
-
2009
- 2009-12-18 JP JP2009288413A patent/JP5414506B2/ja not_active Expired - Fee Related
-
2010
- 2010-11-16 EP EP20100191360 patent/EP2336897B1/en not_active Not-in-force
- 2010-11-18 US US12/949,030 patent/US8588234B2/en not_active Expired - Fee Related
- 2010-12-17 CN CN201010610306.0A patent/CN102147776B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP2336897B1 (en) | 2013-07-31 |
US8588234B2 (en) | 2013-11-19 |
US20110149974A1 (en) | 2011-06-23 |
EP2336897A1 (en) | 2011-06-22 |
JP2011128989A (ja) | 2011-06-30 |
CN102147776B (zh) | 2014-04-09 |
CN102147776A (zh) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9264371B2 (en) | Router, method for controlling the router, and computer program | |
US8799536B2 (en) | Data processing apparatus, data processing method and computer-readable medium | |
US9798603B2 (en) | Communication device, router having communication device, bus system, and circuit board of semiconductor circuit having bus system | |
JP5335892B2 (ja) | パケット交換オンチップ相互接続ネットワークの高速仮想チャネル | |
JP5793690B2 (ja) | インタフェース装置、およびメモリバスシステム | |
JP5414506B2 (ja) | データ処理装置、データ処理方法、及びプログラム | |
JP5932242B2 (ja) | 情報処理装置、通信方法、及びプログラム | |
JP6254331B2 (ja) | ネットワークオンチップトポロジー内のトンネリング | |
WO2003102805A2 (en) | Inter-chip processor control plane | |
JP6139857B2 (ja) | データ処理装置、入力制御装置、及び制御方法 | |
US10091136B2 (en) | On-chip network device capable of networking in dual switching network modes and operation method thereof | |
JP4372110B2 (ja) | データ転送回路、それを利用したマルチプロセッサシステム、及びデータ転送方法 | |
JP2007316699A (ja) | データ処理装置 | |
US20120246263A1 (en) | Data transfer apparatus, data transfer method, and information processing apparatus | |
JP2008299439A (ja) | パケット処理装置 | |
JP2007325171A (ja) | パケット処理システム、パケット処理方法、およびプログラム | |
Prolonge et al. | Dynamic flow reconfiguration strategy to avoid communication hot-spots | |
JP2011128812A (ja) | データ処理装置 | |
JP5013952B2 (ja) | 監視制御方法および通信装置 | |
JP2004318315A (ja) | データ通信装置 | |
JP2008236625A (ja) | パケット送信制御プログラム、パケット送信制御装置、及びパケット送信制御方法 | |
JP2011170560A (ja) | データ処理装置及びデータ処理方法 | |
JP2010136019A (ja) | データ処理装置及びその処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121211 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131112 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5414506 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |