JP2011128989A - データ処理装置、データ処理方法、及びプログラム - Google Patents

データ処理装置、データ処理方法、及びプログラム Download PDF

Info

Publication number
JP2011128989A
JP2011128989A JP2009288413A JP2009288413A JP2011128989A JP 2011128989 A JP2011128989 A JP 2011128989A JP 2009288413 A JP2009288413 A JP 2009288413A JP 2009288413 A JP2009288413 A JP 2009288413A JP 2011128989 A JP2011128989 A JP 2011128989A
Authority
JP
Japan
Prior art keywords
packet
module
data
processed
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009288413A
Other languages
English (en)
Other versions
JP2011128989A5 (ja
JP5414506B2 (ja
Inventor
Isao Sakamoto
伊左雄 坂本
Takashi Ishikawa
尚 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009288413A priority Critical patent/JP5414506B2/ja
Priority to EP20100191360 priority patent/EP2336897B1/en
Priority to US12/949,030 priority patent/US8588234B2/en
Priority to CN201010610306.0A priority patent/CN102147776B/zh
Publication of JP2011128989A publication Critical patent/JP2011128989A/ja
Publication of JP2011128989A5 publication Critical patent/JP2011128989A5/ja
Application granted granted Critical
Publication of JP5414506B2 publication Critical patent/JP5414506B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4247Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337Direct connection machines, e.g. completely connected computers, point to point communication networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00Traffic control in data switching networks
    • H04L47/10Flow control; Congestion control

Abstract

【課題】簡便なデータの優先度判定機構によりデータ処理装置のパケット転送効率を向上する。
【解決手段】他のモジュールからパケットを受信する受信部と、受信したパケットが保持するデータを自モジュールで処理すべきかを、パケットに含まれており、処理順序を示す情報である第1の情報により判定する判定部と、自モジュールで処理すべきと判定された場合にデータを処理する処理部と、処理されたデータ、及び、処理されるべきデータが処理されずに保留されたことを示す第2の情報、の何れか一方と、第1の情報とを含むパケットを生成する生成部と、パケットを第1の情報に従って次に処理すべきモジュールに送信する送信部と、を備え、第1及び第2の情報により、受信されたパケットが自モジュールの次の処理順序のモジュールにより処理すべきであった処理を保留されたデータを含む場合、送信部はパケットがリングバスを1周するのに要する時間よりも長い送信間隔で送信を行う。
【選択図】 図1

Description

本発明は、データ処理装置、データ処理方法、及びプログラムに関する。
従来、複数のモジュールを単方向のリングバスで接続してデータ処理を行うデータ処理装置がある。例えば、各モジュールに1段以上のバッファやメモリを備えて、リングバスにモジュール数と同じ数のパケットを存在させ、モジュール間のパケットの転送を並列に行う装置が提案されている(特許文献1参照)。
また、装置全体での処理性能を向上させるために、自モジュールで処理したデータと他モジュールで処理されるデータとを保持したパケットに優先度を持たせて、その優先度を各モジュールが判定する。そして、優先度の高いパケットを優先して転送する方法が提案されている(特許文献1および特許文献2参照)。
特開平10−167560号公報 特開2007−316699号公報
上記優先度について、特許文献1においては、優先度に応じた転送を集中管理により実現する方法が提案されている。しかし、集中管理で優先度に応じた転送を実現する場合には、モジュール数の増加に比例して制御回路が複雑になってしまうという課題がある。
特許文献2においては、各モジュールに分散した優先度によるパケット転送の方法が提案されている。具体的には、データ転送バスと応答転送バスの2つのリング状バスによってモジュール間を接続する。そして、既にリングバスで転送されていたパケットがモジュールによって送信したいパケットよりも優先度が低いと判定された場合にはそのパケットを破棄して、送信したい優先度の高いパケットをリングバスへ送出する。そして、転送されていたパケットを破棄したため、モジュールは応答転送バスを利用して破棄したことを通知する。破棄されたことが通知されたモジュールは、パケットを送信元に再送する。このようにして、優先度に応じたパケット転送を実現している。
しかし、全てのモジュールは送信したパケットが他のモジュールによって破棄されていないことが確定するまで自モジュールにコピーを保持しておかなければならない。そのため、モジュール数の増加に比例して、送信したパケットのコピーを保持するバッファの容量も増加するという課題がある。さらに、データ転送バスと応答転送バスの2つのリングバスを備えている場合、原理的には応答転送バスにおけるパケットの衝突は避けられない。よって、送出できない応答パケットのためのバッファと、このときの応答パケットが送信元に届くまでの遅延を考慮して、各モジュールは送信パケットのコピーを保持できるバッファを備えなければならない。1つのリングバスで実装した場合であっても、破棄したデータの再送要求に遅延が生じた場合に、同様に破綻しない容量のバッファは必要となる。すなわち、その分パケットの転送効率が低下してしまう。
優先度に応じてパケットの転送を行うことで、各モジュールにおけるデータ処理も優先度に基づいて動作することが期待される。しかし、複数のモジュールがリングバスで接続されるデータ処理装置が、利用するモジュールの個数とその順序を任意に変更して様々な処理を行う場合を考える。その場合、データ処理全体の効率を向上させるためには各モジュールの処理能力に応じたパケット転送が必要となる。
上記の課題に鑑み、本発明は、データの優先度判定を簡単な機構で実現し、データ処理装置のパケット転送効率を向上させることを目的とする。
上記の目的を達成する本発明に係るデータ処理装置は、
複数のモジュールがリングバスに接続され、予め設定された順序で前記複数のモジュールにおいてデータを処理するデータ処理装置であって、
前記モジュールは、
他のモジュールからパケットを受信する受信手段と、
前記受信手段により受信したパケットが保持するデータを自モジュールで処理すべきか否かを、前記パケットに含まれる情報であって前記順序を示す情報である第1の情報により判定する判定手段と、
前記判定手段により前記自モジュールで処理すべきであると判定された場合に、前記データを処理する処理手段と、
前記処理手段により処理されたデータ、及び、前記処理手段により処理されるべきデータが処理されずに保留されたことを示す第2の情報、の何れか一方と、前記第1の情報とを含むパケットを生成する生成手段と、
前記生成手段により生成されたパケットを前記第1の情報に従って次に処理すべきモジュールに送信する送信手段と、を備え、
前記第1及び第2の情報により、前記受信手段により受信されたパケットが前記自モジュールの次の処理順序のモジュールにより処理すべきであった前記処理を保留されたデータを含む場合に、前記送信手段は、パケットが前記リングバスを1周するのに要する時間よりも長い送信間隔で前記送信を行うことを特徴とする。
本発明によれば、データの優先度判定を簡単な機構で実現し、データ処理装置のパケット転送効率を向上させることが可能となる。
データ処理装置の機能構成図。 パケットの構成を示す図。 送信元IDの構成を示す図。 送信制御部の機能構成図。
図1を参照して、本実施形態に係るデータ処理装置について説明する。本発明に係るデータ処理装置は、複数のモジュールと、各モジュールを接続するリングバスにより構成される。
モジュール101は、データを処理するためのモジュールである。モジュール101は、データ処理部103、送信元IDレジスタ104、パケット生成部105、パケット受信部106、待ち受けIDレジスタ107、受信制御部108、送信制御部109、パケット送信部110、ID判定部111を備える。各部は不図示のCPU等により制御される。リングバス102は、各モジュール101をリング状に接続するリングバスである。データ処理部103は、所定のデータ処理を行う処理部である。送信元IDレジスタ104は、パケットに付加される送信元ID(第1の情報)が設定されるレジスタである。パケット生成部105は、データ処理部103で処理されたデータから、リングバス102により転送するためのパケットを生成する。パケット受信部106は、リングバス102を介してパケットを受信する。待ち受けIDレジスタ107は、データ処理部103で処理すべきパケットのIDを設定可能なレジスタである。受信制御部108は、パケット受信部106が受信したパケットが保持するデータが、自モジュールで処理可能な場合はデータ処理部103に送出し、そうでない場合にはスルーして送信制御部109に受け渡す制御を行う制御部である。送信制御部109は、データ処理部103で処理されたデータを保持したパケットと、受信制御部108でスルーされたパケットをリングバス102に送信するための制御を行う制御部である。パケット送信部110は、リングバス102へパケットを送信する送信部である。ID判定部111は、パケット受信部106で受信したパケットのIDと、送信元IDレジスタ104のIDと、待ち受けIDレジスタ107のIDとの各IDを判定する判定部であり、各ID値から受信制御部108及び送信制御部109の制御情報を生成する。なお、受信したパケットのIDとは、本モジュールよりも処理順序が前のモジュールの送信元IDレジスタ104により設定されたIDである。
本実施形態に係るデータ処理装置は、各モジュール101がリングバス102に接続されたリングの構造をとり、そのモジュール数に特に制限はない。また、送信制御部109にはバッファが備えられており、このバッファの出力が次のモジュールの入力となっていて、1サイクルで1つのパケットが次のモジュール101へと転送される。各モジュール101はサイクルごとに次のモジュール101へと1つのパケットを転送することにより、装置全体では並列してデータ転送を行うことを可能にしている。
続いて、図2を参照して、本実施形態に係るデータ処理装置において、モジュール101間のデータ転送に用いるパケットについて説明する。パケットは、Validフラグ201、送信元ID202(第1の情報)、データ203、及びStallフラグ204(第2の情報)を備える。Validフラグ201は、本パケットが有効か否かを示すフラグである。送信元ID202は、パケットの送信元の識別子であり、保持するデータの優先度も保持しているIDである。データ203は、パケットが保持するデータである。Stallフラグ204(第2の情報)は、パケットの保持するデータの受信が転送先で保留されたことを示すフラグである。送信元ID202には、パケットの送信元モジュールと、処理で利用すべきモジュールとの順序関係を識別可能な値が割り当てられ、各パケットの保持するデータの処理すべき優先度を単純な演算により判定可能としている。
図3を参照して、上記送信元ID202について具体的に説明する。送信元ID202を構成するOrder302には、処理順序に従って昇順あるいは降順の値を付加する。付加する値は、順序関係が判定できればどのような値であっても良い。データ処理装置全体の処理効率を向上させるためには、処理順序が後段のデータほど優先して転送させるとよいため、後段のパケットほど高い優先度と判定される値を付加するようにする。ただし、利用するモジュールの中で処理性能がボトルネックとなる処理部を備えたモジュールのパケットに対し、処理順序に関わらず高い優先度を付加したほうが良い場合には、Mode301のフィールドにより設定する。このようにIDを付加すると、処理順序は一連のデータ処理で重複することのない値であるため、IDは各モジュールの識別子としても利用できる。データ処理装置内で並列に複数のデータ処理を行う場合は、図3(b)に示すようにPath303として複数のデータ処理のパスを識別可能とすることで対応できる。なお、図2および図3のパケットの構成は一例であり、各フィールドの順序を限定するものではない。また、この他のフィールドが存在しても良い。特に送信元ID202は、パケットの送信元モジュールと、処理で利用するモジュールの順序関係を識別可能な値であれば良く、Mode301が不要であればOrder302によってのみ送信元ID202を構成しても良い。
続いて、データ処理装置のモジュール間でのパケットの転送動作について説明する。まず、パケットの受信動作について説明する。ID判定部111は、パケット受信部106で受信したパケットが自モジュール101のデータ処理部103において処理されるべきデータを保持しているか否かを判定する。あるいは他のモジュールによって処理されるべきか否かを判定する。判定は、受信パケットの送信元ID202と、待ち受けIDレジスタ107のID値とに演算を施すことにより行う。例えば、待ち受けIDレジスタのID値に処理すべき受信パケットのID値を割り当て、各IDが一致する場合に処理を行うようにする。なお、IDの一致を検査しても良いし、IDの一部のみの一致を検査しても良い。一致する場合は、データ処理部103へとデータを出力し、一致しなかった場合は送信制御部109へとスルーする。ただし、データ処理部103において処理されるべきデータを保持している場合であっても、データ処理部103において処理できない場合には、処理が保留されたものとしてStallフラグ204を立てて送信制御部109へとパケットを受け渡す。
次に、データ処理部103によって処理されたデータが、図2に示したパケットにより、次に処理されるべきモジュールへと送信される動作について説明する。データ処理部103で処理されたデータはデータ203へ格納される。また、送信元IDレジスタ104のID値は送信元ID202のフィールドに格納される。そして、Validフラグ201を有効にし、パケット生成部105でパケットが生成される。このパケットがバッファを通してリングバス102へと送信されるか否かは、送信制御部109により制御される。
図4を参照して、本実施形態に係る上記送信制御部109の構成について説明する。バッファ401は、受信制御部108からのパケットを保持するバッファである。バッファ402は、パケット生成部105で生成されたパケットを保持するバッファである。送信間隔制御部403は、バッファ402からのパケットの送信間隔を制御する制御部である。セレクタ404は、送信するパケットを選択するセレクタである。
バッファ401には、受信制御部108でスルーされたパケット、又は自ノードで処理されるデータを保持したパケットであったがデータ処理部103で処理できなかったパケットが格納される。データ処理部103で処理できなかったパケットであるか否かは、Stallフラグ204により識別できる。また、上記の通りバッファ402には、パケット生成部105で生成されたパケットが格納される。これら2つのバッファに格納されたパケットのうち、どちらを送信するかはセレクタ404により選択される。このとき、バッファ402に格納されたパケットが送信可能か否かは、送信間隔制御部403よりその可否が決定される。送信間隔制御部403は内部にタイマを持ち、パケットが送信される度に所定の値にリセットされ、最小のパケット送信間隔を保証する。この送信間隔はレジスタ等により設定可能であり、処理の順序が後段のモジュール101の処理能力に応じた値を設定する。
本発明では、受信したパケットの送信元のモジュールと自モジュールとの処理順序関係を送信元ID202により判定可能である。また、受信したパケットのStallフラグ204を調べることにより、処理順序でどのモジュールが処理保留状態であるかを検出できる。この検出結果に応じてバッファ402からの送信間隔を送信間隔制御部403により動的に制御することで、パケットの転送効率を向上させることができる。
以下、送信間隔制御部403における送信間隔の制御の一例について説明する。まず、初期状態として送信間隔は一定の値に設定されている。自モジュールの次の処理順序のモジュールが送信したパケットがStall状態となっていたことを自モジュールが検出した場合には、送信間隔を、リングバス102を1周するのに要する時間よりも大きな値に設定する。この場合には、自モジュールが新たにパケットを送信しても次の順序のモジュールで受信できない可能性が非常に高いためである。送信間隔を、パケットがリングバス102を1周するのに要する時間よりも大きな値に設定することで、リングバス102内に自モジュールのStallパケットが存在しなくなると考えられ、その後次のパケットを送信する。なお、パケットがリングバス102を1周するのに要する時間は、リングバス102に接続されているモジュールの個数に応じて予め決定されるものである。また送信間隔制御部403が内部に有するタイマが計測する構成としても良い。
一方、自モジュールの送信先(自モジュールの次の処理順序のモジュール)よりも処理順序がさらに後段のモジュールでstall状態となっていることを検出した場合には、自モジュールの次の処理順序のモジュールで受信できる可能性が比較的高い。そのため、リングバス102を1周するのに要する時間よりも小さい送信間隔で送信する。また、さらに初期状態として設定した値以上に設定しても良い。このように設定することで、自モジュールのStallパケットがリングバス102を占有する数を抑えることができる。また、自モジュールの次の処理順序よりもさらに後段のモジュールがパケットを受信可能な限り、パケットを供給することができる。この他に、自モジュールよりも前段でStall状態となったことを検出した場合には、後段の処理が滞っていないため送信間隔を変更する必要はない。
このようにして、他のモジュールの処理状態に応じて自モジュールからのパケットの送信間隔を動的に制御することにより、パケットの転送効率を向上させることができる。つまり、Stallパケットとなってリングバス102を周回して各モジュールからのデータ送信を妨げる要因となるパケットの発生を抑えて、全体としてパケットの転送効率を向上させる。各モジュールのデータ処理能力と処理における優先度に応じて動的にパケット転送量が制御されるため、モジュールのデータ処理能力が一定でなく動的に変わる場合であっても対応できる。
本発明では、送信元ID202から処理における順序関係が判定できるため、それに伴った優先度を付加することで、Stallパケットを検出した場合に、処理の順序が後段のモジュールかどうかを単純な演算により判断できる。また、新たに送信するパケットが抑制されるため、結果的に優先度の高いモジュールのための帯域が確保されることになり、パケットを優先して流すことが可能となる。これにより所定のデータ処理を終えるまでのサイクル数を短縮させ、データ処理装置全体としての処理効率を向上させる効果がある。この所定のデータ処理を行うための順序に従ったパケットの転送と、データの優先度を考慮したパケットの転送帯域の確保を、単一のIDとstallフラグのみによって実現していることが、本実施形態の特徴である。
単一のIDとして実現したことにより、各モジュールでは受信したパケットに対してそのIDと自モジュールのレジスタの設定値とに演算を施すことで、データ処理部で処理するか否かの判定と、データの優先度の判定とが可能となる。この結果、判定機構が簡素化されるだけでなく、データの優先度をIDとは別にパケットに保持する必要が無くなる。あるいは、各モジュールに対してIDと優先度とを対応付けるのに必要な記憶装置が不要となる。
(その他の実施形態)
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。

Claims (5)

  1. 複数のモジュールがリングバスに接続され、予め設定された順序で前記複数のモジュールにおいてデータを処理するデータ処理装置であって、
    前記モジュールは、
    他のモジュールからパケットを受信する受信手段と、
    前記受信手段により受信したパケットが保持するデータを自モジュールで処理すべきか否かを、前記パケットに含まれる情報であって前記順序を示す情報である第1の情報により判定する判定手段と、
    前記判定手段により前記自モジュールで処理すべきであると判定された場合に、前記データを処理する処理手段と、
    前記処理手段により処理されたデータ、及び、前記処理手段により処理されるべきデータが処理されずに保留されたことを示す第2の情報、の何れか一方と、前記第1の情報とを含むパケットを生成する生成手段と、
    前記生成手段により生成されたパケットを前記第1の情報に従って次に処理すべきモジュールに送信する送信手段と、を備え、
    前記第1及び第2の情報により、前記受信手段により受信されたパケットが前記自モジュールの次の処理順序のモジュールにより処理すべきであった前記処理を保留されたデータを含む場合に、前記送信手段は、パケットが前記リングバスを1周するのに要する時間よりも長い送信間隔で前記送信を行うことを特徴とするデータ処理装置。
  2. 前記受信手段により受信されたパケットが、前記自モジュールの送信先のモジュールよりも処理順序がさらに後のモジュールにより処理すべきであった処理を保留されたデータを含む場合は、
    前記送信手段は、パケットが前記リングバスを1周するのに要する時間よりも短い送信間隔で前記送信を行うことを特徴とする請求項1に記載のデータ処理装置。
  3. 前記判定手段により前記モジュールで処理すべきでないと判定された場合に、前記受信手段は受信したパケットを前記送信手段に受け渡すことを特徴とする請求項1又は2に記載のデータ処理装置。
  4. 複数のモジュールがリングバスに接続され、予め設定された順序で前記複数のモジュールにおいてデータを処理するデータ処理方法であって、
    前記モジュールは、
    受信手段が、他のモジュールからパケットを受信する受信工程と、
    判定手段が、前記受信工程により受信したパケットが保持するデータを自モジュールで処理すべきか否かを、前記パケットに含まれる情報であって前記順序を示す情報である第1の情報により判定する判定工程と、
    処理手段が、前記判定工程により前記自モジュールで処理すべきであると判定された場合に、前記データを処理する処理工程と、
    生成手段が、前記処理工程により処理されたデータ、及び、前記処理工程により処理されるべきデータが処理されずに保留されたことを示す第2の情報、の何れか一方と、前記第1の情報とを含むパケットを生成する生成工程と、
    送信手段が、前記生成工程により生成されたパケットを前記第1の情報に従って次に処理すべきモジュールに送信する送信工程と、を備え、
    前記第1及び第2の情報により、前記受信工程により受信されたパケットが前記自モジュールの次の処理順序のモジュールにより処理すべきであった前記処理を保留されたデータを含む場合に、前記送信工程は、パケットが前記リングバスを1周するのに要する時間よりも長い送信間隔で前記送信を行うことを特徴とするデータ処理方法。
  5. 請求項4に記載のデータ処理方法をコンピュータに実行させるためのプログラム。
JP2009288413A 2009-12-18 2009-12-18 データ処理装置、データ処理方法、及びプログラム Expired - Fee Related JP5414506B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009288413A JP5414506B2 (ja) 2009-12-18 2009-12-18 データ処理装置、データ処理方法、及びプログラム
EP20100191360 EP2336897B1 (en) 2009-12-18 2010-11-16 Data processing apparatus, data processing method, and computer-readable storage medium
US12/949,030 US8588234B2 (en) 2009-12-18 2010-11-18 Data processing apparatus, method, and computer-readable storage medium for dynamically controlling a transmission interval
CN201010610306.0A CN102147776B (zh) 2009-12-18 2010-12-17 数据处理装置和数据处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009288413A JP5414506B2 (ja) 2009-12-18 2009-12-18 データ処理装置、データ処理方法、及びプログラム

Publications (3)

Publication Number Publication Date
JP2011128989A true JP2011128989A (ja) 2011-06-30
JP2011128989A5 JP2011128989A5 (ja) 2013-01-31
JP5414506B2 JP5414506B2 (ja) 2014-02-12

Family

ID=43736051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009288413A Expired - Fee Related JP5414506B2 (ja) 2009-12-18 2009-12-18 データ処理装置、データ処理方法、及びプログラム

Country Status (4)

Country Link
US (1) US8588234B2 (ja)
EP (1) EP2336897B1 (ja)
JP (1) JP5414506B2 (ja)
CN (1) CN102147776B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243162A (ja) * 2011-05-20 2012-12-10 Canon Inc 情報処理装置、通信方法、及びプログラム
US10599347B2 (en) 2017-07-04 2020-03-24 Fujitsu Limited Information processing system, information processing apparatus, and method for controlling information processing system

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5014362B2 (ja) * 2009-02-25 2012-08-29 キヤノン株式会社 情報処理装置及びその制御方法、コンピュータプログラム
JP5600492B2 (ja) 2010-06-28 2014-10-01 キヤノン株式会社 データ処理装置、データ処理方法、制御装置、制御方法およびプログラム
US10317858B2 (en) * 2011-04-07 2019-06-11 Infosys Technologies, Ltd. Architecture and method for centrally controlling a plurality of building automation systems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02178755A (ja) * 1988-10-27 1990-07-11 American Teleph & Telegr Co <Att> 多重プロセッサ負荷シェアリング方法及び装置
JPH10228445A (ja) * 1997-02-13 1998-08-25 Mitsubishi Electric Corp リングバス入出力制御装置
JP2004164660A (ja) * 1997-05-01 2004-06-10 Hewlett Packard Co <Hp> バス相互接続システム
JP2006295690A (ja) * 2005-04-13 2006-10-26 Canon Inc 情報処理装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1204189A (en) * 1984-05-09 1986-05-06 Neil D. Gammage Control mechanism for a ring communication system
JPS6281844A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd デ−タ伝送方式
US5155858A (en) * 1988-10-27 1992-10-13 At&T Bell Laboratories Twin-threshold load-sharing system with each processor in a multiprocessor ring adjusting its own assigned task list based on workload threshold
EP0645702B1 (de) * 1993-09-24 2000-08-02 Siemens Aktiengesellschaft Verfahren zum Lastausgleich in einem Multiprozessorsystem
JP3728838B2 (ja) 1996-12-13 2005-12-21 東レ株式会社 カバーシートの剥離装置および剥離方法
JP2003069603A (ja) 2001-08-27 2003-03-07 Fujikura Ltd パケット通信制御装置
US20040158637A1 (en) * 2003-02-12 2004-08-12 Lee Timothy Charles Gated-pull load balancer
JP2005332250A (ja) 2004-05-20 2005-12-02 Toshiba Corp データ処理装置およびフロー制御方法
US7478382B2 (en) * 2004-09-27 2009-01-13 Corrigent Systems Ltd. Synchronized ring software download
JP4810090B2 (ja) * 2004-12-20 2011-11-09 キヤノン株式会社 データ処理装置
JP2007316699A (ja) 2006-05-23 2007-12-06 Olympus Corp データ処理装置
JP4869369B2 (ja) 2009-03-13 2012-02-08 キヤノン株式会社 情報処理装置、情報処理方法およびプログラム
JP5432587B2 (ja) 2009-05-14 2014-03-05 キヤノン株式会社 データ処理装置、その制御方法およびプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02178755A (ja) * 1988-10-27 1990-07-11 American Teleph & Telegr Co <Att> 多重プロセッサ負荷シェアリング方法及び装置
JPH10228445A (ja) * 1997-02-13 1998-08-25 Mitsubishi Electric Corp リングバス入出力制御装置
JP2004164660A (ja) * 1997-05-01 2004-06-10 Hewlett Packard Co <Hp> バス相互接続システム
JP2006295690A (ja) * 2005-04-13 2006-10-26 Canon Inc 情報処理装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012243162A (ja) * 2011-05-20 2012-12-10 Canon Inc 情報処理装置、通信方法、及びプログラム
US10599347B2 (en) 2017-07-04 2020-03-24 Fujitsu Limited Information processing system, information processing apparatus, and method for controlling information processing system

Also Published As

Publication number Publication date
CN102147776A (zh) 2011-08-10
CN102147776B (zh) 2014-04-09
EP2336897B1 (en) 2013-07-31
JP5414506B2 (ja) 2014-02-12
US8588234B2 (en) 2013-11-19
US20110149974A1 (en) 2011-06-23
EP2336897A1 (en) 2011-06-22

Similar Documents

Publication Publication Date Title
US9218203B2 (en) Packet scheduling in a multiprocessor system using inter-core switchover policy
US8799536B2 (en) Data processing apparatus, data processing method and computer-readable medium
US9264371B2 (en) Router, method for controlling the router, and computer program
US9798603B2 (en) Communication device, router having communication device, bus system, and circuit board of semiconductor circuit having bus system
US7574629B2 (en) Method and device for switching between agents
JP5414506B2 (ja) データ処理装置、データ処理方法、及びプログラム
JP2011517903A (ja) パケット交換オンチップ相互接続ネットワークの高速仮想チャネル
JP5932242B2 (ja) 情報処理装置、通信方法、及びプログラム
JPWO2014103144A1 (ja) インタフェース装置、およびメモリバスシステム
JP6254331B2 (ja) ネットワークオンチップトポロジー内のトンネリング
WO2003102805A2 (en) Inter-chip processor control plane
JP4829038B2 (ja) マルチプロセッサシステム
JP2011065630A (ja) データ転送制御装置及びデータ転送制御方法
JP6139857B2 (ja) データ処理装置、入力制御装置、及び制御方法
US10091136B2 (en) On-chip network device capable of networking in dual switching network modes and operation method thereof
JP4372110B2 (ja) データ転送回路、それを利用したマルチプロセッサシステム、及びデータ転送方法
JP2009116561A (ja) データ転送システム
Prolonge et al. Dynamic flow reconfiguration strategy to avoid communication hot-spots
JP2004318315A (ja) データ通信装置
JP5307525B2 (ja) データ処理装置及びその制御方法
JP2011128812A (ja) データ処理装置
JP2002198999A (ja) ノンブロッキング、マルチコンテキストパイプライン方式プロセッサ
JP2011199461A (ja) データ通信装置
JP2008283450A (ja) 監視制御方法および通信装置
JP2008236625A (ja) パケット送信制御プログラム、パケット送信制御装置、及びパケット送信制御方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121211

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131112

R151 Written notification of patent or utility model registration

Ref document number: 5414506

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees