JP2009116561A - データ転送システム - Google Patents
データ転送システム Download PDFInfo
- Publication number
- JP2009116561A JP2009116561A JP2007288062A JP2007288062A JP2009116561A JP 2009116561 A JP2009116561 A JP 2009116561A JP 2007288062 A JP2007288062 A JP 2007288062A JP 2007288062 A JP2007288062 A JP 2007288062A JP 2009116561 A JP2009116561 A JP 2009116561A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- receiving
- transfer system
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【課題】共有メモリを介して行うデータ転送において、遅延時間や処理待ち時間を低減して高速なデータ転送を実現するデータ転送システムを得ること。
【解決手段】本発明にかかるデータ転送システムは、マルチコアCPUまたはマルチプロセッサに対して仮想化技術を適用した送信装置(1)および受信装置(2)と、送信装置(1)および受信装置(2)からアクセス可能な記憶装置(3)と、を備え、受信装置(2)宛のデータが発生した場合、送信装置(1)は、受信装置(2)宛のデータをデータ格納部(33)に格納し、次に、データ格納済領域を示すデータ保持領域情報を未処理リスト格納部(32)に格納し、その後、データ格納処理が完了した旨を示す通知を受信装置(2)へ発行し、受信装置(2)は、通知を受けた場合、未処理リスト格納部(32)内のデータ保持領域情報に基づいて、データ格納部(33)から自身宛のデータを読み出す。
【選択図】 図1
【解決手段】本発明にかかるデータ転送システムは、マルチコアCPUまたはマルチプロセッサに対して仮想化技術を適用した送信装置(1)および受信装置(2)と、送信装置(1)および受信装置(2)からアクセス可能な記憶装置(3)と、を備え、受信装置(2)宛のデータが発生した場合、送信装置(1)は、受信装置(2)宛のデータをデータ格納部(33)に格納し、次に、データ格納済領域を示すデータ保持領域情報を未処理リスト格納部(32)に格納し、その後、データ格納処理が完了した旨を示す通知を受信装置(2)へ発行し、受信装置(2)は、通知を受けた場合、未処理リスト格納部(32)内のデータ保持領域情報に基づいて、データ格納部(33)から自身宛のデータを読み出す。
【選択図】 図1
Description
本発明は、複数のデータ処理装置からアクセス可能な記憶装置(共有メモリ)を有し、当該記憶装置を介して第1のデータ処理装置から第2のデータ処理装置へデータを転送するデータ転送システムに関し、特に、マルチコアCPUまたはマルチプロセッサを利用して実現するデータ転送システムに関する。
近年、CPUはマルチコアやマルチプロセッサによる高性能化が進んでおり、マルチコアCPUまたはマルチプロセッサ上に複数のドメインを構築し、そのドメイン上でOS(Operating System)やプログラムを動作させるための仮想化技術が登場している。このような環境において、ドメイン間でデータ転送を行うためにはドメイン間通信を用いる。ドメイン間通信の方法としては、たとえば、共有メモリを利用したデータ転送方法(以下、共有メモリ方式と呼ぶ)が存在する。
共有メモリ方式を具体的に示すと、データの送信側ドメインおよび受信側ドメインがアクセス可能な共有メモリを用意しておき、データを送信する場合、送信側ドメインは、共有メモリをロックし、他のドメインからのアクセスを制限した状態において送信データを共有メモリへ格納する。そして、格納処理が終了した後ロックを解除(アンロック)し、さらに共有メモリへデータを格納した旨を示す割込み通知を受信側ドメインに対して発行する。
受信側ドメインは、共有メモリへデータが格納された旨を示す割込み通知を送信側ドメインから受けた場合、共有メモリをロックした上で共有メモリへアクセスし、データを取得する。
なお、各ドメインから共有メモリへアクセスする際にロックをかける(排他制御を行う)のではなく、共有メモリへのアクセス終了を示す通知を他のドメインから受け取った場合に共有メモリへアクセスする方式も存在する(下記特許文献1参照)。
このように、従来の共有メモリ方式では、あるドメインが共有メモリにアクセス中には他のドメインが共有メモリにアクセスしないようにすることにより、データの整合性を保っている。
しかしながら、従来の共有メモリ方式では、排他制御を用いる場合、排他制御にかかる遅延時間が発生する、という問題があった。また、上記特許文献1に記載された排他制御を用いない方式の場合でも、あるドメインが共有メモリにアクセスしている間は、他のドメインが共有メモリにアクセスできないため処理待ち時間が発生する、という問題があった。すなわち、従来の共有メモリを利用して行うデータ転送では、上記の遅延時間や処理待ち時間の分だけ通信速度が低下してしまう、という問題があった。
本発明は、上記に鑑みてなされたものであって、共有メモリを利用したドメイン間でのデータ転送において、遅延時間や処理待ち時間を低減して高速なデータ転送を実現するデータ転送システムを得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、マルチコアCPUまたはマルチプロセッサに対して仮想化技術を適用した送信装置および受信装置と、当該送信装置および当該受信装置からアクセス可能な記憶装置と、を備えたデータ転送システムであって、前記送信装置において前記受信装置宛のデータが発生した場合、前記送信装置は、前記受信装置宛のデータを前記記憶装置内の任意の第1の領域に格納し、次に、データ格納済領域を示すデータ保持領域情報を前記記憶装置内の固定の第2の領域に格納し、その後、データ格納処理が完了した旨を示す処理完了通知を前記受信装置へ発行し、前記受信装置は、処理完了通知を受けた場合、前記第2の領域内のデータ保持領域情報に基づいて、前記第1の領域から自身宛のデータを読み出すことを特徴とする。
この発明によれば、ドメイン間通信を行う際に共有メモリへの排他制御を必要とせず、また受信側ドメインが共有メモリへアクセスしている場合でも、送信側ドメインが共有メモリへアクセスすることが可能となるので、処理待ち時間が不要となり共有メモリ経由で行うデータ転送の処理時間を短縮し、データ転送速度を高速化できる、という効果を奏する。
以下に、本発明にかかるデータ転送システムの実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態にて説明するデータ転送システムとしては、マルチコアCPU/マルチプロセッサ上で仮想化技術を用いることにより、OSやプログラムを動作させることが可能なドメインを複数構築して実現するものを想定する。ただし、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、本発明にかかるデータ転送システムの実施の形態1の機能ブロック構成例を示す図であり、各機能ブロックをドメイン間通信の流れとともに示している。
図1は、本発明にかかるデータ転送システムの実施の形態1の機能ブロック構成例を示す図であり、各機能ブロックをドメイン間通信の流れとともに示している。
本実施の形態のデータ転送システムは、OSまたはプログラムを搭載した論理ドメインである送信側ドメイン上で実現される送信装置1と、同様の論理ドメインである受信ドメイン上で実現される受信装置2と、各ドメイン(送信装置1および受信装置2)からアクセス可能な共有メモリに相当する記憶装置3と、を含む。
送信装置1は、受信装置2宛のデータに対するデータ送信処理を実行するデータ送信部11を含んでいる。
受信装置2は、受信したデータに対して上位レイヤ処理を行う上位レイヤ処理部21およびデータ受信処理を行うデータ受信部22を含んでいる。
記憶装置3は、送信装置1から出力された受信装置2宛のデータであって受信装置2により既に読み出されたデータの格納先の情報(読み出されたデータが格納されていた領域のアドレスおよびデータ長)をリスト化して保持する処理済リスト格納部31、送信装置1から出力され、受信装置2により未だ読み出されていないデータの格納先の情報をリスト化して保持する未処理リスト格納部32および送信装置1から出力されたデータ(受信装置2宛のデータ)を格納しておくデータ格納部33を含む。なお、処理済リスト格納部31および未処理リスト格納部32は、固定領域として確保されている。
つづいて、上記構成のデータ転送システムにおいて送信ドメイン(送信装置1)から受信ドメイン(受信装置2)へデータを転送する場合の動作について、図1を参照しながら説明する。ここで、本実施の形態のシステムでは、送信装置1はデータ格納部33に対して常にアクセス可能であるが、受信装置2は未処理リスト格納部32に格納された情報が示すデータ格納部33内の領域に対してのみアクセス可能とする。
送信装置1において受信装置2への送信データ(受信装置2宛のデータ)が発生した場合、まず、データ送信部11が、データ格納部33内の空き領域を確保し、そこに送信データをコピー(格納)する。さらに、送信データの格納先アドレスの情報および送信データのデータ長情報を含んだメッセージブロックを未処理リスト格納部32へ格納(キューイング)する。送信装置1では、このような処理を、送信データが発生するごとに実行する。そして、所定の条件が満たされた場合(規定時間が経過した場合、規定数のメッセージブロックを未処理リスト格納部32へキューイングした場合、など)、受信装置2に対してドメイン間割り込みを通知する。なお、ドメイン間割込みの通知は、データ送信部11が行ってもよいし、図示していない他の構成が行ってもよい。また、送信装置1はドメイン間割込みを通知したあとでも、未処理リスト格納部32の記憶領域がすべて使用中となるまでの間は、メッセージブロックを格納することが可能である。
受信装置2では、送信装置1からのドメイン間割り込みを受け取った場合、割り込みハンドラを起動し、データ受信部22によるデータ受信処理を実行する。具体的な動作を示すと、データ受信部22は、未処理リスト格納部32へアクセスし、そこに格納されているメッセージブロックを取得する。そして、取得したメッセージブロックを上位レイヤ処理部21へ転送する。
上位レイヤ処理部21は、データ受信部22から受け取ったメッセージブロックに含まれる情報に基づいて、データ格納部33からデータを取得する。具体的には、メッセージブロックに含まれている送信データ格納先アドレス情報およびデータ長情報に基づいて取得すべきデータが格納されている領域を特定し、特定した領域からデータを取得する。そして、取得したデータが格納されていた領域のアドレス情報および取得データのデータ長情報を含んだメッセージブロックを処理済リスト格納部31へキューイングする。すなわち、データ受信部22から受け取ったメッセージブロックに含まれていた「送信データ格納先アドレス情報」,「データ長情報」を含んだメッセージブロックを処理済リスト格納部31へ格納する。したがって、データ格納部33に格納されたデータが受信装置2によって読み出された場合、読み出されたデータに対応する格納先アドレス情報およびデータ長情報(メッセージブロック)が未処理リスト格納部32から処理済リスト格納部31へ移動される。
また、送信装置1は、ポーリングにより処理済リスト格納部31を監視し、それまで使用中であったデータ格納部33内の領域を示すメッセージブロックを検出した場合、その領域を解放する。なお、ポーリングによる監視方法に代えて、受信装置2が、データ格納部33からのデータ読み出し処理を完了したことを示す割込み通知を送信装置1へ発行し、それをトリガーにして送信装置1が処理済リスト格納部31の状態を確認する方法を用いてもよい。
このように、本実施の形態のデータ転送システムでは、送信側および受信側の双方のドメインからアクセス可能な共有メモリ内に、送信データを格納するデータ格納部、受信側ドメインが読み出す必要のあるデータが格納された領域の情報を格納する未処理リスト格納部および格納していたデータが読み出されたため解放する必要がある領域の情報を格納する処理済リスト格納領域を設けておき、送信データが発生した場合、送信側ドメインはデータ格納部内の未使用領域へ送信データを格納しつつその領域の情報を未処理リスト格納部へ格納し、一方、受信側ドメインは未処理リスト格納部内の情報が示す領域からデータを読み出しつつその領域の情報を処理済リスト格納部へ格納することとした。また、送信側ドメインは処理済リスト格納部内の情報が示す領域を順次解放することとした。これにより、ドメイン間通信を行う際に共有メモリへの排他制御を必要とせず、また受信側ドメインが共有メモリへアクセスしている場合でも、送信側ドメインが共有メモリへアクセスすることが可能となる。この結果、他ドメインの処理待ち時間が不要となりデータ転送速度の高速化が実現できる。
実施の形態2.
つづいて、実施の形態2のデータ転送システムについて説明する。図2は、本発明にかかるデータ転送システムの実施の形態2の機能ブロック構成例を示す図であり、実施の形態1で示したデータ転送システム(図1参照)の変形例を示している。このデータ転送システムは、実施の形態1で示した送信装置1、受信装置2および記憶装置3のそれぞれを変形して得られる送信装置1a、受信装置2aおよび記憶装置3aを含む。
つづいて、実施の形態2のデータ転送システムについて説明する。図2は、本発明にかかるデータ転送システムの実施の形態2の機能ブロック構成例を示す図であり、実施の形態1で示したデータ転送システム(図1参照)の変形例を示している。このデータ転送システムは、実施の形態1で示した送信装置1、受信装置2および記憶装置3のそれぞれを変形して得られる送信装置1a、受信装置2aおよび記憶装置3aを含む。
送信装置1aは、送信装置1に対してパケット振分け部12を追加した構成をとり、このパケット振分け部12は、一定パケット数毎または特定のグループ分類により、パケット(送信データ)を分類する。グループ分類では、たとえば、送信元IPアドレス,送信先IPアドレス,プロトコル,ポート番号などのいずれか一つの情報またはこれらの中の2つ以上の情報に基づいて、各送信データを分類する。
受信装置2aでは、記憶装置3aに格納された複数のデータを並列に取得できるようにするため、実施の形態1で示したデータ受信処理(データ受信部22および上位レイヤ処理部21における処理)を複数のスレッド/CPUに割当てておく。具体的には、実施の形態1で示した上位レイヤ処理部21およびデータ受信部22を組み合わせて構築された処理ブロック(受信手段に相当)を複数備えた構成とする。図2では、上位レイヤ処理部21−1およびデータ受信部22−1からなる処理ブロック、上位レイヤ処理部21−2およびデータ受信部22−2からなる処理ブロックおよび上位レイヤ処理部21−3およびデータ受信部22−3からなる処理ブロック、を備えた場合の例を示している。なお、処理ブロックの数を3以外の値としてもよい。
記憶装置3aは、受信装置2aを構成する上記処理ブロックの数と同数の未処理リスト格納部(未処理リスト格納部32−1,32−2,32−3)を備える。なお、各未処理リスト格納部は、上記処理ブロックの中のいずれか一つと1対1で対応付けられているものとする。そのため、処理ブロックの数を増減させる場合には、未処理リスト格納部の数も同様に増減させる。未処理リスト格納部を複数備えている点以外は実施の形態1で示した記憶装置3と同様である。
つづいて、本実施の形態のデータ転送システムにおけるデータ転送動作について、図2を参照しながら説明する。送信装置1aにおいて受信装置2aへの送信データが発生した場合、まず、パケット振分け部12は、送信元IPアドレス,送信先IPアドレス,プロトコル,ポート番号などを利用し、送信データを分類する。つぎに、データ送信部11は、データ格納部33内の空き領域を確保し、そこに送信データをコピー(格納)し、さらに、送信データの格納先アドレス情報および格納した送信データのデータ長情報を含んだメッセージブロックを、パケット振分け部12における分類結果に対応した未処理リスト格納部へ格納(キューイング)する。そして、規定時間が経過した場合または規定数のメッセージブロックを未処理リスト格納部へキューイングした場合、受信装置2aに対してドメイン間割り込みを通知する。ここで、ドメイン間割り込みは、未処理リスト格納部と対応付けられている処理ブロック(処理ブロックを構成するデータ受信部)へ通知される。たとえば、規定数のメッセージブロックを未処理リスト格納部32−1へキューイングした場合、ドメイン間割り込みはデータ受信部22−3へ通知される。なお、送信装置1aはドメイン間割込みを通知したあとでも、未処理リスト格納部32−1〜32−3の記憶領域がすべて使用中となるまでの間は、メッセージブロックを格納することが可能である。
受信装置2aでは、送信装置1aからのドメイン間割り込みを受け取った場合、各データ受信部(データ受信部22−1〜22−3)が自身と対応付けられている未処理リスト格納部へアクセスし、そこに格納されているメッセージブロックを取得する。さらに、取得したメッセージブロックを対応する上位レイヤ処理部へ転送する。各上位レイヤ処理部における処理は、実施の形態1で示した上位レイヤ処理部2における処理と同様である。
このように、本実施の形態のデータ転送システムでは、受信側のドメイン(受信装置)がデータ受信処理を実行するための構成である上位レイヤ処理部およびデータ受信部からなる処理ブロックを複数備え、各処理ブロックは、自身と対応付けられている未処理リスト格納部を参照してデータを取得する処理を個別に行うこととした。これにより、受信側ドメインにおいては複数のデータ読み出し処理が並列に実行されるようになるので、データ転送速度のさらなる高速化が実現できる。
実施の形態3.
つづいて、実施の形態3のデータ転送システムについて説明する。図3は、本発明にかかるデータ転送方システムの実施の形態3の機能ブロック構成例を示す図であり、実施の形態1で示したシステム(図1参照)の変形例を示している。このシステムは、実施の形態1で示した送信装置1に代えて、その変形例である送信装置1bを含み、さらに、NIC(Network Interface Card)4が追加された構成をとる。
つづいて、実施の形態3のデータ転送システムについて説明する。図3は、本発明にかかるデータ転送方システムの実施の形態3の機能ブロック構成例を示す図であり、実施の形態1で示したシステム(図1参照)の変形例を示している。このシステムは、実施の形態1で示した送信装置1に代えて、その変形例である送信装置1bを含み、さらに、NIC(Network Interface Card)4が追加された構成をとる。
なお、本実施の形態では、各ドメインに割り当てられるCPUの数や性能が大きく異なる場合を想定しており、ここでは受信装置2に割り当てられたCPUの性能が送信装置1に割り当てられたCPUよりも高性能であるものとする。
送信装置1bは、実施の形態1で示した送信装置1に対して、NIC4を制御するデバイスドライバ(Device Driver)13と、NIC4がデータを記憶装置3へ格納する際に参照する情報(データを格納すべき記憶装置3内の領域の情報)を格納するディスクリプタ14と、が追加された構成をとる。
NIC4は、外部ネットワーク(図示せず)と接続する機能を有し、汎用ネットワークインタフェイスカードまたはASIC(Application Specific Integrated Circuit)/FPGA(Field Programmable Gate Array)/NPU(Network Processing Unit)等のパケット処理(主にMACレイヤ:Ethernet(登録商標)処理)を特化して行うハードウェアネットワークインタフェイスデバイスである。
つづいて、本実施の形態のデータ転送システムにおけるデータ転送動作について、図3を参照しながら説明する。なお、ディスクリプタ14には、NIC4が参照するための情報(以下、データ格納先情報と呼ぶ)が予め格納されているものとする。
本実施の形態では、NIC4(ネットワークインタフェイス手段)が外部ネットワークからの受信データをDMA(Direct Memory Access)転送により記憶装置3(データ格納部33)へ直接格納することにより送信装置1bの負荷を軽減させる。以下に、DMA転送を使用して受信装置2へデータを転送する場合の具体的な動作を示す。
NIC4は、外部ネットワークからデータを受信した場合、まず、ディスクリプタ14に格納されているデータ格納情報を参照し、その情報が示す記憶装置3内の領域(データ格納部33内の領域)へ受信データをDMA転送する。つぎに、DMA転送が完了した旨を通知するための割込みを送信装置1bへ通知する。なお、NIC4が割り込む通知を行うのではなく、送信装置1bがポーリングを行うことにより、受信データが記憶装置3へDMA転送されたことを検出するようにしてもよい。
データ保持領域情報処理手段である送信装置1bでは、NIC4による受信データのDMA転送が完了したことを検出すると、たとえばデバイスドライバ13がディスクリプタ14に格納された情報に基づいて、DMA転送された受信データの格納先アドレス情報および受信データのデータ長情報を含んだメッセージブロックを生成し、このメッセージブロックをデータ送信部11が未処理リスト格納部32へ格納(キューイング)する。なお、データ送信部11がメッセージブロックを生成するようにしてもよい。そして、上述した実施の形態1の送信装置1と同様に、規定時間が経過した場合または規定数のメッセージブロックを未処理リスト格納部32へキューイングした場合、受信装置2に対してドメイン間割り込みを通知する。なお、送信装置1bはドメイン間割込みを通知したあとでも、未処理リスト格納部32の記憶領域がすべて使用中となるまでの間は、メッセージブロックを格納することが可能である。
ドメイン間割込みを受けた場合の受信装置2の動作は実施の形態1で示したとおりである。
このように、本実施の形態では、送信側ドメイン(送信装置)と外部ネットワークとを接続するNICが外部ネットワークから受信側ドメイン(受信装置)宛のデータを受信した場合、受信データをNICから共有メモリへDMA転送することとした。これにより、送信側ドメインにおける処理負担を軽減することができ、たとえば、受信側ドメインに対して送信側ドメインの処理性能が大きく劣り、この性能差がデータ転送速度を低下させる要因となる場合であっても、データ転送速度が低下するのを最小限に抑えることができる。
以上のように、本発明にかかるデータ転送システムは、特定のドメインが他のドメインに対し、共有メモリを利用してデータを高速転送するシステムに有用である。
1,1a,1b 送信装置
2,2a 受信装置
3 記憶装置
4 Network Interface Card(NIC)
11 データ送信部
12 パケット振分け部
13 デバイスドライバ
14 ディスクリプタ
21,21−1,21−2,21−3 上位レイヤ処理部
22,22−1,22−2,22−3 データ受信部
31 使用リスト格納部
32,32−1,32−2,32−3 未使用リスト格納部
33 データ格納部
2,2a 受信装置
3 記憶装置
4 Network Interface Card(NIC)
11 データ送信部
12 パケット振分け部
13 デバイスドライバ
14 ディスクリプタ
21,21−1,21−2,21−3 上位レイヤ処理部
22,22−1,22−2,22−3 データ受信部
31 使用リスト格納部
32,32−1,32−2,32−3 未使用リスト格納部
33 データ格納部
Claims (4)
- マルチコアCPUまたはマルチプロセッサに対して仮想化技術を適用した送信装置および受信装置と、当該送信装置および当該受信装置からアクセス可能な記憶装置と、を備えたデータ転送システムであって、
前記送信装置において前記受信装置宛のデータが発生した場合、
前記送信装置は、
前記受信装置宛のデータを前記記憶装置内の任意の第1の領域に格納し、次に、データ格納済領域を示すデータ保持領域情報を前記記憶装置内の固定の第2の領域に格納し、その後、データ格納処理が完了した旨を示す処理完了通知を前記受信装置へ発行し、
前記受信装置は、
処理完了通知を受けた場合、前記第2の領域内のデータ保持領域情報に基づいて、前記第1の領域から自身宛のデータを読み出すことを特徴とするデータ転送システム。 - 前記送信装置は、
前記受信装置宛のデータを外部ネットワークから受信し、当該受信データをDMA転送により前記第1の領域に格納するネットワークインタフェイス手段と、
前記データ保持領域情報を前記第2の領域に格納し、その後、前記処理完了通知を前記受信装置へ発行するデータ保持領域情報処理手段と、
を備えることを特徴とする請求項1に記載のデータ転送システム。 - マルチコアCPUまたはマルチプロセッサに対して仮想化技術を適用した送信装置および受信装置と、当該送信装置および当該受信装置からアクセス可能な記憶装置と、を備えたデータ転送システムであって、
前記受信装置は、
前記送信装置から出力されたデータを前記記憶装置経由で受信する複数の受信手段、
を備え、
前記送信装置において前記受信装置宛のデータが発生した場合、
前記送信装置は、
前記受信装置宛のデータを前記記憶装置内の任意の第1の領域に格納し、次に、データ格納済領域を示すデータ保持領域情報を、前記受信装置宛データの内容に基づいて前記記憶装置内の複数の第2の領域の中から選択した領域に格納し、その後、データ格納処理が完了した旨を示す処理完了通知を、前記選択された領域に予め関連付けられている前記複数の受信手段の中のいずれか一つへ発行し、
前記受信装置では、
処理完了通知を受けた受信手段が、当該処理完了通知の内容に基づいて特定された第2の領域内のデータ保持領域情報を読み出し、当該データ保持領域情報に示された第1の領域から自装置宛のデータを読み出すことを特徴とするデータ転送システム。 - 前記受信手段は、前記第1の領域からデータを読み出した場合、さらに、データの読み出し元領域をデータ未保持領域情報として前記記憶装置内の固定の第3の領域に格納し、
前記送信装置は、前記第3の領域に格納されたデータ未保持領域情報が示す領域を解放することを特徴とする請求項1、2または3に記載のデータ転送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007288062A JP2009116561A (ja) | 2007-11-06 | 2007-11-06 | データ転送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007288062A JP2009116561A (ja) | 2007-11-06 | 2007-11-06 | データ転送システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009116561A true JP2009116561A (ja) | 2009-05-28 |
Family
ID=40783655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007288062A Pending JP2009116561A (ja) | 2007-11-06 | 2007-11-06 | データ転送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009116561A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2348411A2 (en) | 2010-01-26 | 2011-07-27 | NTT DoCoMo, Inc. | Information-processing apparatus, information-processing method, and program |
US9231854B2 (en) | 2012-05-24 | 2016-01-05 | Kyocera Document Solutions Inc. | Information processing device and image forming apparatus |
US9524266B2 (en) | 2010-12-08 | 2016-12-20 | Samsung Electronics Co., Ltd. | Latency management system and method for multiprocessor system |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6198469A (ja) * | 1984-10-19 | 1986-05-16 | Nec Corp | マイクロプロセツサ間通信方式 |
JPS6373458A (ja) * | 1986-09-17 | 1988-04-04 | Matsushita Electric Ind Co Ltd | 共有メモリアクセス装置 |
JPH02168342A (ja) * | 1988-12-22 | 1990-06-28 | Oki Electric Ind Co Ltd | プロセッサ間共有メモリ制御装置 |
JP2002312262A (ja) * | 2001-02-05 | 2002-10-25 | Fujitsu Ltd | 遠隔要求を処理する方法および装置 |
-
2007
- 2007-11-06 JP JP2007288062A patent/JP2009116561A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6198469A (ja) * | 1984-10-19 | 1986-05-16 | Nec Corp | マイクロプロセツサ間通信方式 |
JPS6373458A (ja) * | 1986-09-17 | 1988-04-04 | Matsushita Electric Ind Co Ltd | 共有メモリアクセス装置 |
JPH02168342A (ja) * | 1988-12-22 | 1990-06-28 | Oki Electric Ind Co Ltd | プロセッサ間共有メモリ制御装置 |
JP2002312262A (ja) * | 2001-02-05 | 2002-10-25 | Fujitsu Ltd | 遠隔要求を処理する方法および装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2348411A2 (en) | 2010-01-26 | 2011-07-27 | NTT DoCoMo, Inc. | Information-processing apparatus, information-processing method, and program |
CN102135900A (zh) * | 2010-01-26 | 2011-07-27 | 株式会社Ntt都科摩 | 信息处理装置和信息处理方法 |
US9524266B2 (en) | 2010-12-08 | 2016-12-20 | Samsung Electronics Co., Ltd. | Latency management system and method for multiprocessor system |
US9231854B2 (en) | 2012-05-24 | 2016-01-05 | Kyocera Document Solutions Inc. | Information processing device and image forming apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Li et al. | Socksdirect: Datacenter sockets can be fast and compatible | |
TWI543073B (zh) | 用於多晶片系統中的工作調度的方法和系統 | |
US6876561B2 (en) | Scratchpad memory | |
EP4136532A1 (en) | Storage transactions with predictable latency | |
TWI519958B (zh) | 用於多節點系統中的記憶體分配的方法和裝置 | |
US7948999B2 (en) | Signaling completion of a message transfer from an origin compute node to a target compute node | |
US8325633B2 (en) | Remote direct memory access | |
US20080028103A1 (en) | Memory-mapped buffers for network interface controllers | |
US20150288624A1 (en) | Low-latency processing in a network node | |
TWI541649B (zh) | 用於多晶片系統的晶片間互連協定之系統與方法 | |
TWI547870B (zh) | 用於在多節點環境中對i/o 存取排序的方法和系統 | |
TW201543218A (zh) | 具有多節點連接的多核網路處理器互連之晶片元件與方法 | |
CN108702339B (zh) | 用于在结构架构中基于服务质量进行节流的装置和方法 | |
US20090031002A1 (en) | Self-Pacing Direct Memory Access Data Transfer Operations for Compute Nodes in a Parallel Computer | |
EP1508100B1 (en) | Inter-chip processor control plane | |
US20180181421A1 (en) | Transferring packets between virtual machines via a direct memory access device | |
JP2009116561A (ja) | データ転送システム | |
US9537799B2 (en) | Phase-based packet prioritization | |
WO2022199357A1 (zh) | 数据处理方法及装置、电子设备、计算机可读存储介质 | |
KR20050080704A (ko) | 프로세서간 데이터 전송 장치 및 방법 | |
Inoue et al. | Low-latency and high bandwidth TCP/IP protocol processing through an integrated HW/SW approach | |
JP2009118106A (ja) | ネットワーク装置 | |
Paul et al. | Traffic capture beyond 10 Gbps: Linear scaling with multiple network interface cards on commodity servers | |
Fredj et al. | On distributed intrusion detection systems design for high speed networks | |
Argyroulis | Recent Advancements In Distributed System Communications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100906 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120228 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20120703 Free format text: JAPANESE INTERMEDIATE CODE: A02 |