JP2011530835A - 金属相互接続のための共形接着促進材ライナ - Google Patents

金属相互接続のための共形接着促進材ライナ Download PDF

Info

Publication number
JP2011530835A
JP2011530835A JP2011523063A JP2011523063A JP2011530835A JP 2011530835 A JP2011530835 A JP 2011530835A JP 2011523063 A JP2011523063 A JP 2011523063A JP 2011523063 A JP2011523063 A JP 2011523063A JP 2011530835 A JP2011530835 A JP 2011530835A
Authority
JP
Japan
Prior art keywords
liner
metal
conformal
layer
adhesion promoter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011523063A
Other languages
English (en)
Inventor
チェン、ティエンジェン
リー、ジュヨンウェン、オー
ウォン、キース、クウォン、ホン
ジュー、ホイロン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011530835A publication Critical patent/JP2011530835A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 金属相互接続のための共形接着促進材ライナを提供すること
【解決手段】 誘電体層を少なくとも１つのライン・トラフ及び／又は少なくとも１つのビア・キャビティを有するようにパターン化する。金属窒化物ライナをパターン化誘電体層の表面上に形成する。金属ライナを金属窒化物ライナの表面上に形成する。共形銅窒化物層を、原子層堆積（ＡＬＤ）又は化学気相堆積（ＣＶＤ）によって、金属ライナの直接上に形成する。Ｃｕシード層を共形銅窒化物層の直接上に形成する。少なくとも１つのライン・トラフ及び／又は少なくとも１つのビア・キャビティは、電気めっき材料で充填される。共形銅窒化物層とＣｕシード層との間の直接接触は、強化された接着強度を与える。共形銅窒化物層をアニールして、露出した外側部分を連続的なＣｕ層に変換することができ、このことはＣｕシード層の厚さを減すのに用いることができる。
【選択図】 図３

Description

本発明は、半導体構造体に関し、より具体的には、金属共形接着促進材ライナを含む後工程（ＢＥＯＬ）金属相互接続構造体、及びそれを製造する方法に関する。
金属ライナは、金属充填構造体と、金属充填構造体を埋め込む誘電体層との間に接着強度を与えるために、後工程（ＢＥＯＬ）金属相互接続構造体に使用される。金属ライナ及び金属充填構造体は、集合的に通電構造体を形成し、これは、例えば、金属ライン、金属ビア、又は一体形成されたそれらの組み合わせとすることができる。通電構造体の信頼性の高い動作のために、金属ライナと金属充填構造体との間の高い接着強度が必要である。金属ライナと金属充填構造体との間の高い接着強度は、エレクトロマイグレーションの防止、並びに、ＢＥＯＬ金属相互接続構造体の機械的安定性をもたらす。
ほとんどの場合、金属ライナの直接上に形成される金属充填構造体の材料の粒度を増加させるためにアニールが必要である。接着強度が十分でない場合には、通電構造体のアニーリングの際に、金属ライナと金属充填構造体との間の界面にボイドが形成される可能性がある。このようなボイドは通電構造体の抵抗を増加させ、電気的性能を劣化させる。
さらに、金属ライナと金属充填構造体との間の境界に沿った表面拡散が、通電構造体の全体的なエレクトロマイグレーション性能を決定する主要な要因となることが多い。したがって、金属ライナと金属充填構造体との間の接着強度は、通電構造体のエレクトロマイグレーション耐性を決定する上で重要である。金属ライナと金属充填構造体の間の界面におけるいかなるボイドも、通電構造体の使用、すなわち、それを通して電流を通過させることに伴うエレクトロマイグレーションの進行と共に成長する初期ボイドを与えることによって、エレクトロマイグレーション性能の劣化を悪化させる。
図１を参照すると、従来技術の金属相互接続構造体は、パターン化誘電体層１１０、金属窒化物ライナ１２０、金属ライナ１３０、Ｃｕシード層１５０、及び電気めっきＣｕ構造体１６０を含む。パターン化誘電体層１１０は、ライン・トラフ、及びライン・トラフの下に位置するビア・キャビティを含む。金属窒化物ライナ１２０、金属ライナ１３０、Ｃｕシード層１５０、及び電気めっきＣｕ構造体１６０は、ライン・トラフ及びビア・キャビティを充填して、一体形成されたライン及びビア構造体である従来技術の通電構造体（１２０、１３０、１５０、１６０）を形成する。
金属窒化物ライナ１２０は、典型的には、物理気相堆積（ＰＶＤ）によって形成される。ＰＶＤは、堆積される材料が、スパッタリング・ターゲットの方向から堆積が起る基板に向かって動く方向性堆積法であるので、金属窒化物ライナ１２０の段差被覆率は、常に１．０より小さく、すなわち、平面表面上よりも構造体の側壁上により少ない材料が堆積される。したがって、ビア・キャビティの側壁上よりもライン・トレンチの底表面上により多くの材料が堆積される。側壁の被覆率を増加させるための１つの方法は、堆積と方向性スパッタ・エッチングの組み合わせである。この場合、窪んだ底表面上に堆積された金属材料を、底表面から再スパッタで除去し、方向性スパッタ・エッチングによって窪んだ底表面を囲む側壁に再堆積させることができる。さらに、ビア・キャビティの下部分よりもビア・キャビティの側壁の上部分上により多くの材料が堆積される。化学気相堆積（ＣＶＤ）及び原子層堆積（ＡＬＤ）法はＰＶＤよりも改善された段差被覆率を与えることが知られているが、これらの膜内には不純物が見られることが多く、これが接着層及び拡散障壁層としての膜の質を劣化させる。
金属ライナ１３０もまた、通常はＰＶＤによって形成される。金属ライナ１３０は、上述の堆積プロセスの方向性のために非共形となる。ビア・キャビティの下部分におけるよりもビア・キャビティの上部分におけるより多くの材料の蓄積は、ビア・キャビティの上に張り出しを作り、これがビア・キャビティの底部での材料の堆積を妨げる。このような張り出しは、材料が頂部を密閉することになり、ビア内部のさらなる堆積を妨げるので、次にビア・キャビティを導電性材料で充填するのを困難にする。さらに、金属窒化物ライナ１２０及び金属ライナ１３０は、電気めっきＣｕ構造体１６０よりも高い抵抗率を有する。この理由のために、金属窒化物ライナ１２０の厚さ、及び金属ライナ１３０の厚さは、できるだけ小さいままにする必要がある。特に、前工程（ＦＥＯＬ）における半導体デバイスのスケーリングは、金属相互接続構造体をそれに応じて縮小させることを必要とする。
金属窒化物ライナ１２０及び金属ライナ１３０の厚さの縮小は、信頼性の問題を生じる可能性がある。特に、金属窒化物ライナ１２０及び金属ライナ１３０の平面的な厚さが、約１０ｎｍ又はそれ以下の場合には、側壁上の被覆率は均一又は連続的ではない可能性がある。したがって、特に、ビア・キャビティの側壁の底部分において、金属ライナ１３０の厚さが隣接する領域より薄くなる薄い金属ライナ領域１３３が形成される可能性がある。場合によっては、薄い金属ライナ領域１３３には金属ライナ１３０の材料が存在しない可能性がある。
Ｃｕシード層１５０はＰＶＤによって金属ライナ１３０の直接上に堆積されるので、薄い金属ライナ領域１３３は、Ｃｕシード層１５０と金属ライナ１３０との間により弱い接着性をもたらす。これは、薄い金属ライナ領域１３３内で金属ライナ１３０が存在しない場合、又は金属ライナ１３０の薄い部分を介して、Ｃｕは金属窒化物ライナ１２０への弱い接着性を有する傾向があるためである。ビア・キャビティ及びライン・トラフは電気めっきＣｕ構造体１６０で充填されて、従来技術の通電構造体（１２０、１３０、１５０、１６０）を形成する。
図２を参照すると、図１の薄い金属ライナ領域１３３は、金属ライナ１３０のより薄い部分及び金属窒化物ライナ１２０へのＣｕシード層１５０の弱い接着性のために、キャビティ１３７を形成し易い。ある場合にキャビティ１３７は、通常は電気めっきＣｕ構造体１６０の電気めっき後に電気メッキＣｕ材料の粒径を増すために行われるアニール中に、形成される可能性がある。Ｃｕシード層１５０と、薄い金属ライナ領域１３３での金属ライナとの間の弱い接着性はＣｕ材料の移動を容易にし、これがキャビティの形成を引き起こす。
アニール中にキャビティの形成が防止される場合でも、従来技術の通電構造体（１２０、１３０、１５０、１６０）は、電流を通過させるように用いることで、Ｃｕ材料のエレクトロマイグレーションによりキャビティ１３７を形成する可能性がある。薄い金属ライナ領域１３３は、Ｃｕ材料の弱い接着性のために、エレクトロマイグレーション及びボイド１３７の形成に対して脆弱である。
上記を考慮すると、金属充填構造体とパターン化誘電体層との間に、過度の厚さを必要とせずに十分な接着強度を与える金属相互接続構造体を提供する必要性が存在する。
特に、弱い接着強度の領域を生成することなく、金属ライナ構造体の表面全体にわたって十分な接着強度を与える金属ライナ構造体を含む金属相互接続構造体に対する必要性が存在する。
本発明は、下層の金属ライナを共形的に覆い、下層の金属ライナの表面全体にわたって十分に高く均一な接着強度をもたらす金属共形接着促進材ライナを含む後工程（ＢＥＯＬ）金属相互接続構造体、及びそれを製造する方法を提供する。
本発明において、誘電体層は、少なくとも１つのライン・トラフ及び／又は少なくとも１つのビア・キャビティを有するようにパターン化される。金属窒化物ライナは、パターン化誘電体層の表面上に形成される。金属ライナは、金属窒化物ライナの表面上に形成される。共形銅窒化物層は、原子層堆積（ＡＬＤ）又は化学気相堆積（ＣＶＤ）によって金属ライナの直接上に形成される。共形銅窒化物層は、共形銅窒化物層を形成するのに使用するプロセスの特性により共形となる。Ｃｕシード層は、共形銅窒化物層の直接上に形成される。少なくとも１つのライン・トラフ及び／又は少なくとも１つのビア・キャビティは、電気めっき材料で充填される。共形銅窒化物層とＣｕシード層との間の直接接触は、強化された接着強度をもたらす。共形銅窒化物層をアニールして露出した外側部分を連続的なＣｕ層に変換することができ、このことを用いてＣｕシード層の厚さを減らすことができる。
本発明の一態様により、半導体構造体を形成する方法が提供されるが、この方法は、
基板上にパターン化誘電体層を形成することと、
パターン化誘電体層のパターン化表面の直接上に金属窒化物ライナを形成することと、
金属窒化物ライナの直接上に元素金属又は金属間合金を含む金属ライナを形成することと、
金属ライナの直接上に、化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）によって銅窒化物を含む共形接着促進材ライナを形成することと
を含む。
１つの実施形態において、本方法は、共形接着促進材ライナの直接上にＣｕシード層を形成することをさらに含む。
別の実施形態において、本方法は、Ｃｕシード層の直接上に、Ｃｕ材料を電気めっきすることをさらに含む。
さらに別の実施形態において、本方法は、電気めっきＣｕ材料を平坦化することをさらに含み、その際、金属窒化物ライナの表面、金属ライナの表面、共形接着促進材ライナの表面、及び電気めっきＣｕ材料の表面は、実質的に水平で同一平面上にくる。
さらに別の実施形態において、銅窒化物はＣｕｘＮの組成を有し、ここでｘは約１から約５までである。
さらに別の実施形態において、本方法は、約１５０℃から約４００℃までの高温で共形接着促進材ライナをアニールすることをさらに含み、その際、共形接着促進材ライナの露出した外側部分は共形Ｃｕリッチ（Cu-rich）導電層に変換される。
さらに別の実施形態において、本方法は、電気めっきＣｕ材料及びＣｕシード層をアニールすることをさらに含み、その際、電気めっきＣｕ材料及びＣｕシード層は構造的に融合して、その体積内に界面のない一体構造の導電性Ｃｕ構造体を形成する。
さらに別の実施形態において、本方法は、電気めっきＣｕ材料、Ｃｕシード層、及び共形Ｃｕリッチ導電層をアニールすることをさらに含み、その際、電気めっきＣｕ材料、Ｃｕシード層、及び共形Ｃｕリッチ導電層は構造的に融合して、その体積内に界面のない一体構造の導電性Ｃｕ構造体を形成する。
本発明の別の態様により、金属構造体が提供され、それは、
基板上に配置され、ライン・トラフ及びビア・キャビティのうちの少なくとも１つを含むパターン化誘電体層と、
パターン化誘電体層のパターン化表面に隣接する金属窒化物ライナと、
元素金属又は金属間合金を含み、金属窒化物ライナに隣接する金属ライナと、
銅窒化物を含み、金属ライナに隣接する共形接着促進材ライナと
を含む。
１つの実施形態において、金属相互接続構造体は、共形接着促進材ライナに隣接するＣｕシード層をさらに含む。
別の実施形態において、金属相互接続構造体は、電気めっき導電性構造体をさらに含み、その場合、金属窒化物ライナ、金属ライナ、共形接着促進材ライナ、Ｃｕシード層、及び電気めっき導電性構造体はライン・トラフ又はビア・キャビティを完全に充填する。
さらに別の実施形態において、電気めっき導電性構造体はＣｕ及び不純物からなり、ここで、不純物はＯ、Ｎ、Ｃ、Ｃｌ及びＳを含む可能性があり、不純物の全濃度は約１ｐｐｍから約２００ｐｐｍまでである。
さらに別の実施形態において、金属相互接続構造体は、共形接着促進材ライナに隣接する共形Ｃｕリッチ導電層をさらに含む。
さらに別の実施形態において、金属相互接続構造体は、
共形Ｃｕリッチ導電層に隣接するＣｕシード層と、
電気めっき導電性構造体と
をさらに含み、ここで、金属窒化物ライナ、金属ライナ、共形接着促進材ライナ、共形Ｃｕリッチ導電層、Ｃｕシード層、及び電気めっき導電性構造体は、ライン・トラフ又はビア・キャビティを完全に充填する。
さらに別の実施形態において、金属相互接続構造体は、その全体積内に界面がなく、共形接着促進材ライナに隣接する、一体構造の導電性Ｃｕ構造体をさらに含む。
パターン化誘電体層に埋め込まれた通電構造体の形成後の、例示的な従来技術の金属相互接続構造体の縦断面図である。 アニール後又は使用後の、キャビティ１３７が形成された例示的な従来技術の金属相互接続構造体の縦断面図である。 共形接着促進材ライナ４０の形成後の、第１の例示的な金属相互接続構造体の縦断面図である。 Ｃｕシード層５０及び電気めっきＣｕ構造体６０の形成後の、第１の例示的な金属相互接続構造体の縦断面図である。 Ｃｕシード層５０及び電気めっきＣｕ構造体６０のアニールによる導電性Ｃｕ構造体８０の形成後の、第１の例示的な金属相互接続構造体の縦断面図である。 共形接着促進材ライナ４０の露出部分を共形Ｃｕ層４５に変換するアニールの後の、第２の例示的な金属相互接続構造体の縦断面図である。 Ｃｕシード層５０及び電気めっきＣｕ構造体６０の形成後の、第２の例示的な金属相互接続構造体の縦断面図である。 共形Ｃｕ層４５、Ｃｕシード層５０及び電気めっきＣｕ構造体６０のアニールによる導電性Ｃｕ構造体８０の形成後の、第２の例示的な金属相互接続構造体の縦断面図である。
上述のように、本発明は、金属共形接着促進材ライナを含む後工程（ＢＥＯＬ）金属相互接続構造体、及びそれを製造する方法に関するものであり、これらを添付の図面と共に本明細書で説明する。本明細書で使用するように、本発明又はその好ましい実施形態の要素を導入するとき、冠詞「１つの（ａ）」、「１つの（ａｎ）」、「その（ｔｈｅ）」及び「前記の（ｓａｉｄ）」は、１つ又は複数の要素が存在することを意味するように意図したものである。図面全体を通して、同じ参照番号又は文字は、同様の又は等価な要素を示すために使用される。本発明の主題を不必要に曖昧にする公知の機能及び構造の詳細な説明は、分かりやすくするために省略した。図面は必ずしも正しい縮尺で描かれてはいない。
図３を参照すると、本発明の第１の実施形態による第１の例示的な金属相互接続構造体は、パターン化誘電体層１０、及びパターン化誘電体層１０の上及び側壁表面の直接上に形成される導電性金属ライナ・スタックを含む。導電性金属ライナ・スタックは、下から上へ、金属窒化物ライナ２０、金属ライナ３０及び共形接着促進材ライナ４０を含む。
パターン化誘電体層１０は少なくとも１つのキャビティ１５のパターンを有し、これは、少なくとも１つのライン・トラフ、少なくとも１つのビア・キャビティ、又は、少なくとも１つのビア・キャビティが少なくとも１つのライン・トラフの下にあるそれらの組み合わせとすることができる。本発明の説明のために、少なくとも１つのビア・キャビティ１５を使用するが、これはビア・キャビティ及びその上のライン・トラフを含むデュアルダマシン・キャビティである。本発明は、一般に、少なくとも１つのビア・キャビティを含み、ライン・トラフを含まないパターン化誘電体層、少なくとも１つのライン・トラフを含み、ビア・キャビティを含まないパターン化誘電体層、並びに、複数のビア・キャビティ及び複数のライン・キャビティを含むパターン化誘電体層を含む他の金属相互接続構造体に使用することができる。そのような変形物は本明細書で明確に考慮される。
デュアルダマシン・キャビティは、当技術分野で既知のデュアルダマシン集積法を使用する２つのリソグラフィ・ステップ及び２つのエッチング・ステップのセットによって形成することができる。ビア・キャビティは、ライン・キャビティの形成より前に形成することができ、あるいは、デュアルダマシン集積法の詳細に応じて逆にすることもできる。上述のように、本発明は、シングルダマシン集積法、並びに、デュアルダマシン集積法に適合する。パターン化誘電体層１０内にキャビティを形成するいかなる金属相互接続構造体も、本発明を実施するのに使用することができる。
パターン化誘電体層１０は、通常はＢＥＯＬ相互接続構造体に使用される誘電体材料を含む。パターン化誘電体層１０に使用することができる誘電体材料には、それらに限定されないが、シリケートガラス、有機シリケートガラス（ＯＳＧ）材料、化学気相堆積によって形成されるＳｉＣＯＨベースの低ｋ材料、スピンオン・ガラス（ＳＯＧ）、又は、ＳｉＬＫ（商標）のようなスピンオン低ｋ誘電体材料などが含まれる。シリケートガラスは、非ドープのシリケートガラス（ＵＳＧ）、ボロシリケートガラス（ＢＳＧ）、リン酸シリケートガラス（ＰＳＧ）、フルオロシリケートガラス（ＦＳＧ）、ボロリン酸シリケートガラス（ＢＰＳＧ）などを含む。誘電体材料は、３．０未満の誘電率を有する低誘電率（低ｋ）材料とすることができる。誘電体材料は、非多孔質又は多孔質とすることができる。
パターン化誘電体層１０の誘電体材料は、プラズマ強化化学気相堆積、高密度プラズマ化学気相堆積、熱化学気相堆積、スピンコート及び硬化などによって形成することができる。パターン化誘電体層１０の厚さは、約１００ｎｍから約２，０００ｎｍまで、典型的には約２００ｎｍから約１，０００ｎｍまでとすることができるが、より薄い厚さ及びより厚い厚さもまた本明細書で考慮される。
パターン化誘電体層１０は、基板（図示せず）上に形成することができる。パターン化誘電体層１０を形成するのに使用できる典型的な基板は、電界効果トランジスタ、バイポーラトランジスタ、接合ダイオード、キャパシタ、レジスタ、インダクタなどのような少なくとも１つの半導体デバイスを含む半導体基板である。この場合、第１の例示的な金属相互接続構造体は、複数レベルの金属配線構造体を含み、半導体基板上の半導体デバイスの間、並びに、半導体デバイスとＣ４パッド又はワイヤボンド・パッドのようなボンディング構造体との間に電気配線を与える、より大きな金属相互接続構造体（図示せず）の内部に組み込まれる。
金属窒化物ライナ２０は、パターン化誘電体層１０のパターン化表面の直接上に形成される。パターン化表面は、ビア・キャビティの底表面、ビア・キャビティの側壁表面、ライン・トラフの底表面、ライン・トラフの側壁表面を含む。金属窒化物ライナ２０は、導電性金属窒化物、すなわち、元素金属、少なくとも２つの元素金属の金属間合金、又は少なくとも１つの元素金属と半導体要素のような少なくとも１つの非金属元素との合金、の導電性窒化物を含む。典型的には、金属窒化物ライナ２０は導電性金属窒化物からなる。例えば、金属窒化物ライナ２０は、ＴａＮ、ＴｉＮ、ＷＮ、ＴａＳｉＮ、ＴｉＳｉＮ及びＷＳｉＮを含むことができる。金属窒化物ライナ２０は、化学量論的又は非化学量論的物質とすることができる。金属窒化物ライナ２０が非化学量論的物質である場合には、金属窒化物ライナ２０が導電性である限り、金属窒化物ライナ２０は窒素リッチ物質又は窒素欠乏物質とすることができる。
典型的には、金属窒化物ライナ２０は、真空中で行われるスパッタリング・プロセスである物理気相堆積（ＰＶＤ）によって堆積される。金属の粒子は、真空プロセスチャンバ内において窒素雰囲気下でスパッタリング・ターゲットから追い出され、真空プロセスチャンバ内に配置されたパターン化誘電体層１０の表面上に堆積される。ＰＶＤプロセスは方向性である。したがって、垂直表面上よりも窪んでいない又は突き出た水平表面上により多くの材料が堆積される。また、垂直表面の底部分上よりも垂直表面の上部分上により多くの材料が堆積される。したがって、金属窒化物ライナ２０の厚さは、測定の位置によって変わる。金属窒化物ライナ２０内の変動を含めて、金属窒化物ライナ２０の厚さは、約２ｎｍから約２０ｎｍまでとすることができるが、より薄い厚さ及びより厚い厚さもまた本明細書で考慮される。いくつかの実施形態において、金属窒化物ライナ２０は、化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）によって形成することができる。
金属窒化物ライナ２０は、パターン化誘電体層１０の直接上に十分な接着強度を有する導電性表面を与える機能を果たす。さらに、金属窒化物ライナは拡散障壁として機能して、可動原子のような不純物材料が金属窒化物ライナ２０を通して拡散しないようにする。パターン化誘電体層１０の全露出表面は、金属窒化物ライナ２０によって覆われる必要があり、ＰＶＤプロセスは、本質的に統計的であるので、使用可能な厚さの範囲の下端、例えば、２．０ｎｍに向かう金属窒化物ライナ２０の厚さの減少は、パターン化誘電体層１０の不十分な被覆をもたらして接着性能及び拡散障壁層としての有効性を劣化させ易い。
金属ライナ３０は、金属窒化物ライナ２０の表面の直接上に形成される。金属ライナ３０は、金属窒化物ライナ２０全体を覆って形成される。金属ライナ３０は、金属窒化物ライナ２０と、少なくとも１つのキャビティ１５を充填して電流の一次電流伝導経路を設けるために通常使用される元素金属との間に十分な接着強度を与える中間層として機能する。典型的には、少なくとも１つのキャビティを充填するのに使用される元素金属はＣｕである。金属ライナ３０は、元素金属、少なくとも２つの元素金属の金属間合金を含む。典型的には、金属ライナ３０は、元素金属、少なくとも２つの元素金属の金属間合金からなる。金属窒化物ライナ２０及び元素Ｃｕの両方に高い接着強度を与える材料は、Ｔａ、Ｒｕ、Ｔｉ、Ｃｏ、Ｗ、Ｆｅ、Ｎｉ、Ｉｒ、Ｒｈ、Ｒｅ、Ｐｔなど、及びそれらの金属間合金を含む。
金属ライナ３０は、物理気相堆積（ＰＶＤ）又は化学気相堆積（ＣＶＤ）によって堆積させることができる。金属ライナ３０内の変動を含めて、金属ライナ３０の厚さは、約２ｎｍから約１０ｎｍまでとすることができるが、より薄い厚さ及びより厚い厚さもまた本明細書で考慮される。
金属ライナ３０の厚さが金属相互接続構造体のスケーリングとともに減少するにつれ、膜は不均一又は不連続となる可能性がある。これは、薄い金属ライナ領域３３の形成を誘発するが、これは周囲の領域よりも薄い厚さを有するホール又は部分を含む金属ライナ３０の領域である。薄い金属ライナ領域３３は、典型的には、少なくとも１つのキャビティ１５の底部に配置されるビア・キャビティの側壁のより低い部分のような、プロセスに関する低い段差被覆率を有する位置で生じる。薄い金属ライナ領域３３において、金属ライナ３０は不連続となり、その結果金属窒化物ライナ２０の表面が露出する可能性がある。
共形接着促進材ライナ４０は、金属ライナ３０の直接上に形成される。共形接着促進材ライナ４０は、原子層堆積（ＡＬＤ）又は化学気相堆積（ＣＶＤ）によって形成されるが、これらの堆積法は、高アスペクト比の幾何学的形状、すなわち、キャビティの深さとキャビティの幅との間の比に関して例えば３．０より大きい数値を有する幾何学的形状に対しても、９０％を上回る段差被覆率を有する共形膜を形成する。共形接着促進材ライナ４０は、金属窒化物ライナ２０と、次に堆積させるＣｕシード層である導電性材料との間の接着性を強化する。共形接着促進材ライナ４０の厚さは、約０．５ｎｍから約２０ｎｍまでとすることができる。ある場合には、共形接着促進材ライナ４０の厚さは、約０．５ｎｍから約５．０ｎｍまでとすることができる。
例えば、共形接着促進材ライナ４０は銅窒化物を含む。好ましい実施形態において、共形接着促進材ライナ４０は、本質的に銅窒化物からなる。金属窒化物ライナ２０の何れかの表面が薄い金属ライナ領域３３において金属ライナ３０内のホール内で露出する場合には、共形接着促進材ライナ４０の銅窒化物が金属窒化物ライナ２０及び次に堆積されるＣｕシード層に直接接触する。銅窒化物材料内の窒素原子は、やはり窒素を含む金属窒化物ライナ２０の材料に対する高い接着強度を生じる。銅窒化物材料内の銅原子は、次に堆積されるＣｕシード層に対する高い接着強度を生じる。さらに、共形接着促進材ライナ４０は共形であるので、金属ライナ３０内の全てのホールが共形接着促進材ライナ４０の材料で充填される。
周囲の領域に比較して金属ライナ３０のより薄い部分を含む薄い金属ライナ領域３３の他の部分に対しては、接着促進材ライナ４０の共形被覆が、次に堆積される材料に対して金属ライナ３０によって与えられる接着強度を強化する。
金属窒化物ライナ内に存在する窒素原子は接着強度を減少させる傾向があるので、通常、金属窒化物ライナとＣｕシード層のような元素金属との間の接着強度は、金属窒化物ライナと元素金属との間の接着強度より小さくなる。この理由のために、Ｃｕシード層と金属窒化物ライナ３０との間の直接接触は望ましくなく、避けられる。しかしながら、本発明において使用される銅窒化物材料は、銅窒化物材料がＣｕを含むので、Ｃｕシード層に対する良好な接着強度をもたらす。さらに、銅窒化物材料内にある窒素原子は、やはり窒素原子を含む金属窒化物ライナに対する良好な接着性をもたらす。この点において、銅窒化物は、Ｃｕシード層のようなＣｕ材料と直接接触する際に高い接着強度をもたらすことにより、金属窒化物材料の間の例外となる。堆積の共形性、すなわち、ＡＬＤプロセス及びＣＶＤプロセスの固有の高い共形性は、露出表面の完全な被覆を可能にし、その結果薄い金属ライナ領域３３内の金属ライナ３０のあらゆるホール又は薄い部分は共形接着促進材ライナ４０で覆われる。金属窒化物ライナ２０、金属ライナ３０、及び共形接着促進材ライナ４０は集合的に導電性金属ライナ・スタック（２０、３０、４０）を構成する。
共形接着促進材ライナ４０を原子層堆積（ＡＬＤ）によって形成する場合には、銅アミジナート及びアンモニアに対する一連の交互の露出を使用する。銅アミジナートの化学式は当技術分野において既知である。ＡＬＤプロセスは、典型的には、約１５０℃から約３００℃までの温度で実行される。銅アミジナートの分圧は、銅アミジナートに対する露出の各サイクル中、約１ｍトルから約１トルまでであるが、より低い分圧及びより高い分圧もまた本明細書で考慮される。銅アミジナートに対する露出の継続時間は、露出サイクル当たり約０．１秒から約３００秒までとすることができ、典型的には、露出サイクル当たり約１秒から約３０秒までである。アンモニアの分圧は、アンモニアに対する露出の各サイクルの間、約１０ｍトルから約１０トルまでである。アンモニアに対する露出の継続時間は、露出サイクル当たり約０．１秒から約３００秒までとすることができ、典型的には、露出サイクル当たり約１秒から約３０秒までである。典型的には、ＡＬＤプロセス用のプロセスチャンバは、銅アミジナートに対する各露出と、次の又は先行のアンモニアに対する露出との間に、基礎圧力までポンプ排気する。随意に、プロセスチャンバは、銅アミジナートに対する各露出と、次の又は先行のアンモニアに対する露出との間に不活性ガスでパージすることができる。銅アミジナートに対する１回の露出及びアンモニアに対する１回の露出の１セットにより、銅窒化物の１つの原子層が形成される。
共形接着促進材ライナ４０を、化学気相堆積（ＣＶＤ）によって形成する場合には、銅アミジナート及びアンモニアは、同時にプロセスチャンバ内に流す。ＣＶＤプロセスは、典型的には、約１５０℃から約３５０℃までの温度で実行される。銅アミジナートの分圧は、ＣＶＤプロセス中、約１ｍトルから約１０トルまでであるが、より低い分圧及びより高い分圧もまた本明細書で考慮される。アンモニアの分圧はこれと同程度の大きさである。ＣＶＤプロセスにおける銅窒化物の成長速度は、約０．０２ｎｍ／ｍｉｎから約１０ｎｍ／ｍｉｎまでとすることができるが、より低い堆積速度及びより高い堆積速度もまた本明細書で考慮される。
銅窒化物の組成は、用いるプロセス条件に応じて変化し得る。銅窒化物の抵抗率もまた、銅窒化物の組成、すなわち、銅対窒素の原子比によって変化する。一般的に、銅窒化物の化学組成はＣｕｘＮで与えられ、ここでｘは約１から約５までである。１つの実施形態において、銅窒化物は、ｘの値が実質的に３．０に等しい実質的に化学量論的物質である。Ｃｕ３Ｎは、Ｃｕ及びＮの化学量論的化合物である。しかしながら、上述のように、窒素含有量及び銅窒化物の抵抗率は、ＡＬＤプロセス又はＣＶＤプロセス中の堆積温度のようなプロセス条件を調節することによって変化させることができる。堆積温度が高くなるほど、銅窒化物膜内の銅の量が多くなる。
図４を参照すると、Ｃｕシード層５０及び電気めっき導電性構造体６０は、少なくとも１つのキャビティ１５内に形成される。電気めっき導電性構造体６０、Ｃｕシード層５０、共形Ｃｕリッチ導電層４５、共形接着促進材ライナ４０、金属ライナ３０、及び、金属窒化物ライナ２０の、共形接着促進材ライナ４０の最上部表面より上の部分は、明瞭にするために、図７には図示していないことに留意されたい。
Ｃｕシード層５０は、上述のような銅窒化物を含むことができる共形接着促進材ライナ４０の表面の直接上に堆積される。Ｃｕシード層５０はＣｕを含み、好ましくはＣｕからなる。典型的には、ＰＶＤによって形成されるＣｕシード層５０は、他の型のＣｕシード層に比較して優れた性能をもたらす。上述のように、ＰＶＤプロセスを用いると、膜内の厚さに変動が生じる。したがって、Ｃｕシード層５０は、膜全体にわたって厚さの変動を有する。低い段差被覆率を有する場所、例えば、ビア・キャビティの側壁の底部分に十分なシーディング材料を与えるために、シーディングのための最小量のＣｕ材料の厚さを越える厚さを有するＣｕシード材料部分を水平表面の窪んでいない又は突き出た部分の上に形成する。Ｃｕシード層５０内の厚さの変動を含めて、Ｃｕシード層５０の厚さは、典型的には、約１０ｎｍから約６０ｎｍまでであるが、より薄い厚さ及びより厚い厚さもまた本明細書で考慮される。
金属をＣｕシード層５０の直接上に電気めっきし、少なくとも１つのキャビティ１５を完全に充填して電気めっき導電性構造体６０を形成する。少なくとも１つのキャビティ内のビア・キャビティ及びライン・トラフの両方が電気めっき材料で充填される。電気めっき金属はＣｕを含むことが好ましい。Ｃｕを電気めっきする方法は当技術分野において既知である。電気めっき材料がＣｕを含む場合、電気めっき材料もまた、既知の電気めっき方法によって電気めっきＣｕ材料内に導入される不純物原子を含む。
図５を参照すると、電気めっき導電性構造体６０が電気めっきＣｕを含む場合、第１の例示的な金属相互接続構造体は、１００℃を超える高温で、典型的には約１５０℃から約４００℃までの高温でアニールして、Ｃｕシード層５０及び電気めっき導電性構造体６０内の粒子成長を促進することができる。アニールの後、電気めっき導電性構造体６０及びＣｕシード層５０は構造的に融合して、共形接着促進材ライナ４０に隣接する一体構造の導電性Ｃｕ構造体８０を形成する。典型的には、一体構造の導電性Ｃｕ構造体８０は、電気めっき導電性構造体６０とＣｕシード層５０の融合のためにその全体積内に界面はない。接着促進材ライナ４０と導電性Ｃｕ構造体８０と間の界面は段階的となり得る。共形接着促進材ライナ４０は部分的に分解して銅リッチの銅窒化物となることができ、これが構造体８０への良好な接着を形成する。
電気めっき材料、Ｃｕシード層５０、共形接着促進材ライナ４０、金属ライナ３０、及び、金属窒化物ライナ２０の、パターン化誘電体層１０の最上表面より上に位置する部分は、平坦化によって除去される。平坦化は、例えば、化学機械平坦化（ＣＭＰ）によって行うことができる。パターン化誘電体層１０の最上部分は、ＣＭＰプロセスのための停止層として使用できる誘電体ハードマスク層（別個には図示せず）を含むことができる。平坦化の終了時点で、電気めっき材料の残りの部分は、電気めっき導電性構造体６０を構成する。好ましい実施形態において、電気めっき導電性構造体６０は電気めっきＣｕ材料を含み、これは上述のように不純物を含む。
金属窒化物ライナ２０、金属ライナ３０、共形接着促進材ライナ４０、Ｃｕシード層５０、及び電気めっき導電性構造体６０は、ビア・キャビティの上にあるライン・トラフとすることができる少なくとも１つのキャビティ１５（図３参照）を完全に充填する。
図６を参照すると、第２の例示的な金属相互接続構造体は、本発明の第１の実施形態による図３の第１の金属相互接続構造体から得られる。第２の実施形態において、共形接着促進材ライナ４０は、銅窒化物を含み、銅窒化物からなることが好ましい。図３の第１の例示的な金属相互接続構造体の形成後、図６の第２の例示的な金属相互接続構造体は、共形接着促進材ライナ４０を約１５０℃から約４００℃までの高温でアニールすることによって得られる。共形接着促進材ライナ４０の露出した外側部分は、共形Ｃｕリッチ導電層４５に変換される。１つの実施形態において、共形Ｃｕリッチ導電層４５は、実質的に原子窒素がなく本質的にＣｕからなる元素Ｃｕ層を含む。別の実施形態において、共形Ｃｕリッチ導電層はＣｕＮδの組成を有する銅リッチの銅窒化物層を含み、ここでδは約０．００１から約０．３まで、典型的には約０．００１から約０．１まで、より典型的には、約０．００１から約０．０２までとすることができる。共形Ｃｕリッチ導電層４５と共形接着促進材ライナ４０との間の界面は、窒素の濃度が界面を横切って段階的に変化するように段階的となり得る。典型的には、約５−１０％の水素ガス、及び約９０−９５％の窒素ガスを含むフォーミングガスを、共形接着促進材ライナ４０の外側部分を共形Ｃｕリッチ導電層４５に変換するアニールの間の雰囲気ガスとして使用することができる。
銅窒化物材料の元素Ｃｕへの化学変換は、アスペクト比にかかわらず同じ速度で進行する化学反応であるので、共形Ｃｕリッチ導電層４５は共形となる。共形接着促進材ライナ４０の厚さは、アニールの前で約０．５ｎｍから約２０ｎｍまでである。第２の実施形態において、共形接着促進材ライナ４０の厚さは、好ましくはアニールの前で約２ｎｍから約２０ｎｍまでとして、共形接着促進材ライナ４０の一部分が共形Ｃｕリッチ導電層４５に変換するのを可能にする。共形Ｃｕリッチ導電層４５の厚さは、約０．５ｎｍから約２０ｎｍまでとすることができるが、より薄い厚さ及びより厚い厚さもまた本明細書で考慮される。共形接着促進材ライナ４０の厚さは、アニールの後で約０．５ｎｍから約１９．５ｎｍまでとすることができるが、より薄い厚さ及びより厚い厚さもまた本明細書で考慮される。共形接着促進材ライナ４０の残りの部分と共形Ｃｕリッチ導電層４５との間の接着強度は高くなるが、その理由は２つの層が同じ元素、すなわち、Ｃｕを含み、アニールの前に最初の共形接着促進材ライナ４０から得られるからである。
図７を参照すると、Ｃｕシード層５０及び電気めっき導電性構造体６０は、少なくとも１つのキャビティ１５内に形成される。電気めっき導電性構造体６０、Ｃｕシード層５０、共形Ｃｕリッチ導電層４５、共形接着促進材ライナ４０、金属ライナ３０、及び、金属窒化物ライナ２０の、共形Ｃｕリッチ導電層４５の最上表面より上の部分は、明瞭にするために、図７には図示していないことに留意されたい。
Ｃｕシード層５０は、共形Ｃｕリッチ導電層４５の表面の直接上に堆積される。Ｃｕシード層５０及び共形Ｃｕリッチ導電層４５はＣｕを含むので、Ｃｕシード層５０と共形Ｃｕリッチ導電層４５との間の接着強度は高い。Ｃｕシード層５０は、第１の実施形態におけるのと同じ方法、例えば、ＰＶＤによって形成することができる。Ｃｕシード層５０は、ＰＶＤを使用する場合、膜全体にわたる厚さの変動を有する。共形Ｃｕリッチ導電層４５が付加的なＣｕ材料を与えるので、Ｃｕシード層５０の厚さは、第１の実施形態におけるＣｕシード層５０の厚さよりも薄くすることができ、約５ｎｍから約６０ｎｍまでとすることができるが、より薄い厚さ及びより厚い厚さもまた本明細書で考慮される。本発明によると、下にある層がビア・ホールの側壁の共形被覆をもたらすので、Ｃｕシード層５０にはより少ない材料が必要になり得る。したがって、Ｃｕシード層５０を含む導電性材料の輪郭は、ビア・ホールの上部分でより広い開口部を生じるので、次の銅電気めっきプロセス中のピンチオフが防止される。
金属をＣｕシード層５０の直接上に電気めっきして、第１の実施形態におけるように少なくとも１つのキャビティ１５（図６参照）を完全に充填する。少なくとも１つのキャビティ内のビア・キャビティ及びライン・トラフは両方ともに、電気めっき材料で完全に充填される。電気めっき金属はＣｕを含むことが好ましい。
図８を参照すると、電気めっき導電性構造体６０が電気めっきＣｕを含む場合、第２の例示的な金属相互接続構造体を、１００℃を超える高温、典型的には約１５０℃から約４００℃までの高温でアニールして、共形Ｃｕリッチ導電層、Ｃｕシード層５０及び電気めっき導電性構造体６０における粒子成長を促進することができる。アニールの後、電気めっき導電性構造体６０、Ｃｕシード層５０、及び共形Ｃｕリッチ導電層４５の共形元素Ｃｕ層部分が構造的に融合して、共形接着促進材ライナ４０に隣接する一体構造の導電性Ｃｕ構造体８０を形成する。共形Ｃｕリッチ導電層４５全体が共形元素Ｃｕ層に変換される場合には、共形Ｃｕリッチ導電層４５の全体が、導電性Ｃｕ構造体８０に組み込まれる。典型的には、一体構造の導電性Ｃｕ構造体８０は、電気めっき導電性構造体６０、Ｃｕシード層５０、及び共形Ｃｕリッチ導電層４５の融合のためにその全体積内に界面はない。導電性Ｃｕ構造体８０は、典型的にはＣｕ及び不純物からなる。不純物はＯ、Ｎ、Ｃ、Ｃｌ及びＳを含み、ここで不純物の全濃度は約１ｐｐｍから約２００ｐｐｍまでである。
電気めっき材料、Ｃｕシード層５０、共形Ｃｕリッチ導電層４５、共形接着促進材ライナ４０、金属ライナ３０、及び、金属窒化物ライナ２０の、パターン化誘電体層１０の最上表面より上に位置する部分は、平坦化によって除去される。平坦化は、例えば、化学機械平坦化（ＣＭＰ）によって行うことができる。パターン化誘電体層１０の最上部分は、誘電体ハードマスク層（別個には図示せず）を含むことができ、これをＣＭＰプロセスのための停止層として使用することができる。平坦化の終了時点で、電気めっき材料の残りの部分は、電気めっき導電性構造体６０を構成する。好ましい実施形態において、電気めっき導電性構造体は電気めっきＣｕ材料を含み、これは上述のように不純物を含む。
金属窒化物ライナ２０、金属ライナ３０、共形接着促進材ライナ４０、共形Ｃｕリッチ導電層４５、Ｃｕシード層５０、及び電気めっき導電性構造体６０は、ビア・キャビティの上にあるライン・トラフとすることができる少なくとも１つのキャビティ１５（図６参照）を完全に充填する。金属窒化物ライナ２０の表面、金属ライナ３０の表面、共形接着促進材ライナ４０の表面、共形Ｃｕリッチ導電層４５の表面、Ｃｕシード層５０の表面、及び電気めっき導電性構造体６０の表面は、第１の例示的な金属相互接続構造体の頂部において実質的に水平かつ互いに同一平面上にある。さらに、電気めっき導電性構造体６０の上表面は、パターン化誘電体層１０の最上表面と実質的に同一平面上にある。
本発明を特定の実施形態について説明してきたが、多数の代替、修正及び変形が当業者には明らかとなることが、前述の説明を考慮すれば明らかである。したがって、本発明は、本発明の範囲及び精神並びに以下の特許請求の範囲内にある、このような全ての代替、修正及び変形を包含することが意図される。
１０、１１０：パターン化誘電体層
１５：キャビティ
２０、１２０：金属窒化物ライナ
３０、１３０：金属ライナ
３３、１３３：薄い金属ライナ領域
４０：共形接着促進材ライナ
４５：共形Ｃｕリッチ導電層
５０、１５０：Ｃｕシード層
６０：電気めっき導電性構造体
８０：導電性Ｃｕ構造体
１３７：キャビティ（ボイド）
１６０：電気めっきＣｕ構造体

Claims (25)

  1. 半導体構造体を形成する方法であって、
    基板上にパターン化誘電体層を形成するステップと、
    前記パターン化誘電体層のパターン化表面の直接上に、金属窒化物ライナを形成するステップと、
    前記金属窒化物ライナの直接上に、元素金属又は金属間合金を含む金属ライナを形成するステップと、
    前記金属ライナの直接上に、化学気相堆積（ＣＶＤ）又は原子層堆積（ＡＬＤ）によって、銅窒化物を含む共形接着促進材ライナを形成するステップと
    を含む方法。
  2. 前記共形接着促進材ライナの直接上に、Ｃｕシード層を形成するステップをさらに含む、請求項１に記載の方法。
  3. 前記Ｃｕシード層の直接上に、Ｃｕ材料を電気めっきするステップをさらに含む、請求項２に記載の方法。
  4. 前記パターン化誘電体層は、ライン・トラフ及びビア・キャビティのうちの少なくとも１つを含む、請求項３に記載の方法。
  5. 前記ライン・トラフ又は前記ビア・キャビティは、前記Ｃｕ材料の前記電気めっきによって完全に充填される、請求項４に記載の方法。
  6. 前記電気めっきＣｕ材料を平坦化するステップをさらに含み、前記金属窒化物ライナの表面、前記金属ライナの表面、前記共形接着促進材ライナの表面、及び前記電気めっきＣｕ材料の表面は、実質的に水平で同一平面上にある、請求項３に記載の方法。
  7. 前記電気めっきＣｕ材料及び前記Ｃｕシード層をアニールするステップをさらに含み、前記電気めっきＣｕ材料及び前記Ｃｕシード層は構造的に融合して、その全体積内に界面のない一体構造の導電性Ｃｕ構造体を形成する、請求項６に記載の方法。
  8. 前記共形接着促進材ライナは、銅アミジナートとアンモニアに対する一連の交互露出による原子層堆積（ＡＬＤ）によって形成される、請求項１に記載の方法。
  9. 前記ＡＬＤは１５０℃から３００℃までの温度で実行され、銅アミジナートの分圧は、銅アミジナートに対する露出の各サイクルの間、１ｍトルから１トルまでである、請求項８に記載の方法。
  10. 前記共形接着促進材ライナは、銅アミジナート及びアンモニアの同時の流れを使用する化学気相堆積（ＣＶＤ）によって形成される、請求項１に記載の方法。
  11. 前記ＣＶＤは１５０℃から３５０℃までの温度で実行され、銅アミジナートの分圧は、前記ＣＶＤの間、１ｍトルから１００トルまでである、請求項１０に記載の方法。
  12. 前記銅窒化物はＣｕｘＮの組成を有し、ｘは１から５までである、請求項１に記載の方法。
  13. 前記共形接着促進材ライナを１５０℃から４００℃までの高温でアニールするステップをさらに含み、前記共形接着促進材ライナの露出した外側部分は、銅及び窒素を含む共形Ｃｕリッチ導電層に変換される、請求項１に記載の方法。
  14. 前記共形Ｃｕリッチ導電層の直接上に、物理気相堆積（ＰＶＤ）によってＣｕシード層を形成するステップと、
    前記Ｃｕシード層の直接上に、Ｃｕ材料を電気めっきするステップと
    をさらに含む、請求項１３に記載の方法。
  15. 前記電気めっきＣｕ材料、前記Ｃｕシード層、及び前記共形Ｃｕリッチ導電層をアニールするステップをさらに含み、前記共形Ｃｕリッチ導電層は共形元素Ｃｕ層を含み、前記電気めっきＣｕ材料、前記Ｃｕシード層、及び前記共形元素Ｃｕ層は構造的に融合して、その全体積内に界面のない一体構造の導電性Ｃｕ構造体を形成する、請求項１４に記載の方法。
  16. 基板上に配置され、ライン・トラフ及びビア・キャビティのうちの少なくとも１つを含むパターン化誘電体層と、
    前記パターン化誘電体層のパターン化表面に隣接する金属窒化物ライナと、
    元素金属又は金属間合金を含み、前記金属窒化物ライナに隣接する金属ライナと、
    銅窒化物を含み、前記金属ライナに隣接する共形接着促進材ライナと
    を含む、金属相互接続構造体。
  17. 前記共形接着促進材ライナに隣接するＣｕシード層をさらに含む、請求項１６に記載の金属相互接続構造体。
  18. 電気めっき導電性構造体をさらに含み、前記金属窒化物ライナ、前記金属ライナ、前記共形接着促進材ライナ、前記Ｃｕシード層、及び前記電気めっき導電性構造体は、前記ライン・トラフ又は前記ビア・キャビティを完全に充填する、請求項１７に記載の金属相互接続構造体。
  19. 前記金属窒化物ライナの表面、前記金属ライナの表面、前記共形接着促進材ライナの表面、及び前記電気めっき導電性構造体の表面は、実質的に水平で同一平面上にある、請求項１８に記載の金属相互接続構造体。
  20. 前記電気めっき導電性構造体はＣｕ及び不純物からなり、前記不純物はＯ、Ｎ、Ｃ、Ｃｌ及びＳを含み、前記不純物の全濃度は１ｐｐｍから２００ｐｐｍまでである、請求項１８に記載の金属相互接続構造体。
  21. 前記銅窒化物は、ＣｕｘＮの組成を有し、ｘは１から５までである、請求項１６に記載の金属相互接続構造体。
  22. 前記共形接着促進材ライナは、０．５ｎｍから２０ｎｍまでの厚さを有する、請求項１６に記載の金属相互接続構造体。
  23. 前記共形接着促進材ライナ上に隣接する共形Ｃｕリッチ導電層をさらに含む、請求項１６に記載の金属相互接続構造体。
  24. 前記共形Ｃｕリッチ導電層に隣接するＣｕシード層と、
    電気メッキ導電性構造体と
    をさらに含み、
    前記金属窒化物ライナ、前記金属ライナ、前記共形接着促進材ライナ、前記共形Ｃｕリッチ導電層、前記Ｃｕシード層、及び前記電気めっき導電性構造体は、前記ライン・トラフ又は前記ビア・キャビティを完全に充填する、
    請求項１６に記載の金属相互接続構造体。
  25. その全体積内に界面がなく、前記共形接着促進材ライナに隣接する、一体構造の導電性Ｃｕ構造体をさらに含む、請求項１６に記載の金属相互接続構造体。
JP2011523063A 2008-08-13 2009-08-10 金属相互接続のための共形接着促進材ライナ Pending JP2011530835A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/190,906 2008-08-13
US12/190,906 US8105937B2 (en) 2008-08-13 2008-08-13 Conformal adhesion promoter liner for metal interconnects
PCT/US2009/053256 WO2010019490A1 (en) 2008-08-13 2009-08-10 Conformal adhesion promoter liner for metal interconnects

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014094906A Division JP5856647B2 (ja) 2008-08-13 2014-05-02 金属相互接続構造体及び金属相互接続構造体の形成方法

Publications (1)

Publication Number Publication Date
JP2011530835A true JP2011530835A (ja) 2011-12-22

Family

ID=41669219

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011523063A Pending JP2011530835A (ja) 2008-08-13 2009-08-10 金属相互接続のための共形接着促進材ライナ
JP2014094906A Expired - Fee Related JP5856647B2 (ja) 2008-08-13 2014-05-02 金属相互接続構造体及び金属相互接続構造体の形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014094906A Expired - Fee Related JP5856647B2 (ja) 2008-08-13 2014-05-02 金属相互接続構造体及び金属相互接続構造体の形成方法

Country Status (5)

Country Link
US (1) US8105937B2 (ja)
JP (2) JP2011530835A (ja)
KR (1) KR20110052668A (ja)
CN (1) CN102124559B (ja)
WO (1) WO2010019490A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160048665A (ko) * 2014-10-25 2016-05-04 램 리써치 코포레이션 선택적인 배리어 증착을 활용하는 인터레벨 도전체 사전-충진

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010010753A1 (ja) * 2008-07-22 2010-01-28 国立大学法人東北大学 配線基板及びその製造方法
US8048761B2 (en) * 2009-02-17 2011-11-01 Globalfoundries Singapore Pte. Ltd. Fabricating method for crack stop structure enhancement of integrated circuit seal ring
CN102082119B (zh) * 2010-11-16 2013-04-10 复旦大学 一种选择性淀积钨接触孔或通孔的方法
WO2012121677A1 (en) * 2011-03-09 2012-09-13 Nanyang Technological University Method for depositing gradient films on a substrate surface by atomic layer deposition
TWI502716B (zh) * 2011-05-12 2015-10-01 United Microelectronics Corp 一種製作矽貫通電極的方法
US8481425B2 (en) * 2011-05-16 2013-07-09 United Microelectronics Corp. Method for fabricating through-silicon via structure
US9177826B2 (en) * 2012-02-02 2015-11-03 Globalfoundries Inc. Methods of forming metal nitride materials
US8753975B1 (en) 2013-02-01 2014-06-17 Globalfoundries Inc. Methods of forming conductive copper-based structures using a copper-based nitride seed layer without a barrier layer and the resulting device
US8859419B2 (en) 2013-02-01 2014-10-14 Globalfoundries Inc. Methods of forming copper-based nitride liner/passivation layers for conductive copper structures and the resulting device
CN103255368B (zh) * 2013-05-10 2015-01-07 杭州电子科技大学 一种改变Cu3N薄膜择优取向的方法
US20150001720A1 (en) * 2013-06-27 2015-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect Structure and Method for Forming Interconnect Structure
US9553059B2 (en) 2013-12-20 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Backside redistribution layer (RDL) structure
US9219033B2 (en) * 2014-03-21 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Via pre-fill on back-end-of-the-line interconnect layer
US10079174B2 (en) 2014-04-30 2018-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Composite contact plug structure and method of making same
US9379057B2 (en) * 2014-09-02 2016-06-28 International Business Machines Corporation Method and structure to reduce the electric field in semiconductor wiring interconnects
US9431603B1 (en) * 2015-05-15 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device
TWI700799B (zh) * 2016-10-04 2020-08-01 聯華電子股份有限公司 導電結構、包含導電結構之佈局結構以及導電結構之製作方法
US10892186B2 (en) 2017-10-14 2021-01-12 Applied Materials, Inc. Integration of ALD copper with high temperature PVD copper deposition for BEOL interconnect
US11004794B2 (en) 2018-06-27 2021-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Partial barrier free vias for cobalt-based interconnects and methods of fabrication thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310512A (ja) * 1993-04-27 1994-11-04 Nec Corp Ｃｕ配線およびその形成方法
JP2004281481A (ja) * 2003-03-13 2004-10-07 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2004532519A (ja) * 2001-03-23 2004-10-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 電子構造の製造方法
JP2005136433A (ja) * 2004-12-15 2005-05-26 Internatl Business Mach Corp <Ibm> 集積回路チップ上の電気めっき相互接続構造
JP2006511716A (ja) * 2002-11-15 2006-04-06 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ 金属アミジナートを用いる原子層の析出
JP2007051124A (ja) * 2005-07-22 2007-03-01 Ube Ind Ltd 新規な銅錯体及び当該銅錯体を用いた銅含有薄膜の製造方法
JP2008066680A (ja) * 2006-09-11 2008-03-21 Samsung Electronics Co Ltd 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318592A (ja) * 1993-05-10 1994-11-15 Kawasaki Steel Corp 半導体集積回路のＣｕ配線構造体の製造方法
JPH0888224A (ja) * 1994-09-16 1996-04-02 Toshiba Corp 半導体装置およびその製造方法
US6037248A (en) 1997-06-13 2000-03-14 Micron Technology, Inc. Method of fabricating integrated circuit wiring with low RC time delay
KR100385042B1 (ko) * 1998-12-03 2003-06-18 인터내셔널 비지네스 머신즈 코포레이션 내 일렉트로 마이그레이션의 구조물을 도핑으로 형성하는 방법
US6171949B1 (en) 1999-06-09 2001-01-09 Advanced Micro Devices, Inc. Low energy passivation of conductive material in damascene process for semiconductors
JP4554011B2 (ja) 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US6727169B1 (en) * 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
JP3518470B2 (ja) * 2000-03-01 2004-04-12 日本電気株式会社 半導体装置の製造方法
US6365927B1 (en) 2000-04-03 2002-04-02 Symetrix Corporation Ferroelectric integrated circuit having hydrogen barrier layer
CN100334709C (zh) * 2000-11-02 2007-08-29 富士通株式会社 半导体器件及其制造方法
JP4535629B2 (ja) 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6900119B2 (en) 2001-06-28 2005-05-31 Micron Technology, Inc. Agglomeration control using early transition metal alloys
US6645853B1 (en) * 2001-12-05 2003-11-11 Advanced Micro Devices, Inc. Interconnects with improved barrier layer adhesion
US7067424B2 (en) * 2001-12-19 2006-06-27 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device
US6518184B1 (en) 2002-01-18 2003-02-11 Intel Corporation Enhancement of an interconnect
US7109070B2 (en) 2002-08-07 2006-09-19 Schot Glas Production of a composite material having a biodegradable plastic substrate and at least one coating
JP4173393B2 (ja) * 2003-03-24 2008-10-29 株式会社ルネサステクノロジ 半導体装置の製造方法
TW200501289A (en) 2003-04-09 2005-01-01 Kulicke & Soffa Investments Interconnect apparatus and methods
US7094705B2 (en) 2004-01-20 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step plasma treatment method to improve CU interconnect electrical performance
US7105445B2 (en) 2005-01-14 2006-09-12 International Business Machines Corporation Interconnect structures with encasing cap and methods of making thereof
TWI354350B (en) 2005-05-25 2011-12-11 Au Optronics Corp Copper gate electrode and fabricating method there
US7405153B2 (en) * 2006-01-17 2008-07-29 International Business Machines Corporation Method for direct electroplating of copper onto a non-copper plateable layer
US7749906B2 (en) * 2006-02-22 2010-07-06 Intel Corporation Using unstable nitrides to form semiconductor structures
US20090162550A1 (en) 2006-06-02 2009-06-25 Advanced Technology Materials, Inc. Copper (i) amidinates and guanidinates, mixed ligand copper complexes, and compositions for chemical vapor deposition, atomic layer deposition, and rapid vapor deposition of copper
JP4783261B2 (ja) 2006-10-30 2011-09-28 株式会社東芝 半導体装置の製造方法
US7973189B2 (en) * 2007-04-09 2011-07-05 President And Fellows Of Harvard College Cobalt nitride layers for copper interconnects and methods for forming them

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310512A (ja) * 1993-04-27 1994-11-04 Nec Corp Ｃｕ配線およびその形成方法
JP2004532519A (ja) * 2001-03-23 2004-10-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 電子構造の製造方法
JP2006511716A (ja) * 2002-11-15 2006-04-06 プレジデント・アンド・フェロウズ・オブ・ハーバード・カレッジ 金属アミジナートを用いる原子層の析出
JP2004281481A (ja) * 2003-03-13 2004-10-07 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2005136433A (ja) * 2004-12-15 2005-05-26 Internatl Business Mach Corp <Ibm> 集積回路チップ上の電気めっき相互接続構造
JP2007051124A (ja) * 2005-07-22 2007-03-01 Ube Ind Ltd 新規な銅錯体及び当該銅錯体を用いた銅含有薄膜の製造方法
JP2008066680A (ja) * 2006-09-11 2008-03-21 Samsung Electronics Co Ltd 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160048665A (ko) * 2014-10-25 2016-05-04 램 리써치 코포레이션 선택적인 배리어 증착을 활용하는 인터레벨 도전체 사전-충진
KR102523689B1 (ko) * 2014-10-25 2023-04-19 램 리써치 코포레이션 선택적인 배리어 증착을 활용하는 인터레벨 도전체 사전-충진

Also Published As

Publication number Publication date
JP2014140078A (ja) 2014-07-31
JP5856647B2 (ja) 2016-02-10
WO2010019490A1 (en) 2010-02-18
US8105937B2 (en) 2012-01-31
KR20110052668A (ko) 2011-05-18
CN102124559B (zh) 2014-05-28
CN102124559A (zh) 2011-07-13
US20100038789A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
JP5856647B2 (ja) 金属相互接続構造体及び金属相互接続構造体の形成方法
US20220336271A1 (en) Doped selective metal caps to improve copper electromigration with ruthenium liner
US8039966B2 (en) Structures of and methods and tools for forming in-situ metallic/dielectric caps for interconnects
JP4236201B2 (ja) 半導体装置の製造方法
US7417321B2 (en) Via structure and process for forming the same
US8124524B2 (en) Methods of forming metal interconnection structures
US7524755B2 (en) Entire encapsulation of Cu interconnects using self-aligned CuSiN film
US7960832B2 (en) Integrated circuit arrangement with layer stack
TWI397149B (zh) 形成包括有具伸張應力之介電質蓋罩之介連接線的方法與結構
KR101502691B1 (ko) 하이브리드 확산 장벽층의 형성 방법 및 그 반도체 디바이스
US20050023686A1 (en) Multilayer diffusion barrier for copper interconnections
US20070059919A1 (en) Method of manufacturing semiconductor device
US20070093060A1 (en) Semiconductor device having a cu interconnection
US20080173547A1 (en) Method of manufacturing semiconductor device
JP2023515920A (ja) コバルト注入ルテニウム・ライナとコバルト・キャップとの相互接続構造
US7358180B2 (en) Method of forming wiring structure and semiconductor device
US20060154465A1 (en) Method for fabricating interconnection line in semiconductor device
JP2005005383A (ja) 半導体装置および半導体装置の製造方法
US7538024B2 (en) Method of fabricating a dual-damascene copper structure
US20070152333A1 (en) Metal Interconnection of Semiconductor Device and Method of Fabricating the Same
US20090001579A1 (en) Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same
US20070052098A1 (en) Metal line for a semiconductor device and fabrication method thereof
JP2012039019A (ja) 半導体装置およびその製造方法
US7981781B2 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
KR100891524B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131031

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20140220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140402