JP2011518399A - 記憶デバイスにおける適応ｃｂｄ推定のためのシステムおよび方法 - Google Patents

記憶デバイスにおける適応ｃｂｄ推定のためのシステムおよび方法 Download PDF

Info

Publication number
JP2011518399A
JP2011518399A JP2010538007A JP2010538007A JP2011518399A JP 2011518399 A JP2011518399 A JP 2011518399A JP 2010538007 A JP2010538007 A JP 2010538007A JP 2010538007 A JP2010538007 A JP 2010538007A JP 2011518399 A JP2011518399 A JP 2011518399A
Authority
JP
Japan
Prior art keywords
channel
circuit
process data
data set
bit density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010538007A
Other languages
English (en)
Other versions
JP5255068B2 (ja
Inventor
リー，ユアン，シン
マシュー，ジョージ
ソング，ホングウェイ
シングルトン，ジェファーソン，イー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Publication of JP2011518399A publication Critical patent/JP2011518399A/ja
Application granted granted Critical
Publication of JP5255068B2 publication Critical patent/JP5255068B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/60—Fluid-dynamic spacing of heads from record-carriers
    • G11B5/6005—Specially adapted for spacing from a rotating disc using a fluid cushion
    • G11B5/6011—Control of flying height
    • G11B5/6029—Measurement using values derived from the data signal read from the disk

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

本発明の様々な実施形態は、適応チャネル・ビット密度推定のためのシステムおよび方法を提供する。例えば、本発明の様々な実施形態は、チャネル・ビット密度を適応的に推定するための方法を提供する。そのような方法は、プロセス・データ・セットに対応する情報を含む記憶媒体（１７８）を提供することと、記憶媒体にアクセスしてプロセス・データ・セットを取得すること（５０５）と、を含む。第１のチャネル・ビット密度推定値（５３５）は、プロセス・データ・セットの第１の部分（５２０〜５３０）に少なくとも部分的に基づいて計算され、第２のチャネル・ビット密度推定値（５３５）は、プロセス・データ・セットの第１の部分と、プロセス・データ・セットの第２の部分（５２０〜５３０）と、第１のチャネル・ビット密度推定値（５３５）とに少なくとも部分的に基づいて計算される。

Description

関連出願の相互参照
本出願は、Ｍａｔｈｅｗ他によって２００７年１２月１４日に出願された、「Ａｄａｐｔｉｖｅ ＣＢＤ Ｅｓｔｉｍａｔｉｏｎ ｆｏｒ Ｃｌｏｓｅｄ−Ｌｏｏｐ Ｆｌｙ Ｈｅｉｇｈｔ Ｃｏｎｔｒｏｌ」と題する、米国特許出願第６１／０１３，６５７号に基づく優先権を主張する。前記出願の全体が、すべての目的で、参照により本明細書に組み込まれる。
本発明は、記憶媒体にアクセスするためのシステムおよび方法に関し、より詳細には、記憶媒体に対するリード／ライト・ヘッド・アセンブリ（ｒｅａｄ／ｗｒｉｔｅ ｈｅａｄ ａｓｓｅｍｂｌｙ）の位置を決定するためのシステムおよび方法に関する。
磁気記憶媒体への情報の書き込みは、書き込みが行われる記憶媒体に近接して磁界を発生させることを含む。これは、当技術分野で一般に知られているように、リード／ライト・ヘッド・アセンブリを使用して行うことができ、磁気記憶媒体に対してリード／ライト・ヘッド・アセンブリを適切に位置付けることに大きく依存する。特に、リード／ライト・ヘッド・アセンブリと記憶媒体の間の距離は、一般にフライング・ハイト（ｆｌｙ−ｈｅｉｇｈｔ）と呼ばれる。フライング・ハイトの適切な制御は、リード・バック信号が可能な限りで最良の信号対雑音比を示すことを保証するのに役立ち、それによって性能を高める。典型的な実施では、フライング・ハイトは、非動作期間中の高調波測定に基づいて決定される。そのような手法は、磁気記憶媒体上の空領域または専用領域を使用して、高調波がそれから測定され得る周期的パターンを書き込む。この手法は、静止時にはフライング・ハイトの妥当な推定を提供するが、標準的な動作期間中に発生するフライング・ハイトのいかなる変化の指標も提供しない。そのため、この手法は、ディスクの動作中に発生する変化に応じて調整を施す能力を提供しない。他の手法は、フライング・ハイトを決定するために、ＣＢＤ推定を使用する。この手法は、デコンボリューション（ｄｅ−ｃｏｎｖｏｌｕｔｉｏｎ）手法を用いて様々なＡＤＣサンプルからＣＢＤを推定することに依存する。これは、チャネル・インパルス応答の相関長を打ち切ることと、ダイパルス（ビット）応答（ｄｉｐｕｌｓｅ （ｂｉｔ） ｒｅｓｐｏｎｓｅ）によってチャネル・インパルス応答を近似することとに基づく。デコンボリューションは、行列の逆行列化を必要とするが、行列サイズが増加するにつれて、行列の逆行列化を実施することは非常に困難になり、行列サイズは、チャネル相関の打ち切り長（ｔｒｕｎｃａｔｉｏｎ ｌｅｎｇｔｈ）が緩和されるにつれて増大する。この手法はブロック単位に機能するので、この手法を使用して、ＣＢＤ変化を連続的に取得することも困難である。また別の手法は、フライング・ハイトを推測するために、利用可能なＡＧＣ信号を使用する。そのような手法は、通常動作期間中にフライング・ハイトを連続的に監視することができるが、この手法の正確性は、信号／回路におけるＰＶＴ誘発変化（ＰＶＴ−ｉｎｄｕｃｅｄ ｖａｒｉａｔｉｏｎ）のために、著しく低下する。より重要なことに、前記手法はどれも、通常動作の書き込み動作中におけるフライング・ハイトの監視および制御を容易にしない。
したがって、少なくとも上記の理由で、フライング・ハイトを決定するための高度なシステムおよび方法が、当技術分野において必要とされている。
本発明は、記憶媒体にアクセスするためのシステムおよび方法に関し、より詳細には、記憶媒体に対するリード／ライト・ヘッド・アセンブリの位置を決定するためのシステムおよび方法に関する。
本発明の様々な実施形態は、チャネル・ビット密度を適応的に推定するための方法を提供する。そのような方法は、プロセス・データ・セットに対応する情報を含む記憶媒体を提供することと、記憶媒体にアクセスしてプロセス・データ・セットを取得することと、を含む。第１のチャネル・ビット密度推定値は、プロセス・データ・セットの第１の部分に少なくとも部分的に基づいて計算され、第２のチャネル・ビット密度推定値は、プロセス・データ・セットの第１の部分と、プロセス・データ・セットの第２の部分と、第１のチャネル・ビット密度推定値とに少なくとも部分的に基づいて計算される。
上記の実施形態のいくつかの例では、記憶媒体にアクセスしてプロセス・データ・セットを取得することは、記憶媒体から得た情報に対してアナログ／デジタル変換を実行して、デジタル・サンプルの第１の組を提供することと、デジタル・サンプルの第１の組上でデータ検出を実行して、デジタル・サンプルの第２の組を生成することと、を含む。そのような例では、プロセス・データ・セットは、デジタル・サンプルの第１の組およびデジタル・サンプルの第２の組を含む。そのような例では、第２のチャネル・ビット密度推定値を計算することは、デジタル・サンプルの第２の組と、第１のチャネル・ビット密度推定値とに少なくとも部分的に基づいて、チャネル・モデル計算回路を使用して、チャネル・モデル計算を実行することを含むことができる。加えて、そのような例は、チャネル・モデル計算回路から得られた出力をデジタル・サンプルの第１の組から減算して、誤差信号を生成することをさらに含むことができる。この誤差信号は、第２のチャネル・ビット密度推定値を計算するために、他の入力と関連させて使用することができる。
上記の実施形態の様々な例は、先行する利得係数に少なくとも部分的に基づいて、利得係数を計算することを含む。チャネル・モデル計算回路から得られた第１の出力は、チャネル・モデル計算回路から得られた第２の出力に利得係数を乗じたものである。上記の実施形態のいくつかの例では、第１のチャネル・ビット密度推定値および第２のチャネル・ビット密度推定値は、記憶媒体に対して配置されるリード／ライト・ヘッド・アセンブリを特徴付けるために使用される。上記の実施形態の他の例では、第１のチャネル・ビット密度推定値および第２のチャネル・ビット密度推定値は、記憶媒体からデータを受け入れるリード・チャネルを最適化するために使用される。
本発明の他の実施形態は、リード・チャネル回路と、チャネル・モデル計算回路と、加算回路と、適応ＣＢＤ計算回路とを含む、連続出力ＣＢＤ推定回路を提供する。リード・チャネル回路は、アナログ／デジタル変換器と、データ検出器とを含む。アナログ／デジタル変換器は、記憶媒体上に維持されたプロセス・データ・セットに対応するアナログ信号を受け取り、アナログ信号に対応するデジタル・サンプルの系列を提供する。データ検出器は、デジタル・サンプルの系列を受け取り、データ・サンプルの系列に基づいて、検出サンプルの系列を提供する。チャネル・モデル計算回路は、検出サンプルの系列と、第１のチャネル・ビット密度推定値とを受け取る。これらの入力に基づいて、チャネル・モデル計算回路は、チャネル・モデル出力を提供する。加算回路は、チャネル・モデル計算回路から得た出力をデジタル・サンプルの系列から減算して、誤差信号を生成するように動作可能である。適応ＣＢＤ計算回路は、チャネル・モデル出力から得られた出力と、誤差信号と、デジタル・サンプルの系列と、検出サンプルの系列とに少なくとも部分的に基づいて、第２のチャネル・ビット密度推定値を計算する。
上記の実施形態のいくつかの例では、プロセス・データ・セットは、ユーザ・データであり、アナログ／デジタル変換器は、記憶媒体のユーザ・リードの最中にアナログ信号を受け取る。本明細書で使用される「記憶媒体のユーザ・リード」という句は、その最も広い意味で使用されており、記憶媒体がＣＢＤ値推定以外の目的でもアクセスされる期間を意味する。したがって、例えば、「記憶媒体のユーザ・リード」は、特定の用途に関する使用のために、ユーザが記憶媒体にアクセスしてデータを取得する期間とすることができる。そのような場合、ＣＢＤ推定プロセスは、そのようなユーザ・リードと並行して実行される。
本発明のまた別の実施形態は、記憶媒体と、リード／ライト・ヘッド・アセンブリと、適応ＣＢＤ推定回路とを含む、記憶デバイスを提供する。記憶媒体は、プロセス・データ・セットに対応する情報を含み、リード／ライト・ヘッド・アセンブリは、記憶媒体に対して配置される。適応ＣＢＤ推定回路は、プロセス・データ・セットをリード／ライト・ヘッド・アセンブリを介して受け取り、プロセス・データ・セットの第１の部分に少なくとも部分的に基づいて、第１のチャネル・ビット密度推定値を計算し、プロセス・データ・セットの第１の部分と、プロセス・データ・セットの第２の部分と、第１のチャネル・ビット密度推定値とに少なくとも部分的に基づいて、第２のチャネル・ビット密度推定値を計算する。上記の実施形態のいくつかの例では、プロセス・データ・セットは、ユーザ・データである。本明細書で使用される「ユーザ・データ」という句は、その最も広い意味で使用されており、ユーザによって記憶媒体に保存され、ＣＢＤ推定以外での使用も意図された任意のデータを意味する。したがって、ユーザ・データは、例えば、ユーザ・アプリケーションによって記憶媒体に書き込まれ、後で同じアプリケーションによって取り出されることが意図されたデータとすることができる。
上記の実施形態のいくつかの例では、記憶デバイスは、リード・チャネル回路をさらに含み、リード・チャネル回路は、アナログ／デジタル変換器と、データ検出器とを有する。アナログ／デジタル変換器は、プロセス・データ・セットに対応するアナログ信号を受け取り、アナログ信号に対応するデジタル・サンプルの系列を提供する。データ検出器は、デジタル・サンプルの系列を受け取り、データ・サンプルの系列に基づいて、検出サンプルの系列を提供する。いくつかのケースでは、プロセス・データ・セットは、デジタル・サンプルの系列および検出サンプルの系列を含む。様々なケースでは、適応ＣＢＤ推定回路は、チャネル・モデル計算回路を含み、チャネル・モデル計算回路は、検出サンプルの系列と、第１のチャネル・ビット密度推定値とを受け取り、それらに少なくとも部分的に基づいて、チャネル・モデル出力を提供する。上記の実施形態のいくつかの例では、適応ＣＢＤ推定回路は、加算回路を含み、加算回路は、チャネル・モデル計算回路から得た出力をデジタル・サンプルの系列から減算して、誤差信号を生成するように動作可能である。そのような例では、第２のチャネル・ビット密度推定値は、誤差信号と、検出サンプルの系列と、デジタル・サンプルの系列と、第１のチャネル・ビット密度推定値とに少なくとも部分的に基づいて計算することができる。
この要約は、本発明のいくつかの実施形態の一般的概略を提供するに過ぎない。本発明の他の多くの目的、特徴、利点、および他の実施形態は、以下の詳細な説明、添付の特許請求の範囲、および添付の図面からより十分に明らかとなる。
本発明の様々な実施形態のさらなる理解は、本明細書の残りの部分で説明される図を参照することによって実現することができる。図では、同様の構成要素を指示するために、いくつかの図にわたって、同じ参照番号が使用される。いくつかの例では、多数の同様の構成要素のうちの１つを指示するために、参照番号に小文字からなるサブラベルが結合される。既存のサブラベルを指定することなく参照番号に言及した場合、そのような多数の同様の構成要素のすべてを指示することが意図されている。
本発明の様々な実施形態による、適応ＣＢＤベースのフライング・ハイト補償回路を含む記憶システムを示す図である。 フライング・ハイトを図示する方法として、記憶媒体に対して配置されたリード／ライト・ヘッド・アセンブリを示す図である。 本発明の様々な実施形態による、適応ＣＢＤ推定およびフライング・ハイト調整システム２００のブロック図である。 本発明の１つまたは複数の実施形態による、適応ＣＢＤ推定回路の詳細ブロック図である。 本発明の様々な実施形態による、適応ＣＢＤおよび利得計算回路の実施を示す図である。 本発明の他の実施形態による、適応ＣＢＤ推定回路の詳細ブロック図である。 本発明の様々な実施形態による、連続ＣＢＤ推定を提供するための方法を示すフローチャートである。 本発明の１つまたは複数の実施形態による、連続フライング・ハイト調整を提供するための方法を示すフローチャートである。
本発明は、記憶媒体にアクセスするためのシステムおよび方法に関し、より詳細には、記憶媒体に対するリード／ライト・ヘッド・アセンブリの位置を決定するためのシステムおよび方法に関する。
本発明の様々な実施形態は、チャネル・ビット密度（ＣＢＤ）の変化を追跡するための適応的な手法を使用して、フライング・ハイトの連続的な監視および制御を容易にする方式を提供する。フライング・ハイトが線形的または非線形的にＣＢＤに単調に関係することが確認された。したがって、ＣＢＤの変化を追跡することによって、フライング・ハイトの変化を検出することができる。この手法を使用すると、記憶媒体からリード・バックされた信号は、アナログ／デジタル変換器を使用してデジタル化され、さらに、線形チャネルの既知のモデルにおいて、リード・チャネル検出器出力から入手可能なデータ・ビットと併せて、ＣＢＤの現在の推定値を使用することによって線形化される。線形化誤差を最小化するために、適応アルゴリズムが適用され、適応アルゴリズムは、線形化誤差の勾配（ｇｒａｄｉｅｎｔ）の瞬時値を使用して、現在のＣＢＤ推定値を更新する。いくつかのケースでは、適応アルゴリズムは、ＣＢＤ推定値のデフォルト選択を用いて開始され、デフォルト選択は、より良い情報が利用可能になるので、後で更新される。
とりわけ、そのような手法は、ＣＢＤ推定値を連続的に更新し、フライング・ハイトのいかなる変化も連続的に監視する能力を提供する。ＣＢＤおよびフライング・ハイトの変化は、サンプル単位に推定することができ、フライング・ハイトの対応する制御を提供する。いくつかのケースでは、この手法は、他の手法と比較した場合、ＰＶＴ誘発変化にあまり影響されない。加えて、本発明のいくつかの実施形態によるＣＢＤ推定は、リード動作の最中に実行することができる。さらに、上述の実施形態のいくつかの例では、取得されたＣＢＤは、フライング・ハイトの決定とは関係なく使用することができる。例えば、そのようなＣＢＤ推定値は、リード／ライト・ヘッド・アセンブリおよび／または記憶媒体を特徴付けるため、ならびにリード・チャネルを最適化するために使用することができる。
図１Ａを参照すると、本発明の様々な実施形態による、適応ＣＢＤベースのフライング・ハイト補償回路１１４を含む、記憶システム１００が示されている。記憶システム１００は、例えば、ハードディスク・ドライブとすることができる。加えて、記憶システム１００は、インタフェース・コントローラ１２０と、前置増幅器１１２と、ハードディスク・コントローラ１６６と、モータ・コントローラ１６８と、スピンドル・モータ１７２と、ディスク円盤１７８と、リード／ライト・ヘッド・アセンブリ１７６とを含む。インタフェース・コントローラ１２０は、ディスク円盤１７８に書き込む／から読み出すデータのアドレシングおよびタイミングを制御する。ディスク円盤１７８上のデータは、磁気信号のグループから成り、それは、リード／ライト・ヘッド・アセンブリ１７６がディスク円盤１７８の上に適切に位置付けられた時に、アセンブリによって検出することができる。典型的なリード動作では、リード／ライト・ヘッド・アセンブリ１７６は、モータ・コントローラ１６８によって、ディスク円盤１７８上の所望のデータ・トラックの上に正確に位置付けられる。モータ・コントローラ１６８は、ハードディスク・コントローラ１６６の指令のもと、リード／ライト・ヘッド・アセンブリ１７６をディスク円盤１７８の適切なデータ・トラックに移動させることによって、ディスク円盤１７８に対してリード／ライト・ヘッド・アセンブリ１７６を位置付けるとともに、スピンドル・モータ１７２を駆動する。スピンドル・モータ１７２は、決められた回転速度（ＲＰＭ）でディスク円盤１７８を回転させる。リード・チャネル回路１１０は、前置増幅器１１２から情報を受け取り、当技術分野で知られたようなデータ復号／検出プロセスを実行して、ディスク円盤１７８に最初に書き込まれたデータを読み出しデータ１０３として回復する。加えて、リード・チャネル回路１１０は、書き込みデータ１０１を受け取り、当技術分野で知られたようなディスク円盤１７８に書き込み可能な形式で、それを前置増幅器１１２に提供する。
適応ＣＢＤベースのフライング・ハイト補償回路１１４は、リード・チャネル回路１１０からの検出データを、アナログ／デジタル変換された前置増幅器１１２からの検出前データ（ｐｒｅ−ｄｅｔｅｃｔｅｄ ｄａｔａ）とともに受け取る。この情報を使用して、適応ＣＢＤベースのフライング・ハイト補償回路１１４は、ＣＢＤ値を適応的に計算し、ＣＢＤ値をフライング・ハイト補償値に変換し、フライング・ハイトを調整するためのフライング・ハイト補償値を前置増幅器１１２を介してリード／ライト・ヘッド・アセンブリ１７６に提供する。図１Ｂは、例示的なフライング・ハイト１９５を示しており、フライング・ハイトとは、リード／ライト・ヘッド・アセンブリ１７６とディスク円盤１７８の間の距離のことである。
動作中、リード／ライト・ヘッド・アセンブリ１７８は、適切なデータ・トラックに隣接して位置付けられ、ディスク円盤１７８がスピンドル・モータ１７２によって回転させられている際に、ディスク円盤１７８上のデータを表す磁気信号が、リード／ライト・ヘッド・アセンブリ１７６によって感知される。感知された磁気信号は、ディスク円盤１７８上の磁気データを表す連続的な微小アナログ信号として提供される。この微小アナログ信号は、リード／ライト・ヘッド・アセンブリ１７６から前置増幅器１１２を介してリード・チャネル回路１１０に転送される。前置増幅器１１２は、ディスク円盤１７８から取得された微小アナログ信号を増幅するように動作可能である。加えて、前置増幅器１１２は、ディスク円盤１７８に書き込む予定のリード・チャネル回路１１０からのデータを増幅するように動作可能である。次に、リード・チャネル回路１１０は、受け取ったアナログ信号を復号およびデジタル化して、ディスク円盤１７８に最初に書き込まれた情報を再生成する。このデータは、読み出しデータ１０３として受け取り回路に提供される。書き込み動作は、実質的に、先の読み出し動作の反対であり、書き込みデータ１０１が、リード・チャネル・モジュール１１０に提供される。その後、このデータは、符号化されて、ディスク円盤１７８に書き込まれる。読み出しプロセスおよび書き込みプロセスの最中（またはオフライン期間中）、適応ＣＢＤベースのフライング・ハイト補償回路１１４は、ＣＢＤの変化を検出し、対応するフライング・ハイト調整を提供する。
図２を参照すると、本発明の様々な実施形態による、適応ＣＢＤ推定およびフライング・ハイト調整システム２００のブロック図が示されている。適応ＣＢＤ推定およびフライング・ハイト調整システム２００は、リード・チャネル回路２１０を含む。リード・チャネル回路２１０は、当技術分野で知られた異なるリード・チャネル回路によって実施することができる。本発明のこの特定の実施形態では、リード・チャネル回路２１０は、アナログ／デジタル変換器２１７と、データ検出／復号回路２１５とを含む。前置増幅器２５０とアナログ／デジタル変換器２１７の間にアナログ・フロントエンド（図示されず）を実装できることに留意されたい。そのようなアナログ・フロントエンドは、当技術分野で知られたような様々な信号調整機能を実行する。アナログ／デジタル変換器２１７は、アナログ入力信号２５２をアナログ入力に対応するデジタル・サンプル２１９の系列に変換することが可能な任意の回路とすることができる。データ検出／復号回路２１５は、デジタル・サンプル２１９を受け取り、それからデータ・パターン２１３を検出することが可能な任意の検出器／復号器またはそれらの組み合わせとすることができる。本明細書で提供される開示に基づいて、当業者であれば、本発明の異なる実施形態に従って使用することができる、様々なリード・チャネル回路、アナログ／デジタル変換器、および／またはデータ検出／復号回路を認識するであろう。
加えて、適応ＣＢＤ推定およびフライング・ハイト調整システム２００は、デジタル・サンプル２１９を、データ検出／復号回路２１５によって提供される対応する検出データ・セット２１３とともに受け取る、適応ＣＢＤ推定回路２２０を含む。適応ＣＢＤ推定回路２２０は、受け取ったデータに対応するＣＢＤ値２２２を適応的に計算する。適応ＣＢＤ推定回路２２０は、ビット単位でサンプルを受け取り、それが望ましければクロック・サイクル毎に、またはそれが望ましければより低い何らかの頻度で、ＣＢＤ値２２２を連続的に更新することができる。いくつかのケースでは、ＣＢＤ値２２２を計算するために使用されるデータは、記憶媒体（図示されず）から取り出されたユーザ・データから得られる。一般に、適応ＣＢＤ推定回路２２０は、先のＣＢＤ推定値を使用するようにパラメータ化されたチャネル・モデルを使用して、デジタル・サンプル２１９をモデル化する。これに基づいて、デジタル・サンプル２１９とチャネル・モデルの出力サンプルの間の平均２乗誤差（ｍｅａｎ−ｓｑｕａｒｅ ｅｒｒｏｒ）を最小化することによって、更新ＣＢＤ値２２２が生成される。
ＣＢＤ値２２２は、変換回路２３０に提供され、変換回路２３０は、ＣＢＤ値２２２を対応するフライング・ハイト・オフセット値２３２にマッピングする。フライング・ハイトの変化は、ＣＢＤの変化に対応するので、上記のマッピングは、相関関数を実施する。本発明のいくつかの実施形態では、この関数は、ＣＢＤ値２２２をフライング・ハイト・オフセット値２３２に相関させる、線形または非線形関数である。フライング・ハイト・オフセット値２３２は、当技術分野で知られたような熱フライング・ハイト制御（ｔｈｅｒｍａｌ ｆｌｙ−ｈｅｉｇｈｔ ｃｏｎｔｒｏｌ）を実施することが可能な一連の回路に提供される。そのような回路は、当技術分野で知られたように、フライング・ハイト・オフセット値２３２を電力オフセット２４２に変換する、フライング・ハイト／ヒータ電力変換回路（ｆｌｙ−ｈｅｉｇｈｔ ｈｅａｔｅｒ ｐｏｗｅｒ ｃｏｎｖｅｒｓｉｏｎ ｃｉｒｃｕｉｔ）２４０を含むことができる。電力オフセット２４２は、当技術分野で知られたように、電力オフセット値２４２をヒータ値２５２に組み入れる、前置増幅器回路２５０に提供される。ヒータ値２５２は、リード／ライト・ヘッド・アセンブリ２６０に提供され、リード／ライト・ヘッド・アセンブリ２６０は、ヒータ値２５２に基づいて変更されて、当技術分野で知られたように、関連する記憶媒体までのリード／ライト・ヘッド・アセンブリの距離を調整する。本明細書で提供される開示に基づいて、当業者であれば、システム２００のＣＢＤ推定回路によって提供された情報に基づいて、使用することができる、またはフライング・ハイトを制御することができる、様々な手法、回路、および／または方法を認識するであろう。
図３を参照すると、本発明の様々な実施形態による、適応ＣＢＤ推定回路３００のブロック図が示されている。適応ＣＢＤ推定回路３００は、受け取ったデータに対応する、ＣＢＤ推定値３２２の系列、ｚ［ｎ］を提供する。適応ＣＢＤ推定回路３００は、アナログ／デジタル変換器（図示されず）からデジタル・サンプル３０５を受け取り、データ復号／検出回路（図示されず）から検出ビット３１０を受け取る。デジタル・サンプル３０５および検出ビット３１０は各々、記憶媒体から得られたアナログ信号に対応する。デジタル・サンプル３０５は、帯域通過フィルタ３２０に提供され、帯域通過フィルタ３２０は、定められたフィルタ帯域幅外の信号および雑音をデジタル・サンプル３０５から減衰させ、出力３２５、ｘ［ｎ］を提供する。帯域通過フィルタ３２０は、当技術分野で知られた任意のデジタル帯域通過フィルタとすることができる。本発明のいくつかの実施形態では、帯域通過フィルタ３２０のコーナ周波数（ｃｏｒｎｅｒ ｆｒｅｑｕｅｎｃｙ）は、低いほうのコーナが入力信号を受け取るために使用されるＡＣカプラ回路よりも高く、高いほうのコーナが入力信号を受け取る連続時間フィルタ（ｃｏｎｔｉｎｕｏｕｓ ｔｉｍｅ ｆｉｌｔｅｒ）のものよりも低くなるように選択される。そのような設計上の制約は、フロントエンド・アナログ・フィルタのロールオフ領域（ｒｏｌｌ−ｏｆｆ ｒｅｇｉｏｎ）の変化に対する堅牢性を高める。
検出ビット３１０、ａ［ｎ］は、先行する周期からのＣＢＤ推定値３２２、Ｗ［ｎ−１］とともに、チャネル・モデル回路３３０に提供される。チャネル・モデル３３０は、以下の式
Figure 2011518399
 に従って、チャネルの応答の推定３３５、ｙ０［ｎ］を提供し、ここで、ｈｂ［ｍ，ｎ］は、ＣＢＤ推定値、Ｗ［ｎ］によってパラメータ化されたチャネルのビット応答を表し、以下の式
Figure 2011518399
 によって表され、ここで、ｈｓ［ｍ，ｎ］は、ステップ応答を表し、ｅｒｆは、誤差関数であり、Ｍは、整数であり、２Ｍ＋１が、チャネル・ビット応答の長さである。本発明のいくつかの実施形態では、ＣＢＤは、適応ＣＢＤ推定回路３００に関連する記憶媒体上の１ビットの持続時間に対する、ピーク振幅の５０パーセントにおけるチャネルのインパルス応答の幅の比として定義される。チャネル・モデル出力３３５は、帯域通過フィルタ３４０に提供され、帯域通過フィルタ３４０は、定められたフィルタ帯域幅外の信号および雑音をデジタル・サンプル３３５から減衰させ、出力３４５、
Figure 2011518399
 （以下、「ｄ〜［ｎ］」と表記）を提供する。帯域通過フィルタ３４０は、当技術分野で知られた任意のデジタル帯域通過フィルタとすることができる。本発明のいくつかの実施形態では、帯域通過フィルタ３４０のコーナ周波数は、入力信号を受け取るために使用される任意の連続時間フィルタおよび／またはＡＣ結合回路と一致するように、または帯域通過フィルタ３２０のコーナ周波数と同様となるように選択される。出力３４５は、以下の式
Figure 2011518399
 によって表され、ここで、ｑ［ｋ］は、帯域通過フィルタ３４０のインパルス応答を表し、ｙ０［ｎ］は、チャネル・モデルの出力３３５を表す。
乗算回路３５０を使用して、時間変化利得係数３８０、Ａ［ｎ］が、以下の式
Figure 2011518399
 に従って、出力３４５に適用されて、出力３５５を生成する。利得係数３８０は、アナログ／デジタル変換器の利得変化に対する堅牢性を提供する。特に、利得係数３８０は、アナログ／デジタル変換器の出力における信号の振幅に追随するように、適応的に調整される。加算回路３６０を使用して、出力３５５が、以下の式
Figure 2011518399
 に従って、出力３２５から減算されて、誤差信号３６５、ｅ［ｎ］を生成する。適応ＣＢＤおよび利得計算回路３７０は、誤差信号３６５と、検出ビット３１０とを受け取る。これらの入力を使用して、適応ＣＢＤおよび利得計算回路３７０は、誤差信号３６５の平均２乗値を最小化することによって、ＣＢＤ３２２および利得係数３８０を推定する。これは、当技術分野で知られた瞬間勾配（ｉｎｓｔａｎｔａｎｅｏｕｓ ｇｒａｄｉｅｎｔ）ベースの最小平均２乗（ｌｅａｓｔ ｍｅａｎ−ｓｑｕａｒｅ）アルゴリズムを使用することによって、適応的に行うことができる。勾配は、以下の式
Figure 2011518399
 によって定義される。上記の式において、ｂ［ｎ］は、遷移が生じるとき論理「１」に相当する遷移系列を表し、遷移が示されない場合論理「０」に相当する遷移系列を表し、ｈｗ［ｍ］は、ＣＢＤ、Ｗによってパラメータ化されたチャネルの幅応答（ｗｉｄｔｈ ｒｅｓｐｏｎｓｅ）を表す。本発明のいくつかの実施形態では、帯域通過フィルタ３２０、３４０を２Ｌ＋１個のタップを有する有限インパルス応答フィルタ（ｆｉｎｉｔｅ ｉｍｐｕｌｓｅ ｒｅｓｐｏｎｓｅ ｆｉｌｔｅｒ）として選択することによって、計算の複雑さが低下し、固定小数点回路実施からの誤差伝播が制限される。帯域通過フィルタの伝達関数（ｔｒａｎｓｆｅｒ ｆｕｎｃｔｉｏｎ）は、以下の式
Figure 2011518399
 によって定義され、ここで、Θ［ｉ］は、有限インパルス応答フィルタの係数を表す。
上記の式は、漸次より正確になるＣＢＤ推定３２２が達成されるように、適応的に使用することができる。以下の式は、適応動作のために変更された適応ＣＢＤ推定回路３００のアルゴリズムを表す。
Figure 2011518399
 上記の式は、適応ＣＢＤ推定回路３００の回路の様々な動作を示している。特に、ｘ［ｎ］は、帯域通過フィルタ３２０からの出力３２５を示し、ｙ０［ｎ］は、チャネル・モデル回路３３０からの出力３３５を示し、ｄ〜［ｎ］は、帯域通過フィルタ３４０からの出力３４５を示し、Ａ［ｎ＋１］およびＷ［ｎ＋１］は、適応ＣＢＤおよび利得計算回路３７０からの適応更新利得係数３８０および適応更新ＣＢＤ推定値３２２を示し、ｅ［ｎ］は、加算回路３６０からの誤差信号３６５を示す。ｙ１［ｎ］は、適応ＣＢＤおよび利得計算回路３７０の一部として実施される幅応答モデルの出力であり、ｙ２［ｎ］は、ｙ１［ｎ］のフィルタ処理済バージョンであり、ｙ３［ｎ］は、ｙ２［ｎ］の利得調整済バージョンである。μ１およびμ２は、適応ループの速度を制御する設定可能な利得値である。
適応ＣＢＤ推定回路３００の様々なコンポーネントが「回路」として説明されたが、それらは、電子回路として、またはソフトウェア／ファームウェア回路として実施することができることに留意されたい。そのようなソフトウェア／ファームウェア回路は、メモリ・デバイスに関連付けられたプロセッサを含み、メモリ・デバイスは、本明細書で説明される特定の機能を実行するための、プロセッサによって実行可能な命令を含む。そのようなプロセッサは、汎用プロセッサとすることができ、または特定の実施要件に応じて所定の機能を実行するように特に適合されたプロセッサとすることができる。いくつかのケースでは、プロセッサは、２つ以上の特定のモジュールに関連する機能を実行するように設計することができる。本発明のいくつかの実施形態では、適応ＣＢＤ推定回路３００は、その全体が、プロセッサによって実行されるファームウェアまたはソフトウェアとして実施される。本発明の他の実施形態では、適応ＣＢＤ推定回路３００は、その全体が、専用電子回路として実施される。本発明のまた別の実施形態では、適応ＣＢＤ推定回路３００は、プロセッサ上で実行されるファームウェアまたはソフトウェアと専用電子回路との組み合わせとして実施される。本明細書で提供される開示に基づいて、当業者であれば、本発明の異なる実施形態に従って使用することができる、専用電子回路とソフトウェア／ファームウェアとの様々な組み合わせを認識するであろう。
図４を参照すると、本発明の様々な実施形態による、適応ＣＢＤおよび利得計算回路４００の一実施が示されている。適応ＣＢＤおよび利得計算回路４００は、チャネル・ビット応答モデル回路４１０と、チャネル幅応答回路４２０と、加算回路４２５、４３０、４３５と、遅延バッファ回路４５０、４６０と、乗算回路４７５、４８０とを含む。適応ＣＢＤおよび利得計算回路４００は、アナログ／デジタル変換器（図示されず）からデジタル・サンプル４８５の系列を、データ検出器（図示されず）から検出サンプル４９０の系列を受け取り、更新ＣＢＤ推定値４９５および更新利得係数４９９を提供する。本発明のいくつかの実施形態では、アナログ／デジタル変換器からのデジタル・サンプルは、デジタル・サンプルを調整して、ＣＢＤ推定回路の正確性および堅牢性を高めることを意図した、一連の回路を通過することができる。これらの特別な回路の例は、帯域通過フィルタ３２０と、本発明において後ほど説明される温度補償フィルタおよび位相補償フィルタなどの回路を含む。様々な各回路の機能は、各回路の出力に関連する式を用いて数学的に記述される。
適応ＣＢＤ推定回路３００と同様に、適応ＣＢＤおよび利得計算回路４００の様々なコンポーネントが「回路」として説明されるが、それらは、電子回路として、またはソフトウェア／ファームウェア回路として実施することができることに留意されたい。そのようなソフトウェア／ファームウェア回路は、メモリ・デバイスに関連付けられたプロセッサを含み、メモリ・デバイスは、本明細書で説明される特定の機能を実行するための、プロセッサによって実行可能な命令を含む。そのようなプロセッサは、汎用プロセッサとすることができ、または特定の実施要件に応じて所定の機能を実行するように特に適合されたプロセッサとすることができる。いくつかのケースでは、プロセッサは、２つ以上の特定のモジュールに関連する機能を実行するように設計することができる。本発明のいくつかの実施形態では、適応ＣＢＤおよび利得計算回路４００は、その全体が、プロセッサによって実行されるファームウェアまたはソフトウェアとして実施される。本発明の他の実施形態では、適応ＣＢＤおよび利得計算回路４００は、その全体が、専用電子回路として実施される。本発明のまた別の実施形態では、適応ＣＢＤおよび利得計算回路４００は、プロセッサ上で実行されるファームウェアまたはソフトウェアと専用電子回路との組み合わせとして実施される。本明細書で提供される開示に基づいて、当業者であれば、本発明の異なる実施形態に従って使用することができる、専用電子回路とソフトウェア／ファームウェアとの様々な組み合わせを認識するであろう。
推定の正確性および動作の堅牢性を高めるために、先に説明された回路に様々な変更を実施することができる。式（１ａおよび１ｃ）から、各サンプル時点ｎにおいて、特別な関数ｅｒｆ（ｘ）およびｅｘｐ（ｘ）を、２Ｍ＋１個のｘの値について計算しなければならないことに留意されたい。これらの特別な関数、特にｅｒｆ（ｘ）の評価は、ハードウェア実施において複雑になり得る。したがって、本発明のいくつかの実施形態は、チャネルについての他のモデルを利用する。そのようなケースの１つでは、ハードウェア実施の複雑さを低減するハイパボリック・タンジェント・モデル（ｈｙｐｅｒｂｏｌｉｃ ｔａｎｇｅｎｔ ｍｏｄｅｌ）が使用される。そのようなハイパボリック・タンジェント・モデルは、以下の式
Figure 2011518399
 で説明される、孤立ステップ応答および幅応答に基づいており、ここで、αは、定数であり、Ｗ１は、以下の式
Figure 2011518399
 に従って、ＣＢＤに関連付けられる。いくつかのケースでは、αは、ｌｏｇ（３）またはπの値を有する。
説明を簡略化するため、
Figure 2011518399
 とする。上記の簡略化を、恒等式ｓｅｃｈ２（ｘ）＝１−ｔａｎｈ２（ｘ）とともに使用すると、ステップ応答および幅応答は、
Figure 2011518399


のように書き直すことができる。加えて、ｍ＝０，１，２，．．．，Ｍについての以下の対称性
Figure 2011518399
 を利用することができ、ここで、
Figure 2011518399
 （以下、ｈ〜［ｍ］と表記）は、
Figure 2011518399
 によって与えられる幅応答の変更形式である。したがって、ハイパボリック・タンジェント・モデルを使用することによって、ステップ応答および幅応答を計算するために、ただ１つの特別な関数ｅｘｐ（ｘ）の評価が行われる。さらに、ハイパボリック・タンジェント・モデルを使用することによって、幅応答は式（２ｂ）を使用してステップ応答から計算することができるので、ステップ応答だけを直接計算しさえすればよい。適応アルゴリズムは、増減されたＣＢＤ値（ｓｃａｌｅｄ ＣＢＤ ｖａｌｕｅ）、
Figure 2011518399
 （以下、「Ｗ〜」と表記）推定するように設定することができる。実際のＣＢＤ値、Ｗは、式（２ｃ）に従って、推定ＣＢＤ値を増減することによって取得することができる。式（３）に示されるように、ステップ応答および幅応答は、奇対称（ｏｄｄ−ｓｙｍｍｅｔｒｉｃ）である。このため、ｈｓ［ｍ］およびｈｗ［ｍ］は、ｍ＝１，２，．．．，Ｍについてだけ評価しさえすればよい。
ハードウェアの複雑さは、ｍおよびＷ〜の各値についてｔａｎｈ（ｍ／Ｗ〜）を評価するための２次多項式フィッティング（ｓｅｃｏｎｄ ｏｒｄｅｒ ｐｏｌｙｎｏｍｉａｌ ｆｉｔ）の使用を通して、特別な関数ｔａｎｈ（ｍ／Ｗ〜）を間接的に計算することによって、さらに低減することができる。このプロセスは、最初にＷ〜の範囲を
Figure 2011518399
によって与えられる２つの区間に分割することによって行われる。この点から、領域Ｒ１およびＲ２において、ｍ＝１，２，．．．，Ｍの各値について、Ｗ〜に最も良くフィットする２Ｍ個の２次多項式が決定される。ｍ＝１，２，．．．，Ｍの各々について、｛ｐｍ，１［２］，ｐｍ，１［１］，ｐｍ，１［０］｝および｛ｐｍ，２［２］，ｐｍ，２［１］，ｐｍ，２［０］｝を多項式とする。これから、ｔａｎｈ（ｍ／Ｗ〜）の値についての以下の推定が達成される。
Figure 2011518399
 本明細書で提供される開示に基づいて、当業者であれば、本発明の異なる実施形態に従って利用することができる、特別な関数ｔａｎｈ（．）を効率的に計算するための、異なる次数の多項式フィッティング、およびＣＢＤの全範囲の異なる数の区間に対するこれの適用など、様々な手法を認識するであろう。
ハードウェアの複雑さは、ａ［ｎ］およびｂ［ｎ］の性質に依存することによって、さらに低減することができる。特に、データ・ビットａ［ｎ］は、２値をとり（すなわちａ［ｎ］∈｛−１，１｝）、データ遷移ｂ［ｎ］は、３値をとる（すなわちｂ［ｎ］∈｛−２，０，２｝）。これに基づいて、モデル出力ｙ０［ｎ］およびｙ１［ｎ］の計算は、加算だけを使用して行うことができる。これと、式（３）で説明されたｈｂ［ｍ］およびｈｗ 〜［ｍ］の対称性とを使用して、モデル出力ｙ０［ｎ］およびｙ１［ｎ］は、
Figure 2011518399
 と表すことができる。前式において、Ａｎは、ａ［ｎ−ｍ］＝ａ［ｎ＋ｍ−１］となるような、インデックス集合｛１，２，．．．，Ｍ−１，Ｍ｝の部分集合である。
帯域通過フィルタ３２０、３４０の係数は、Θ［ｉ］＝Θ［−ｉ］、ｉ＝１，２，．．．，Ｌとなるような偶対称（ｅｖｅｎ ｓｙｍｍｅｔｒｉｃ）であり、Θ［０］が主係数であることにさらに留意されたい。一例として、Ｌ＝１０を選択し、下側カットオフ周波数（ｃｕｔｏｆｆ ｆｒｅｑｕｅｎｃｙ）および上側カットオフ周波数をそれぞれチャネル・データ・レートの１％および２５％とすることによって、例えば８ビットを使用して量子化を行った後、係数は以下のようになる。
Figure 2011518399
 上記の関係を利用すれば、フィルタ出力の１つのサンプルを計算するのに必要とされる乗算の数を４つに減らすことができる。例えば、出力３２５は、以下のように計算することができる。
Figure 2011518399
最小平均２乗アルゴリズムでは、パラメータを更新するために使用される瞬間勾配は、更新されるパラメータに関する、誤差、ｅ［ｎ］と誤差の勾配との積である。この適応アルゴリズムの計算の複雑さを簡略化するための手法は、これらの成分の一方または両方をその符号によって置き換えることである。誤差項は、そのままに保つことができ、誤差の勾配は、その符号で置き換えられる。この原理を式（１ｌおよび１ｍ）に適用すると、以下が得られる。
Figure 2011518399
 項ｓｇｎ（ｘ）は、ｘの符号を表す。次に、ｙ２［ｎ］の符号は、Ｗ〜２による除算に影響されないので、係数を削除することができ、その結果、ｈｗ［ｍ］＝−ｍ（１−ｈｓ ２［ｍ］）となる。さらに、適応アルゴリズムでは、ｙ２［ｎ］の符号だけが必要とされるので、幅応答、ｈｗ［ｍ，ｎ］を計算する際に必要とされる精度を緩和することができる。計算の複雑さをさらに低減するため、幅応答は、与えられたＣＢＤ範囲における幅応答の平均に固定することができる。
さらに、シミュレーションを通して、帯域通過フィルタ３２０、３４０の入力における符号とその出力における符号との間に妥当な相関が存在することが決定された。言い換えると、ｓｇｎ（ｄ〜［ｎ］）とｓｇｎ（ｙ０［ｎ］）の間およびｓｇｎ（ｙ２［ｎ］）とｓｇｎ（ｙ１［ｎ］）の間に強い相関が存在することがある。したがって、利得係数３８０およびＣＢＤ推定値３２２のための適応式は、以下のように書き直すことができる。
Figure 2011518399
 ＣＢＤおよび利得を適応的に計算するために前式を使用することで、以下の簡略化がもたらされる。最初に、ｄ〜［ｎ］はもはや必要とされないので、帯域通過フィルタ３２０、３４０は、加算回路３６０の出力に移すことができる（式（１ｄおよび１ｇ）を参照）。次に、ｙ２［ｎ］およびｙ３［ｎ］はもはや必要とされないので、図４の幅応答パスにおいてｙ２［ｎ］を生成するために使用される帯域通過フィルタは、排除することができる（式（１ｊおよび１ｋ）を参照）。
本発明のある実施形態では、計算の複雑さは、チャネル・ビット応答、ｈｂ［ｍ］を、帯域通過フィルタ３４０とビット応答ｈｂ［ｍ］の畳み込みで置き換え、またチャネル幅応答、ｈｗ［ｍ］を、帯域通過フィルタ３４０と幅応答ｈｗ［ｍ］の畳み込みで置き換えることによって低減される。この場合、チャネル・モデル出力は、それぞれｄ〜［ｎ］およびｙ２［ｎ］に対応する。本発明のいくつかの実施形態では、合成帯域通過フィルタ・ビット応答（ｃｏｍｂｉｎｅｄ ｂａｎｄ ｐａｓｓ ｆｉｌｔｅｒｅｄ ｂｉｔ ｒｅｓｐｏｎｓｅ）は、先に説明されたのと同様に、多項式フィッティング手法を使用して計算される。
図２から、モデル出力、ｄ［ｎ］の位相は、ビット応答、ｈｂ［ｍ］の位相が固定されるので、定数であることも理解される。他方、アナログ／デジタル変換器出力、ｄ［ｎ］の位相は、アナログ・フロントエンドの等化目標および特性に依存する。結果として、誤差信号、ｅ［ｎ］は、ＡＤＣ出力とモデル出力の間の位相差から生じる成分を含む。この位相成分は、適応アルゴリズムの性能に影響する。より重要なこととして、この位相成分は、帯域通過フィルタの使用にも関わらず、結果的に、アナログ・フロントエンド特性の変化に対するＣＢＤ推定の堅牢性を弱める。この影響を無効化するために、簡単な位相補償手法を利用することができる。特に、ＡＤＣ出力とモデル出力の間の位相差を追跡し、補償するために、１次タイミング回復ループ（ｆｉｒｓｔ−ｏｒｄｅｒ ｔｉｍｉｎｇ−ｒｅｃｏｖｅｒｙ ｌｏｏｐ）が使用される。一例として、φ［ｎ］を瞬間時ｎにおける位相差とする。ＡＤＣ出力を移相して、位相差を解消するために、ＦＩＲ補間フィルタを使用することができる。以下の式
Figure 2011518399
 に従って、誤差信号を生成するために、移相されたＡＤＣ出力（例えばｑ［ｎ］）が使用され、ここで、ｇ［ｉ，ｎ］は、位相、φ［ｎ］に対応する補間フィルタを表す。位相φ［ｎ］は、１次ループを使用して、
Figure 2011518399
 のように推定することができ、ここで、ε［ｎ］は、位相検出器出力であり、０＜μ３＜１は、ループの適応レートを制御するステップ・サイズ・パラメータを表す。
上式から分かるように、位相補償ブロックの実施は、ビット当たり２Ｑ個の乗算を要求する。ＦＩＲ補間フィルタ係数、ｇ［ｉ，ｎ］は時間ｎとともに変化するので、これは、電力および領域両方の見地から禁止したほうがよい。補償を行うため、本発明のいくつかの実施形態は、ファロー構造（Ｆａｒｒｏｗ ｓｔｒｕｃｔｕｒｅ）ベースの多項式補間フィルタ（ｐｏｌｙｎｏｍｉａｌ ｉｎｔｅｒｐｏｌａｔｉｏｎ ｆｉｌｔｅｒ）実施を利用する。いくつかの実施形態では、２次多項式が適当である。そのような手法を使用することで、
Figure 2011518399
 のようにＦＩＲ補間フィルタ出力を計算することができ、ここで、ｆ［ｉ］は、位相φ［ｎ］とは無関係の固定係数である。この実施の１つの利点は、ｑ０［ｉ］を計算するために必要とされるｆ［ｉ］係数は固定されたままであるので、ｎとともに変化する必要がある乗算器は２つだけであることである。
リード・チャネル回路内のアナログ・フロントエンドの特性は、温度につれて変化する傾向がある。ＣＢＤ推定に影響する２つの主要パラメータは、アナログ・フロントエンドのブースト周波数（ｂｏｏｓｔ ｆｒｅｑｕｅｎｃｙ）およびカットオフ周波数である。これらのパラメータが温度につれて変化する場合、結果のＣＢＤ推定値は異なり、適切な補償が行われなければ、フライング・ハイトが変化したという不正確な結論をもたらす。本発明のある実施形態では、温度につれてのアナログ・フロントエンド・パラメータの変化に対する補償を行うために、３タップ長の短いフィルタが、帯域通過フィルタ３２０の出力に挿入される。この温度補償フィルタの出力は、
Figure 2011518399
 によって与えられ、ここで、ｘ３［ｎ］は、温度補償フィルタの出力を表し、ｘ２［ｎ］は、帯域通過フィルタ３２０の出力を表し、｛β０，β１，β２｝は、温度補償フィルタの係数を表す。本発明のある実施形態では、係数β０は、１．０に設定され、係数｛β１，β２｝は、環境に従って調整される。本明細書で提供される開示に基づいて、当業者であれば、本発明の異なる実施形態に従って利用することができる、環境変化を補償するための様々なフィルタリング手法を認識するであろう。
図５を参照すると、本発明の様々な実施形態による、適応ＣＢＤ推定回路７００のブロック図が示されている。適応ＣＢＤ推定回路７００は、温度補償フィルタ回路７９０と、位相調整回路７９５とを含むことを除いて、先に説明された適応ＣＢＤ推定回路３００と同様である。適応ＣＢＤ推定回路７００は、受け取ったデータに対応するＣＢＤ推定値７２２の系列を提供する。適応ＣＢＤ推定回路７００は、アナログ／デジタル変換器（図示されず）からデジタル・サンプル７０５を受け取り、データ復号／検出回路（図示されず）から検出ビット７１０を受け取る。デジタル・サンプル７０５および検出ビット７１０は各々、記憶媒体から得られたアナログ信号に対応する。デジタル・サンプル７０５は、帯域通過フィルタ７２０に提供され、帯域通過フィルタ７２０は、定められたフィルタ帯域幅外の信号および雑音をデジタル・サンプル７０５から減衰させ、出力７２５を提供する。出力７２５は、温度補償回路７９０に提供され、温度補償回路７９０は、出力７２５の温度補償バージョンである出力７９２を提供する。出力７９２は、位相調整回路７９５に提供され、位相調整回路７９５は、位相調整出力７９７をもたらす補間を実行する。
検出ビット７１０は、先行する周期からのＣＢＤ推定値７２２とともに、チャネル・モデル回路７３０に提供される。チャネル・モデル７３０は、チャネルの応答の推定７３５を提供する。本発明のいくつかの実施形態では、ＣＢＤは、適応ＣＢＤ推定回路７００に関連する記憶媒体上の１ビットの持続時間に対する、ピーク振幅の５０パーセントにおけるチャネルのインパルス応答の幅の比として定義される。チャネル・モデル出力７３５は、帯域通過フィルタ７４０に提供され、帯域通過フィルタ７４０は、定められたフィルタ帯域幅外の信号および雑音をデジタル・サンプル７３５から減衰させ、出力７４５を提供する。帯域通過フィルタ７４０は、当技術分野で知られた任意のデジタル帯域通過フィルタとすることができる。本発明のいくつかの実施形態では、帯域通過フィルタ７４０のコーナ周波数は、入力信号を受け取るために使用される任意の連続時間フィルタおよび／またはＡＣ結合回路と一致するように、または帯域通過フィルタ７２０のコーナ周波数と同様となるように選択される。
乗算回路３５０を使用して、時間変化利得係数７８０が、出力７４５に適用されて、出力７５５を生成する。利得係数７８０は、アナログ／デジタル変換器の利得変化に対する堅牢性を提供する。特に、利得係数７８０は、アナログ／デジタル変換器の出力における信号の振幅に追随するように、適応的に調整される。加算回路７６０を使用して、出力７５５が、出力７９７から減算されて、誤差信号７６５を生成する。適応ＣＢＤおよび利得計算回路７７０は、誤差信号７６５と、検出ビット７１０とを受け取る。これらの入力を使用して、適応ＣＢＤおよび利得計算回路７７０は、誤差信号７６５の平均２乗値を最小化することによって、ＣＢＤ７２２および利得係数７８０を推定する。これは、当技術分野で知られた瞬間勾配ベースの最小平均２乗アルゴリズムを使用することによって、適応的に行うことができる。本発明のいくつかの実施形態では、帯域通過フィルタ７２０、７４０を２Ｌ＋１個のタップを有する有限インパルス応答フィルタとして選択することによって、計算の複雑さが低下し、固定小数点回路実施からの誤差伝播が制限される。
適応ＣＢＤ推定回路７００の様々なコンポーネントが「回路」として説明されたが、それらは、電子回路として、またはソフトウェア／ファームウェア回路として実施することができることに留意されたい。そのようなソフトウェア／ファームウェア回路は、メモリ・デバイスに関連付けられたプロセッサを含み、メモリ・デバイスは、本明細書で説明される特定の機能を実行するための、プロセッサによって実行可能な命令を含む。そのようなプロセッサは、汎用プロセッサとすることができ、または特定の実施要件に応じて所定の機能を実行するように特に適合されたプロセッサとすることができる。いくつかのケースでは、プロセッサは、２つ以上の特定のモジュールに関連する機能を実行するように設計することができる。本発明のいくつかの実施形態では、適応ＣＢＤ推定回路７００は、その全体が、プロセッサによって実行されるファームウェアまたはソフトウェアとして実施される。本発明の他の実施形態では、適応ＣＢＤ推定回路７００は、その全体が、専用電子回路として実施される。本発明のまた別の実施形態では、適応ＣＢＤ推定回路７００は、プロセッサ上で実行されるファームウェアまたはソフトウェアと専用電子回路との組み合わせとして実施される。本明細書で提供される開示に基づいて、当業者であれば、本発明の異なる実施形態に従って使用することができる、専用電子回路とソフトウェア／ファームウェアとの様々な組み合わせを認識するであろう。
図６を参照すると、フローチャート５００は、本発明の様々な実施形態による、連続ＣＢＤ推定を提供するための方法を示している。フローチャート５００を辿ると、何らかのプロセス・データを表すアナログ信号が受け取られる（ブロック５０５）。いくつかのケースでは、アナログ信号は、記憶媒体に対して配置されたリード／ライト・ヘッド・アセンブリを介して提供することができる。本明細書で使用される「プロセス・データ」という句は、その最も広い意味で使用されており、ＣＢＤ推定を実行するために使用することができる任意のデータを意味する。したがって、プロセス・データは、ＣＢＤ推定を実行するために特別に設計されたデータとすることができ、またはＣＢＤ推定を実行するのとは別の用途を有するより一般的なデータとすることができる。いくつかの特定のケースでは、プロセス・データは、本明細書で先に定義されたようなユーザ・データである。デジタル・サンプルを生成するために、アナログ／デジタル変換がアナログ信号に対して実行される（ブロック５１０）。さらなる処理が開始する前に、デジタル・サンプルには、帯域通過フィルタリング、温度補償、および／または位相調整を含むが、それらに限定されない、様々な処理を施すことができることに留意されたい。デジタル・サンプルは、データ検出器に提供され、そこで、検出サンプルを生成するために処理される（ブロック５１５）。フローチャート５００のプロセスは、デジタル・サンプルの系列および検出サンプルの系列が経時的に生成されるように、連続的に反復されることに留意されたい。検出サンプルと先行するＣＢＤ推定値とに基づいて、チャネル応答が計算される（ブロック５２０）。チャネル応答は、先に計算された利得係数で乗じられ（ブロック５２５）、乗算の積が、デジタル・サンプルから減じられて、誤差信号を生成する（ブロック５３０）。更新ＣＢＤ推定値は、とりわけ、誤差信号と先行するＣＢＤ推定値とに基づいて計算され（ブロック５３５）、更新利得係数は、とりわけ、誤差信号と先行する利得係数とに基づいて計算される（ブロック５４０）。
フローチャート５００のプロセスは、更新ＣＢＤ推定値および利得係数が適応的に計算され、１つまたは複数のプロセスによる使用のために連続的に利用可能であるように、反復することができる。他のケースでは、フローチャート５００のプロセスは、特定の期間中に更新ＣＢＤ推定値および利得係数が適応的に計算され、１つまたは複数のプロセスによる使用のために連続的に利用可能であるように、定期的に反復することができる。また別のケースでは、フローチャート５００のプロセスは、トリガの受け取りに続く期間中に更新ＣＢＤ推定値および利得係数が適応的に計算され、１つまたは複数のプロセスによる使用のために連続的に利用可能であるように、トリガが検出されたときにいつでも反復することができる。そのようなトリガは、誤差率の増加または信号対雑音比の低下を含むことができるが、それらに限定されない。本明細書で提供される開示に基づいて、当業者であれば、本発明の異なる実施形態に従って利用することができる、様々なトリガを認識するであろう。
図７を参照すると、フローチャート６００は、本発明の１つまたは複数の実施形態による、連続フライング・ハイト調整を提供するための方法を示している。フローチャート６００を辿ると、何らかのプロセス・データを表すアナログ信号が受け取られる（ブロック６１０）。いくつかのケースでは、アナログ信号は、記憶媒体に対して配置されたリード／ライト・ヘッド・アセンブリを介して提供することができ、アナログ信号は、リード・チャネル内のアナログ・フロントエンド回路を通過する。本明細書で使用される「プロセス・データ」という句は、その最も広い意味で使用されており、ＣＢＤ推定を実行するために使用することができる任意のデータを意味する。したがって、プロセス・データは、ＣＢＤ推定を実行するために特別に設計されたデータとすることができ、またはＣＢＤ推定を実行するのとは別の用途を有するより一般的なデータとすることができる。いくつかの特定のケースでは、プロセス・データは、本明細書で先に定義されたようなユーザ・データである。デジタル・サンプルを生成するために、アナログ／デジタル変換がアナログ信号に対して実行される（ブロック６２０）。さらなる処理が開始する前に、デジタル・サンプルには、帯域通過フィルタリング、温度補償、および／または位相調整を含むが、それらに限定されない、様々な処理を施すことができることに留意されたい。デジタル・サンプルは、検出サンプルを生成するために、データ検出器を使用して処理される（ブロック６３０）。フローチャート６００のプロセスは、デジタル・サンプルの系列および検出サンプルの系列が経時的に生成されるように、連続的に反復されることに留意されたい。
デジタル・サンプルと検出サンプルとに基づいて、更新ＣＢＤ推定値が計算される（ブロック６４０）。これは、本明細書で説明されたプロセスによって行うことができる。その後、更新ＣＢＤ推定値は、対応する熱フライング・ハイト制御値に変換され（ブロック６５０）、熱フライング・ハイト制御値に対応する量の電力が、リード／ライト・ヘッド・アセンブリに印加される（ブロック６６０）。そのような電力印加は、当技術分野で知られたような熱加熱または冷却のために、リード／ライト・ヘッド・アセンブリと記憶媒体の間の距離の変更をもたらす。
フローチャート６００のプロセスは、関連する記憶媒体の使用中にフライング・ハイトが連続的に調整されるように、反復することができる。他のケースでは、フローチャート６００のプロセスは、専ら定期的にフライング・ハイトが調整されるように、定期的に反復することができる。また別のケースでは、フローチャート６００のプロセスは、専らトリガの受け取りに続いてフライング・ハイトが調整されるように、トリガが検出されたときにいつでも反復することができる。そのようなトリガは、誤差率の増加または信号対雑音比の低下を含むことができるが、それらに限定されない。本明細書で提供される開示に基づいて、当業者であれば、本発明の異なる実施形態に従って利用することができる、様々なトリガを認識するであろう。
結論として、本発明は、適応ＣＢＤ推定および／またはフライング・ハイト調整を実行するための、新規なシステム、デバイス、方法、および構成を提供する。本発明の１つまたは複数の実施形態についての詳細な説明が上では提供されたが、本発明の主旨から逸脱することのない様々な変更、修正、および均等物が当業者には明らかであろう。したがって、上述の説明は、本発明の範囲を限定するものと理解されるべきではなく、本発明の範囲は、添付の特許請求の範囲によって確定される。

Claims (20)

  1. プロセス・データ・セットに対応する情報を含む記憶媒体と、
    前記記憶媒体に対して配置されるリード／ライト・ヘッド・アセンブリと、
    適応ＣＢＤ推定回路とを含み、前記適応ＣＢＤ推定回路は、前記プロセス・データ・セットを前記リード／ライト・ヘッド・アセンブリを介して受け取り、前記プロセス・データ・セットの第１の部分に少なくとも部分的に基づいて第１のチャネル・ビット密度推定値を計算し、前記プロセス・データ・セットの前記第１の部分と、前記プロセス・データ・セットの第２の部分と、前記第１のチャネル・ビット密度推定値とに少なくとも部分的に基づいて、第２のチャネル・ビット密度推定値を計算する、記憶デバイス。
  2. リード・チャネル回路をさらに含み、前記リード・チャネル回路が、アナログ／デジタル変換器を含み、前記アナログ／デジタル変換器が、前記プロセス・データ・セットに対応するアナログ信号を受け取り、前記アナログ信号に対応するデジタル・サンプルの系列を提供する、請求項１に記載の記憶デバイス。
  3. 前記リード・チャネル回路がデータ検出器をさらに含み、前記データ検出器が、デジタル・サンプルの前記系列を受け取り、データ・サンプルの系列に基づいて検出サンプルの系列を提供する、請求項２に記載の記憶デバイス。
  4. 前記プロセス・データ・セットがデジタル・サンプルの前記系列および検出サンプルの前記系列を含む、請求項３に記載の記憶デバイス。
  5. 前記適応ＣＢＤ推定回路がチャネル・モデル計算回路を含み、前記チャネル・モデル計算回路が、検出サンプルの前記系列と前記第１のチャネル・ビット密度推定値とを受け取り、検出サンプルの前記系列と前記第１のチャネル・ビット密度推定値とに少なくとも部分的に基づいて、チャネル・モデル出力を提供する、請求項４に記載の記憶システム。
  6. 適応ＣＢＤ推定回路が加算回路を含み、前記加算回路が、前記チャネル・モデル計算回路から得た出力をデジタル・サンプルの前記系列から減算して、誤差信号を生成するように動作可能である、請求項５に記載の記憶システム。
  7. 前記第２のチャネル・ビット密度推定値が、前記誤差信号と、検出サンプルの前記系列と、デジタル・サンプルの前記系列と、前記第１のチャネル・ビット密度推定値とに少なくとも部分的に基づいて計算される、請求項６に記載の記憶システム。
  8. 前記プロセス・データ・セットがユーザ・データである、請求項１に記載の記憶システム。
  9. チャネル・ビット密度を適応的に推定する方法であって、
    プロセス・データ・セットに対応する情報を含む記憶媒体を提供し、
    前記記憶媒体にアクセスして前記プロセス・データ・セットを取得し、
    前記プロセス・データ・セットの第１の部分に少なくとも部分的に基づいて、第１のチャネル・ビット密度推定値を計算し、
    前記プロセス・データ・セットの前記第１の部分と、前記プロセス・データ・セットの第２の部分と、前記第１のチャネル・ビット密度推定値とに少なくとも部分的に基づいて、第２のチャネル・ビット密度推定値を計算することとを含む方法。
  10. 前記記憶媒体にアクセスして前記プロセス・データ・セットを取得することが、前記記憶媒体から得た情報に対してアナログ／デジタル変換を実行して、デジタル・サンプルの第１の組を提供することと、デジタル・サンプルの前記第１の組上でデータ検出を実行して、デジタル・サンプルの第２の組を生成することとを含み、前記プロセス・データ・セットがデジタル・サンプルの前記第１の組およびデジタル・サンプルの前記第２の組を含む、請求項９に記載の方法。
  11. 前記第２のチャネル・ビット密度推定値を計算することが、デジタル・サンプルの前記第２の組と前記第１のチャネル・ビット密度推定値とに少なくとも部分的に基づいて、チャネル・モデル計算回路を使用して、チャネル・モデル計算を実行することを含む、請求項１０に記載の方法。
  12. 前記チャネル・モデル計算回路から得られた出力をデジタル・サンプルの前記第１の組から減算して、誤差信号を生成することをさらに含む、請求項１１に記載の方法。
  13. 前記第２のチャネル・ビット密度推定値が、前記誤差信号と、前記プロセス・データ・セットの前記第１の部分と、前記プロセス・データ・セットの前記第２の部分と、前記第１のチャネル・ビット密度推定値とに少なくとも部分的に基づいて計算される、請求項１２に記載の方法。
  14. 前記チャネル・モデル計算回路から得られた前記出力が、前記チャネル・モデル計算回路から得られた第１の出力であり、前記方法はさらに、
    利得係数を計算することを含み、前記チャネル・モデル計算回路から得られた前記第１の出力が、前記チャネル・モデル計算回路から得られた第２の出力に前記利得係数を乗じたものである、請求項１２に記載の方法。
  15. 前記利得係数が後続する利得係数であり、前記後続する利得係数が、先行する利得係数と、前記誤差信号とに少なくとも部分的に基づいて計算される、請求項１４に記載の方法。
  16. 前記プロセス・データ・セットがユーザ・データである、請求項９に記載の方法。
  17. 前記第１のチャネル・ビット密度推定値および前記第２のチャネル・ビット密度推定値が、前記記憶媒体に対して配置されるリード／ライト・ヘッド・アセンブリを特徴付けるために使用される、請求項９に記載の方法。
  18. 前記第１のチャネル・ビット密度推定値および前記第２のチャネル・ビット密度推定値が、前記記憶媒体からデータを受け入れるリード・チャネルを最適化するために使用される、請求項９に記載の方法。
  19. 連続出力ＣＢＤ推定回路であって、
    リード・チャネル回路を含み、前記リード・チャネル回路はアナログ／デジタル変換器およびデータ検出器を含み、前記アナログ／デジタル変換器が、記憶媒体上に維持されたプロセス・データ・セットに対応するアナログ信号を受け取り、前記アナログ信号に対応するデジタル・サンプルの系列を提供し、そして前記データ検出器が、デジタル・サンプルの前記系列を受け取り、データ・サンプルの系列に基づいて、検出サンプルの系列を提供するものであり、前記推定回路はさらに、
    チャネル・モデル計算回路を含み、前記チャネル・モデル計算回路が、検出サンプルの前記系列と第１のチャネル・ビット密度推定値とを受け取り、検出サンプルの前記系列と前記第１のチャネル・ビット密度推定値とに少なくとも部分的に基づいて、チャネル・モデル出力を提供するものであり、前記推定回路はさらに、
    前記チャネル・モデル計算回路から得た出力をデジタル・サンプルの前記系列から減算して誤差信号を生成するように動作可能である加算回路と、
    前記チャネル・モデル出力から得られた出力と、前記誤差信号と、検出サンプルの前記系列とに少なくとも部分的に基づいて、第２のチャネル・ビット密度推定値を計算する適応ＣＢＤ計算回路とを含む連続出力ＣＢＤ推定回路。
  20. 前記プロセス・データ・セットが、ユーザ・データであり、前記アナログ／デジタル変換器が前記記憶媒体のユーザ・リードの最中に前記アナログ信号を受け取る、請求項１９に記載の回路。
JP2010538007A 2007-12-14 2008-10-20 記憶デバイスにおける適応ｃｂｄ推定のためのシステムおよび方法 Expired - Fee Related JP5255068B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US1365707P 2007-12-14 2007-12-14
US61/013,657 2007-12-14
PCT/US2008/080517 WO2009079089A1 (en) 2007-12-14 2008-10-20 Systems and methods for adaptive cbd estimation in a storage device

Publications (2)

Publication Number Publication Date
JP2011518399A true JP2011518399A (ja) 2011-06-23
JP5255068B2 JP5255068B2 (ja) 2013-08-07

Family

ID=40752863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010538007A Expired - Fee Related JP5255068B2 (ja) 2007-12-14 2008-10-20 記憶デバイスにおける適応ｃｂｄ推定のためのシステムおよび方法

Country Status (7)

Country Link
US (2) US8014099B2 (ja)
EP (1) EP2195809A4 (ja)
JP (1) JP5255068B2 (ja)
KR (1) KR101481203B1 (ja)
CN (1) CN101743590B (ja)
TW (1) TWI446340B (ja)
WO (1) WO2009079089A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8766995B2 (en) * 2006-04-26 2014-07-01 Qualcomm Incorporated Graphics system with configurable caches
US8884972B2 (en) * 2006-05-25 2014-11-11 Qualcomm Incorporated Graphics processor with arithmetic and elementary function units
US8869147B2 (en) 2006-05-31 2014-10-21 Qualcomm Incorporated Multi-threaded processor with deferred thread output control
US8644643B2 (en) * 2006-06-14 2014-02-04 Qualcomm Incorporated Convolution filtering in a graphics processor
US8766996B2 (en) 2006-06-21 2014-07-01 Qualcomm Incorporated Unified virtual addressed register file
KR101481203B1 (ko) * 2007-12-14 2015-01-09 엘에스아이 코포레이션 저장 디바이스에서 적응형 ｃｂｄ 추정을 위한 시스템들 및 방법들
GB0804342D0 (en) * 2008-03-07 2008-04-16 Cambridge Silicon Radio Ltd Charge transfer in a phase-locked loop
US8077427B2 (en) * 2010-04-12 2011-12-13 Lsi Corporation Fly-height control using asynchronous sampling
US8169726B2 (en) * 2010-07-19 2012-05-01 Lsi Corporation Disk file preamplifier frequency-response and time delay compensation
US8565047B2 (en) 2011-04-28 2013-10-22 Lsi Corporation Systems and methods for data write loopback based timing control
US8773811B2 (en) 2011-12-12 2014-07-08 Lsi Corporation Systems and methods for zone servo timing gain recovery
US8625216B2 (en) 2012-06-07 2014-01-07 Lsi Corporation Servo zone detector
US8681444B2 (en) 2012-06-07 2014-03-25 Lsi Corporation Multi-zone servo processor
US8564897B1 (en) 2012-06-21 2013-10-22 Lsi Corporation Systems and methods for enhanced sync mark detection
US8908304B2 (en) * 2012-07-17 2014-12-09 Lsi Corporation Systems and methods for channel target based CBD estimation
US9019641B2 (en) 2012-12-13 2015-04-28 Lsi Corporation Systems and methods for adaptive threshold pattern detection
US9053217B2 (en) 2013-02-17 2015-06-09 Lsi Corporation Ratio-adjustable sync mark detection system
US9424876B2 (en) 2013-03-14 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for sync mark mis-detection protection
US8908306B1 (en) 2013-03-15 2014-12-09 Western Digital Technologies, Inc. Disk drive measuring channel transition response by averaging isolated transitions in a read signal
US9275655B2 (en) 2013-06-11 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Timing error detector with diversity loop detector decision feedback
US10152999B2 (en) 2013-07-03 2018-12-11 Avago Technologies International Sales Pte. Limited Systems and methods for correlation based data alignment
US9129650B2 (en) 2013-07-25 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with frequency division multiplexing
US9129646B2 (en) 2013-09-07 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with mixed synchronization
US9323625B2 (en) 2013-11-12 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for lost synchronization data set reprocessing
US9129632B1 (en) * 2014-10-27 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Loop pulse estimation-based fly height detector
JP2020027675A (ja) * 2018-08-13 2020-02-20 株式会社東芝 磁気ディスク装置用の熱アクチュエータ制御値の設定方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10208395A (ja) * 1996-11-18 1998-08-07 Cirrus Logic Inc サンプリングされた振幅リードチャネル
JP2000030388A (ja) * 1998-06-02 2000-01-28 Texas Instr Inc <Ti> 提供されるピ―ク面積割合を用いた信号ｐｗ５０及びヘッドのフライ高の検出
US7136250B1 (en) * 2003-03-25 2006-11-14 Marvell International Ltd. Detecting fly height of a head over a storage medium

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3735027A (en) * 1970-11-02 1973-05-22 Skiatron Electronics Televisio Decoding scrambled television
US3973183A (en) 1971-08-20 1976-08-03 Agency Of Industrial Science & Technology Method and apparatus for detecting uneven magnetic field by a change in resistance of semiconductor element
US3973182A (en) 1971-08-20 1976-08-03 Agency Of Industrial Science & Technology Method and apparatus for detecting uneven magnetic field by hall effect in semiconductor
US4024571A (en) 1975-08-14 1977-05-17 Rca Corporation Synchronizing system employing burst crossover detection
US4777544A (en) 1986-08-15 1988-10-11 International Business Machine Corporation Method and apparatus for in-situ measurement of head/recording medium clearance
DE3938520A1 (de) 1989-11-21 1991-05-29 Teves Gmbh Alfred Verfahren und system zur messdatenerfassung und -auswertung
US5130866A (en) 1990-07-17 1992-07-14 International Business Machines Corporation Method and circuitry for in-situ measurement of transducer/recording medium clearance and transducer magnetic instability
US5278703A (en) 1991-06-21 1994-01-11 Digital Equipment Corp. Embedded servo banded format for magnetic disks for use with a data processing system
US5309357A (en) 1992-01-28 1994-05-03 Independent Scintillation Imaging Systems (Isis) Inc. Scintillation data collecting apparatus and method
US5341249A (en) 1992-08-27 1994-08-23 Quantum Corporation Disk drive using PRML class IV sampling data detection with digital adaptive equalization
US5377058A (en) 1992-12-31 1994-12-27 International Business Machines Corporation Fly height servo control of read/write head suspension
US5400201A (en) 1993-10-25 1995-03-21 Syquest Technology, Inc. Servo burst pattern for removing offset caused by magnetic distortion and method associated therewith
JPH07302938A (ja) 1994-04-28 1995-11-14 Sony Corp 圧電セラミックトランス及びその製造方法
US5798885A (en) 1994-06-06 1998-08-25 Fujitsu Limited Head positioning control for disk apparatus using peak detection, polarity detection and sector mark detection
US5862005A (en) 1994-10-11 1999-01-19 Quantum Corporation Synchronous detection of wide bi-phase coded servo information for disk drive
US5696639A (en) 1995-05-12 1997-12-09 Cirrus Logic, Inc. Sampled amplitude read channel employing interpolated timing recovery
US5796535A (en) 1995-05-12 1998-08-18 Cirrus Logic, Inc. Sampled amplitude read channel employing a user data frequency synthesizer and a servo data frequency synthesizer
US5668679A (en) 1995-12-21 1997-09-16 Quantum Corporation System for self-servowriting a disk drive
US5987562A (en) 1996-03-08 1999-11-16 Texas Instruments Incorporated Waveform sampler and method for sampling a signal from a read channel
US6023383A (en) 1996-03-19 2000-02-08 Texas Instruments Incorporated Error estimation circuit and method for providing a read channel error signal
FR2748571B1 (fr) 1996-05-09 1998-08-07 Europ Agence Spatiale Dispositif de recepteur pour systeme de navigation notamment par satellite
US6008960A (en) * 1996-08-14 1999-12-28 International Business Machines Corporation Split table generator and method for format data compression in disk drives
US5844920A (en) 1996-11-07 1998-12-01 Cirrus Logic, Inc. Thermal asperity compensation using multiple sync marks for retroactive and split segment data synchronization in a magnetic disk storage system
US5835295A (en) 1996-11-18 1998-11-10 Cirrus Logice, Inc. Zero phase restart interpolated timing recovery in a sampled amplitude read channel
US5901010A (en) 1997-02-07 1999-05-04 Cirrus Logic, Inc. Magnetic disc recording system employing two stage actuators for simultaneous accesses through multiple recording heads
US5781129A (en) 1997-03-03 1998-07-14 Motorola, Inc. Adaptive encoder circuit for multiple data channels and method of encoding
US6081397A (en) 1997-04-08 2000-06-27 International Business Machines Corporation Method and apparatus for SID-to-SID period estimation
US6009549A (en) 1997-05-15 1999-12-28 Cirrus Logic, Inc. Disk storage system employing error detection and correction of channel coded data, interpolated timing recovery, and retroactive/split-segment symbol synchronization
US5986830A (en) 1997-07-30 1999-11-16 Cirrus Logic, Inc. Read/write channel write precompensation system and method using one or more delay clocks
US6493162B1 (en) 1997-12-05 2002-12-10 Seagate Technology Llc Frame synchronization for viterbi detector
US6111712A (en) 1998-03-06 2000-08-29 Cirrus Logic, Inc. Method to improve the jitter of high frequency phase locked loops used in read channels
US6158107A (en) 1998-04-02 2000-12-12 International Business Machines Corporation Inverted merged MR head with plated notched first pole tip and self-aligned second pole tip
US6441661B1 (en) 1998-06-30 2002-08-27 Asahi Kasei Kabushiki Kaisha PLL circuit
US6208478B1 (en) 1998-07-07 2001-03-27 Texas Instruments Incorporated Read clock interface for read channel device
US6560052B2 (en) * 1998-07-13 2003-05-06 Seagate Technology Llc Implementation of variable bit density recording in storage disc drives
US6657802B1 (en) 1999-04-16 2003-12-02 Infineon Technologies Corporation Phase assisted synchronization detector
US6404829B1 (en) 1999-06-29 2002-06-11 Oak Technology, Inc. DC insensitive AGC circuit for optical PRML read channel
US6530060B1 (en) 2000-02-08 2003-03-04 Cirrus Logic, Inc. Sampled amplitude read channel employing a post processor with a boundary error compensator which compensates for boundary error events in a split-field data sector
US6611390B1 (en) * 2000-03-17 2003-08-26 Maxtor Corporation Method and apparatus for improving servo zoning for PRML detected gray code using channel bit densities
US6519102B1 (en) 2000-04-27 2003-02-11 International Business Machines Corporation Method and apparatus for implementing an in-situ digital harmonic computation facility for direct access storage device (DASD)
US6775529B1 (en) 2000-07-31 2004-08-10 Marvell International Ltd. Active resistive summer for a transformer hybrid
US6717764B2 (en) * 2000-06-02 2004-04-06 Seagate Technology Llc Method and apparatus for head fly height measurement
US6816328B2 (en) 2000-06-20 2004-11-09 Infineon Technologies North America Corp. Pseudo-synchronous interpolated timing recovery for a sampled amplitude read channel
US6400518B1 (en) 2000-11-01 2002-06-04 International Business Machines Corporation Magneto-resistive asymmetry correction circuit
US6606048B1 (en) 2000-11-16 2003-08-12 Marvell International, Ltd. Method and apparatus for equalizing the digital performance of multiple ADC's
US6490110B2 (en) 2000-12-05 2002-12-03 Cirrus Logic, Inc. Servo data detection with improved phase shift tolerance
JP2002175673A (ja) 2000-12-07 2002-06-21 Nec Corp Ｐｌｌ回路、データ検出回路及びディスク装置
JP4112809B2 (ja) 2001-01-31 2008-07-02 株式会社東芝 垂直磁気記録方式の磁気ディスク装置及びディスク製造方法
US6603622B1 (en) 2001-02-28 2003-08-05 Western Digital Technologies, Inc. Disk drive employing a sync mark detector comprising a matched filter and a dual polarity correlator
US6963521B2 (en) 2001-03-30 2005-11-08 Sony Corporation Disc drive apparatus
JP2002329329A (ja) 2001-04-27 2002-11-15 Sony Corp 相変化記録方式の光ディスク及び光ディスク装置
US6865040B2 (en) * 2001-05-22 2005-03-08 Seagate Technology, Llc Method and system for measuring fly height
US6633447B2 (en) 2001-05-25 2003-10-14 Infineon Technologies Ag Method and apparatus for compensation of second order distortion
JP4726337B2 (ja) 2001-06-27 2011-07-20 ルネサスエレクトロニクス株式会社 ワンチップマイクロコンピュータ
US6856183B2 (en) 2001-10-12 2005-02-15 Agere Systems Inc. Scheme to improve performance of timing recovery systems for read channels in a disk drive
US7082005B2 (en) 2001-10-24 2006-07-25 Agere Systems Inc. Servo data detection in the presence or absence of radial incoherence using digital interpolators
US6813108B2 (en) 2001-10-24 2004-11-02 Agere Systems Inc. Servo data detection in presence of radial incoherence using multiple data detectors
US7012771B1 (en) * 2002-01-26 2006-03-14 Maxtor Corporation Per zone variable BPI for improving storage device capacity and yield
CN100473374C (zh) * 2002-01-31 2009-04-01 西巴特殊化学品控股有限公司 微粉颜料混合物
US7126776B1 (en) 2002-04-17 2006-10-24 Western Digital Technologies, Inc. Disk drive having a sector clock that is synchronized to the angular speed of the spindle motor
US7088533B1 (en) 2002-04-23 2006-08-08 Maxtor Corporation Method of self-servo writing in a disk drive using a spiral pattern
TW563318B (en) 2002-05-20 2003-11-21 Via Optical Solution Inc Timing recovery circuit and method
JP2004014090A (ja) 2002-06-11 2004-01-15 Fujitsu Ltd データ再生装置、再生方法、及び再生装置の制御を行う回路
JP2004095047A (ja) 2002-08-30 2004-03-25 Toshiba Corp ディスク記憶装置及び同装置におけるサーボアドレスマーク検出方法
US7180696B2 (en) 2002-12-27 2007-02-20 Matsushita Electric Industrial Co., Ltd. Methods for selective multi-pass servowriting and self-servowriting
US7092462B2 (en) 2003-01-14 2006-08-15 Agere Systems Inc. Asynchronous servo RRO detection employing interpolation
US7199961B1 (en) * 2003-03-25 2007-04-03 Marvell International Ltd. Detecting fly height of a head over a storage medium
US7116504B1 (en) 2003-03-25 2006-10-03 Marvell International Ltd. DC-offset compensation loops for magnetic recording system
US6912099B2 (en) 2003-05-13 2005-06-28 Agere Systems Inc. Maximum likelihood detection of asynchronous servo data employing interpolation
US7191382B2 (en) 2003-06-02 2007-03-13 Fujitsu Limited Methods and apparatus for correcting data and error detection codes on the fly
US7308057B1 (en) 2003-06-05 2007-12-11 Maxtor Corporation Baseline wander compensation for perpendicular recording
US7038875B2 (en) 2003-07-31 2006-05-02 Seagate Technology Llc Dynamic measurement of head media spacing modulation
US7016131B2 (en) 2003-08-29 2006-03-21 Agency For Science, Technology And Research Method and implementation of in-situ absolute head medium spacing measurement
US7203017B1 (en) 2003-09-23 2007-04-10 Marvell International Ltd. Timing recovery for data storage channels with buffered sectors
US7620101B1 (en) 2003-09-24 2009-11-17 Cypress Semiconductor Corporation Equalizer circuit, communication system, and method that is adaptive to varying launch amplitudes for reducing receiver error
US7002767B2 (en) 2003-09-30 2006-02-21 Agere Systems Inc. Detection of recorded data employing interpolation with gain compensation
US7133227B2 (en) 2004-01-21 2006-11-07 Seagate Technology Llc Head polarity detection algorithm and apparatus
US7154689B1 (en) 2004-02-05 2006-12-26 Maxtor Corporation Apparatus for writing servo bursts on a disk with servo track pitch based on read element width and methods of manufacturing same
US7230789B1 (en) 2004-04-08 2007-06-12 Maxtor Corporation Method and apparatus for performing a self-servo write operation in a disk drive using spiral servo information
US7180693B2 (en) 2004-04-14 2007-02-20 Agere Systems Inc. Method and apparatus for maximum likelihood detection of data employing interpolation with compensation of signal asymmetry
US8405924B2 (en) 2004-04-30 2013-03-26 Agere Systems Llc Method and apparatus for improved address mark detection
JP4427392B2 (ja) 2004-06-22 2010-03-03 株式会社東芝 磁気記録媒体、その製造方法及び磁気記録再生装置
US7079342B1 (en) 2004-07-26 2006-07-18 Marvell International Ltd. Method and apparatus for asymmetry correction in magnetic recording channels
US7583458B2 (en) * 2004-07-28 2009-09-01 Agere Systems Inc. Channel optimization metrics
US7248426B1 (en) 2004-07-30 2007-07-24 Western Digital Technologies, Inc. Servo writing a disk drive from spiral tracks by shifting a demodulation window an integer number of sync mark intervals
US7253984B1 (en) 2004-09-02 2007-08-07 Maxtor Corporation Disk drive that generates a position error signal and a fly height signal from a servo burst pattern
US7193544B1 (en) 2004-09-08 2007-03-20 Northrop Grumman Corporation Parallel, adaptive delta sigma ADC
US7206146B2 (en) 2004-10-27 2007-04-17 Hitachi Global Storage Technologies Netherlands B.V. Biphase magnetic pattern detector using multiple matched filters for hard disk drive
US7167328B2 (en) 2004-12-17 2007-01-23 Agere Systems Inc. Synchronizing an asynchronously detected servo signal to synchronous servo demodulation
US7193798B2 (en) 2005-01-12 2007-03-20 Agere Systems, Inc. Method and apparatus for encoding and decoding a runout correction bit pattern of servo field
US7362536B1 (en) 2005-07-08 2008-04-22 Maxtor Corporation Disk drive that compensates for phase incoherence between radially adjacent servo tracks and methods thereof
JP2007087537A (ja) 2005-09-22 2007-04-05 Rohm Co Ltd 信号処理装置、信号処理方法、および記憶システム
US7693243B2 (en) 2005-09-26 2010-04-06 Via Technologies, Inc. Method and circuit for timing recovery
JP4379814B2 (ja) 2006-03-28 2009-12-09 富士通株式会社 記憶装置、制御方法、制御装置及びプログラム
US7423827B2 (en) 2006-04-20 2008-09-09 Agere Systems Inc. Systems and methods for accessing data from a variable polarity head assembly
US7679850B2 (en) 2006-05-11 2010-03-16 Seagate Technology Llc Position determination using circular shift codes
US7508616B2 (en) * 2006-05-18 2009-03-24 Seagate Technology Llc Regulating data writes responsive to head fly height
US7411531B2 (en) 2006-06-30 2008-08-12 Agere Systems Inc. Methods and apparatus for asynchronous sampling of a received signal at a downsampled rate
US7499238B2 (en) 2006-09-22 2009-03-03 Agere Systems Inc. Systems and methods for improving disk drive synchronization
US7643235B2 (en) 2006-09-28 2010-01-05 Seagate Technology Llc Synchronization for data communication
TWI392297B (zh) 2006-10-06 2013-04-01 Realtek Semiconductor Corp 補償基線游離的裝置及方法
US7446690B2 (en) 2006-11-06 2008-11-04 Atmel Corporation Apparatus and method for implementing an analog-to-digital converter in programmable logic devices
US7420498B2 (en) 2006-11-22 2008-09-02 Infineon Technologies Ag Signal converter performing a role
US7768730B2 (en) 2007-04-30 2010-08-03 Broadcom Corporation Base line control electronics architecture
US7602567B2 (en) 2007-06-28 2009-10-13 Lsi Corporation Feed-forward DC restoration in a perpendicular magnetic read channel
CN101136217B (zh) * 2007-10-18 2011-09-14 清华大学 用于蓝光高密度光盘伺服系统的周期自适应重复控制器
KR101481203B1 (ko) * 2007-12-14 2015-01-09 엘에스아이 코포레이션 저장 디바이스에서 적응형 ｃｂｄ 추정을 위한 시스템들 및 방법들

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10208395A (ja) * 1996-11-18 1998-08-07 Cirrus Logic Inc サンプリングされた振幅リードチャネル
JP2000030388A (ja) * 1998-06-02 2000-01-28 Texas Instr Inc <Ti> 提供されるピ―ク面積割合を用いた信号ｐｗ５０及びヘッドのフライ高の検出
US7136250B1 (en) * 2003-03-25 2006-11-14 Marvell International Ltd. Detecting fly height of a head over a storage medium

Also Published As

Publication number Publication date
US8014099B2 (en) 2011-09-06
TWI446340B (zh) 2014-07-21
CN101743590B (zh) 2013-05-29
WO2009079089A1 (en) 2009-06-25
EP2195809A4 (en) 2010-11-24
JP5255068B2 (ja) 2013-08-07
KR101481203B1 (ko) 2015-01-09
US20090154003A1 (en) 2009-06-18
EP2195809A1 (en) 2010-06-16
US8154818B2 (en) 2012-04-10
CN101743590A (zh) 2010-06-16
US20100182718A1 (en) 2010-07-22
TW200937398A (en) 2009-09-01
KR20100091942A (ko) 2010-08-19

Similar Documents

Publication Publication Date Title
JP5255068B2 (ja) 記憶デバイスにおける適応ｃｂｄ推定のためのシステムおよび方法
TWI433141B (zh) 適應性基線補償之系統及方法
JP4943265B2 (ja) ディスク駆動システムのリード回路及びリード回路の信号処理方法
JP4812586B2 (ja) 非対称性キャンセル・コンポーネント、ストレージ・ドライブ
EP2191569B1 (en) Systems and methods for mitigating latency in a data detector feedback loop
US8422160B1 (en) Harmonic sensor
JP5178844B2 (ja) 記録チャネルにおける適応等化のためのシステムおよび方法
TWI476765B (zh) 包含減少潛時迴路復原的硬碟機資料儲存的系統及方法
KR20100091940A (ko) 서보 데이터를 사용하는 플라이―하이트 제어를 위한 시스템들 및 방법들
KR20060045121A (ko) 동적 등화기 최적화 장치
JP2004080210A (ja) デジタルフィルタ
KR20110002770A (ko) 판독 채널에서 포맷 효율적 타이밍 복구를 위한 시스템들 및 방법들
JP2012033259A (ja) チャネル・パラメータの推定のためのダイビット抽出
WO2007051693A2 (en) Adaptive asynchronous equalization using leakage
US9971913B1 (en) Adaptively combining waveforms
US20070153889A1 (en) Application of leakage to an adaptive equalizer
US8615539B2 (en) Coefficient control for filter in magnetic media read channel
US9130507B1 (en) Gain smoothing for burst demodulation in servo channel
JP5099035B2 (ja) デジタルフィルタ
US20140139939A1 (en) Adaptive servo address mark detection
JP2009259323A (ja) 信号品質評価装置およびドライブ制御回路
JP2007172685A (ja) データ再生装置、及び、利得調整器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120511

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130418

R150 Certificate of patent or registration of utility model

Ref document number: 5255068

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees