JP2009259323A - 信号品質評価装置およびドライブ制御回路 - Google Patents
信号品質評価装置およびドライブ制御回路 Download PDFInfo
- Publication number
- JP2009259323A JP2009259323A JP2008106095A JP2008106095A JP2009259323A JP 2009259323 A JP2009259323 A JP 2009259323A JP 2008106095 A JP2008106095 A JP 2008106095A JP 2008106095 A JP2008106095 A JP 2008106095A JP 2009259323 A JP2009259323 A JP 2009259323A
- Authority
- JP
- Japan
- Prior art keywords
- quality evaluation
- signal quality
- circuit
- signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【課題】高記録密度条件下における情報記録媒体に記録された信号に対する信号品質評価指標を、ドライブ制御回路内の小規模な回路で演算することを可能とする信号品質評価装置を提供する。
【解決手段】波形等化した再生信号101についての等化誤差を用いた平均化処理と、平均化処理の結果を用いた除算処理とを含む演算処理により信号品質評価指標を演算する信号品質評価装置であって、少なくとも平均化処理の一部または全部を含み、チャネルクロック周期で行う第1の演算処理までを行う信号品質評価指標演算補助回路140と、バッファ160と、更新タイミング生成回路150と、バッファ160に格納されている第1の演算処理の結果を用いて、少なくとも除算処理を含み、信号品質評価指標を演算する第2の演算処理を行うマイクロプロセッサ190とを有し、マイクロプロセッサ190では、第2の演算処理をソフトウェアを実行することにより行う。
【選択図】図1
【解決手段】波形等化した再生信号101についての等化誤差を用いた平均化処理と、平均化処理の結果を用いた除算処理とを含む演算処理により信号品質評価指標を演算する信号品質評価装置であって、少なくとも平均化処理の一部または全部を含み、チャネルクロック周期で行う第1の演算処理までを行う信号品質評価指標演算補助回路140と、バッファ160と、更新タイミング生成回路150と、バッファ160に格納されている第1の演算処理の結果を用いて、少なくとも除算処理を含み、信号品質評価指標を演算する第2の演算処理を行うマイクロプロセッサ190とを有し、マイクロプロセッサ190では、第2の演算処理をソフトウェアを実行することにより行う。
【選択図】図1
Description
本発明は、情報記録媒体から再生された信号の品質を評価する信号品質評価装置に関し、特に、情報記録媒体に記録された信号を再生し、その再生信号の評価を行うドライブ制御回路に実装される信号品質評価装置に適用して有効な技術に関するものである。
光ディスクなどの情報記録媒体の再生では、従来は、再生信号と基準電位との大小比較により符号判別が行われていたため、信号品質評価に関しても同様に、基準電位でスライスして得られるエッジ位置のジッタにより評価されることが一般的であった。しかしながら、近年の記録密度が非常に高い情報記録媒体では、隣接する符号からの干渉による短いマークに対する再生信号の減衰が顕著となりエッジが正しく検出できないことが多く、従来の手法を適用できない。
一方で、高密度な情報記録媒体から精度良くデータを復号する手法として、PRML(Partial Response Maximum Likelihood)と呼ばれる信号検出方法が知られている。この手法では、ノイズ成分を高めないように、再生波形に対して符号間干渉を有する波形に等化(PR等化)を行い、ビタビ復号(ML)と呼ばれる手法でデータを識別する。PR等化では、1つの記録ビットがデータ周期(クロック)毎の振幅で規定され、例えば、PR(a,b,c)は、時刻0での振幅がa、時刻Tでの振幅がb、時刻2Tでの振幅がc、それ以外の時刻での振幅は0となる系列で表されることを示している。振幅が0でない成分の総数は拘束長と呼ばれる。
PRMLでは、エッジ位置を検出してデータを復号するのではなく、再生波形をクロック周期毎にサンプリングして得られた値を用いて、ビタビ復号によりデータを復号する。このため、エッジ位置の時間的な揺らぎ情報だけではPRMLでの信号検出の性能を推測することは困難である。そこで、PRMLによる信号検出の性能を評価する指標として、非特許文献1には、PRMLの演算特性を考慮することにより、記録密度が高くジッタ測定が困難な場合においても信号品質の評価を可能とする、ジッタに変わる信号品質評価指標が記載されている。また、同様の指標は特許文献1にも記載されている。
特開2004−213862号公報
佐藤裕治監修、柏原裕他著,「図解HD DVDハンドブック」,インプレスジャパン,2007年4月,p.70−75
情報記録媒体に対してより高密度な記録を行うためには、記録条件の高精度化が要求される。特に、光ディスクでは媒体の種別や品質およびドライブ装置の倍速などにより最適な記録条件が異なるため、これらの条件に合わせて記録パラメータの学習や調整を行うべきである。このため、このような記録パラメータの学習や調整に用いる品質指標として、上記のような信号品質評価指標をディスクドライブ装置内で演算できる必要がある。
ところで、特許文献1では、信号品質評価指標は数4式のように表されている。
ここで、εiはパーシャルレスポンス特性と、想定するエラーの起こり方によって決まる定数であり、vkは等化誤差、Nはサンプル数を示す。
また、特許文献1および非特許文献1では、パーシャルレスポンス特性としてh0=1,h1=2,h2=2,h3=2,h4=1を対象とし、(ε0,ε1,ε2,ε3,ε4)=(1,2,2,2,1)、(ε0,ε1,ε2,ε3,ε4,ε5,ε6)=(1,2,1,0,−1,−2,−1)、および(ε0,ε1,ε2,ε3,ε4,ε5,ε6,ε7,ε8)=(1,2,1,0,0,0,1,2,1)となる3通りのエラー形式に対して数4式の値を求め、そのうちの最小のものを信号品質評価指標とする方式が記載されている。さらに、このときの数4式の値に対して近似を行い、3通りのエラー形式に対する信号品質評価指標を以下の数5式、数6式、数7式に従って求めることが記載されている。
ここで、Riは、等化誤差vkに対してiサンプル時間だけ離れた等化誤差vk+iを乗じて十分に大きいサンプル数Nに対して求めた平均として得られる自己相関値であり、数8式のように表される。
しかしながら、上記のいずれの信号品質評価指標においても、その演算の際には除算処理が必要とされる。特に、除算処理を回路化した除算処理回路は複雑であり規模が大きいため、当該信号品質評価指標をディスクドライブ装置内に実装されるドライブ制御回路において演算することに対する障害となる。
そこで、本発明の目的は、ジッタでは信号品質が評価できないような高記録密度条件下で、情報記録媒体に記録された信号に対する信号品質評価指標を、ドライブ制御回路内の小規模な回路で演算することを可能とする信号品質評価装置およびドライブ制御回路を提供することにある。本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
本発明の代表的な実施の形態による信号品質評価装置は、PR等化における等化誤差を求める等化誤差算出回路と、信号品質評価指標を演算する一部の演算を行う信号品質評価指標演算補助回路と、信号品質評価指標演算補助回路での演算結果を保持するバッファと、バッファの値の更新タイミングを決定する更新タイミング生成回路と、マイクロプロセッサとを有する。この構成により、信号品質評価指標演算補助回路では信号品質評価指標を演算する際の演算処理のうち少なくとも平均化処理の一部または全部を含む演算処理までを行い、バッファに格納された信号品質評価指標演算補助回路での演算結果を用いて、マイクロプロセッサにおけるソフトウェア処理によってそれ以降の除算処理を含む演算を行って、信号品質評価指標を演算することを特徴とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
本発明の代表的な実施の形態によれば、ジッタでは信号品質が評価できないような高記録密度条件下で、情報記録媒体に記録された信号に対する信号品質評価指標を、ドライブ制御回路内の小規模な回路で演算することが可能となる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。
<概要>
上述した、特許文献1や非特許文献1に記載されているような信号品質評価指標を演算する際には、一般的に、チャネルクロック周期で等化誤差を求めた後、何らかの演算により得られた値に対して平均値演算を行う順をとる。このため、この平均値演算処理を境界として、チャネルクロック周期もしくはその数倍程度の短い周期で演算を行う必要のある処理と、数千クロック以上の長い周期で演算を行えばよい処理とに分割される。そこで、本発明の一実施の形態の信号品質評価装置では以下のような構成をとる。
上述した、特許文献1や非特許文献1に記載されているような信号品質評価指標を演算する際には、一般的に、チャネルクロック周期で等化誤差を求めた後、何らかの演算により得られた値に対して平均値演算を行う順をとる。このため、この平均値演算処理を境界として、チャネルクロック周期もしくはその数倍程度の短い周期で演算を行う必要のある処理と、数千クロック以上の長い周期で演算を行えばよい処理とに分割される。そこで、本発明の一実施の形態の信号品質評価装置では以下のような構成をとる。
本発明の一実施の形態の信号品質評価装置は、大別すると等化誤差を求める手段、信号品質評価指標演算補助回路、バッファ、マイクロプロセッサから構成される。等化誤差を求める手段は、情報記録媒体からの再生波形に対して量子化と標本化を行うとともに波形等化を行うPR等化回路と、このPR等化回路から得られた波形を受けて復号を行う識別器と、この識別器によって復号されたデータより、歪みや雑音のない理想的な再生波形を推定し、この理想波形とPR等化回路から得られた波形との差分信号を算出する等化誤差算出回路から構成され、これらはチャネルクロック周期で処理を行う。
さらに、等化誤差算出回路により算出された等化誤差に対して、少なくとも上記平均化処理の一部または全部を含み、チャネルクロック周期で行う演算処理までを行う信号品質評価指標演算補助回路を有する。さらに、信号品質評価指標演算補助回路で得られた演算結果を、チャネルクロック周期より十分長い周期でその値の更新を行うとともに、その周期の間は値を保持するバッファと、バッファの値の更新を行うタイミングを決める更新タイミング信号の生成を行う更新タイミング生成回路とを有する。このバッファはマイクロプロセッサからの読み取りが可能なものとする。以上が、ハードウェアでの演算を行う部分の構成である。
さらに、以上のハードウェアでの演算によって得られた値を用いてソフトウェア処理を行う。このために、上記バッファに格納された値を取得可能なマイクロプロセッサを用いる。このマイクロプロセッサは、バッファの値を取得して、チャネルクロック周期より十分長い周期で、少なくとも除算処理を含む信号品質評価指標の演算処理をソフトウェアにより行う。
このような本発明の一実施の形態の信号品質評価装置について、以下では図面を用いて説明する。なお、以下の説明においては、パーシャルレスポンス形式をPR(h0,h1,h2,h3,h4)とし、(ε0,ε1,ε2,ε3,ε4)=(h0,h1,h2,h3,h4)、(ε0,ε1,ε2,ε3,ε4,ε5,ε6)=(h0,h1,(h2−h0),(h3−h1),(h4−h2),−h3,−h4)、(ε0,ε1,ε2,ε3,ε4,ε5,ε6,ε7,ε8)=(h0,h1,(h2−h0),(h3−h1),(h4−h2+h0),(−h3+h1),(−h4+h2),h3,h4)となる3通りのエラー形式に対する数4式の値Sのうち、最小のものを選択して得られる信号品質評価指標を例に説明する。
ただし、前述の数5式、数6式、数7式を導く方法と同様に、数4式は各エラー形式に対して以下の数9式、数10式、数11式のように近似できる。
従って、各信号品質評価指標Sの演算処理の詳細については、数9式、数10式、数11式によるものとして説明を行う。なお、以下では、各エラー形式に対応して求められる各信号品質評価指標をS1、S2、S3と表記し、これらのうち最小のものをSと表記するものとする。
<実施の形態1>
本発明の実施の形態1である信号品質評価装置は、ディスクドライブ装置のドライブ制御回路において前述の信号品質評価指標Sを演算するものである。図1は、本実施の形態の信号品質評価装置の機能ブロックの構成例を表した図である。信号品質評価装置は、PR等化回路110、識別器120、等化誤差算出回路130、信号品質評価指標演算補助回路140、更新タイミング生成回路150、バッファ160、マイコンインタフェース回路170、プログラムメモリ180、マイクロプロセッサ190を有する構成となっている。
本発明の実施の形態1である信号品質評価装置は、ディスクドライブ装置のドライブ制御回路において前述の信号品質評価指標Sを演算するものである。図1は、本実施の形態の信号品質評価装置の機能ブロックの構成例を表した図である。信号品質評価装置は、PR等化回路110、識別器120、等化誤差算出回路130、信号品質評価指標演算補助回路140、更新タイミング生成回路150、バッファ160、マイコンインタフェース回路170、プログラムメモリ180、マイクロプロセッサ190を有する構成となっている。
PR等化回路110では、再生信号101をA/D変換器により一定周波数でサンプリングして得た波形データに対して波形等化を加えることにより、再生信号101に位相同期しており、かつノイズ成分をできるだけ抑制しつつ、PR波形に基づく目標波形にできるだけ近くなるように等化した等化再生波形データ102を生成する。A/D変換以降の処理は全てデジタル処理で行うものとする。なお以下では、再生信号101の直流成分は、図示しないハイパスフィルタもしくはそれに類する直流成分補償回路により低減されており、無視できるものとして説明する。
識別器120は、等化再生波形データ102からビタビ復号処理により2値化したデータ(復号データ103)を判別する。等化誤差算出回路130は、復号データ103を用いて推定した理想波形と等化再生波形データ102との差分をチャネルクロック周期ごとに算出することにより等化誤差信号104を生成する。信号品質評価指標演算補助回路140は、等化誤差信号104に対して所定の信号品質評価指標の演算処理のうち、少なくとも平均化処理の一部または全部を含む演算処理までを行う。
更新タイミング生成回路150は、信号品質評価指標演算補助回路140により演算された値に対して、上述の平均化処理に必要なサンプル数の転送時間よりも大きい間隔でサンプルホールドを行うための更新タイミング信号105を生成し、信号品質評価指標演算補助回路140およびバッファ160とマイクロプロセッサ190へ出力する。マイクロプロセッサ190への出力は、割り込み端子や入出力ポートに直接接続して出力してもよいし、バッファ160の特定位置にフラグを設け、マイクロプロセッサ190がこの位置を監視することによって実現してもよい。
バッファ160は、レジスタもしくはメモリ素子で構成されており、更新タイミング生成回路150で生成された更新タイミング信号105のタイミングで、信号品質評価指標演算補助回路140により演算された値による更新と格納を行う。また、マイコンインタフェース回路170からのレジスタアクセス制御信号106に接続されており、マイクロプロセッサ190からの読み出しを可能とする。
マイコンインタフェース回路170は、マイクロプロセッサ190からのレジスタ読み出しコマンドやレジスタ書き込みコマンドをレジスタアクセス制御信号106に変換する。これにより、マイクロプロセッサ190から、レジスタアクセス制御信号106に接続されたバッファ160や、図示しない各種設定レジスタやモニタレジスタ、バッファメモリ等へのアクセスを可能とする。プログラムメモリ180には、ドライブ制御用の機械語プログラムコードが格納されており、このプログラムコードには信号品質評価指標の演算処理のうち信号品質評価指標演算補助回路140で演算された値を取得してそれ以降の演算を行うための処理が含まれる。
マイクロプロセッサ190は、プログラムメモリ180に格納されたドライブ制御用のプログラムコードを実行し、マイコンインタフェース回路170を通して各レジスタへの書き込みと読み出しを適宜行うことにより、ディスクドライブ装置全体の制御を行う。特に、本実施の形態では、マイクロプロセッサ190は、更新タイミング生成回路150の生成する更新タイミング信号105をトリガとして、信号品質評価指標Sを演算するためバッファ160へのアクセスとソフトウェア(プログラムメモリ180に格納されたプログラムコード)による演算処理を実行する。
以上のような構成によれば、ハードウェアとして除算回路を必要としないため、比較的小規模かつ容易に実現することが可能である。また、ディスクドライブ装置制御用のマイクロプロセッサ190において小規模なソフトウェアを実行することによって、ディスクドライブ装置上での信号品質評価指標Sの演算が可能になる。以下では、この装置を構成する各要素の詳細について説明する。
[等化誤差算出回路130の構成例]
図2、図3は、それぞれ図1における等化誤差算出回路130の構成例を示した図である。図2に示す例では、PR等化回路110により生成された等化再生波形データ102を入力として識別器120によって復号された1または0の2値からなる復号データ103に対して、PR等化器の目標とするパーシャルレスポンス形式(図2ではPR(1,2,2,2,1)の場合を示している)に対応した値を係数とする畳み込み符号器210を通すことによって理想波形201を生成する。
図2、図3は、それぞれ図1における等化誤差算出回路130の構成例を示した図である。図2に示す例では、PR等化回路110により生成された等化再生波形データ102を入力として識別器120によって復号された1または0の2値からなる復号データ103に対して、PR等化器の目標とするパーシャルレスポンス形式(図2ではPR(1,2,2,2,1)の場合を示している)に対応した値を係数とする畳み込み符号器210を通すことによって理想波形201を生成する。
一方で、前述の理想波形201の生成に必要なクロック数(識別器120と畳み込み符号器210のそれぞれの処理に要するクロック数の和に相当する)と同一の遅延時間を、遅延回路220によって等化再生波形データ102に対して与える。遅延回路220は、識別器120と畳み込み符号器210のクロックと同一のクロックで動作するシフトレジスタによって構成する。図2の構成では、このようにして得られた理想波形201と遅延された等化再生波形データ102との差分をチャネルクロックごとに算出することによって、等化誤差信号104を生成する。
図3に示す例では、PR等化回路110により生成された等化再生波形データ102 を入力として識別器120によって復号された1または0の2値からなる復号データ103に対して、復号データパターン生成回路320によって生成された、PR等化器の目標とするパーシャルレスポンス形式の拘束長とおなじだけの長さの連続したデータパターン(基準値選択用データパターン302)を用いて、理想波形生成用セレクタ330に入力されたビタビ復号用振幅基準値301の中から対応したものを選択することによって理想波形201を生成する。
一方で、前述の理想波形201の生成に必要なクロック数(識別器120と復号データパターン生成回路320のそれぞれの処理に要するクロック数の和に相当する)と同一の遅延時間を、遅延回路220によって等化再生波形データ102に対して与える。遅延回路220は、識別器120と復号データパターン生成回路320のクロックと同一のクロックで動作するシフトレジスタによって構成する。図3の構成では、このようにして得られた理想波形201と遅延された等化再生波形データ102との差分をクロックごとに算出することによって、等化誤差信号104を生成する。
[更新タイミング生成回路150の構成例]
図4〜図6は、それぞれ図1における更新タイミング生成回路150の構成例を示した図である。図4に示す例は、再生される信号の領域や種別に関わらず、一定の周期で更新タイミング信号105を生成する場合の構成例であり、内部に演算期間設定回路410、自走カウンタ420、および比較器430を有する。
図4〜図6は、それぞれ図1における更新タイミング生成回路150の構成例を示した図である。図4に示す例は、再生される信号の領域や種別に関わらず、一定の周期で更新タイミング信号105を生成する場合の構成例であり、内部に演算期間設定回路410、自走カウンタ420、および比較器430を有する。
演算期間設定回路410は、更新タイミング信号105を生成する間隔、すなわち信号品質評価指標のサンプリングを行う周期の設定を保持する回路であり、この周期の値は、レジスタアクセス制御信号106とマイコンインタフェース回路170を介してマイクロプロセッサ190からアクセスすることにより設定が可能である。比較器430は、演算期間設定回路410に設定されたサンプリング周期と自走カウンタ420の値とを比較し、自走カウンタ420の値がサンプリング周期の値と等しくなった場合に1、それ以外の場合に0の値を出力する。
自走カウンタ420は、リセット信号として比較器430の出力が接続されており、比較器430の出力の値が1となったときにカウンタ値が0に初期化され、それ以外のときはクロックごとに値を1ずつインクリメントする。このような回路において、比較器430の出力を更新タイミング信号105として用いることによって、演算期間設定回路410に設定された値に応じた周期ごとに更新タイミング信号105を生成することが可能である。
図5に示す例は、マイクロプロセッサ190からのレジスタへのアクセスのタイミングをトリガとして、予め設定した期間だけ測定を行うための更新タイミング信号105を生成する場合の構成例であり、内部に演算期間設定回路410、カウンタ510、カウンタ起動レジスタ520、および比較器430を有する。
演算期間設定回路410は、図4の例と同様に、信号品質評価指標のサンプリングを行う演算期間の設定を保持する回路であり、この演算期間の値は、レジスタアクセス制御信号106とマイコンインタフェース回路170を介してマイクロプロセッサ190からアクセスすることにより設定が可能である。カウンタ起動レジスタ520は、レジスタアクセス制御信号106とマイコンインタフェース回路170を介してマイクロプロセッサ190からのアクセスが可能であり、マイクロプロセッサ190からの、カウンタ510の起動の指示を格納する書き込み動作のタイミングをトリガとして単パルス信号を生成する。
カウンタ510は、カウンタ起動レジスタ520の生成したパルスのタイミングで初期化を行い、それ以外ではクロックごとに値を1ずつインクリメントする。比較器430では、演算期間設定回路410に設定された演算期間の値とカウンタ510の値とを比較し、カウンタ510の値が演算期間の値と等しくなった場合に1、それ以外の場合に0の値を出力する。このような回路において、比較器430の出力を更新タイミング信号105として用いることによって、予め設定した期間だけ測定を行うための更新タイミング信号105を生成することが可能である。
図6に示す例は、ディスク上の測定領域をアドレスで指定し、1アドレスの割り振られる領域ごとにタイミング信号を生成する場合の構成例であり、内部に測定開始アドレス設定回路610、測定終了アドレス設定回路620、アドレス検出回路630、比較器640、650、AND回路660を有する。
測定開始アドレス設定回路610と測定終了アドレス設定回路620は、測定対象とするディスク上の領域の開始位置のアドレスと終了位置のアドレスを設定する回路であり、ともにレジスタアクセス制御信号106とマイコンインタフェース回路170を介してマイクロプロセッサ190からアクセスすることにより設定が可能である。アドレス検出回路630は、識別器120の出力する復号データ103に基づいて、現在再生している領域に対するアドレス情報の検出を行い、検出されたアドレスである検出アドレス信号603と、アドレス情報が検出されたタイミングを示すアドレス検出タイミング信号604とを出力する。
比較器640は、測定開始アドレス設定回路610に設定された測定開始位置のアドレスを示す測定開始アドレス信号601とアドレス検出回路630で検出された検出アドレス信号603との比較を行い、検出アドレス信号603の値が測定開始アドレス信号601の値以上である期間において1の値を出力し、それ以外の期間において0の値を出力する。一方、比較器650は、アドレス検出回路630で検出された検出アドレス信号603と測定終了アドレス設定回路620に設定された測定終了位置のアドレスを示す測定終了アドレス信号602との比較を行い、測定終了アドレス信号602の値が検出アドレス信号603の値以上である期間において1の値を出力し、それ以外の期間において0の値を出力する。
比較器640と比較器650の出力の論理積をとると、測定対象としたい期間を示す正論理のゲート信号が得られる。このようにして得られるゲート信号に対してさらにアドレス検出タイミング信号604との論理積をとることにより、ディスク上の測定領域をアドレスで指定し、1アドレスの割り振られる領域ごとに更新タイミング信号105を生成することができる。図6の例では、上述した2段の論理積処理を3入力のAND回路660で纏めて構成し、AND回路660の出力を更新タイミング信号105としているが、このような構成に限られない。
以上では、図4〜図6に示す3種類の方式からなる更新タイミング生成回路150の例を説明したが、これら3種類の回路要素のうちの複数を同時に単独の更新タイミング生成回路150に包含する構成として、マイクロプロセッサ190から書き込み可能な設定レジスタ等によって制御されるセレクタを用いて、そのうちの一つの出力を選択する構成としてもよい。
[信号品質評価指標演算補助回路140の第1の構成例]
図7は、信号品質評価指標演算補助回路140の第1の構成例を示す図である。図7の例では、等化誤差信号104を入力としており、積算回路711〜719の値と、サンプリング期間を示すカウンタ720の値である測定期間カウント値701をバッファ160を介してマイクロプロセッサ190から読み出す構成となっている。ここで、積算回路711〜719では、信号品質評価指標Sを演算するための数9式、数10式、数11式における各自己相関値Ri(iは0以上8以下の整数)の演算に用いる中間処理値となる値Σvkvk−n(nは0以上8以下の整数)を演算する。
図7は、信号品質評価指標演算補助回路140の第1の構成例を示す図である。図7の例では、等化誤差信号104を入力としており、積算回路711〜719の値と、サンプリング期間を示すカウンタ720の値である測定期間カウント値701をバッファ160を介してマイクロプロセッサ190から読み出す構成となっている。ここで、積算回路711〜719では、信号品質評価指標Sを演算するための数9式、数10式、数11式における各自己相関値Ri(iは0以上8以下の整数)の演算に用いる中間処理値となる値Σvkvk−n(nは0以上8以下の整数)を演算する。
この構成において、チャネルクロックに同期して動作するシフトレジスタによって、等化誤差信号104(vk)についてそれぞれ1クロックから8クロックだけ遅延させた信号vk−1,vk−2,vk−3,…,vk−8を生成し、乗算回路によってvk,…,vk−8の9つの値に対してそれぞれvkを乗じる。積算回路711〜719では、このようにして得られた値vkvk−n(nは0以上8以下の整数)についてチャネルクロック周期で随時積算を行い、更新タイミング信号105のタイミングで積算値を初期化する。また、カウンタ720は、クロックごとに一定値の加算を繰り返し、更新タイミング信号105のタイミングで積算値を初期化することにより、積算時間に比例した値を出力する。
なお、積算回路711〜719とカウンタ720に入力されるものと同一の更新タイミング信号105はバッファ160へも入力される。バッファ160では、更新タイミング信号105のタイミングで、初期化を行う直前におけるカウンタ720の値N(積算時間に対応したクロック数を示す)と積算回路711〜719の値Σvkvk−n(nは0以上8以下の整数)とを格納する。
マイクロプロセッサ190は、更新タイミング信号105のタイミングを検出すると、バッファ160に格納された積算回路711〜719およびカウンタ720の値を取得する。以降では、マイクロプロセッサ190によるソフトウェア処理によって信号品質評価指標の演算処理が行われる。なお、更新タイミング信号105のタイミング検出方法に関しては特に図示していないが、更新タイミング信号105をマイクロプロセッサ190の割り込み端子や入出力ポートに接続することによって直接検出できるようにしてもよいし、バッファ160の特定位置に更新タイミング信号105が生成されたことを示すフラグを設け、マイクロプロセッサ190がこの位置を監視することによって検出を行ってもよい。
図8は、図7の構成例に対応した、マイクロプロセッサ190でのソフトウェア処理の例を示すフローチャートである。最初に、更新タイミング信号105のタイミングを検出したかどうかにより、バッファ160の更新タイミングかどうかを判定する(ステップS801)。更新タイミング信号105を検出した場合は、積算回路711〜719の値Σvkvk−n(nは0以上8以下の整数)とカウンタ720の値Nとをバッファ160より取得する(ステップS802)。次に、取得したカウンタ720の値Nで各積算回路711〜719の値Σvkvk−n(nは0以上8以下の整数)を除することによって、数8式に示した自己相関値Ri(iは0以上8以下の整数)を求める(ステップS803)。
次に、数9式、数10式、数11式に示した、各エラー形式に対応した信号品質評価指標S1、S2、S3を求める(ステップS804〜S806)。ここで、図8の例では、求める順番をS1、S2、S3の順としたが、この順序は入れ替わってもよい。ステップS804〜S806における、S1、S2、S3のそれぞれの計算では、まず、ステップS803で求めた自己相関値Ri(iは0以上8以下の整数)を用いて、数9式、数10式、数11式の右辺の分母値を求め、次に、数9式、数10式、数11式の右辺の分子値を計算し、分子値から分母値を除することによってS1、S2、S3の値を求める。
最後に、計算されたS1、S2、S3のうちから最小のものを選択することによって、信号品質評価指標Sを求める(ステップS807)。図8の例では、まずS2とS3とを比較し、さらにそのいずれか小さい方とS1とを比較することによって判定しているが、この順序および選択方法には限られず、S1、S2、S3のうちから最小の値が求まる手順であればよい。
このような信号品質評価指標演算補助回路140は、ハードウェアとして除算回路を必要としないため比較的小規模かつ容易に実現が可能である。また、ディスクドライブ装置の制御用のマイクロプロセッサ190において、図8に示したような手順を行う小規模なソフトウェアを実行することによって、ディスクドライブ装置上での信号品質評価指標Sの演算が可能となる。
[信号品質評価指標演算補助回路140の第2の構成例]
図9は、信号品質評価指標演算補助回路140の第2の構成例を示す図である。図7の構成例と異なる点は、図7の積算回路711〜719およびカウンタ720に代わり、ローパスフィルタ(LPF)911〜919を有する点である。LPF911〜919の出力は、それぞれvkvk−n(nは0以上8以下の整数)の平均値となり、数8式に示す自己相関値Ri(iは0以上8以下の整数)と等価である。図9の例では、等化誤差信号104を入力としており、上述のLPF911〜919の値をバッファ160を介してマイクロプロセッサ190から読み出す構成となっている。
図9は、信号品質評価指標演算補助回路140の第2の構成例を示す図である。図7の構成例と異なる点は、図7の積算回路711〜719およびカウンタ720に代わり、ローパスフィルタ(LPF)911〜919を有する点である。LPF911〜919の出力は、それぞれvkvk−n(nは0以上8以下の整数)の平均値となり、数8式に示す自己相関値Ri(iは0以上8以下の整数)と等価である。図9の例では、等化誤差信号104を入力としており、上述のLPF911〜919の値をバッファ160を介してマイクロプロセッサ190から読み出す構成となっている。
図10は、LPF911〜919の構成例を示した図である。図10においてu(k)は時刻kT(kは整数、Tはクロック周期)における入力信号であり、y(k)は同時刻における出力信号であり、数12式に示す伝達関数を有するカットオフ周波数fc=1/(2πτ)の一次ローパスフィルタの入出力に対して、クロック周期Tで標本化したものと等価である。
なお、図10のローパスフィルタでは、起動後に出力が自己相関値Riまで収束するために時定数τに比例した時間だけの遅延量を要する(例えば誤差1%以内に収束するためには概ね時定数の5倍程度の時間が必要となる)。一方で遅延量を小さくするために時定数τを小さくすると帯域幅が広くなり、雑音および不要な交流成分を通過させてしまう。したがってこれらの両方に配慮して時定数(Nの値)を定める。
図9のバッファ160では、更新タイミング信号105のタイミングで、LPF911〜919の値Rn=Σvkvk−n/N(nは0以上8以下の整数)を格納する。マイクロプロセッサ190は、更新タイミング信号105のタイミングを検出すると、バッファ160に格納されたLPF911〜919の値、すなわちこのタイミングで格納されている自己相関値を取得する。以降では、マイクロプロセッサ190によるソフトウェア処理によって信号品質評価指標の演算処理が行われる。
なお、図7の例と同様に、更新タイミング信号105のタイミング検出方法に関しては特に図示していないが、更新タイミング信号105をマイクロプロセッサ190の割り込み端子や入出力ポートに接続することによって直接検出できるようにしてもよいし、バッファ160の特定位置に更新タイミング信号105が生成されたことを示すフラグを設け、マイクロプロセッサ190がこの位置を監視することによって検出を行ってもよい。
図11は、図9の構成例に対応した、マイクロプロセッサ190でのソフトウェア処理の例を示すフローチャートである。最初に、更新タイミング信号105のタイミングを検出したかどうかにより、バッファ160の更新タイミングかどうかを判定する(ステップS1101)。更新タイミング信号105を検出した場合は、LPF911〜919の値、すなわちこのタイミングで格納されている自己相関値Ri(iは0以上8以下の整数)をバッファ160より取得する(ステップS1102)。
これ以降、ステップS1102で取得した自己相関値Ri(iは0以上8以下の整数)を用いて、数9式、数10式、数11式に示した、各エラー形式に対応した信号品質評価指標S1、S2、S3を求め(ステップS1103〜S1105)、計算されたS1、S2、S3のうちから最小のものを選択することによって、信号品質評価指標Sを求める(ステップS1106)が、これらの処理は、図8に示したフローチャートにおけるステップS804〜S807の処理と同様であるため説明は省略する。
このような信号品質評価指標演算補助回路140は、ハードウェアとして除算回路を必要としないため比較的小規模かつ容易に実現が可能である。また、ディスクドライブ装置の制御用のマイクロプロセッサ190において、図11に示したような手順を行う小規模なソフトウェアを実行することによって、ディスクドライブ装置上での信号品質評価指標Sの演算が可能となる。なお、図9の構成によれば、図7の構成例と比較してハードウェア処理とソフトウェア処理の両方に関して若干簡略に実現可能であるが、LPF911〜919の帯域幅および応答の遅延量に関する配慮が必要である。
[信号品質評価指標演算補助回路140の第3の構成例]
図12は、信号品質評価指標演算補助回路140の第3の構成例を示す図である。図9の構成例と異なる点は、図9の構成にさらにS1演算補助回路1210、S2演算補助回路1220、S3演算補助回路1230を有する点である。図12の例では、等化誤差信号104を入力としており、LPF911〜919において各自己相関値Ri(iは0以上8以下の整数)を演算する。さらにこれをS1演算補助回路1210、S2演算補助回路1220、S3演算補助回路1230へ出力し、S1演算補助回路1210、S2演算補助回路1220、S3演算補助回路1230において、図12に示す回路構成により、それぞれ数9式、数10式、数11式の分母値を演算する。これらの値をバッファ160を介してマイクロプロセッサ190から読み出す構成となっている。
図12は、信号品質評価指標演算補助回路140の第3の構成例を示す図である。図9の構成例と異なる点は、図9の構成にさらにS1演算補助回路1210、S2演算補助回路1220、S3演算補助回路1230を有する点である。図12の例では、等化誤差信号104を入力としており、LPF911〜919において各自己相関値Ri(iは0以上8以下の整数)を演算する。さらにこれをS1演算補助回路1210、S2演算補助回路1220、S3演算補助回路1230へ出力し、S1演算補助回路1210、S2演算補助回路1220、S3演算補助回路1230において、図12に示す回路構成により、それぞれ数9式、数10式、数11式の分母値を演算する。これらの値をバッファ160を介してマイクロプロセッサ190から読み出す構成となっている。
バッファ160では、更新タイミング信号105のタイミングで、S1演算補助回路1210、S2演算補助回路1220、S3演算補助回路1230の値を所定の位置に格納する。マイクロプロセッサ190は、更新タイミング信号105のタイミングを検出すると、バッファ160に格納された上記各値を取得する。以降では、マイクロプロセッサ190によるソフトウェア処理によって信号品質評価指標の演算処理が行われる。
なお、図7の例と同様に、更新タイミング信号105のタイミング検出方法に関しては特に図示していないが、更新タイミング信号105をマイクロプロセッサ190の割り込み端子や入出力ポートに接続することによって直接検出できるようにしてもよいし、バッファ160の特定位置に更新タイミング信号105が生成されたことを示すフラグを設け、マイクロプロセッサ190がこの位置を監視することによって検出を行ってもよい。
図13は、図12の構成例に対応した、マイクロプロセッサ190でのソフトウェア処理の例を示すフローチャートである。最初に、更新タイミング信号105のタイミングを検出したかどうかにより、バッファ160の更新タイミングかどうかを判定する(ステップS1301)。更新タイミング信号105を検出した場合は、S1演算補助回路1210、S2演算補助回路1220、S3演算補助回路1230の値、すなわち数9式、数10式、数11式で示される各信号品質評価指標Sの分母値をバッファ160より取得する(ステップS1302)。
次に、数9式、数10式、数11式の右辺の分子値をそれぞれ計算し、各分子値からステップS1302で取得した各分母値をそれぞれ除することにより、数9式、数10式、数11式に示した、各エラー形式に対応した信号品質評価指標S1、S2、S3を求める(ステップS1303〜S1305)。その後、計算されたS1、S2、S3のうちから最小のものを選択することによって、信号品質評価指標Sを求めるが(ステップS1306)、この処理は、図8に示したフローチャートにおけるステップS807の処理と同様であるため説明は省略する。
このような信号品質評価指標演算補助回路140は、ハードウェアとして除算回路を必要としないため比較的小規模かつ容易に実現が可能である。また、ディスクドライブ装置の制御用のマイクロプロセッサ190において、図13に示したような手順を行う小規模なソフトウェアを実行することによって、ディスクドライブ装置上での信号品質評価指標Sの演算が可能となる。なお、図12の構成では、図7、図9に示した構成例と比較して回路規模が大きくなるが、ソフトウェア処理は小規模なもので実現可能である。
<実施の形態2>
本発明の実施の形態2である信号品質評価装置は、ディスク媒体上に存在する欠陥部分での再生信号が、信号品質評価指標Sの値に影響を与えないようにすることを可能とするものである。図14は、本実施の形態の信号品質評価装置の機能ブロックの構成例を表した図である。本実施の形態の信号品質評価装置は、実施の形態1の図1に示す信号品質評価装置の構成に、さらにマスク領域判定回路1410を有する構成となっている。マスク領域判定回路1410は信号品質評価指標を求める上で除外したい再生領域、すなわちマスク領域の判定を行い、マスク領域に対してアクティブとなる測定マスク信号1401を出力する。
本発明の実施の形態2である信号品質評価装置は、ディスク媒体上に存在する欠陥部分での再生信号が、信号品質評価指標Sの値に影響を与えないようにすることを可能とするものである。図14は、本実施の形態の信号品質評価装置の機能ブロックの構成例を表した図である。本実施の形態の信号品質評価装置は、実施の形態1の図1に示す信号品質評価装置の構成に、さらにマスク領域判定回路1410を有する構成となっている。マスク領域判定回路1410は信号品質評価指標を求める上で除外したい再生領域、すなわちマスク領域の判定を行い、マスク領域に対してアクティブとなる測定マスク信号1401を出力する。
以上のような構成によれば、実施の形態1の場合と同様に、ハードウェアとして除算回路を必要としないため、比較的小規模かつ容易に実現することが可能である。また、ディスクドライブ装置制御用のマイクロプロセッサ190において小規模なソフトウェアを実行することによって、ディスクドライブ装置上での信号品質評価指標Sの演算が可能になる。以下では、この装置を構成する各要素の詳細について説明する。
[マスク領域判定回路1410の第1の構成例]
図15は、マスク領域判定回路1410の第1の構成例を示す図である。図15に示す例では、マスク領域判定回路1410は、再生信号101とマスク判定用閾値1501を入力とする。マスク判定用閾値1501は、例えばレジスタ等に格納しておき、マイクロプロセッサ190から値を設定するように構成することが可能である。内部にはトップエンベロープ検波回路1510、ボトムエンベロープ検波回路1520、減算回路1530、および比較回路1540を有し、測定マスク信号1401を出力する構成となっている。
図15は、マスク領域判定回路1410の第1の構成例を示す図である。図15に示す例では、マスク領域判定回路1410は、再生信号101とマスク判定用閾値1501を入力とする。マスク判定用閾値1501は、例えばレジスタ等に格納しておき、マイクロプロセッサ190から値を設定するように構成することが可能である。内部にはトップエンベロープ検波回路1510、ボトムエンベロープ検波回路1520、減算回路1530、および比較回路1540を有し、測定マスク信号1401を出力する構成となっている。
トップエンベロープ検波回路1510とボトムエンベロープ検波回路1520では、それぞれ再生信号101の振幅の上方エンベロープと下方エンベロープに対応したエンベロープ波形(トップエンベロープ信号1502とボトムエンベロープ信号1503)を生成する。減算回路1530では、トップエンベロープ信号1502とボトムエンベロープ信号1503の差分信号である振幅値信号1504を生成する。比較回路1540では、振幅値信号1504と、正常な再生信号101に対する振幅値よりも小さい値として予め定めたマスク判定用閾値1501との比較を行い、振幅値信号1504の方が小さいときにアクティブとなるように測定マスク信号1401を出力する。
図16は、マスク領域判定回路1410の動作を説明する図である。図16において、振幅値信号1504は再生信号101におけるトップエンベロープ信号1502とボトムエンベロープ信号1503との差分である振幅値を示している。振幅値信号1504は、ディスク上の欠陥や未記録領域など、正常な再生信号が得られない領域を再生すると、正常な領域を再生した場合と比較して小さな信号となる。そこで、振幅値信号1504とマスク判定用閾値1501との比較を行い、振幅値信号1504の方がマスク判定用閾値1501よりも小さいときに当該領域を欠陥領域であると判断し、当該領域でアクティブとなるように測定マスク信号1401を出力する。
このようなマスク領域判定回路1410によれば、再生信号101の振幅が周囲の領域と比較して著しく小さい領域を判別し、信号品質評価指標の演算処理をマスクするタイミングを示す測定マスク信号1401を生成することが可能である。
[マスク領域判定回路1410の第2の構成例]
図17は、マスク領域判定回路1410の第2の構成例を示す図である。図17に示す例では、PR等化回路110内に、A/D変換器1710のサンプリングタイミングとして用いるチャネルクロックを生成するPLL(Phase Locked Loop)回路を有する構成において、ディスクドライブ装置の起動直後やシーク直後、およびディスク上の欠陥のある領域の通過直後などにおいてPLLがロックせず(安定せず)、サンプリング値が信号品質を正しく反映できない領域について信号品質の測定から除外することを可能とする。
図17は、マスク領域判定回路1410の第2の構成例を示す図である。図17に示す例では、PR等化回路110内に、A/D変換器1710のサンプリングタイミングとして用いるチャネルクロックを生成するPLL(Phase Locked Loop)回路を有する構成において、ディスクドライブ装置の起動直後やシーク直後、およびディスク上の欠陥のある領域の通過直後などにおいてPLLがロックせず(安定せず)、サンプリング値が信号品質を正しく反映できない領域について信号品質の測定から除外することを可能とする。
PR等化回路110は、再生信号101をサンプリングしてデジタル化するA/D変換器1710と、等化処理を行うデジタルフィルタ1720の他、PLLを構成する要素として、位相誤差演算回路1730、ループフィルタ1740、および発振回路1750を有する構成となっている。また、マスク領域判定回路1410は、絶対値化回路1760、ローパスフィルタ1770、位相誤差基準値レジスタ1780、および比較回路1790を有し、測定マスク信号1401を出力する構成となっている。
位相誤差演算回路1730は、発振回路1750から出力されたチャネルクロックのタイミングで、A/D変換器1710を用いてサンプリングおよび量子化された再生信号101から位相誤差を演算し、位相誤差検出信号1701を出力する。
図18は、PLLにおいて再生信号101がゼロクロスする時刻がサンプリング間隔の中央に位置するようにチャネルクロックの位相を制御する場合の位相誤差検出法の例を示した図である。図18において、再生信号101は、時刻(k+1)Tと(k+2)Tとの間でゼロクロスしており、ゼロクロス前後のそれぞれ2サンプルにおける再生信号サンプル値であるs(kT)、s((k+1)T)、およびs((k+2)T)、s((k+3)T)を用いてサンプリングのタイミング誤差を求める。
ここで、時刻(k+1)Tと(k+2)Tとの中間点である時刻(k+3/2)Tにおいては、タイミングずれ量Δtがゼロであれば再生信号はちょうどゼロクロス点となるが、サンプリングするタイミングの誤差により、この時刻のサンプル値はゼロ点からずれる。このサンプル値の振幅ずれ量をΔsとおくと、タイミングずれ量Δtは以下の数13式のように近似できる。
ここで、図18に示す4サンプルの間の再生信号101を3次関数で補間することにより、数13式の分子と分母はそれぞれ以下の数14式、数15式のように近似することができる。
また、精度が要求されない場合は、ゼロクロス点の前後の2サンプルの間を一次関数で補間することにより、数13式の分子と分母はそれぞれ以下の数16式、数17式のように近似することができる。
さらに、ゼロクロス点近傍における再生信号101の傾きを概ね一定であると見なせば、数13式の分母を定数として扱ってもよい。以上に示した方法によって、A/D変換器1710でのサンプリングのタイミングずれ量Δt、すなわちクロックの位相誤差を検出することができる。
ところで、図19に示すように、このクロックの位相誤差は、PLLが非ロック状態の期間ではロック状態の期間と比較して振幅が大きくなる。したがって、図17に示す構成により、位相誤差検出信号1701に対して絶対値化回路1760による絶対値化とローパスフィルタ1770による平滑化を行った信号を、位相誤差基準値レジスタ1780に設定される位相誤差基準値1702と比較を行うことによって、PLLがロックしているか否かを判別することが可能である。以上の処理により、PLLがロックしていない期間を判別し、判別結果を測定マスク信号1401として出力する。
このようなマスク領域判定回路1410によれば、PLLがロックせず信号品質評価指標の演算処理に適さない領域をマスクするタイミングを示す測定マスク信号1401を生成することが可能である。
[信号品質評価指標演算補助回路140の第4の構成例]
図20は、信号品質評価指標演算補助回路140の第4の構成例を示す図である。図7に示す実施の形態1の信号品質評価指標演算補助回路140の第1の構成例との相違点は、マスク領域判定回路1410から、信号品質の測定をマスクする領域を指示する測定マスク信号1401が信号品質評価指標演算補助回路140へ入力され、積算回路711〜719およびカウンタ720に入力されている点である。
図20は、信号品質評価指標演算補助回路140の第4の構成例を示す図である。図7に示す実施の形態1の信号品質評価指標演算補助回路140の第1の構成例との相違点は、マスク領域判定回路1410から、信号品質の測定をマスクする領域を指示する測定マスク信号1401が信号品質評価指標演算補助回路140へ入力され、積算回路711〜719およびカウンタ720に入力されている点である。
この構成において、積算回路711〜719で、vkvk−n(nは0以上8以下の整数)の値をクロック周期で随時積算を行い、更新タイミング信号105のタイミングで積算値を初期化することにより、積算時間に比例した値を出力する際に、測定マスク信号1401がアクティブかつ更新タイミング信号105がアクティブでない領域においては、積算回路711〜719とカウンタ720は値を保持させる。その他の処理については、図7の構成例の場合と同様であるため、説明は省略する。また、図20の構成例に対応した、マイクロプロセッサ190でのソフトウェア処理の例についても、図8に示すフローチャートと同様であるため説明は省略する。
このような信号品質評価指標演算補助回路140は、ハードウェアとして除算回路を必要としないため比較的小規模かつ容易に実現が可能である。また、ディスクドライブ装置の制御用のマイクロプロセッサ190において、図8に示したような手順を行う小規模なソフトウェアを実行することによって、ディスクドライブ装置上での信号品質評価指標Sの演算が可能となる。さらに、信号品質評価指標Sの測定から除外したい領域における再生信号101については、マスクすることにより測定の対象から除外することが可能となる。
[信号品質評価指標演算補助回路140の第5の構成例]
図21は、信号品質評価指標演算補助回路140の第5の構成例を示す図である。図9に示す実施の形態1の信号品質評価指標演算補助回路140の第2の構成例との相違点は、マスク領域判定回路1410から、信号品質の測定をマスクする領域を指示する測定マスク信号1401が信号品質評価指標演算補助回路140へ入力され、ローパスフィルタ(LPF)911〜919に入力されている点である。
図21は、信号品質評価指標演算補助回路140の第5の構成例を示す図である。図9に示す実施の形態1の信号品質評価指標演算補助回路140の第2の構成例との相違点は、マスク領域判定回路1410から、信号品質の測定をマスクする領域を指示する測定マスク信号1401が信号品質評価指標演算補助回路140へ入力され、ローパスフィルタ(LPF)911〜919に入力されている点である。
図22は、LPF911〜919の構成例を示した図である。図10に示す実施の形態1のLPF911〜919の構成例との相違点は、測定マスク信号1401を入力とし、測定マスク信号1401が0のときは、図10に示すローパスフィルタと同様に、数12式に示される伝達関数を有するカットオフ周波数fc=1/(2πτ)の一次ローパスフィルタの入出力に対して、クロック周期Tで標本化したものと等価な値を出力し、測定マスク信号1401が1のときは出力する値を保持するような構成となっている点である。その他の処理については、図9および図10の構成例の場合と同様であるため、説明は省略する。また、図21の構成例に対応した、マイクロプロセッサ190でのソフトウェア処理の例についても、図11に示すフローチャートと同様であるため説明は省略する。
このような信号品質評価指標演算補助回路140は、ハードウェアとして除算回路を必要としないため比較的小規模かつ容易に実現が可能である。また、ディスクドライブ装置の制御用のマイクロプロセッサ190において、図11に示したような手順を行う小規模なソフトウェアを実行することによって、ディスクドライブ装置上での信号品質評価指標Sの演算が可能となる。さらに、信号品質評価指標Sの測定から除外したい領域における再生信号101については、マスクすることにより測定の対象から除外することが可能となる。なお、図21の構成によれば、上記の図20の構成例と比較してハードウェア処理とソフトウェア処理の両方に関して若干簡略に実現可能であるが、LPF911〜919の帯域幅および応答の遅延量に関する配慮が必要である。
[信号品質評価指標演算補助回路140の第6の構成例]
図23は、信号品質評価指標演算補助回路140の第6の構成例を示す図である。図12に示す実施の形態1の信号品質評価指標演算補助回路140の第3の構成例との相違点は、マスク領域判定回路1410から、信号品質の測定をマスクする領域を指示する測定マスク信号1401が信号品質評価指標演算補助回路140へ入力され、ローパスフィルタ(LPF)911〜919に入力されている点である。
図23は、信号品質評価指標演算補助回路140の第6の構成例を示す図である。図12に示す実施の形態1の信号品質評価指標演算補助回路140の第3の構成例との相違点は、マスク領域判定回路1410から、信号品質の測定をマスクする領域を指示する測定マスク信号1401が信号品質評価指標演算補助回路140へ入力され、ローパスフィルタ(LPF)911〜919に入力されている点である。
これにより、前述の信号品質評価指標演算補助回路140の第5の構成例の場合と同様に、測定マスク信号1401が1のとき、すなわちマスクする領域ではLPF911〜919からの出力値が保持されるような構成となっている。その他の処理については、図12の構成例の場合と同様であるため、説明は省略する。また、図23の構成例に対応した、マイクロプロセッサ190でのソフトウェア処理の例についても、図13に示すフローチャートと同様であるため説明は省略する。
このような信号品質評価指標演算補助回路140は、ハードウェアとして除算回路を必要としないため比較的小規模かつ容易に実現が可能である。また、ディスクドライブ装置の制御用のマイクロプロセッサ190において、図13に示したような手順を行う小規模なソフトウェアを実行することによって、ディスクドライブ装置上での信号品質評価指標Sの演算が可能となる。さらに、信号品質評価指標Sの測定から除外したい領域における再生信号101については、マスクすることにより測定の対象から除外することが可能となる。なお、図23の構成では、図20、図21に示した構成例と比較して回路規模が大きくなるが、ソフトウェア処理は小規模なもので実現可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、実施の形態1および実施の形態2においては、パーシャルレスポンス特性をPR(h0,h1,h2,h3,h4)として説明したが、再生に最適なパーシャルレスポンス特性は再生条件によって変化する。これに対応して、信号品質評価指標を再生条件に合わせたパーシャルレスポンス特性において求めるためには、S1、S2、S3の分子の値と分母の自己相関値の係数値をパーシャルレスポンス特性に合わせて変更することで実現可能である。
具体的には、図12や図23の構成例のように、S1演算補助回路1210、S2演算補助回路1220、S3演算補助回路1230を信号品質評価指標演算補助回路140に内蔵している場合は、数9式、数10式、数11式の分母の各自己相関値Riに対する係数値もしくはEi,jもしくはεi,jもしくはパーシャルレスポンス特性を示すhiのいずれかを設定するレジスタを設ける。このレジスタの値をマイクロプロセッサ190からの設定により変更可能とするとともに、ソフトウェア処理において、数9式、数10式、数11式の分子値をパーシャルレスポンス特性に合わせて変更して演算することによって、さまざまなパーシャルレスポンス特性に対しても信号品質評価指標を演算することができる。
また、図7、図20や、図9、図21の構成例のように、S1演算補助回路1210、S2演算補助回路1220、S3演算補助回路1230を信号品質評価指標演算補助回路140に内蔵しない場合は、パーシャルレスポンス特性に依存する処理はソフトウェア処理に集約されているため、S1、S2、S3の演算において、分子の固定値と分母の自己相関値の係数をパーシャルレスポンス特性に合わせて変更した上で、同様のアルゴリズムのソフトウェア処理をすることによって、さまざまなパーシャルレスポンス特性に対しても信号品質評価指標を演算することができる。
なお、数9式、数10式、数11式の各数式に関して、分母の全係数値Ei,nと分子(Ei,0)2が公約数をもつのであれば、これらを約分した数式を元に処理を実現してもよいことはいうまでもない。
本発明の信号品質評価装置およびドライブ制御回路は、ディスクドライブ装置をはじめとした符号判別装置に利用可能である。
101…再生信号、102…等化再生波形データ、103…復号データ、104…等化誤差信号、105…更新タイミング信号、106…レジスタアクセス制御信号、110…PR等化回路、120…識別器、130…等化誤差算出回路、140…信号品質評価指標演算補助回路、150…更新タイミング生成回路、160…バッファ、170…マイコンインタフェース回路、180…プログラムメモリ、190…マイクロプロセッサ、
201…理想波形、210…畳み込み符号器、220…遅延回路、
301…ビタビ復号用振幅基準値、302…基準値選択用データパターン、310…ビタビ復号用基準値制御回路、320…復号データパターン生成回路、330…理想波形生成用セレクタ、
410…演算期間設定回路、420…自走カウンタ、430…比較器、
510…カウンタ、520…カウンタ起動レジスタ、
601…測定開始アドレス信号、602…測定終了アドレス信号、603…検出アドレス信号、604…アドレス検出タイミング信号、610…測定開始アドレス設定回路、620…測定終了アドレス設定回路、630…アドレス検出回路、640…比較器、650…比較器、660…AND回路、
701…測定期間カウント値、711〜719…積算回路、720…カウンタ、
911〜919…ローパスフィルタ(LPF)、
1210…S1演算補助回路、1220…S2演算補助回路、1230…S3演算補助回路、
1401…測定マスク信号、1410…マスク領域判定回路、
1501…マスク判定用閾値、1502…トップエンベロープ信号、1503…ボトムエンベロープ信号、1504…振幅値信号、1510…トップエンベロープ検波回路、1520…ボトムエンベロープ検波回路、1530…減算回路、1540…比較回路、
1701…位相誤差検出信号、1702…位相誤差基準値、1710…A/D変換器、1720…デジタルフィルタ、1730…位相誤差演算回路、1740…ループフィルタ、1750…発振回路、1760…絶対値化回路、1770…ローパスフィルタ、1780…位相誤差基準値レジスタ、1790…比較回路。
201…理想波形、210…畳み込み符号器、220…遅延回路、
301…ビタビ復号用振幅基準値、302…基準値選択用データパターン、310…ビタビ復号用基準値制御回路、320…復号データパターン生成回路、330…理想波形生成用セレクタ、
410…演算期間設定回路、420…自走カウンタ、430…比較器、
510…カウンタ、520…カウンタ起動レジスタ、
601…測定開始アドレス信号、602…測定終了アドレス信号、603…検出アドレス信号、604…アドレス検出タイミング信号、610…測定開始アドレス設定回路、620…測定終了アドレス設定回路、630…アドレス検出回路、640…比較器、650…比較器、660…AND回路、
701…測定期間カウント値、711〜719…積算回路、720…カウンタ、
911〜919…ローパスフィルタ(LPF)、
1210…S1演算補助回路、1220…S2演算補助回路、1230…S3演算補助回路、
1401…測定マスク信号、1410…マスク領域判定回路、
1501…マスク判定用閾値、1502…トップエンベロープ信号、1503…ボトムエンベロープ信号、1504…振幅値信号、1510…トップエンベロープ検波回路、1520…ボトムエンベロープ検波回路、1530…減算回路、1540…比較回路、
1701…位相誤差検出信号、1702…位相誤差基準値、1710…A/D変換器、1720…デジタルフィルタ、1730…位相誤差演算回路、1740…ループフィルタ、1750…発振回路、1760…絶対値化回路、1770…ローパスフィルタ、1780…位相誤差基準値レジスタ、1790…比較回路。
Claims (18)
- 情報記録媒体からの再生信号を入力とし、
前記再生信号を波形等化するPR等化回路と、
前記PR等化回路によって波形等化された前記再生信号を復号する識別器と、
前記PR等化回路によって波形等化された前記再生信号と、前記識別器によって復号されたデータに基づいて得た理想波形との差分である等化誤差を算出する等化誤差算出回路とを有し、
前記等化誤差を用いた平均化処理と、前記平均化処理の結果を用いた除算処理とを含む演算処理を行うことにより信号品質評価指標を演算する信号品質評価装置であって、
前記信号品質評価指標を演算する演算処理のうち、少なくとも前記平均化処理の一部または全部を含み、チャネルクロック周期で行う第1の演算処理までを行う信号品質評価指標演算補助回路と、
前記第1の演算処理の結果を格納するバッファと、
前記バッファに格納されている値の更新タイミングを決定する更新タイミング生成回路と、
前記バッファに格納されている前記第1の演算処理の結果を用いて、少なくとも除算処理を含み、前記信号品質評価指標を算出する第2の演算処理を行うマイクロプロセッサとを有し、
前記マイクロプロセッサでは、前記第2の演算処理をソフトウェアを実行することにより行うことを特徴とする信号品質評価装置。 - 請求項1に記載の信号品質評価装置において、
さらに、前記再生信号のうち、前記信号品質評価指標による信号品質の評価を行わないマスク領域を特定するマスク領域判定回路を有し、
前記信号品質評価指標演算補助回路は、前記マスク領域判定回路によって特定されたマスク領域における前記等化誤差を、前記平均化処理の演算の対象に含めないことを特徴とする信号品質評価装置。 - 請求項1または2に記載の信号品質評価装置において、
前記信号品質評価指標は、等化目標とするパーシャルレスポンス特性がPR(h0,h1,h2,h3,h4)(ただし、h0、h1、h2、h3、h4はそれぞれ定数)であり、前記等化誤差vk(添字kは前記再生信号をサンプリングした順番を表す)に対して、クロック毎に、0〜n−1クロック(nは1以上の整数)の間隔だけ時間的に離れた前記等化誤差vk〜vk+n−1との間でのn個の自己相関値Rm=Σvkvk+m−1/N(mは1以上n以下の整数、Nは十分に大きいサンプル数)を用いて、数1式、数2式、数3式によって表されるS1、S2、S3の値のうち最小のものを選択して得られるものであることを特徴とする信号品質評価装置。
- 請求項3に記載の信号品質評価装置において、
前記信号品質評価指標演算補助回路は、n個の積算回路と、前記積算回路での積算期間をカウントするカウンタとを有し、
前記等化誤差vkに対して、クロック毎に、0〜n−1クロックの間隔だけ時間的に離れた前記等化誤差vk〜vk+n−1との間でのn個の積をそれぞれ演算し、当該演算結果をn個の前記積算回路においてそれぞれ積算し、前記更新タイミング生成回路によって決定された前記更新タイミングにおいて、n個の前記積算回路での各積算値であるΣvkvk+m−1と前記カウンタの値とをそれぞれ前記バッファに格納し、
前記マイクロプロセッサは、前記更新タイミングにおいて、前記バッファから取得したn個の前記積算回路での各積算値と前記カウンタの値とを用いて、前記第2の演算処理により前記信号品質評価指標を算出することを特徴とする信号品質評価装置。 - 請求項4に記載の信号品質評価装置において、
前記積算回路の個数nが9であることを特徴とする信号品質評価装置。 - 請求項3に記載の信号品質評価装置において、
前記信号品質評価指標演算補助回路は、n個のローパスフィルタを有し、
前記等化誤差vkに対して、クロック毎に、0〜n−1クロックの間隔だけ時間的に離れた前記等化誤差vk〜vk+n−1との間でのn個の積をそれぞれ演算し、当該演算結果をn個の前記ローパスフィルタにおいてそれぞれ平均化し、前記更新タイミング生成回路によって決定された更新タイミングにおいて、n個の前記ローパスフィルタによって得られる前記自己相関値をそれぞれ前記バッファに格納し、
前記マイクロプロセッサは、前記更新タイミングにおいて、前記バッファから取得したn個の前記自己相関値を用いて、前記第2の演算処理により前記信号品質評価指標を算出することを特徴とする信号品質評価装置。 - 請求項3に記載の信号品質評価装置において、
前記信号品質評価指標演算補助回路は、n個のローパスフィルタと、第1の演算補助回路と、第2の演算補助回路と、第3の演算補助回路とを有し、
前記等化誤差vkに対して、クロック毎に、0〜n−1クロックの間隔だけ時間的に離れた前記等化誤差vk〜vk+n−1との間でのn個の積をそれぞれ演算し、当該演算結果をn個の前記ローパスフィルタにおいてそれぞれ平均化し、前記更新タイミング生成回路によって決定された更新タイミングにおいて、n個の前記ローパスフィルタによって得られる前記自己相関値を用いて、前記第1の演算補助回路、前記第2の演算補助回路、前記第3の演算補助回路によって、それぞれ前記数1式、数2式、数3式の分母の値を演算してこれらを前記バッファに格納し、
前記マイクロプロセッサは、前記更新タイミングにおいて、前記バッファから取得した前記数1式、数2式、数3式の分母の値を用いて、前記第2の演算処理により前記信号品質評価指標を算出することを特徴とする信号品質評価装置。 - 請求項6または7に記載の信号品質評価装置において、
前記ローパスフィルタの個数nが9であることを特徴とする信号品質評価装置。 - 請求項7に記載の信号品質評価装置において、
前記信号品質評価指標における等化目標とするパーシャルレスポンス特性がPR(1,2,2,2,1)(すなわち(h0,h1,h2,h3,h4)=(1,2,2,2,1))であることを特徴とする信号品質評価装置。 - 請求項7に記載の信号品質評価装置において、
前記数1式、数2式、数3式における、分母の前記自己相関値Rmに対する各係数値、もしくは、Ei,jの値、もしくはεi,jの値、もしくはパーシャルレスポンス特性を示すhiの値のいずれかを設定するレジスタを有し、
前記マイクロプロセッサから前記レジスタの値を設定することにより、前記第1の演算補助回路、前記第2の演算補助回路および前記第3の演算補助回路での演算における係数の値を変更することが可能であることを特徴とする信号品質評価装置。 - 請求項1または2に記載の信号品質評価装置において、
前記更新タイミング生成回路は、
チャネルクロック毎に値をインクリメントする自走カウンタと、
前記マイクロプロセッサからの設定により、前記更新タイミングの間隔を格納する演算期間設定回路とを有し、
前記自走カウンタのカウント値と前記演算期間設定回路の設定値とが等しくなったときに、更新タイミング信号の出力および前記自走カウンタの初期化を行い、
前記バッファは、前記更新タイミング信号をトリガとして、前記第1の演算処理の結果により前記バッファに格納されている値を更新することを特徴とする信号品質評価装置。 - 請求項1または2に記載の信号品質評価装置において、
前記更新タイミング生成回路は、
チャネルクロック毎に値をインクリメントするカウンタと、
前記マイクロプロセッサからの設定により、前記カウンタの起動の指示を格納するカウンタ起動レジスタと、
前記マイクロプロセッサからの設定により、前記更新タイミングの間隔を格納する演算期間設定回路とを有し、
前記カウンタは、前記カウンタ起動レジスタに起動の指示が格納されるとインクリメントを開始し、前記カウンタのカウント値と前記演算期間設定回路の設定値とが等しくなったときに、更新タイミング信号の出力および前記カウンタの停止と初期化を行い、
前記バッファは、前記更新タイミング信号をトリガとして、前記第1の演算処理の結果により前記バッファに格納されている値を更新することを特徴とする信号品質評価装置。 - 請求項1または2に記載の信号品質評価装置において、
前記更新タイミング生成回路は、
前記マイクロプロセッサからの設定により、信号品質の評価を行う対象領域の開始アドレスを格納する測定開始アドレス設定回路と、
前記マイクロプロセッサからの設定により、信号品質の評価を行う対象領域の終了アドレスを格納する測定終了アドレス設定回路と、
前記識別器によって復号されたデータに基づいて現在再生を行っている領域のアドレスを検出するアドレス検出回路とを有し、
前記アドレス検出回路によって検出されたアドレスが、前記測定開始アドレス設定回路に格納されているアドレスと、前記測定終了アドレス設定回路に格納されているアドレスとの間である場合に更新タイミング信号を出力し、
前記バッファは、前記更新タイミング信号をトリガとして、前記第1の演算処理の結果により前記バッファに格納されている値を更新することを特徴とする信号品質評価装置。 - 請求項2に記載の信号品質評価装置において、
前記マスク領域判定回路は、前記再生信号もしくは前記PR等化回路によって波形等化された前記再生信号において、振幅が所定の値よりも小さい領域を前記マスク領域として特定することを特徴とする信号品質評価装置。 - 請求項14に記載の信号品質評価装置において、
前記マスク領域判定回路は、
前記再生信号の振幅の上方エンベロープに対応したトップエンベロープ信号を出力するトップエンベロープ検波回路と、
前記再生信号の振幅の下方エンベロープに対応したボトムエンベロープ信号を出力するボトムエンベロープ検波回路と、
前記トップエンベロープ信号と前記ボトムエンベロープ信号との差分を取得して振幅値信号を出力する減算回路とを有し、
前記振幅値信号の値が所定のマスク判定用閾値よりも小さい領域においてアクティブとなる測定マスク信号を出力することを特徴とする信号品質評価装置。 - 請求項2に記載の信号品質評価装置において、
前記マスク領域判定回路は、前記PR等化回路においてチャネルクロックを生成するPLL(Phase Locked Loop)がロックしていない領域を、前記マスク領域として特定することを特徴とする信号品質評価装置。 - 請求項16に記載の信号品質評価装置において、
前記マスク領域判定回路は、
前記PLLの位相誤差の信号を入力としてその絶対値を取得する絶対値化回路と、
前記絶対値化回路により得られた前記位相誤差の絶対値を平滑化するローパスフィルタと、
前記マイクロプロセッサからの設定により、前記位相誤差についての基準値を格納する位相誤差基準値レジスタとを有し、
前記ローパスフィルタにより得られた平滑化された前記位相誤差の絶対値が、前記位相誤差基準値レジスタに格納されている基準値よりも大きい領域においてアクティブとなる測定マスク信号を出力することを特徴とする信号品質評価装置。 - 請求項1または2に記載の信号品質評価装置を含むことを特徴とするドライブ制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008106095A JP2009259323A (ja) | 2008-04-15 | 2008-04-15 | 信号品質評価装置およびドライブ制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008106095A JP2009259323A (ja) | 2008-04-15 | 2008-04-15 | 信号品質評価装置およびドライブ制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009259323A true JP2009259323A (ja) | 2009-11-05 |
Family
ID=41386561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008106095A Pending JP2009259323A (ja) | 2008-04-15 | 2008-04-15 | 信号品質評価装置およびドライブ制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009259323A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012174324A (ja) * | 2011-02-23 | 2012-09-10 | Hitachi Consumer Electronics Co Ltd | 再生信号評価方法、情報記録再生方法、及び情報記録再生装置 |
-
2008
- 2008-04-15 JP JP2008106095A patent/JP2009259323A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012174324A (ja) * | 2011-02-23 | 2012-09-10 | Hitachi Consumer Electronics Co Ltd | 再生信号評価方法、情報記録再生方法、及び情報記録再生装置 |
US8705328B2 (en) | 2011-02-23 | 2014-04-22 | Hitachi Consumer Electronics Co., Ltd. | Read signal evaluation method, information recording and reading method, and information recording and reading apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI446340B (zh) | 用於在儲存裝置中之適應性通道位元密度(cbd)估計的系統及方法 | |
JP5045448B2 (ja) | 信号処理回路、信号処理方法、再生装置 | |
JP4317826B2 (ja) | ジッタ検出装置 | |
US9672850B2 (en) | Systems and methods for synchronization hand shaking in a storage device | |
JP4156595B2 (ja) | 周波数制御装置、周波数制御方法、制御プログラム、情報再生装置および情報再生方法 | |
JP2009277298A (ja) | ディジタル信号再生装置及び方法並びにディジタル信号記録装置及び方法 | |
JP2006352867A (ja) | 位相同期ループ回路での周波数検出器及び周波数エラーの検出方法 | |
US7245444B2 (en) | Method and apparatus for providing a read channel having imbedded channel signal analysis | |
JP4048681B2 (ja) | デ−タ検出装置 | |
JPWO2007010994A1 (ja) | デジタル信号再生装置 | |
JP4232207B2 (ja) | 情報再生装置 | |
JP4480584B2 (ja) | 適応等化回路及び適応等化方法 | |
JP2001189666A (ja) | 最尤検出方法、適応化方法、校正方法、最尤検出器、アダプタ及び校正システム | |
JP2007533063A (ja) | 光ストレージシステム向けのdc制御符号化 | |
JP6060912B2 (ja) | データ処理装置、データ処理方法、および再生装置 | |
US20080152318A1 (en) | Optical-disc recording/playback apparatus and optical-disc recording/playback method | |
JP2009259323A (ja) | 信号品質評価装置およびドライブ制御回路 | |
JP2007207283A (ja) | 周波数検出装置と周波数検出方法及び光ディスク装置 | |
JP5054672B2 (ja) | 記録媒体へアクセスする装置 | |
JP3428525B2 (ja) | 記録情報再生装置 | |
JP3966342B2 (ja) | ディジタル信号再生装置 | |
JP3983450B2 (ja) | 再生装置と再生回路 | |
JP4343774B2 (ja) | 再生装置 | |
US6611927B1 (en) | Apparatus and method for ideal value estimation in an optical PRML read channel | |
JP2010129136A (ja) | データ記憶装置、リード回路及びデータ記憶装置の製造方法。 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |