JP2007533063A - 光ストレージシステム向けのｄｃ制御符号化 - Google Patents

Abstract

一方でＤＣ制御のＲＤＳの計算で使用される正確なビットと、他方でＨＦ波形に基づいて予備的になされる誤った閾値判定との間のミスマッチのため、高容量でのスライサ適合の性能の損失は、エンコーダでのＤＣ制御の新たな方法を実行することで解決される。ＲＤＳは、正確なチャネルビットに基づかず、チャネルの公称のＭＴＦ（変調伝達関数）又はそのＩＲＦ（インパルス応答関数）に基づいて生成される合成のＨＦ信号波形からの閾値判定に基づくように変更される。このように、レシーバにおける誤った閾値判定の影響は、エンコーダで既に考慮され、スライサ制御は、これによりもはや悪影響されない。

Description

本発明は、チャネルを介して受信された変調信号を表す実質的にＤＣ制御可能なコードをつくるための方法及び装置に関し、ここで直流成分の積分値（running digital sum）は、複数のビット又は複数のビット予測値を使用して計算される。
また、本発明は、かかる方法又は装置を組み込んだエンコーダ、かかるエンコーダ及びレシーバを含む光データストレージに関する。

光データストレージシステムは、ディスクに大量のデータを記憶する手段を提供する。当該技術分野で公知であるように、光ディスクは、そこに書き込まれたデータを含むことが可能な少なくとも１つのトラックを有する。ディスクは、リードオンリディスクであるように実施される場合があり、ディスクは、トラックに記録されたデータと共に製造され、このデータは、ディスクから読取ることのみできる。しかし、ユーザがディスクにデータを記録するのを可能にする、レコーダブル及び（再）書換え可能な光ディスクも知られており、このケースでは、ディスクは、ブランクディスク、すなわちトラック構造を有し、トラックに記録されたデータを持たないディスクとして通常は製造することができる。同様に、ディスクドライブは、リードオンリデバイスとして設計される場合があり、すなわち、装置は、記録されたディスクから情報を読取ることのみが可能である。しかし、ディスクドライブは、記録可能なディスクのトラックに情報を書き込むために設計される場合がある。

物理的に、光ディスクの情報伝達部分は、螺旋状のトラックを形成するために配置される、一連のピット又はバンプである。データは、個々のピットマーク（又はピッツ）の長さでエンコードされ、ピッツ間のスペース（ランド−マークとして知られる）の長さでエンコードされる。光ディスクから反射されたレーザビームは、ピッツとスペースにより変調され、同様に変調された電気信号又はトラックデータ信号を生成する検出器により受信される。

トラックデータ信号は、データクロックに応答してトラックデータ信号の振幅を観察することにより、ディスクに記憶されたデジタル情報を回復するために復調される。トラックデータ信号の特性は、データクロックが位相ロックループ（ＰＬＬ）回路を使用してトラックデータ信号から導出されるのを可能にする。トラックデータ信号の振幅があるサンプルから別のサンプルにわたり近似的に同じである場合に対応するビットが値“０”を有し、同じでない場合に値“１”を有するようにデータは符号化される。

添付図面の図１を参照して、光ストレージシステム向けの進展された信号処理及びビット検出をもつレシーバが概念的に例示されている。ディスクのピット構造により反射及び回折されるレーザビームの光は、ＲＦ又はＨＦ信号と呼ばれることがある、電気信号を生成する光検出器により捕捉される。Ａ／Ｄコンバータは、（電気的な）信号波形のデジタルサンプルを生成する。それらのサンプルは、スライサによりＤＣオフセットについて補正される。ＤＣオフセットの原因は、ディスクの指紋及び他の（低周波）の乱れのためである可能性がある。スライスされたＨＦサンプルは、第一のサンプルレートコンバータに入力し、この第一のサンプルレートコンバータは、（レコーダブル／再書換え可能なディスクで利用可能な）ウォブル信号から導出されたクロック情報を有する。続いて、ＨＦ−信号サンプルは（リニアイコライザ、おそらくリミットイコライザとして知られる非線形イコライザが続く）量子化され、その後、サンプルは、第二のサンプルレートコンバータによりジッタベースのＰＬＬに入力する。これらの出力サンプルは、ビット同期しており、（予備のビット検出器として使用される）ランレングス−プッシュバックビット検出器のために使用され、その出力は、基準レベルの適応型ルックアップテーブル（RLU: Reference Look-Up table）に結合され、ビタビビット検出器で使用される。さらに、ビット同期ＨＦ−サンプルは、信号におけるＤＣオフセットを補正するスライサモジュールを導出するために更に使用される。

このように、読み取りの間、それぞれのスポットからのレーザビームは、ディスクの２Ｄパターンにより回折され、高周波（ＨＦ）信号波形として受信される。ＨＦは、対物レンズの射出瞳の平面における中央の開口で検出される光の強度を表す。記録された情報の密度が増加するにつれ、隣の隣接するビットへの１つの記録されたビットの物理的な近さは、隣接ビット間での干渉を引き起こす傾向があり、ＨＦ値は、このシンボル間干渉（ＩＳＩ）により影響される。ＩＳＩは、トラック方向に沿ってビット密度の増加と共に増加する。

特定の媒体の遷移のシーケンスのみが許容されるように、デジタルデータをエンコードすることが知られている。これら許容されるシーケンスは、シンボル間干渉の影響を低減することが知られている。さらに、これらの制約のシーケンスは、エンコードされていないケースにおいてよりも大きい最小のマークサイズ（又はピットサイズ）により特徴付けられ、書き込むことができる最小のマークにより制限されるライトチャネルについて、これら制約シーケンスを生成するかかるコードの使用も有利である。特に、読取りチャネルデジタル処理手段により読取られるＲＬＬ符号化されたビットのストリームを生成するため、デジタルデータのランレングス制限（ＲＬＬ）符号化を使用することが一般的である。この符号化されたビットストリームは、装置の読取りチャネルコンポーネントにより遭遇されるビットストリームを表す点で、チャネルビットと呼ばれることがある。何れの場合であっても、ＲＬＬ（ｄ,ｋ）コードは、任意のデータビットのセットをチャネルビットのストリームにエンコードするために一般に使用される。符号化されたチャネルビットは、“ｄ”及び“ｋ”の制約を満たし、所与の（ｄ,ｋ）制約を満たす広く多様な符号化が使用される場合がある。幾つかのかかる符号化は、光データストレージの分野で公知である。

ビット及びトラックピッチの線形な密度は、特定の光ディスクフォーマットの仕様により固定される。たとえば、ＣＤディスクは、リニアインチ当たり約８０，０００チャネルビットを有する１．６μｍのトラックピッチを利用し、ＤＶＤは、幅として約２分の１（０．７４μｍ）であって、リニアインチ当たり約２００，０００チャネルビットを有するトラックピッチを利用する。大容量の光ストレージシステムにおいて、２３−５７−２７ＧＢのブルーレイディスク（ＢＤ）を超えて、図１で概念的に示され、図１を参照して記載される（既に）進展したレシーバの多くの態様は、それらの既存の形式で使用することができない。特に、３１ＧＢを超えるキャパシティで、信号の波形の特性における非常に著しい変化が存在する。たとえば、３２０ｎｍに常に等しいトラックピッチを想定すると、３１ＧＢのタンジェンシャルビット長はＴ＝６０．５ｎｍになり、１／４Ｔに等しい（４．１３ｍ^-1に等しい）システムにおける最高周波数（ｄ＝１符号化による）は、以下で与えられる、チャネルの遮断周波数に非常に近くなり、ブルーレイディスク（ＢＤ）パラメータについて４．２０ｍ^-1に等しい。

ＢＤ２３ＧＢ、ＢＤ２７ＧＢ及びＢＤ３１ＧＢを超えてＢＤ３５ＧＢまでのＨＦ信号波形及びアイパターンの緩やかな低下は、図２及び図３において見ることができる。

ＢＤ３１ＧＢを超える高い密度では、２Ｔのランは良好ではないか、全く良好でなく光チャネルにより転送される。典型的な作用は、図４及び図５に見ることができる。図４は、（ランドタイプの）３Ｔランと交互するピットタイプの２Ｔランを（ビット４０の前後で）例示しており、結果として低振幅であるが常にスライサレベルを超える波形であり、２Ｔランは、シンプルな閾値の検出器について「失われる」。図５は、反対の極性（２Ｔランの極性とは反対）の長いランの周辺での２Ｔランを例示しており、ＨＦ信号では、これら２Ｔランは、大きな範囲にわたり消失する場合があり、（同じ極性の）非常に長いランとしてシンプルな閾値検出器により解釈される波形の小さなへこみとなる。

ＢＤシステムのビット検出器について、より進展されたビタビ検出（パーシャルレスポンス最大尤度を示すＰＲＭＬ検出としても知られる）の使用がなされ、図１の「スライサ」モジュールにおけるＤＣオフセット（又はスライサレベル）の制御について、シンプルな閾値の検出が更に使用される。

したがって、システムにおける最高周波数がチャネル変調伝達関数（ＭＴＦ）の遮断周波数の前後で、又は遮断周波数を超える、より高いキャパシティでは（すなわちＢＤ＞２７ＧＢについて）、光チャネルのモデルを特徴付けし、非常に乏しい高周波情報の転送を招くか、又は高周波情報の転送を招かず、ＨＦ信号波形でのシンプルな閾値判定は多くの判定誤りを生じ、これは、スライサレベルのアップデートの標準偏差を増加し、これは、スライサ制御の帯域幅の低減を必要とし、結果的に、スライサレベルが、（閾値のビット判定が非常に良好な品質からなる）積極性のないキャパシティについてと同様に高速になるのを禁止する。

本発明の目的は、大容量の光ストレージシステムに典型的である先に記載された問題を克服するために配置される、光データストレージシステムのためのレシーバ用のエンコーダ、かかるエンコーダを含むレシーバ及び光データストレージシステムを提供すること、信号波形でのシンプルな閾値のビット判定を使用する従来の構成に相対的な高速のレートでスライサ制御が実行されるのを可能にすることを目的とする。

したがって、本発明によれば、チャネルを介して受信された変調された信号を表す、チャネルコードに基づいて実質的にＤＣ制御可能なチャネルビットストリームをつくるための装置が提供され、本装置は、かかるチャネルの公称の変調の伝達関数又はインパルス応答関数を表すデータを受信する手段、かかる公称の変調伝達関数又はインパルス応答関数を使用して合成の高周波信号波形を生成する手段、中間のチャネルビットを生成するために前記合成の高周波信号に関して閾値検出を実行する手段、及び前記中間のチャネルビットを使用してランニングデジタルサム（直流成分の積分値）を計算する手段を有する。

また、本発明によれば、チャネルを介して受信された変調された信号を表す、チャネルコードに基づいて実質的にＤＣ制御可能なチャネルビットストリームをつくる方法が提供され、本方法は、かかるチャネルの公称の変調の伝達関数又はインパルス応答関数を表すデータを受信するステップ、前記公称の変調の伝達関数又はインパルス応答関数を使用して合成の高周波信号波形を生成するステップ、前記合成の高周波信号波形に関して閾値検出を実行して、中間のチャネルビットを生成するステップ、及び前記中間のチャネルビットを使用してランニングデジタルサムを計算するステップを含む。

前記中間のチャネルビットのランニングデジタルサムは、（ランニングデジタルサムを制御するために使用される方法に依存して、ユーザビットストリーム又はチャネルビットストリームに何れかである）ビットストリームにおける所定のＤＣ制御ポイントでの行われるＤＣ制御の判定を進めるために使用することができることが理解される。

本発明は、先に定義された装置を含むエンコーダ、かかるエンコーダと、それを表すデジタル信号を形成するために変調信号から導出された高周波信号波形に関して閾値検出を実行するスライサ装置を有するレシーバとを含む光データストレージシステムに更に拡張される。デジタル信号は検出された中間のチャネルビットストリームを表し、次いで、ＤＣオフセット又はスライサモジュールにおけるスライサレベルの適合のために使用することができることを理解されたい。

本発明の好適な実施の形態では、変調信号を表すコードは、ランレングス制限（ＲＬＬ）コードであり、かかるように、装置は、好ましくはランニングデジタルサムの計算の前に、前記チャネルを介して受信された複数のユーザビットに関してＲＬＬ符号化を実行するための手段を含むことが好ましい。

前記変調信号から導出された前記高周波信号波形及び前記受信された変調信号に基づく閾値判定における変化に応答して、スライサ装置に関して閾値を更新する手段が有利にも提供される。

本発明のこれらの態様及び他の態様は、本明細書で記載される実施の形態から明らかにされるであろう。本発明の実施の形態は、添付図面を参照して、例示を通して記載される。

光ストレージシステムにおけるレシーバにより感知された波形のアナログ性のため、及び先に述べたシンボル間干渉の問題のため、符号化されたユーザデータビットを感知及びデコードすることが課題となっており、先に説明されたように、課題は、記憶密度の増加として特に悪化される。かかる問題を部分的に解決するため、（隣接ビットでの波形サンプルを使用することなしに）サンプリングされた波形においてそれぞれ離散的な個々のパルスを検出しようとするよりはむしろ、特に期待されたパルス系列を感知するシーケンス検出器を使用することが知られている。特に、ビタビシーケンス検出器（ＶＤ）は、最も可能性のある符号化されたチャネルビットの系列を感知するように、光ストレージメディアで使用されるチャネルを読取るために一般に使用される。

レシーバにおけるスライサレベルの制御ループは（図１参照）、フィンガープリント、ドロップアウト等による、セントラルアパーチャＨＦ信号における比較的緩やかな変動に追従することが要求される。スライサ制御は、ビタビビット検出器から得られるビット判定の使用する代わりに、閾値判定がサンプル毎に実行される場合に、より速く実行される。スライサ制御は、閾値判定を使用するこのケースでは、チャネルビットストリームがＤＣフリーであること、すなわちランニングデジタルサム（ＲＤＳ）が制限された分散を有することを必要とし、このＤＣフリーの特性は、当業者であれば精通されているように、慣習的にチャネルビットストリームについて、変調符号エンコーダのサイドで一般に実現される。したがって、チャネルビットストリームのＤＣ制御される特性を使用して、従来技術に従ってスライサの適合が実行される。ＢＤ２３−２５−２７ＧＢ向けの「古典的な」レシーバの概念図が図１に見られ（しかし、ビタビ検出器（ＶＤ）のような進展された信号処理手段を既に有する）、等化されておらず（un-equalized）、かつ非同期（したがって必ずしも同期的ではない）であるＨＦ信号波形の未処理のサンプルで「スライサ」が動作することは、当業者であれば理解されるであろう。

（公知のパリティ保持原理に基づくか、マージングビットの原理に基づくか、又はコンビコードの原理に基づく）第一の従来のＤＣ制御を考えてみる。これは、ＲＤＳとして示されるランニングデジタルサムの分散σ² _RDSを最小にすることを狙いとする。これは、以下のように定義される（ｂ_iは値＋１をもつバイポーラチャネルビット（ＮＲＺＩビットとしても知られる）である）。

最新のＤＣ制御は、図６に示される。ＤＣ制御の判定ポイントは、連続するセグメントにビットストリームを分割する。所与のセグメントについて、チャネルビットストリームは、（たとえば、“１”又は“０”に等しいパリティ保持方法のパリティビットのケースにおいて、若しくは、両方のパリティ選択について“００”又は“１０”（又は“０１”）に等しいマージングビット（ｄ＝１）といったチャネルビットストリームにおけるマージングビットのケースにおいて）ＤＣ制御の両方の選択についてステップ（１）でＲＬＬエンコーダにより符号化される。両方の選択について、ＲＤＳは、考慮中のセグメントにわたりその分散と共にステップ（２）で計算される。最後に、セグメントの終わりで、最低のＲＤＳの分散によるＤＣ制御の選択（又は、代替的に、絶対値での最低のＲＤＳ値によるＤＣ制御の選択）は、ステップ（３）で選択される。

最新の「スライサ制御」は、レシーバサイドでの（ＳＬで示される）スライサレベルの制御であり、以下に従って実現される（ＨＦ_kは（非同期又は同期的にサンプリングされた）高周波信号の波形のｋ番目のサンプルである）。

信号の遷移で、先の式を２つのサンプリングポイント間の中心点に関する位相オフセットを考慮するようにリファインすることができる（簡単のため、このリファインメントは省略している）。パラメータεは、スライサレベルの制御の更新速度を決定する（小さなεの値は、低速の更新レートに対応し、したがって適応において小さな帯域幅に対応する）。図７は、εの大きな値のＳＬ制御の原理を示している（この値は、図においてディスプレイの用途のために非現実的に大きくされており、実際のεの値は１０^-3〜１０^-5のレンジにある）。ＳＬ制御の結果は、スライサレベルがＨＦ信号波形の中央値（median）に等しいこと、スライサレベルを超えるＨＦサンプルの数は、スライサレベル以下のサンプル数に等しい（最小のサンプル数のウィンドウで更新レートεを介して決定される）。

式（３）におけるＳＬ制御の基本的な仮説は、シンプルな閾値の検出は、非常に良好なｂＥＲパフォーマンスを生じる（同期的なＨＦ信号波形について、式（３）におけるＳｉｇｎ演算は閾値検出にすぎない）。なお、（非同期サンプルとチャネルビットの間の１対１の対応関係がないので）閾値検出器の判定は、同期信号波形のケースで現実的な（real）ビット判定のみを生じる。

閾値検出が良好なｂＥＲを生じる仮説は、（ＢＤ光ピックアップユニット（ＯＰＵ）を使用した１２ｃｍディスクについて）２５ＧＢ以下の容量についてのみ有効であり、益々高い容量について、この仮説は益々信頼性が低くなり、したがって、その有効性がないことで、否定的な意味でスライサレベルの制御の性能に影響を及ぼす。高容量での閾値検出により行われた誤った判定のため、レシーバにおけるＳＬ制御は、エンコーダサイドでＤＣ制御により行われることが想定される動作とは反対の動作を行う。

問題の鍵は、式（２）におけるＤＣ制御のために使用される正確なビットのミスマッチであり、式（３）のＳＬ制御で使用されるようにスライス演算（Ｓｉｇｎ）による判定誤差である。

論理的なソリューションは、ＳＬ制御のための良好なビット検出を使用することであり、それら良好なビット検出は、制御されるＩＳＩのための信号波形の多値のキャラクタを使用したシーケンス（sequence）検出を実行するビタビのようなビット検出器から由来する。しかし、このソリューションの第一の問題は、それらビット検出が、たとえばチャネルのインパルス応答関数のビットにおける範囲の５倍になる、無視することができない遅延をもつビタビ検出器により行われることである。第二の問題は、ビタビ検出器の入力でのＨＦサンプルは（フィンガープリント等によるので）ＤＣオフセットを受け、ビット検出器の悪い性能をもたらす場合がある。

本発明により提供されるソリューションは、従来のスライサの適合されたバージョンによりＤＣオフセットを除去する。したがって、スライサの適応における判定とＤＣ制御で使用されるような正確なビットとの間のミスマッチを除くことが必要である。このミスマッチは、容量が増加するにつれて更に著しくなる。

本発明のこの例示的な実施の形態により提供されるソリューションは、正確なビットに基づくのではなく、公称のＭＴＦ（変調伝達関数）又はそのＩＲＦ（ｈ_kで示されるインパルス応答関数）から得られる（ＨＦ_synで示される）合成のＨＦ信号波形からの閾値判定に基づいて、エンコーダでＤＣ制御を実行することであり、ランニングデジタルサムを制御することである。公称のＩＲＦは、（たとえば光記録におけるＢｒａａｔ−Ｈｏｐｋｉｎｓ ＭＴＦの遮断周波数Ω_cによる）ストレージアプリケーションが意味する容量に整合する必要がある。

リニアチャネルのシンプルなケースについて、合成のＨＦ信号波形は、（ｂ_kをバイポーラチャネルビットとして）畳み込み総和によりシンプルに得られる。

（たとえばピットランドの非対称性による）チャネルの非線形性のケースは、後のセクションにおいて処理される。この合成波形に基づいて、変更された（modified）ＲＤＳパラメータを導入する。

により（
（外１）

で示される）
次いで、ＤＣ制御は、分散
（外２）

の最小化により実行することができる。そのようにすることで、エンコーダでのＤＣ制御は、レシーバにおけるＳＬ制御モジュールでのシンプルな閾値検出器により行われるビットエラー（の大部分で）を前もって処理するので、先に示されたミスマッチが除去される。

この例示的な実施の形態に係るＤＣ制御は、図８に示される。２つの更なるステップが存在し、ステップ（４）は合成のＨＦ信号波形の計算を含み、ステップ（５）では合成波形の閾値判定が適用されて、中間チャネルビット（intermediate channel bit）が得られ、ウ６の最新のアプローチにおける正確なビットに置き換われる。

なお、エンコーダは、（ディスクの目標とされる密度に依存する）チャネルの公称のＭＴＦの情報を必要とする。

したがって、ＨＦ信号波形は、Ｂｒａａｔ−Ｈｏｐｋｉｎｓモデルについてシミュレートされている。先の例ｄ＝１，ｋ＝７では、（このＲＬＬエンコーダの簡単さのため）Ｊａｃｏｂｉコードは、ＤＣ制御のために２つのマージングビットで使用されている。チャネルビットストリームのＤＣ制御セグメントは、６６チャネルビットを有する。ＤＣレベルの変動が導入されないので、ＤＣレベルは正確にゼロにあるべきである。次いで、スライサレベルの適合の後のスライサレベルの標準偏差は、更新レートパラメータεの異なる値で計算される。ε＝０．００１、ε＝０．０００１及びε＝０，００００１の結果は、図９、図１０及び図１１のそれぞれに示されている。変更されたＲＤＳに基づいた新たなＤＣ制御手順の改善は、ＢＤ３５ＧＢでのε＝０．０００１について明らかに見ることができ、改善は、ファクタ３に等しい。

無視することができないピット−ランドの非対称性のケースでは、式（４）のＨＦモデルに頼ることは不可能である。代わりに、公知のＡパラメータモデルが使用される（たとえば、H. Poziolis, J. W. M. Bergmans, W. M. J. Coene, “Modeling and Compensation of Asymmetry in Optical Recording”, IEEE Transactions on Communications, Vol. 50, No. 12, Dec. 2002, pp.2052-2063を参照されたい）、ここで、中間の３つからなる（ternary）ビットストリームは、
（外３）

で示され、以下のように定義される。

適合されたＨＦ信号波形は、ＨＦ^Aで示され、以下のように得られる。

ここでｃは、内側の目の中央がレベル“０”に対応するような補正のＤＣ項であり、以下のように与えられる。

なお、エンコーダは公称のＭＴＦを知る必要があるだけでなく、ピット−ランドの非対称パラメータを知る必要がある。さらに、エンコーダは、チャネルビットストリームがディスクに書き込まれる絶対的な極性を設定する必要がある。これは、非対称性は、チャネルビットストリームの全体的な極性の反転を許容しないためである。

スライサ制御ループから生じる実際のスライサレベルは、通常、内側の目の中央である。しかし、式（５）におけるＳｉｇｎ演算の前の所定のＤＣオフセットを適用することで、異なる信号レベルにスライサレベルを設定することが可能である。

したがって、解決手段及び先に説明されたように、高容量でのスライサの適合の性能の損失は、一方で（図１２で例示されるように）ＤＣ制御のためのＲＤＳの計算で使用される正確なビットと、他方でＨＦ波形に基づく誤った閾値判定との間のミスマッチによる。このミスマッチは、エンコーダでのＤＣ制御の新たな方法を実行することで、本発明により解決することができる。ＲＤＳは、正確なチャネルビットに基づかないが、チャネルの公称のＭＴＦ（変調伝達関数）又はそのＩＲＦ（インパルス応答関数）に基づいて生成される合成のＨＦ信号波形からの閾値判定として得られる中間のチャネルビットに基づくように変更される。このように、レシーバにおける誤った閾値判定の影響は、エンコーダで既に考慮されており、スライサ制御は、もはや悪影響されない。なお、提案される方法では、エンコーダは、チャネルの公称のＭＴＦ又はＩＲＦが通知される必要がある。無視することができないピット−ランドの対称性をもつチャネルへの拡張も提案される。

なお、先に記載された実施の形態は、本発明を限定するよりはむしろ例示するものであり、当業者であれば、特許請求の範囲により定義された本発明の範囲から逸脱することなしに、多くの代替的な実施の形態を設計することが可能である。請求項では、括弧に配置された参照符号は、請求項を制限するとして解釈されるべきではない。単語“comprising”及び“comprises”等は、全体として請求項又は明細書で列挙された以下のエレメント又はステップの存在を排除するものではない。エレメントの単数の引用は、かかるエレメントの複数の引用を排除するものではなく、その逆も然りである。本発明は、幾つかの個別のエレメントを有するハードウェア、及び適切にプログラムされたコンピュータにより実現される場合がある。幾つかの手段を列挙している装置の請求項では、幾つかのこれらの手段は、同一アイテムのハードウェアにより実施される場合がある。所定の手段が相互に異なる従属の請求項で引用される単なる事実は、これらの手段の組み合わせを利用することができないことを示すものではない。

（進展された信号処理を既にもつ）ＢＤ２３−２５−２７ＧＢ光ストレージシステム向けの古典的なレシーバの概念的なブロック図である。 ＢＤ２３ＧＢからＢＤ２７ＧＢへのＨＦ信号波形及びアイパターンにおける変化を例示するグラフィカルな表現である。 ＢＤ３１ＧＢからＢＤ３５ＧＢへのＨＦ信号波形及びアイパターンにおける変化を例示するグラフィカルな表現である。 たとえば、ビット位置１５で開始する２Ｔ｜２Ｔラン、ビット位置３７で開始する３Ｔ｜２Ｔ｜３Ｔ｜２Ｔ｜３Ｔパターンといった、３５ＧＢ ＢＤ向けの典型的に問題のあるＨＦ信号波形を例示するグラフィカルな表現である。 たとえば、（ビット位置１８９１と１８９９での）長いラン間の２Ｔランといった、３５ＧＢ ＢＤ向けの典型的に問題のＨＦ波形信号を例示するグラフィカルな表現である。 従来技術のアプローチに係るユーザビットストリームのセグメントのＤＣ制御符号化を例示する概念的なフローチャートである。 ＨＦ信号波形からの閾値判定に基づいたスライサ適合の原理に関するグラフィカルな表現である（なお、ステップサイズは著しく誇張されていることに留意されたい）。 本発明の例示的な実施の形態に係るユーザビットストリームのセグメントのためのＤＣ制御符号化を例示する概念的なフローチャートである（なお、“Int. Ch. Bits”は中間チャネルビットを意味する）。 ＢＤ３５ＧＢ及びε＝０．００１向けの信号σ_SL／σ_signalの標準偏差にスケーリングされるスライサレベルの標準偏差のグラフィカルな例示である。 ＢＤ３５ＧＢ及びε＝０．０００１向けの信号σ_SL／σ_signalの標準偏差にスケーリングされるスライサレベルの標準偏差のグラフィカルな例示である。 ＢＤ３５ＧＢ及びε＝０．００００１向けの信号σ_SL／σ_signalの標準偏差にスケーリングされるスライサレベルの標準偏差のグラフィカルな例示である。 正確なビット（曲線Ａ）及び閾値ビット（曲線Ｂ）といった、信号波形に重ね合わされるＲＤＳトレース（ランニングデジタルサム）を例示するグラフィカルな表現である。なお、２つのＲＤＳトレースは互いに異なることに留意されたい。

Claims (11)

1. チャネルを介して受信された変調信号を表すチャネルコードに基づいて、実質的にＤＣ制御可能なチャネルビットストリームを形成する装置であって、
   当該装置は、
   前記チャネルの公称の変調伝達関数又はインパルス応答関数を表すデータを受信する手段、前記公称の変調伝達関数又はインパルス応答関数を使用して、合成の高周波信号の波形を生成する手段、中間のチャネルビットを生成するため、前記合成の高周波信号の波形に関して閾値検出を実行する手段、及び前記中間のチャネルビットを使用してランニングデジタルサムを計算する手段を有する、
   ことを特徴とする装置。
2. 前記変調信号を表すコードはランレングス制限（ＲＬＬ）コードである、
   請求項１記載の装置。
3. 当該装置は、符号化される複数のユーザビットに関してＲＬＬ符号化を実行する手段を含む、
   請求項２記載の装置。
4. 前記ＲＬＬ符号化は、前記ランニングデジタルサムの計算の前に実行される、
   請求項３記載の装置。
5. 請求項１乃至４のいずれか記載の装置を含むエンコーダ。
6. 請求項５記載のエンコーダと、変調信号を表すデジタル信号を形成するため、前記変調信号から導出された高周波信号波形に関して閾値検出を実行するスライサ装置を有するレシーバとを有することを特徴とする光データストレージシステム。
7. 前記レシーバは、前記高周波信号の波形におけるＤＣオフセットを補正するため、前記高周波信号の波形における変化に応答して前記スライサ装置に関して閾値を更新するスライサ制御手段を更に有する、
   請求項６記載のシステム。
8. 前記レシーバは、前記高周波信号の波形についてシーケンス検出器を更に含む、
   請求項６又は７記載のシステム。
9. 前記シーケンス検出器はビタビシーケンス検出器である、
   請求項８記載のシステム。
10. チャネルを介して受信された変調信号を表すチャネルコードに基づいて、実質的にＤＣ制御可能なチャネルビットストリームを形成する方法であって、
    当該方法は、
    前記チャネルの公称の変調伝達関数又はインパルス応答関数を表すデータを受信するステップと、前記公称の変調伝達関数又はインパルス応答関数を使用して、合成の高周波信号の波形を生成するステップと、中間のチャネルビットを生成するため、前記合成の高周波信号の波形に関して閾値検出を実行するステップと、及び前記中間のチャネルビットを使用してランニングデジタルサムを計算するステップとを含む、
    ことを特徴とする方法。
11. 受信された高周波信号の波形のＤＣレベルを制御するスライサ装置をもつレシーバであって、
    前記スライサ装置は、前記受信された高周波信号の波形に関して閾値判定を実行し、前記閾値判定に従って前記スライサレベルの調節を実行し、前記信号の波形は、請求項１０の方法によりエンコードされた、チャネルを通して送信されたチャネルビットストリームから得られる、
    ことを特徴とするレシーバ。

Images