JP2011514519A - 高周波数介在器をもったテストシステム - Google Patents

高周波数介在器をもったテストシステム Download PDF

Info

Publication number
JP2011514519A
JP2011514519A JP2010547635A JP2010547635A JP2011514519A JP 2011514519 A JP2011514519 A JP 2011514519A JP 2010547635 A JP2010547635 A JP 2010547635A JP 2010547635 A JP2010547635 A JP 2010547635A JP 2011514519 A JP2011514519 A JP 2011514519A
Authority
JP
Japan
Prior art keywords
conductive
interposer
conductive housing
housing
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010547635A
Other languages
English (en)
Other versions
JP2011514519A5 (ja
Inventor
マーク ビー. カルティエ、
Original Assignee
テラダイン、 インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テラダイン、 インコーポレイテッド filed Critical テラダイン、 インコーポレイテッド
Publication of JP2011514519A publication Critical patent/JP2011514519A/ja
Publication of JP2011514519A5 publication Critical patent/JP2011514519A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06772High frequency probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • G01R1/06722Spring-loaded
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R24/00Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
    • H01R24/38Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure having concentrically or coaxially arranged contacts
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Combinations Of Printed Boards (AREA)
  • Connector Housings Or Holding Contact Members (AREA)

Abstract

導電性ハウジングをもった介在器が開示される。導電性部材は導電性ハウジングの開口部中に配置された絶縁体を通過する。導電性ハウジングはグラウンドされて、導電性ハウジングを通過している信号導電体のための近接して間隔を空けられたグラウンド構造を提供し、従って導電性部材によって搬送された信号に望ましいインピーダンスを提供しても良い。そのような介在器は、テスト信号を発生または測定する計器と試験下デバイスの間の高速信号を結合するテストシステム中で使用されても良い。

Description

介在器は、プリント回路基板のような2つの電子的アッセンブリーの間の電気的インターフェースを提供する。両電子的アッセンブリー上の導電性パッドに結合する導電性部材のアレイを提供することによって、介在器は、一つの電子的アッセンブリーからもう一つへ信号を搬送する導電性パスを提供することができる。テストシステムでは、介在器は、試験下デバイス(DUTs)が接続されるデバイスインターフェースボードと、テスト信号を発生または測定する計器が結合され得るテスターインターフェースボードとの間に分離可能な相互接続を提供することができる。
テストシステムのコンポーネンツが図1に示されている。テストシステム1は、介在器2と、テスターインターフェースボード3と、デバイスインターフェースボード4と、DUTs5と、計器6を有する。テストシステムでは、計器6とテスターインターフェースボード3が、簡単のために図示されていないテストヘッド内に保持される。計器6は、電気的コネクターを通してデバイスインターフェースボード4に直接結合されても良く、またケーブルまたはワイヤーを通して結合されても良い。いずれにせよ、計器6によって発生または測定されたテスト信号は、テスターインターフェースボード3を通して結合される。
デバイスインターフェースボード4は、デバイスハンドラーまたはその他のテストのためにDUTs5を提示する装置に機械的に結合されても良い。簡単のために、デバイスハンドラーもまた図示されていない。動作では、DUTs5が電気的にデバイスインターフェースボード4に接続して、デバイスインターフェースボード4を通してDUTs5へ/からテスト信号が結合されることを許容する。
介在器2は、デバイスインターフェースボード4とテスターインターフェースボード3の間の接続を完成して、計器6とDUTs5の間でテスト信号が結合されることを許容する。この結合を完成するのに、介在器2は、テスターインターフェースボード3の下方表面上の導電性パッドとデバイスインターフェースボード4の上方表面上の導電性パッドの間に接続を作る。
両インターフェースにおいて良好な電気的接点を提供するのに様々な機構が使われてきた。それらには、ばね接点、樹枝状接点、「ファズボタン」、エラストマー接点、直接接点が含まれる。接点の接続性は、テスターインターフェースボード3をデバイスインターフェースボード4に向けて押す力を印加することによって強化されても良い。
介在器は、典型的には多数の導電性接点を有し、一つのボードから他への接続を形成し、数々のテスト信号がDUTs5上に印加されるかまたはそこで測定されることを許容する。いくつかのテストシステムでは、介在器を通過する信号の完全性は導電性接点のいくつかをグラウンドすることによって向上される。いくつかの場合には、信号を搬送するのに使われた各導電性接点について、その信号接点に隣接する複数の導電性接点がグラウンドされる、グラウンディングパターンが使われる。
一側面では、発明は、テストシステムでの使用に好適な介在器に関する。介在器は、近接して間隔を空けられた導電性パスを有していても良く、その各々は、インピーダンスミスマッチと関連付けられた顕著な腐敗無しに高速信号が介在器を通過することを許容するインピーダンスを有する。
いくつかの実施形態では、介在器は、第一の側面と第二の側面をもった導電性ハウジングを有する。導電性ハウジングは、第一の側面と第二の側面の両方を通過している複数の孔を有する。複数の絶縁体が、導電性ハウジング中に、各々が対応する孔中にあるように、少なくとも部分的に埋め込まれている。介在器は更に、複数の導電性ばねからなる。各ばねは、第一の接点と第二の接点を有する。各ばねは、導電性はねの第一の接点が導電性ハウジングの第一の側面から露出し導電性はねの第二の接点が導電性ハウジングの第二の側面から露出するように、複数の絶縁体の少なくとも一つの中に部分的に埋め込まれている。
介在器のいくつかの実施形態では、導電性ハウジングはダイカストである。
介在器のいくつかの実施形態では、導電性ハウジングの第一と第二の側面は平行である。
介在器のいくつかの実施形態では、導電性ハウジング中の孔は第一の表面に垂直である。
介在器のいくつかの実施形態では、各絶縁体は、第一の表面と、第一の表面とは反対の第二の表面を有する。各絶縁体の第一の表面が導電性ハウジングの第一の側面上に露出し各絶縁体の第二の表面が導電性ハウジングの第二の側面上に露出するようなやり方で、絶縁体が配置されている。更に、複数の導電性はねの各ばねの第一の接点は、対応する絶縁体の第一の表面を貫通し、複数の導電性はねの各ばねの第二の接点は、対応する絶縁体の第二の表面を貫通する。
介在器のいくつかの実施形態では、導電性ばねの各々の第一の接点はU字型曲線を有し、U字型の底は対応する絶縁体中に埋め込まれていない。
介在器のいくつかの実施形態では、複数の絶縁体の各々は、導電性ハウジングに隣接した側表面を有する。この側表面は導電性ばねによって貫通されていない。
介在器のいくつかの実施形態では、導電性ばねの一つは、複数の導電性ばねの内の一つの導電性ばねの少なくとも一部分上の金または銀メッキを有する。
介在器のいくつかの実施形態では、介在器は、導電性ハウジングをグラウンドするための接点を有する。
介在器のいくつかの実施形態では、複数の絶縁体の各々は、導電性ハウジングに隣接した側表面を有する。側表面は導電性ばねによって貫通されていない。
介在器のいくつかの実施形態では、複数の導電性ばねの一つと導電性ハウジングの間で測定されたインピーダンスは、2.5から10Gbpsのデータ転送レートと関連付けられた周波数レンジ内では40から60オームの間である。
別の実施形態は、第一の側面と第二の側面を有する導電性ハウジングをもった介在器である。導電性ハウジングは、第一の側面と第二の側面を通過する孔を有する。複数の絶縁体の各々が、導電性ハウジングの対応する孔中に少なくとも部分的に埋め込まれている。各絶縁体は、第一の表面と第二の表面を有する。各絶縁体の第一の表面が導電性ハウジングの第一の側面から露出している。各絶縁体の第二の表面が導電性ハウジングの第二の側面から露出している。介在器は更に、各々が第一の端点と第二の端点を有する複数の導電性部材からなる。各導電性部材は、各導電性部材の第一の端点が少なくとも一つの絶縁体の第一の表面上に露出し各導電性部材の第二の端点が少なくとも一つの絶縁体の第二の表面上に露出するように、少なくとも一つの絶縁体中に部分的に埋め込まれている。介在器は加えて、第一の複数の接点と第二の複数の接点を有する。第一の複数の接点の各々は対応する導電性部材の第一の端点と接触している。第二の複数の接点は対応する導電性部材の第二の端点と接触している。
介在器のいくつかの実施形態では、第一の複数の接点はエラストマー接点である。
介在器のいくつかの実施形態では、第一の複数の接点はエラストマー接点であり、エラストマー接点の各々は導電性ハウジングから絶縁されている。
介在器のいくつかの実施形態では、導電性ハウジングはダイカストである。
介在器のいくつかの実施形態では、導電性ハウジングの第一と第二の側面は平行である。
介在器のいくつかの実施形態では、介在器は、導電性ハウジングをグラウンドするための接点を有する。
介在器のいくつかの実施形態では、介在器は、導電性ハウジングをグラウンドするためのエラストマー接点を有する。
別の実施形態は、複数の計器と、第一のインターフェースボードと、第二のインターフェースボードと、介在器からなるテストシステムである。複数の計器は、テスト信号を発生および/または測定するように適応されている。第一のインターフェースボードは、第一の表面上の第一の複数のパッドからなる。第一のインターフェースボードは、第一の複数のパッドの一つのパッドと複数の計器の一つの計器の間のテスト信号を結合するように適応されている。第二のインターフェースボードは、第二の表面上の第二の複数のパッドからなる。第二のインターフェースボードは、第二の複数のパッドの一つのパッドと試験下デバイス上のテストポイントの間のテスト信号を結合するように適応されている。介在器は、第一のインターフェースボードと第二のインターフェースボードの間に配置されている。介在器は、第一の側面と、第一の側面とは反対の第二の側面を有した導電性ハウジングを有する。導電性ハウジングは、第一の側面と第二の側面を通過する複数の孔を有する。介在器は複数の絶縁体を有し、各絶縁体は導電性ハウジングの対応する孔中に少なくとも部分的に埋め込まれている。介在器は更に、各々が第一の端点と第二の端点を有する複数の導電性部材からなる。各導電性部材は、導電性部材の第一の端点が導電性ハウジングの第一の側面から露出し導電性部材の第二の端点が導電性ハウジングの第二の側面から露出するように、複数の絶縁体の少なくとも一つの中に部分的に埋め込まれている。各導電性部材の第一の端点は第一の複数のパッドの一つのパッドと結合されており、各導電性部材の第二の端点は第二の複数のパッドの一つのパッドと結合されている。
テストシステムのいくつかの実施形態では、介在器の導電性ハウジングはダイカスト金属である。
テストシステムのいくつかの実施形態では、テストシステムは更に、第一の複数の接点と、第二の複数の接点と、グラウンド接点からなる。第一の複数の接点の各々は、複数の導電性部材の一つの導電性部材の第一の端点を第一の複数のパッドの一つのパッドに結合する。第二の複数の接点の各々は、複数の導電性部材の一つの導電性部材の第二の端点を第二の複数のパッドの一つのパッドに結合する。グラウンド接点は、導電性ハウジングを、第一のインターフェースボードと第二のインターフェースボードの少なくとも一つの上のグラウンドパッドに結合する。
発明とその実施形態は、以下の詳細な記載が添付の図面と共に読まれた時により良く理解されるであろう。図中では、要素は必ずしも実寸大に描かれていない。一般に、複数の図中に現れる同様の要素は、同様の参照符号によって同定される。
図1は、テストシステムのコンポーネンツの斜視図である。 図2は、介在器の切開図である。 図3Aは、導電性ばね型導電性部材のスケッチである。 図3Bは、導電性ポスト型導電性部材のスケッチである。 図4Aは、絶縁体に部分的に埋め込まれた導電性ばねからなる長方形挿入の斜視図である。 図4Bは、図4Aの長方形挿入の側方断面図である。 図4Cは、絶縁体に部分的に埋め込まれた導電性ワイヤーからなる円筒形挿入の斜視図である。 図4Dは、図4Cの円筒形挿入の上方断面図である。 図5Aは、製造プロセスのステップ中の長方形挿入のための薄壁付き導電性ハウジングの斜視図である。 図5Bは、長方形挿入のための厚壁付き導電性ハウジングの斜視図である。 図5Cは、製造プロセスのステップ中の円筒形挿入のための導電性ハウジングの斜視図である。 図6Aは、絶縁体に埋め込まれた導電性ばね接点をもった長方形挿入を有する、薄壁付き導電性ハウジングをもった介在器の斜視図である。 図6Bは、絶縁体に埋め込まれた導電性ばね接点を特徴としてもった長方形挿入を有する、厚壁付き導電性ハウジングをもった介在器の斜視図である。 図6Cは、絶縁体に部分的に埋め込まれた導電性ポスト接点を有する設置された円筒形挿入をもった円筒形挿入のための導電性ハウジングの斜視図である。 図7は、設置された円筒形挿入と設置前の上および下エラストマー接点シートをもった導電性ハウジングの、部分的に分解された斜視図である。 図8は、導電性ハウジングと、円筒形挿入と、上および下エラストマー接点を特徴としてもった介在器の斜視図である。 図9Aは、導電性材料15に部分的に埋め込まれた導電性ばねA10を有するグラウンドされた挿入の側方断面図である。 図9Bは、大きな導電性ばねA13を有するグラウンドされた挿入の側方断面図である。 図9Cは、導電性ハウジングの狭い孔中に埋め込まれた導電性ばねA10を有するグラウンドされた挿入の側方断面図である。 図9Dは、導電性ポストB10とショート19を有するグラウンドされた挿入の側方断面図である。
発明者は、高速信号について良好な信号完全性を提供する介在器でテストシステムを向上させることができることを察知した。従来技術の介在器は、2.5Gbps(ギガビット/秒)より上のデータレートにおいて信号を劣化させた。発明の実施形態は、2.5Gbpsより上のデータレートにおいて受け入れ可能な性能をもって製造することができ、いくつかの実施形態では10Gbpsを超える。
発明者は、介在器中の信号導電体と、介在器によって繋がれたテスターインターフェースボードおよび/またはデバイスインターフェースボードのような電子的アッセンブリーとの間のインピーダンスミスマッチによって介在器性能が制限されていたことを察知した。例えば、これらの電子的アッセンブリー内の信号トレースは、50オームのインピーダンスを有し得る。もし介在器を通して信号を搬送している信号導電体が同様に約50オームのインピーダンスを有していれば、反射と信号歪みを削減できる。
以前は、インピーダンスミスマッチを削減するのに、介在器内の導電体はグラウンドされていた。信号導電体に対するグラウンドされた導電体の数と位置が、信号導電体のインピーダンスを確立した。インピーダンスはしかし、信号導電体を通過する信号の周波数と、信号導電体および近隣のグラウンド構造のジオメトリーの関数である。従って、高周波数テストシステムで使用される介在器は、低周波数テストシステムまたはその他の低周波数応用で使用される同様の介在器とは異なる信号およびグラウンド導電体の構成を要求する。特定には、信号周波数が増加するにつれて、信号導電体の望ましいインピーダンスを維持するためにグラウンドされた導電体は信号導電体により近くならなければならない。
発明者は、約2.5Gbps以上のデータレートは、グラウンドされた導電体が、従来の介在器設計技術を使って容易に製造することができるよりも信号導電体により近くになることを要求するであろう信号周波数に結果としてなることを察知した。
発明のいくつかの実施形態による介在器は、比較的高周波数においてでも、より良いインピーダンスマッチングとクロストークの削減を提供する。図2は、発明の実施形態による介在器を描いている。図2の介在器は、テスターインターフェースボード3とデバイスインターフェースボード4の間に電気的接続を作るのに図1に描かれたテストシステム中で使用され得る。但し、介在器を通して接続された電子的アッセンブリーの性質は発明の限定要件ではなく、発明の実施形態による介在器はあらゆる好適な電子的アッセンブリーを繋ぐためにあらゆる好適な電子システムに組み込まれても良い。
いくつかの実施形態では、介在器2は、導電性ハウジング18と、導電性部材(簡単のためその内の導電性部材10だけに数字が振られている)と、絶縁性部材(簡単のためその内の絶縁性部材14だけに数字が振られている)と、接点(簡単のためその内の導電性部材10上の接点11と12だけに数字が振られている)からなる。介在器2は、各々が介在器2を通して信号を搬送し得る、多数の導電性部材を含んでも良い。図2に描かれた実施形態では、多数の導電性部材は並列した行に配置されて、導電性部材の長方形のアレイを形成している。但し、介在器2内の導電性部材の配置は発明にとって決定的に重要ではなく、導電性部材のあらゆる好適な配列が使用されても良い。
描かれた実施形態では、導電性部材の各々は同様の形状と同様の介在器2内での載置配列を有する。この特徴は、介在器2の構築と使用を簡略化し得るが、発明の要求事項ではない。導電性部材の各々は、あらゆる好適な形状を有し、あらゆる好適なやり方で介在器2内に載置されても良い。
図2に描かれた実施形態は導電性部材の多数の同様の行を含むので、いずれか一つの行がその他の行の代表となり得る。同様に各導電性部材は同様の形状と載置配列を有するので、いずれか一つの導電性部材が全ての導電性部材の代表となり得る。従って、簡単のために、図2は介在器2中の導電性部材の単一の行を通した断面を描いており、それは導電性部材の一部分だけを露にしている。
導電性ハウジング18は、介在器のための構造的サポートを提供し、多数の通過孔を含む。描かれた実施形態では、各孔は上方表面から下方表面まで導電性ハウジング18を通過する。この構成では、孔の各々は、導電性部材を受け取るように導電性ハウジング18を通じたチャネルを提供する。
絶縁性部材14は、孔の各々の中に配置されても良い。導電性部材10は、絶縁性部材14の各々を通過する。従って、絶縁性部材14の挿入は、導電性部材を、導電性ハウジング18を通じた孔内に配置する。導電性部材の各々は、導電性部材10の上方表面中に露出された第一の端点と、導電性部材10の下方表面中に露出された第二の端点を有していても良い。このようにして、各導電性部材は、介在器2を通して信号パスを提供し得る。
動作では、導電性ハウジング18はグラウンドされても良い。従って、導電性部材10のような導電性部材の各々は、導電性ハウジング18を通じた孔の壁によって形成されたグラウンド導電体に比較的近接していても良い。図2の断面中に見ることができるように、導電性部材10のような各導電性部材は、それがその中に存する孔の壁から、孔の半径rにおよそ等しい距離によって間隔を空けられている。この距離rは、隣接する導電性部材を分離している距離dよりも小さくても良い。従って、導電性ハウジング18をグラウンドすることは、信号からグラウンドまでの間隔が、信号導電体を取り囲んでいる隣接する導電性部材をグラウンドすることによって可能であるよりも小さくなることを許容する。従って、発明の実施形態による介在器は、比較的高周波数においてでも、信号導電体のインピーダンスが導電性部材をグラウンドすることによって制御されていた従来技術の介在器よりも低いインピーダンスを提供し得る。
導電性部材10のような導電性部材と、介在器2によって相互接続されるべき電子的アッセンブリーの間の電気接続は、あらゆる好適なやり方で作られても良い。例えば、接点11と12のような接点は、ばね接点、樹枝状(ファズボタン)、エラストマー接点、および直接接点であっても良い。
いくつかの実施形態では、電気的接点11と12は、導電性部材10の一体的部分であっても良い。図3Aに示された実施形態では、導電性部材10はそれぞれの端点においてばね接点A11とA12を有する導電性ばねA10である。ばね接点A11とA12のばねレートは、導電性部材A10を含んだ介在器が電子的アッセンブリーに対して押された時に望ましい接触力を提供するように設定されても良い。導電性ばねA10を形成するのに使われる材料と導電性ばねA10の形状は、望ましいばねレートを提供するように選択されても良い。描かれた実施形態では、導電性部材A10は多数の曲がりをもった蛇状形状を有する。そのような形状は、導電性部材が、導電性ハウジング18に電気的接続を作ること無しに、導電性ハウジング18中の孔内にフィットすることを確かなものとし得る。蛇状形状は、ばね接点A11とA12の各々の長さが距離r(図2)よりも長くなることを許容する。但し、この形状は発明にとって決定的に重要ではなく、あらゆる好適な形状が使用されても良い。
他の実施形態では、接点11と12は、導電性部材10に電気的に接続された別々のコンポーネントであっても良い。例えば、導電性部材は、図3Bに示されるような導電性ポストB10であっても良い。導電性ポストB10の反対端は、介在器2によって繋がれるべき電子的アッセンブリー上の導電表面を係合するように配置されても良い。導電性ポストB10の一方または両方の端の電子的アッセンブリーへの直接接続が可能であっても良いが、いくつかの実施形態では、中間的伸展性部材が、導電性ポストB10の端と介在器2によって相互接続された導電性構造の間に挿入されても良い。伸展性部材は、ばね接点、樹枝状接点、「ファズボタン」、またはエラストマー接点のような接点であっても良い。
導電性ばねA10の例では、ばね接点A11とA12は、図4Aと4Bに示されるように、絶縁性部材A14の表面を通して露出されても良い。描かれた実施形態では、絶縁性部材A14は長方形である。導電性ばねA10と絶縁体A14は一緒に長方形の挿入A16を形成する。描かれた実施形態では、絶縁性部材A14は、導電性ハウジング18中の孔内にフィットするようなサイズにされていても良い。絶縁性部材A14は干渉フィットを通して導電性ハウジング18内に保持されるような形状またはサイズにされていても良いが、あらゆる好適な取り付け機構が使用されても良い。しかも、絶縁性部材A14が導電性ハウジング18中の孔を完全に満たすことは必要ではない。導電性部材A10のために好適なサポートを提供するようなサイズおよび形状にされたあらゆる一つ以上の絶縁性部材が使用されても良い。
図4Cと4Dの実施形態では、導電性ポストB10は円筒形の絶縁性部材B14中に部分的に埋め込まれている。導電性ポストB10と絶縁性部材B14は一緒に円筒形の挿入B16を形成する。挿入A16とB16は、あらゆる好適なやり方で導電性ハウジング18によってその位置に保たれても良い。図5Aは、薄壁付き導電性ハウジングA18中に挿入されている長方形の挿入を示す。図5Bは、代替的実施形態の長方形の挿入のための厚壁付き導電性ハウジングA19を示す。壁の厚さは、各信号導電体と隣接するグラウンドの間の間隔が好適なインピーダンスを提供することを確かなものとする一方で、導電性部材の間に好適な間隔を提供するように選択されても良い。但し、あらゆる好適な壁厚が使用されても良く、壁厚は発明にとって決定的に重要ではない。
導電性ハウジング中の孔の形状も発明にとって決定的に重要ではない。図5Cは、導電性ハウジングB18中の円筒形の孔中に挿入されている円筒形の挿入を示す。
発明の実施形態による介在器は、あらゆる好適なやり方で製造されても良い。図5Aと図5Cに描かれているように、導電性ハウジングは、挿入A16やB16のような挿入とは別に形成されても良い。挿入はそれから、あらゆる好適な製造技術を使ってハウジングを通過する孔内にしっかり取り付けられても良い。しかし、別の実施形態では、導電性ハウジングの孔中に絶縁性材料を注入することによって、絶縁性部材がその場で鋳造されても良い。導電性部材は、絶縁性材料の注入の前に孔内に配置されても良く、あるいは後から挿入されても良い。
図5A、5B、5Cは、製造のステージ中の介在器を表している。図6Aと6Bは、それぞれ薄壁付き導電性ハウジングA18と厚壁付き導電性ハウジングA19を使った完成された介在器A20とA21を描いている。両例示的介在器A20とA21では、挿入A16は、導電性ばねA10の形の導電性ばねA10と挿入A14の形の長方形の絶縁性部材を含む。この例では、それが絶縁体に埋め込まれておらず自由に動けるように、接点部分はU字型でUの底が絶縁体の表面から伸びて離れている。
図6Cは、挿入B16と導電性ハウジングB18をもった介在器B20の一部を示している。描かれた実施形態では、挿入B16は、導電性ポストB10(図3B)の形の導電性部材を含む。そのような導電性部材は、いくつかの実施形態については十分な伸展性を提供しないかも知れず、導電性ポストの一方または両方の端点において接点を形成している伸展性部材と共に使用されても良い。伸展性部材は、この例の介在器を完成するように追加されても良い。
図7は、伸展性部材が追加される製造の後続のステージにおける介在器B20を表しても良い。図7は、これから施されようとしているエラストマー接点B22をもった部分的に完成された介在器B20を示している。一実施形態では、エラストマー接点B22は、当業界で知られているようなエラストマー接点シートB24で提供されている。接点は導電性部材と揃えられ、完成された介在器B30を示す図8に示されるように取り付けられる。エラストマー接点は、導電性接着剤またはあらゆるその他の好適なやり方で取り付けられても良い。いくつかの実施形態では、シートB24は、導電性接点が要求されていない位置に施された非導電性接着剤を使ってハウジングに取り付けられても良い。別の実施形態では、エラストマー接点を絶縁体部材に取り付けるのに非導電性接着剤が使用されても良い。
示されるように、エラストマー接点B22は導電性ハウジングB18に接触しない。介在器の使用中に圧縮によるあらゆる拡張が2つの間の接触を導かないことを確かなものとするように十分な空隙が提供されている。上に描かれた実施形態では、介在器2を通過している導電性部材と介在器2の導電性ハウジングの間に電気的分離が提供されている。この構成では、導電性部材の各々は、介在器2を通して信号を搬送するのに使用されても良い。
いくつかの実施形態では、介在器2を通過している一つ以上の導電性部材は、導電性ハウジング18に電気的に接続されても良い。従って、いくつかの実施形態では、導電性ハウジング18と選択された導電性部材10は短絡されて、それらのチャネルをグラウンド専用にしている。図9A−9Dの各々は、例示的なやり方で導電性ハウジングに電気的に接続された導電性部材の断面図を描いている。対角線が導電性ハウジングを表す。電気的接続は、導電性部材と導電性ハウジングの間に十分に導電するパスを提供するあらゆる好適なやり方で達成されても良い。例えば、絶縁性部材14(図2)ではなく導電性材料15(図9A)が使用されても良く、導電性部材A10(重ね合わされている)の所に広い導電性部材A13(図9B)が使用されても良く、導電性部材18の孔のサイズが削減されても良く(図9C)、または導電性部材10がショート19を介して導電性部材18に接続されても良い。
一つ以上の導電性部材を導電性ハウジングに接続することは、それらの導電性部材の一つ以上の端点上の伸展性部材が、導電性ハウジング18と介在器2によって繋がれた電子的アッセンブリーのどちら一方または両方の上のグラウンド構造の間に接続を形成することを許容する。だが、電気的分離を提供するのにその他のアプローチが使用されても良い。いくつかの実施形態では、エラストマー接点シートB24を形成するのに使用されたエラストマー材料が、方向性のある導電特性を有していても良い。そのような材料は、例えば、シートB24の表面に概ね垂直に向き付けされた多数の導電スレッドを含んだエラストマー材料のシートから形成されても良い。そのような構成では、介在器B20を通して信号を搬送している導電性部材と揃えられた別々の接点を有している必要は無い。寧ろ、エラストマーシートの方向性のある導電特性に基づいて、導電性部材をお互いに対してまたは導電性ハウジングに対して短絡すること無く、適切な接続が作られても良い。
代替的に、いくつかの実施形態では導電性ハウジングA18、A19、B18をグラウンドするための構造が実装されても良い。例えば、図7では、エラストマーグラウンド接点B26が、介在器B30によって繋がれた電子的アッセンブリーの表面上のグラウンドパッドと導電性ハウジングB18の間に接点を提供するのに使用されても良い。
代替的に、導電性ハウジング18をグラウンドするためのその他の機構が使用されても良い。例えば、伸展性ピン、ばねリード、またはその他の接点構造が、導電性ハウジング18を介在器2によって繋がれた電子的アッセンブリーのどちらか一方または両方の上の一つ以上のグラウンドされた構造に接続するのに使用されても良い。そのような接続構造は、電子的アッセンブリーまたは介在器2の導電性ハウジング上に位置していても良い。他の実施形態では、導電性ハウジング18は、それをグラウンド構造に押しつけるかまたはあらゆるその他の好適なやり方で、グラウンドに接続されても良い。
介在器2は、あらゆる好適な材料であらゆる好適な寸法を有するものとして構築されても良い。例えば、導電性ハウジング18は、金属または金属化されたコンポーネンツで形成されても良い。一例として、導電性ハウジング18は、既知のダイカスト技術を使ったダイカストであっても良い。
絶縁性部材14のような絶縁性部材もまた、あらゆる好適な材料で作られても良い。例えば、絶縁性部材は、エラストマーのような伸展性材料で形成されても良い。但し、プラスチックのようなその他の材料が代替的にまたは追加的に使用されても良い。
同様に、あらゆる好適な材料が導電性部材を形成するのに使用されても良い。いくつかの実施形態では、導電性部材は、金属または金属化されたコンポーネンツで形成されても良い。しかし導電性ハウジングは、金属のような導電性の高い材料である必要はなく、いくつかの実施形態では、わずか数百シーメンス/メーターの導電性を有するハウジングで満足のいく性能が達成され得る。例えば、いくつかの実施形態は、300シーメンス/メーター以上の導電性を提供している材料を採用しても良い。別の実施形態では、500シーメンス/メーター以上の導電性をもった材料が使用されても良い。だが、別の実施形態では、1.0×10〜2.0×10シーメンス/メーターの範囲内の導電性をもったダイカスト金属のような、実質的により高い導電性の材料が使用されても良い。
ばね接点を組み込んだ導電性部材については、好適なばね材料が使用されても良い。好適な材料の例には、ベリリウム銅と燐青銅を含んだ銅合金が含まれる。
例として、発明の一実施形態は、ダイカスト金属から形成された導電性ハウジングを有しても良い。ハウジングと挿入は、2.75mmの高さhを有しても良い。いくつかの実施形態では、絶縁性部材14は、2.7−3.6の範囲にある相対的誘電率εを有する。導電性部材の中心の間隔dは、0.8〜0.9mmである。導電性ハウジングの隣接する挿入間の間隙gは、少なくとも0.75mmである。従って、最大密度構成では、挿入の半径rは0.05〜0.15mmである。寸法h、d、g、rは図2上にラベル付けされている。
発明の少なくとも一つの描写的実施形態をこのように記載してきたが、様々な変更、変形および改良が当業者には容易に想起されるであろう。
そのような変更、変形および改良は、発明の範囲内であることが意図されている。従って、前述した記載は例としてだけのものであり、限定的なものとは意図されていない。発明は、以下の請求項とその等価物で規定されるものとしてのみ限定される。

Claims (20)

  1. a.第一の側面と第二の側面をもった導電性ハウジングであって、導電性ハウジングは複数の孔を有し、各孔は第一の側面と第二の側面を通過しているものと、
    b.複数の絶縁体であって、各絶縁体は導電性ハウジングの対応する孔中に少なくとも部分的に埋め込まれているものと、
    c.各々が第一の接点と第二の接点を有する複数の導電性ばねであって、各導電性ばねは、導電性はねの第一の接点が導電性ハウジングの第一の側面から露出し導電性はねの第二の接点が導電性ハウジングの第二の側面から露出するように、複数の絶縁体の少なくとも一つの中に部分的に埋め込まれているものと、
    を含む介在器。
  2. 導電性ハウジングはダイカストである、請求項1の介在器。
  3. 導電性ハウジングの第一の側面と第二の側面は平行である、請求項1の介在器。
  4. 複数の孔は第一の表面に垂直である、請求項1の介在器。
  5. i.複数の絶縁体の各絶縁体は、第一の表面と、第一の表面とは反対の第二の表面を有し、各絶縁体の第一の表面が導電性ハウジングの第一の側面上に露出し各絶縁体の第二の表面が導電性ハウジングの第二の側面上に露出するように、絶縁体が配置されており、
    ii.複数の導電性はねの各ばねの第一の接点は、対応する絶縁体の第一の表面を貫通し、複数の導電性はねの各ばねの第二の接点は、対応する絶縁体の第二の表面を貫通する、
    請求項1の介在器。
  6. 導電性ばねの各々の第一の接点はU字型曲線を有し、U字型の底は対応する絶縁体中に埋め込まれていない、請求項5の介在器。
  7. 複数の絶縁体の各々は、導電性ハウジングに隣接した側表面を有し、側表面は導電性ばねによって貫通されていない、請求項5の介在器。
  8. 複数の導電性ばねの内の一つの導電性ばねの少なくとも一部分上の金または銀メッキを更に含む、請求項1の介在器。
  9. 導電性ハウジングをグラウンドするための接点を更に含む、請求項1の介在器。
  10. 複数の導電性ばねの一つと導電性ハウジングの間で測定されたインピーダンスは、2.5から10Gbpsのデータ転送レートと関連付けられた周波数レンジ内では40から60オームの間である、請求項1の介在器。
  11. a.第一の側面と、第一の側面とは反対の第二の側面をもち、複数の孔を有し、各孔は第一の側面と第二の側面を通過している、導電性ハウジングと、
    b.各々が第一の表面と、第一の表面とは反対の第二の表面を有する複数の絶縁体であって、各絶縁体の第一の表面が導電性ハウジングの第一の側面から露出し各絶縁体の第二の表面が導電性ハウジングの第二の側面から露出するように、各絶縁体は導電性ハウジングの対応する孔中に少なくとも部分的に埋め込まれているものと、
    c.各々が第一の端点と第二の端点を有する複数の導電性部材であって、各導電性部材は、導電性部材の第一の端点が少なくとも一つの絶縁体の第一の表面上に露出し導電性部材の第二の端点が少なくとも一つの絶縁体の第二の表面上に露出するように、複数の絶縁体の少なくとも一つの絶縁体中に部分的に埋め込まれているものと、
    d.第一の複数の接点であって、第一の複数の接点の各々は対応する導電性部材の第一の端点と接触しているものと、
    e.第二の複数の接点であって、第二の複数の接点の各々は対応する導電性部材の第二の端点と接触しているものと、
    を含む介在器。
  12. 第一の複数の接点はエラストマー接点である、請求項11の介在器。
  13. 第一の複数のエラストマー接点の各々は導電性ハウジングから絶縁されている、請求項12の介在器。
  14. 導電性ハウジングはダイカストである、請求項11の介在器。
  15. 導電性ハウジングの第一の側面と第二の側面は平行である、請求項11の介在器。
  16. 導電性ハウジングをグラウンドするための接点を更に含む、請求項11の介在器。
  17. 導電性ハウジングをグラウンドするための接点はエラストマー接点である、請求項16の介在器。
  18. a.各々がテスト信号を発生および/または測定するように適応された複数の計器と、
    b.第一の表面上の第一の複数のパッドを含んだ第一のインターフェースボードであって、第一のインターフェースボードは、第一の複数のパッドの一つのパッドと複数の計器の一つの計器の間のテスト信号を結合するように適応されているものと、
    c.第二の表面上の第二の複数のパッドを含んだ第二のインターフェースボードであって、第二のインターフェースボードは、第二の複数のパッドの一つのパッドと試験下デバイス上のテストポイントの間のテスト信号を結合するように適応されているものと、
    d.第一のインターフェースボードと第二のインターフェースボードの間に配置された介在器であって、介在器は、
    i.第一の側面と、第一の側面とは反対の第二の側面をもった導電性ハウジングであって、導電性ハウジングは複数の孔を有し、各孔は第一の側面と第二の側面を通過しているものと、
    ii.複数の絶縁体であって、各絶縁体は導電性ハウジングの対応する孔中に少なくとも部分的に埋め込まれているものと、
    iii.各々が第一の端点と第二の端点を有する複数の導電性部材であって、各導電性部材は、導電性部材の第一の端点が導電性ハウジングの第一の側面から露出し導電性部材の第二の端点が導電性ハウジングの第二の側面から露出するように、複数の絶縁体の少なくとも一つの中に部分的に埋め込まれているものとを含むものと、を含むテストシステムであって、
    各導電性部材の第一の端点は第一の複数のパッドの一つのパッドと結合されており、各導電性部材の第二の端点は第二の複数のパッドの一つのパッドと結合されている、テストシステム。
  19. 介在器の導電性ハウジングはダイカスト金属である、請求項18のテストシステム。
  20. i.第一の複数の接点であって、第一の複数の接点の各々は、複数の導電性部材の一つの導電性部材の第一の端点を第一の複数のパッドの一つのパッドに結合しているものと、
    ii.第二の複数の接点であって、第二の複数の接点の各々は、複数の導電性部材の一つの導電性部材の第二の端点を第二の複数のパッドの一つのパッドに結合しているものと、
    iii.導電性ハウジングを、第一のインターフェースボードと第二のインターフェースボードの少なくとも一つの上のグラウンドパッドに結合しているグラウンド接点と、
    を更に含む、請求項18のテストシステム。
JP2010547635A 2008-02-21 2009-02-19 高周波数介在器をもったテストシステム Pending JP2011514519A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/070,864 US7816932B2 (en) 2008-02-21 2008-02-21 Test system with high frequency interposer
PCT/US2009/001045 WO2009105222A2 (en) 2008-02-21 2009-02-19 Test system with high frequency interposer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015235356A Division JP2016053588A (ja) 2008-02-21 2015-12-02 高周波数介在器を備えた試験システム

Publications (2)

Publication Number Publication Date
JP2011514519A true JP2011514519A (ja) 2011-05-06
JP2011514519A5 JP2011514519A5 (ja) 2013-09-05

Family

ID=40801937

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010547635A Pending JP2011514519A (ja) 2008-02-21 2009-02-19 高周波数介在器をもったテストシステム
JP2015235356A Pending JP2016053588A (ja) 2008-02-21 2015-12-02 高周波数介在器を備えた試験システム

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015235356A Pending JP2016053588A (ja) 2008-02-21 2015-12-02 高周波数介在器を備えた試験システム

Country Status (7)

Country Link
US (1) US7816932B2 (ja)
JP (2) JP2011514519A (ja)
KR (1) KR101547890B1 (ja)
CN (1) CN102027380B (ja)
DE (1) DE112009000415T5 (ja)
TW (1) TWI438438B (ja)
WO (1) WO2009105222A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160087820A (ko) * 2013-11-19 2016-07-22 테라다인 인코퍼레이티드 장치와 테스터 사이에서 신호를 전송하는 인터커넥트

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977583B2 (en) * 2007-12-13 2011-07-12 Teradyne, Inc. Shielded cable interface module and method of fabrication
CN102540004A (zh) * 2010-12-08 2012-07-04 鸿富锦精密工业(深圳)有限公司 测试装置
CH705740B1 (de) 2011-11-14 2015-08-14 Huber+Suhner Ag Kabelinterface für Koaxialkabel.
CN102809696B (zh) * 2012-08-17 2015-04-15 福建南平南孚电池有限公司 金属夹具、具有该金属夹具的设备及其使用方法
US9899757B2 (en) * 2015-09-03 2018-02-20 Apple Inc. Surface connector with silicone spring member
US9876307B2 (en) * 2015-09-03 2018-01-23 Apple Inc. Surface connector with silicone spring member
US20190045632A1 (en) * 2018-08-01 2019-02-07 Intel Corporation Connector, board assembly, computing system, and methods thereof
US11394154B1 (en) 2022-03-09 2022-07-19 Jeffrey G. Buchoff Pliant electrical interface connector and its associated method of manufacture

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11248748A (ja) * 1998-03-05 1999-09-17 Advantest Corp プローブカード
JP2003121468A (ja) * 2001-10-17 2003-04-23 Anritsu Corp 電極プローバー
JP2004139801A (ja) * 2002-10-16 2004-05-13 Japan Electronic Materials Corp 接続介在体
JP2004138405A (ja) * 2002-10-15 2004-05-13 Renesas Technology Corp 半導体装置測定用プローブ
JP2004325305A (ja) * 2003-04-25 2004-11-18 Yokowo Co Ltd Icソケット
JP2005149854A (ja) * 2003-11-13 2005-06-09 Nec Electronics Corp プローブ及びicソケット並びに半導体回路
JP2005156530A (ja) * 2003-11-05 2005-06-16 Nhk Spring Co Ltd 導電性接触子ホルダ、導電性接触子ユニット
JP2006349692A (ja) * 2006-08-01 2006-12-28 Japan Electronic Materials Corp プローブカード
JP2007178165A (ja) * 2005-12-27 2007-07-12 Yokowo Co Ltd 検査ユニット
JP2008039768A (ja) * 2006-07-10 2008-02-21 Tokyo Electron Ltd プローブカード

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5367084U (ja) * 1976-11-09 1978-06-06
US4451107A (en) * 1982-08-23 1984-05-29 Amp Incorporated High speed modular connector for printed circuit boards
US4837507A (en) * 1984-06-08 1989-06-06 American Telephone And Telegraph Company At&T Technologies, Inc. High frequency in-circuit test fixture
US4881905A (en) * 1986-05-23 1989-11-21 Amp Incorporated High density controlled impedance connector
US5178549A (en) * 1991-06-27 1993-01-12 Cray Research, Inc. Shielded connector block
US5302923A (en) * 1992-07-16 1994-04-12 Hewlett-Packard Company Interconnection plate having high frequency transmission line through paths
US5427535A (en) * 1993-09-24 1995-06-27 Aries Electronics, Inc. Resilient electrically conductive terminal assemblies
JP2792494B2 (ja) * 1996-01-17 1998-09-03 日本電気株式会社 集積回路の実装構造
US6264476B1 (en) * 1999-12-09 2001-07-24 High Connection Density, Inc. Wire segment based interposer for high frequency electrical connection
US6352436B1 (en) * 2000-06-29 2002-03-05 Teradyne, Inc. Self retained pressure connection
US6344684B1 (en) * 2000-07-06 2002-02-05 Advanced Micro Devices, Inc. Multi-layered pin grid array interposer apparatus and method for testing semiconductor devices having a non-pin grid array footprint
US6544072B2 (en) * 2001-06-12 2003-04-08 Berg Technologies Electrical connector with metallized polymeric housing
US6686732B2 (en) * 2001-12-20 2004-02-03 Teradyne, Inc. Low-cost tester interface module
DE60317638T2 (de) 2002-02-07 2008-10-30 Yokowo Co., Ltd. Sonde vom kapazitätslasttyp und testvorrichtung welche diese sonde enthält
ATE349705T1 (de) * 2002-08-27 2007-01-15 Jsr Corp Anisotrope leitfähige folie und impedanzmesssonde
US6784679B2 (en) * 2002-09-30 2004-08-31 Teradyne, Inc. Differential coaxial contact array for high-density, high-speed signals
JP2004325306A (ja) 2003-04-25 2004-11-18 Yokowo Co Ltd 検査用同軸プローブおよびそれを用いた検査ユニット
CN1265685C (zh) * 2003-05-27 2006-07-19 建汉科技股份有限公司 具信号撷取垫的高频电路板及其测量工具
WO2006008784A1 (ja) * 2004-07-15 2006-01-26 Jsr Corporation 異方導電性コネクター装置および回路装置の検査装置
JP4535828B2 (ja) * 2004-09-30 2010-09-01 株式会社ヨコオ 検査ユニットの製法
JP4405358B2 (ja) * 2004-09-30 2010-01-27 株式会社ヨコオ 検査ユニット
US7180321B2 (en) * 2004-10-01 2007-02-20 Teradyne, Inc. Tester interface module
US7046027B2 (en) * 2004-10-15 2006-05-16 Teradyne, Inc. Interface apparatus for semiconductor device tester
JP2006194620A (ja) * 2005-01-11 2006-07-27 Tokyo Electron Ltd プローブカード及び検査用接触構造体
US7279911B2 (en) * 2005-05-03 2007-10-09 Sv Probe Pte Ltd. Probe card assembly with dielectric structure
US7372286B2 (en) * 2006-01-03 2008-05-13 Chipmos Technologies (Bermuda) Ltd. Modular probe card
JP2007311092A (ja) * 2006-05-17 2007-11-29 Yazaki Corp 印刷配線板組立体及び該印刷配線板組立体の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11248748A (ja) * 1998-03-05 1999-09-17 Advantest Corp プローブカード
JP2003121468A (ja) * 2001-10-17 2003-04-23 Anritsu Corp 電極プローバー
JP2004138405A (ja) * 2002-10-15 2004-05-13 Renesas Technology Corp 半導体装置測定用プローブ
JP2004139801A (ja) * 2002-10-16 2004-05-13 Japan Electronic Materials Corp 接続介在体
JP2004325305A (ja) * 2003-04-25 2004-11-18 Yokowo Co Ltd Icソケット
JP2005156530A (ja) * 2003-11-05 2005-06-16 Nhk Spring Co Ltd 導電性接触子ホルダ、導電性接触子ユニット
JP2005149854A (ja) * 2003-11-13 2005-06-09 Nec Electronics Corp プローブ及びicソケット並びに半導体回路
JP2007178165A (ja) * 2005-12-27 2007-07-12 Yokowo Co Ltd 検査ユニット
JP2008039768A (ja) * 2006-07-10 2008-02-21 Tokyo Electron Ltd プローブカード
JP2006349692A (ja) * 2006-08-01 2006-12-28 Japan Electronic Materials Corp プローブカード

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160087820A (ko) * 2013-11-19 2016-07-22 테라다인 인코퍼레이티드 장치와 테스터 사이에서 신호를 전송하는 인터커넥트
JP2016538718A (ja) * 2013-11-19 2016-12-08 テラダイン、 インコーポレイテッド デバイスとテスターとの間で信号を送信するための相互配線
KR102249099B1 (ko) 2013-11-19 2021-05-10 테라다인 인코퍼레이티드 장치와 테스터 사이에서 신호를 전송하는 인터커넥트

Also Published As

Publication number Publication date
KR20100122086A (ko) 2010-11-19
TWI438438B (zh) 2014-05-21
WO2009105222A2 (en) 2009-08-27
US7816932B2 (en) 2010-10-19
CN102027380B (zh) 2014-03-12
CN102027380A (zh) 2011-04-20
TW200937017A (en) 2009-09-01
KR101547890B1 (ko) 2015-08-27
US20090212802A1 (en) 2009-08-27
JP2016053588A (ja) 2016-04-14
DE112009000415T5 (de) 2011-01-13
WO2009105222A3 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
JP2016053588A (ja) 高周波数介在器を備えた試験システム
JP2011514519A5 (ja)
US6910897B2 (en) Interconnection system
JP5254919B2 (ja) 高性能テスターインタフェースモジュール
US10069257B1 (en) Inline compression RF connector
US20140235103A1 (en) Electronic interconnect devices having conductive vias
US6712620B1 (en) Coaxial elastomeric connector system
US7252555B2 (en) Pin connector
TW201809681A (zh) 垂直式探針及其製造方法以及使用該垂直式探針之探針頭及探針卡
TWI700500B (zh) 測試裝置
JP4387943B2 (ja) 相互接続システム
US20040002232A1 (en) Electrical cable interconnections for reduced impedance mismatches
TW202045932A (zh) 測試裝置
JP4082750B2 (ja) Icソケット
CN107710513A (zh) 高速插头
KR20170020185A (ko) 프로브 카드
JPH063411A (ja) 測定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20130716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150804