JP2016538718A - デバイスとテスターとの間で信号を送信するための相互配線 - Google Patents

Abstract

第１のピッチで配列された電気素子を含む回路基板と、第１のピッチ未満である第２のピッチで配列されたコンタクトを含むウエハと、電気素子とコンタクト間の電気経路の一部である加法造形電気導管を含む相互配線であって、加法造形電気導管は導電体を含む、相互配線とを含むシステム。

Description

本明細書は一般的には、デバイスとテスターとの間で信号を送信するための相互配線に関する。

ウエハレベル試験はウエハ上のダイを試験することを含む。本明細書では、「ダイス」は「ダイ」の複数形として使用される。ダイスは脆弱であるので、試験中いかなるダイにも２回以上接触しないことが好ましい。しかし、ダイスは通常、円形ウエハ上にパターン化されるので、任意の一組のダイを試験する工程はいくつかのダイに２回以上接触することを伴い得る。さらに、ダイスに接触する装置は、すべてのダイに接触するにはウエハから部分的に外れ（立ち去ら）なければならないかもしれない。理論的に必要な着地（ｔｏｕｃｈｄｏｗｎ）に対する実際の着地の比率は着地効率と呼ばれる。

ダイを試験するために良好な電気経路（例えば、低損失、低インダクタンス、低クロストーク）を有する必要がある一定数の試験回路が存在する。この回路はしばしば、試験されるダイ毎にテストボードの数平方インチを占める。通常、良好な電気経路は、ウエハレベル試験を行うために使用されるテストボード上に非常に短い電気経路を実装することにより得られる。

着地効率問題に対処するためには、ダイスを密なグループで試験することが有用である。試験回路問題に対処するためには、１つのダイの試験回路が隣のダイの試験回路と電気的又は機械的に干渉しないように、ウエハ上に散らばるダイスを試験することが有用である。これら２つの競合する要件が、ウエハレベルにおける並列試験を行う能力に影響を与える。

例示的システムは、第１のピッチで配列された電気素子を含む回路基板と、第１のピッチ未満である第２のピッチで配列されたコンタクトを含むウエハと、電気素子とコンタクトとの間の電気経路の一部である加法造形電気導管を含む相互配線であって加法造形電気導管は導電性材料を含む相互配線とを含む。例示的システムは、以下の特徴のうちの一以上を単独又は組み合わせて含み得る。

加法造形電気導管は、少なくとも１つの誘電体材料によって囲まれた導電性材料を含み得る。少なくとも１つの誘電体材料は導電性材料の層によって実質的に囲まれ得る。少なくとも１つの誘電体材料は複数の誘電体材料を含み得る。加法造形電気導管は同軸構造を有し得、少なくとも１つの誘電体は空気、プラスチック及び／又はセラミック含み得る。本システムは相互配線と回路基板との間にインターポーザを含み得る。インターポーザは電気素子とコンタクトとの間の電気経路の一部であり得る。本システムは、相互配線内の加法造形電気導管とウエハ上の対応コンタクトとの間に導電ピンを含み得る。

本システムは、インターポーザ上に導電性かつ機械的弾性であるコンタクトを含み得る。コンタクトは、インターポーザとウエハ上の対応コンタクトとの間に機械的弾性及び電気的接続を提供し得る。ウエハ上のコンタクトは電気回路を形成し得る。加法造形電気導管は同軸構造を含み得る。

回路基板はさらに、電気素子のそれぞれに関連付けられたエレクトロニクスを含み得る。対応電気素子に関連付けられたエレクトロニクスは当該対応電気素子の動作を支援するためのものであり得る。

本システムは相互配線とウエハとの間にピンを含み得、ピンはコンタクトと相互配線との間の電気経路の少なくとも一部を提供するためのものであり得る。インターフェースボードはピンと相互配線との間に存在し得る。インターフェースボードはコンタクトと相互配線との間の電気経路の少なくとも一部を含み得る。インターフェースボードは電気経路内に電子部品を含み得る。電子部品はキャパシタ、バラン（ｂａｌｕｎ）及び／又はスイッチなどの受動電子部品であり得る。電子部品は能動電子部品を含み得る。

電気素子のそれぞれは高周波数（ＲＦ）プローブカードの一部であり得る。電気素子は回路基板上で終端する電気ケーブルを含み得る。コンタクトはウエハ上に平行の列に配列され得、本システムは相互配線とコンタクトのサブセットとの間の電気的接触をなすためのテスターを含み得る。

加法造形電気導管の少なくともいくつかは、実質的に整合する電気経路長、インピーダンス、及び信号減衰を有するように構成され得る。加法造形電気導管は、異なる加法造形電気導管間で実質的に整合する電気経路長及び伝播時間（ｔｉｍｅ−ｏｆ−ｆｌｉｇｈｔ）、インピーダンス、並びに信号減衰を実現するように構成された湾曲又はヘビ状部分を含み得る。加法造形電気導管は３次元的に（３Ｄ）印刷された電気導管を含み得る。

第２のピッチは第１のピッチの一次元を維持し得る。

また、本明細書において説明するのは、回路基板上の電気素子とウエハ上のコンタクトとの間の電気経路の一部である加法造形電気導管を含む相互配線を加法造形（ａｄｄｉｔｉｖｅ−ｍａｎｕｆａｃｔｕｒｉｎｇ）プロセスを介し生成する工程であって加法造形電気導管は導電性材料を含む、工程と、回路基板とウエハとの間で相互配線を接続する工程とを含む例示的方法である。回路基板は、第１のピッチで配列された電気素子を含み、ウエハは第１のピッチ未満である第２のピッチで配列されたコンタクトを含む。例示的方法は、以下の特徴の一以上を単独で又は組み合わせて含み得る。

加法造形電気導管は少なくとも１つの誘電体材料により囲まれた導電性材料を含み得る。少なくとも１つの誘電体材料は導電性材料の層により実質的に囲まれ得る。少なくとも１つの誘電体は複数の誘電体材料を含み得る。加法造形電気導管は同軸構造を有し得、少なくとも１つの誘電体材料は空気を含み得る。加法造形電気導管は誘電体材料によって囲まれた導電性材料を含み得、誘電体材料は導電性材料の層によって囲まれる。少なくとも１つの誘電体は、空気、セラミック及びプラスチックのうちの少なくとも１つを含み得る。

本方法はさらに、相互配線と回路基板との間にインターポーザを接続する工程を含み得、インターポーザは電気素子とコンタクトとの間の電気経路の一部を含む。本方法はさらに、相互配線内の加法造形電気導管とウエハ上の当該コンタクトとの間に導電ピンを接続する工程を含み得る。加法造形電気導管は同軸構造を含み得る。回路基板は、電気素子のそれぞれに関連付けられたエレクトロニクスであって当該電気素子の動作を支援するためのエレクトロニクスを含み得る。

例示的方法はさらに、コンタクトと相互配線との間の電気経路の少なくとも一部を提供するためのばねピンを相互配線とウエハとの間に設ける工程と、上記ピンと相互配線との間にインターフェースボードを接続する工程であってインターフェースボードはコンタクトと相互配線との間の電気経路の少なくとも一部であり、インターフェースボードは電気経路内に電子部品を含む、工程とを含む。電子部品はキャパシタ、バラン、及び／又はスイッチなどの受動電子部品であり得る。電子部品は能動電子部品を含み得る。

電気素子のそれぞれは高周波数（ＲＦ）プローブカードの一部であり得る。電気素子は回路基板上で終端する電気ケーブルを含み得る。コンタクトはウエハ上に平行の列に配列され得、本方法はさらに、テスターに相互配線とコンタクトのサブセットとの間の電気的接触をさせる工程を含み得る。

加法造形電気導管の少なくともいくつかは、実質的に整合する電気経路長、インピーダンス、及び信号減衰を有するように構成され得る。加法造形電気導管は、異なる加法造形電気導管間で実質的に整合する電気経路長、インピーダンス、及び信号減衰を実現するように構成された湾曲又はヘビ状部分を含み得る。加法造形法は三次元（３Ｄ）印刷工程を含み得る。加法造形法は、三次元（３Ｄ）構造が材料の層を積層することによって生成される印刷工程を含み得る。

第２のピッチは、第１のピッチの一次元を維持し得る。

また、本明細書において説明するのは、第１のピッチで配列された電気素子を含む回路基板と、第１のピッチ未満である第２のピッチで配列されたコンタクトを含むウエハと、電気素子とコンタクトとの間の電気経路の一部である減法造形（ｓｕｂｔｒａｃｔｉｖｅｌｙ−ｍａｎｕｆａｃｔｕｒｅｄ）電気導管を含む相互配線とを含む例示的システムである。減法造形電気導管は導電性材料を含み得る。減法造形電気導管は、ストリップライン構成、マイクロストリップ構成又は同一平面（ｃｏ−ｐｌａｎａｒ）導波管構成を有し得る。

本明細書において具体的には説明されない実装を形成するために、この概要章内を含む本明細書において説明する特徴のうちの任意の２つ以上が組み合わせられ得る。

本明細書において説明する試験システム及び技術又はその一部は、一以上の非一時的機械可読記憶媒体上に格納される命令であって本明細書において説明する動作を制御（例えば、調整）するために一以上の処理装置上で実行可能である命令を含むコンピュータプログラム製品として実現され得る、又は上記コンピュータプログラム製品により制御され得る。本明細書において説明する試験システム及び技術又はその一部は、一以上の処理装置と様々な動作を実施するための実行可能命令を格納するメモリとを含み得る装置、方法又は電子システムとして実現され得る。

一つ又は複数の実施態様の詳細について、添附図面と以下の明細書において説明する。他の機能及び利点は本明細書と添付図面と特許請求の範囲から明白になる。

電子デバイスを含むテストボードの例を示す。 テストボード上の電子デバイスのピッチとウエハ上のＤＵＴのピッチとの例示的比較を示す。 テストボードと、相互配線と、試験対象ＤＵＴを含むウエハとを含む試験システムの例である。 加法造形電気導管の例である。 加法造形相互配線の例である。 加法造形相互配線の別の例である。 加法造形法の例である。 同軸構造を有する加法造形相互配線を製造するために使用され得る加法造形法の一部の例である。 図３のタイプの試験システムを製造する方法のフローチャートである。 相互配線の別の実施例である。 相互配線の別の実施例である。 図１１の例示的相互接続の拡大切開図である。 相互配線の導電性導管を製造するための異なる製造技術を示す。 本明細書において説明する相互配線と共に使用され得る試験システムのテストヘッドの実施例を示す。

異なる図面内の同様な参照符号は同様な要素を示す。

製造者は製造の様々な段階でデバイスを試験し得る。例示的製造プロセスでは、集積回路は単一シリコンウエハ上に大量に作製される。ウエハはダイと呼ばれる個々の集積回路へ切断される。各ダイはフレーム内に装填される。フレームから延びるリードへダイを接続するためにボンディングワイアが取り付けられる。次に、装填されたフレームは、完成品を製造するためにプラスチック又は別のパッケージ材料内に封入される。

製造者は、故障部品を製造プロセス内でできるだけ早期に検出し廃棄する経済的インセンティブを有する。したがって、多くの製造者は、ウエハが切断される前にウエハレベルで集積回路を試験する。不良回路は識別され、通常はパッケージング前に廃棄され、したがって欠陥のあるダイスをパッケージ化する費用を節約する。最終検査として、多くの製造者は、各完成品が出荷される前にそれを試験する。このようなプロセスは、ベアダイスを越える追加費用が加わったパッケージ内の部品を試験する。したがって、正確な試験結果を有することで、貴重な部品を廃棄する必要性を減らす。

大量のデバイスを試験するために、製造者は通常、例えばＡＴＥ（自動試験装置：Ａｕｔｏｍａｔｉｃ Ｔｅｓｔ Ｅｑｕｉｐｍｅｎｔ）（又は「テスター」）を使用する。試験プログラムセット（ＴＰＳ：ｔｅｓｔ ｐｒｏｇｒａｍ ｓｅｔ）内の命令に応じて、ＡＴＥは、ベアダイ又はダイスなどの被試験デバイス（ＤＵＴ：ｄｅｖｉｃｅ ｕｎｄｅｒ ｔｅｓｔ）へ印加される入力信号を自動的に生成し、その出力信号を監視する。ＡＴＥは、各ＤＵＴに欠陥があるかどうかを判断するために出力信号と予想応答とを比較する。ＡＴＥは通常、コンピュータシステムと、当該機能を有する試験機器又は装置とを含む。

いくつかの実施形態では、ＡＴＥは、ウエハレベルで電子デバイス（又はダイス）を試験するために使用される。ウエハ上で試験される電子デバイスはＤＵＴであり、試験を可能にする部品であるプリント回路基板（ＰＣＢ：ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）上の電子デバイスと異なる。いくつかの実施形態では、ＰＣＢは高周波試験に使用され、他の実施形態では、ＰＣＢは他のタイプの試験に使用され得る。ＲＦ試験に関わる例示的実施形態では、ＲＦ試験のためのＰＣＢ上の部品は、とりわけ、ＤＵＴから来る多くのＲＦチャンネルとテスター内で利用可能なより少ない数の試験チャネルとの間の切り替えマトリクスを提供するためのものである。ＲＦ試験に関わる例示的実施形態では、また、アプリケーションスペース内のＰＣＢ上には、バラン（試験システムの５０オーム線とＤＵＴのインピーダンスとの間のインピーダンス整合に利用される）と、キャパシタ内の蓄積エネルギーとＤＵＴとの間により短くかつより低いインダクタンス接続を提供することによりＤＵＴの複数の電源を支援するキャパシタとが備えられている。後者は、ＤＵＴが電源状態を非常に迅速に切り替え得るので電源は電源をＤＵＴへ接続するラインのインダクタンスのためにＤＵＴにおける所望電圧に追随し得ないので、幾つかの例では重要かもしれない。この現象は、ケーブル長及び構造によるものであり、ＤＵＴへ可能な限り電気的に接近して搭載された補助バイパスキャパシタにより補償される。これらのバイパスキャパシタは、ＤＵＴがオンするときにＤＵＴにより呼び出され得ＤＵＴがオフするときに過電圧スパイクを制限する蓄積エネルギーの近傍（比較的低いインダクタンス経路により接続された）予備供給を実現する。バイパスキャパシタが無いと、不足電圧（サグ）状態と過電圧（スパイク）状態の両方がＤＵＴにおいて発生し、ソフト障害又は場合によってはハード障害のいずれかを生じ得る。

ＰＣＢは、ウエハ上でＤＵＴ（例えば、ダイス）を集団で例えば並列に（又は同時に）試験する際に使用され得る。例示的実施形態では、ＰＣＢは、それ自身はＡＴＥのデバイスインターフェースボード（ＤＩＢ：ｄｅｖｉｃｅ ｉｎｔｅｒｆａｃｅ ｂｏａｒｄ）の一部であり得る試験プローブカード（例えば、ＲＦ試験又は他の試験プローブカード）の一部（又は形式）であり得る。プローブカードはウエハ上のＤＵＴに対し試験を行う際に使用され得る。例えば、プローブカードはウエハ上で複数のＤＵＴと接触させられ得、試験はそれらのＤＵＴ上で並列に行われ得る。一例では、プローブカードは、ウエハ上の隣接ＤＵＴの２×８ブロック又はＤＵＴの任意の他の適切なブロックと接触させられ得る。その後、プローブカードは、ウエハ上のＤＵＴの異なる（例えば、隣接）ブロックへ移動され得、それらのＤＵＴが試験され得る。この工程は、ウエハ上のＤＵＴがすべて試験されるまで繰り返され得る。ウエハ上のプローブカードとＤＵＴとの接触について以下に説明する。

図１４は、プローブカードを構成するＰＣＢ１４０１であって本明細書において説明する部品を含むＰＣＢ１４０１を含む例示的試験システム１４００を示す。図示のように、信号は、ＰＣＢ１４０１と、テスターテストヘッド１４０３の一部であり得る試験エレクトロニクス１４０２との間で配送される。試験エレクトロニクスは、ケーブル１４０４、ＰＣＢ１４０１、相互接続１４０５（その例は以下に説明する）を介し例えばＤＵＴへ信号を送信することによりＤＵＴに対し実際の試験を行い得る。これらの信号に対する応答は、当該経路を戻り試験エレクトロニクスに到達し得、ここでこれらの応答は測定されＤＵＴが適切に動作しているかどうかを判断する。いくつかの実施形態では、試験エレクトロニクスは、示されたものとは異なる構成を有し得、テストヘッドの外で（例えば、コンピュータなどの一以上の処理装置において）処理を行い得る。

電子デバイス１００及びＰＣＢ上の様々な場所に配列された関連回路１０１の例を図１に示す。ＰＣＢ上の電子デバイスは特定ピッチで配列され得る。この実施形態では、ピッチは隣接電子デバイスの部分（例えば、中心）間の距離を含む。他の実施形態では、ピッチは異なるやり方で定義され得る。ＰＣＢ上のピッチは通常、必ずではないが、ウエハ上の当該ＤＵＴコンタクトのピッチより大きい。例えば、いくつかの実施例では、ＰＣＢ上のピッチは１５ｍｍであり、ウエハ上のピッチは５ｍｍである。特には、本明細書において説明するシステムは、任意のピッチ値で使用され得、ＰＣＢ上のピッチとウエハ上のピッチが同じで場合があり得る。

図２は、ＰＣＢ上の電子デバイス２００のピッチとウエハ上のＤＵＴの対応コンタクト２０１とを比較する例を示す。図２に示すように、プローブカード上の電子デバイス２００のＤＵＴパターンはウエハ上の実際のＤＵＴ２０１とピッチが異なる。

本明細書において説明する試験システムは、ＰＣＢ上の試験回路電子デバイスとウエハ上のＤＵＴのコンタクトとの間で信号を配送するための相互配線を提供する。これは、ＰＣＢのピッチをウエハのピッチへ変換する相互配線を使用することにより行われる。この目的を達成するために、例示的実施形態では、電子デバイス及び関連回路は、第１のピッチで（例えば、場合によりデバイス間のインチ単位で）ＰＣＢ上に配列される。相互配線は、ＰＣＢ上の第１のピッチ空間から第１のピッチより小さいウエハ上のピッチ（第２のピッチ）へ変換するために使用される。いくつかの実施形態では、空気−誘導体同軸線が相互配線に使用される。誘電体として空気を使用することで誘電体損失を低減し得、一方、空気の低誘電率は、最も一般的に使用される誘電体に対し所与のインピーダンスでより大きな導体及びより低い導電損失を可能にし得るが、空気以外の誘電体も利用され得る。同軸構成を使用することでまた、表皮厚伝導損失（ｓｋｉｎ ｄｅｐｔｈ ｃｏｎｄｕｃｔｉｖｉｔｙ ｌｏｓｓ）を低減し得る。これまで、ウエハレベル試験の空気−誘導体同軸線の使用はウエハレベルピッチの寸法のために非実用的であった。

いくつかの実施形態では、本明細書において説明する試験システムは、ウエハレベル試験のための同軸線を製造する加法造形法を活用する。一例では、その例が３Ｄ印刷である加法造形法は、試験ＰＣＢ上の電子デバイスとウエハレベルＤＵＴコンタクトとの間でインターフェースし得るピッチで同軸線を製造するために使用され得る。ＰＣＢ上の電子デバイスとウエハ上のＤＵＴコンタクトとの間の電気経路の一部である加法造形電気導管の使用はいくつかの電子デバイスの並列試験を改善し得る。

この点に関して、信号送信における一貫性を図るためには、異なる導管の電気特性は実質的に整合しなければならない。例えば、異なる導管のインピーダンスは実質的に同じになるように制御されなければならない。この文脈では、このインピーダンス制御は、個々の導管のインピーダンスを規定するとともに異なる導管のインピーダンスを整合させる能力を含む。また、異なる導管のＴｏＦ（伝播時間：Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ）により測定される電気経路長（物理的経路長とは対照的）は実質的に同じでなければならない。そして、異なる電気導管により生成される信号減衰は実質的に同じでなければならない。いくつかの実施形態では、相互配線内のすべての電気導管は同じインピーダンス、電気経路長、及び減衰を有する。他の実施形態では、この限りではない。例えば、いくつかの実施形態では、試験エレクトロニクスは、これらのパラメータのうちの一以上の変動を考慮及び／又は補正し得る。

この目的を達成するために、例示的試験システムは、第１のピッチで配列された電気素子（例えば、電子デバイス、ケーブル終端など）を含む回路基板（例えば、ＰＣＢ）と、第１のピッチと異なる（例えば、第１のピッチ未満、又は第１のピッチ超の）第２のピッチで配列されたコンタクトを含むウエハと、電気素子とコンタクトとの間の電気経路の一部である加法造形電気導管を含む相互配線とを含み得る。この例では、加法造形電気導管は空気などの誘電体に隣接する導電性材料を含むが、他の例では異なるタイプの電気導管が使用され得る。

例示的実施形態では、試験に使用される電気素子は、高周波数（ＲＦ）プローブ機能の一部である電子デバイスを含む。他の実施形態では、本明細書において説明する試験システムは、異なるタイプの着地又は他の試験機能のための相互配線を提供するために使用され得る。

図３は、上記タイプの試験システム３００の例を示す。例示的試験システム３００は電気素子を含む図１に示すタイプのＰＣＢ３０１を含む。この例では、電気素子は、ＤＵＴに対してウエハレベル試験を行うために使用されるプローブカードの一部である電子デバイス３０２を含む。しかし、本明細書において説明するシステムは、プローブカードの一部である電子デバイスを含むＰＣＢと共に使用することに限定されない。むしろ、電気素子は例えば信号が配送され得る任意のものを含み得る。例えば、電気素子は、ケーブル、又はＰＣＢ上で終端する他のタイプの電気導管を含み得る。この例では、ＰＣＢはまた、図１に示すものなどの構造的補強材３０４を含む。またこの例では、回路３２５は各当該電子デバイスに関連付けられる。

電子デバイス３０２は図３に示すように第１のピッチで配列される。第１のピッチは電子デバイス間の任意の距離であり得る。図３の例では、電子デバイス３０２が配列されるピッチはウエハ３０５上の当該ＤＵＴコンタクトのピッチより大きい。しかし、上記のように、他の実施形態ではこの限りではない。例えば、他の実施形態では、電子デバイス３０２が配列されるピッチはウエハ３０５上の当該ＤＵＴコンタクトのピッチ以下であり得る。ＰＣＢ３０１上の電子デバイス３０２はウエハ３０５上の当該ＤＵＴコンタクト３０６に対応する。すなわち、電子デバイス３０２上の適切な信号コンタクトとウエハ３０５上の当該ＤＵＴコンタクトとの間には電気経路が存在する。したがって、ウエハ３０５上のＤＵＴの試験は、電気経路を介し信号をウエハ３０５上のＤＵＴへ／から配送することによりＰＣＢ３０１上の電子デバイス３０２により可能にされ得る。

電子デバイス３０２とウエハ３０５上のコンタクト３０６との間の電気経路は相互接続３０９を含む。いくつかの実施形態では、相互接続３０９は、インピーダンス制御される（例えば、規定のインピーダンス又はインピーダンス範囲を達成するように製造される又はそうでなければそのように構成される）加法造形電気導管であって同軸構造を有し電気的性能という意味で同軸ケーブルを模擬する加法造形電気導管を含む。いくつかの実施形態では、加法造形電気導管は、空気（例えば「空気誘電体」）などの誘電体のすぐ隣に（例えば、同誘電体により囲まれた又は実質的に囲まれた）導電性材料（例えば、銅などの金属）を含む。例えば、内側から外側へ、シーケンスは妥当な場合、内側導電性材料、空気、外側材料、等々のように進み得る。

いくつかの実施形態では、空気に加えて又はその代わりに他の誘電体が使用され得る。このような誘電体の例として、限定するものではないが、プラスチック、セラミック及びガラスが挙げられる。空気が使用される例では、外側非空気材料と空気に隣接する内部導電性材料との間の間隔を維持及び／又は支持するために追加の誘電体が使用され得る。いくつかの実施形態では、内部導電性材料と空気との間に追加の誘電体が存在し得る。例えば、内側から外側へ、シーケンスは、妥当な場合、内側導電性材料、誘電体、空気、外側材料、等々のように進み得る。任意の実施形態における各誘電体は複数の誘電体材料から構成され得る。

図４は、以下に説明するような加法造形法を介し製造された加法造形電気導管４００の例を示す。導管４００は、空気４０２により少なくとも部分的に囲まれる銅などの内側導電性材料４０１を含む。空気の周囲に、別の材料４０４が加法造形電気導管４００の構造を形成する。他の材料は金属であり得、内側導電性材料の戻り経路として働き得る。他の実施形態では、加法造形電気導管は図４に示すものと異なる構造及び／又は部品を有し得る。いくつかの実施形態では、電気導管を含む相互配線を製造するために使用される加法造形法は三次元（３Ｄ）印刷である。他の実施形態では、加法造形法は、３Ｄ構造を生成するために積層形成工程を含み、その例として、限定するものではないが、電気鋳造及びダマシン構築が挙げられる。これら技術は２−１／２Ｄ印刷と呼ばれることがある。いくつかの定義では、印刷工程は、印刷物の複数層が積み重ねられ層間に配線が生成されると２−１／２Ｄとなる。他の定義では、単一印刷層を生成する工程は、単一印刷層が必然的に厚さを有するので２−１／２Ｄ印刷工程を構成する。

図５は、インピーダンス制御されるとともにＰＣＢ上の電子デバイスとウエハ上のＤＵＴコンタクトとの間の電気経路の一部である、図４に示すような加法造形電気導管５０１からなる相互接続５００の例を示す。この例では、加法造形電気導管５０１は、空気誘電体５０２に隣接し別の材料５０３により囲まれた導電性材料を含む。しかし、上記のように、いくつかの実施形態では、空気以外の誘電体又は空気に加えて誘電体が使用され得る。例示的相互接続５００は、ＰＣＢの第１のピッチ５０５の電気的接続をウエハのより密な（例えば、より小さな）第２のピッチ５０６に変換する。ここでは、第１のピッチはＰＣＢ上の電子デバイス（したがって電気的接続）の距離間隔に対応し、第２のピッチはウエハ上のＤＵＴコンタクトの距離間隔に対応する。

図５の例では、内側導電性材料の相対的厚さは相互配線にわたって実質的に同じままであり、空気誘電体の寸法も同様である。しかし、追加材料の量は、ＰＣＢに最も近い点とウエハに最も近い点との間で変化する。加法造形法はウエハ近くのこのような密なピッチの生成を可能にする。相互配線の構造全体にわたって、いくつかの実施形態では、導管の外壁と中心導体の外壁との物理的関係は、これら両者の固定されて調節された関係を形成するように設計及び生成され、例えば５０Ω伝送線路と同様にインピーダンスにより測定され得る。

図６は、インピーダンス制御されるとともにＰＣＢ上の電子デバイスとウエハ上のＤＵＴコンタクトとの間の電気経路の一部である、加法造形電気導管を含む本明細書において説明するタイプの相互接続６００の別の例を示す。図６の例では、相互接続６００は、間隔６０２だけ分離された電子デバイス群６０１間のピッチをより密なピッチ６０４に変換し、ウエハ上の当該ＤＵＴコンタクト群はより小さな間隔６０６だけ分離される。

図３に示すようないくつかの実施形態では、ＰＣＢ上の電子デバイスとウエハ上のコンタクトとの間の電気経路は相互接続３０９に加えていくつかの構造を含む。例えば、このような構造は、ＰＣＢ３０１と相互接続３０９とを電気的及び物理的に接続するインターポーザ材料３１０を含み得る。同構造はまた接触器アセンブリ３１２を含み得る。接触器アセンブリ３１２は相互接続３０９とウエハ３０５上のコンタクト３０６とを電気的及び物理的に接続し得る。いくつかの実施形態では、接触器アセンブリ３１２は、相互配線内の電気導管をウエハ上の当該コンタクトへ電気的及び物理的に接続する一以上のピン（例えば、ばねベースＰＯＧＯ（登録商標）ピン）を含み得る。他の実施形態では、接触器アセンブリ３１２は、相互配線内の電気導管とウエハ上の当該コンタクトとの間の適切な電気的及び物理的接続をなす一以上のＭＥＭＳ（微小電気機械システム：Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）デバイスを含み得る。いくつかの実施形態では、図３に示すものより少ない又は多い構造が含まれ得る。

いくつかの実施形態では、ＰＣＢ上の電子デバイスとウエハ上のコンタクトとの間の電気経路は相互配線だけを含む。このような実施形態では、インターポーザ材料３１０、接触器アセンブリ３１２及び任意の他の適切な仲介構造の構造及び／又は機能は、相互配線を形成する加法造形法中に相互配線の部品として構築され得る。いくつかの実施例では、これらの構造は、加法造形以外の方法を介し相互配線内部に形成され得る、又はその中に取り込まれ得る。

本明細書において説明するシステムにおいて使用され得る加法造形法の例としては、限定するものではないが、Ｍｉｃｒｏｆａｂｒｉｃａ，Ｉｎｃ．ｏｆ Ｖａｎ Ｎｕｙｓ，Ｃａｌｉｆｏｒｎｉａにより開発されたＭＩＣＡ Ｆｒｅｅｆｏｒｍ（商標）法、Ｎｕｖｏｔｒｏｎｉｃｓ，ＬＬＣ ｏｆ Ｄｕｒｈａｍ，Ｎｏｒｔｈ Ｃａｒｏｌｉｎａにより開発されたＰｏｌｙｓｔｒａｔａ（商標）法が挙げられる。

図７は、本明細書において説明するタイプの相互配線（インピーダンス制御されるとともに空気などの誘電体に隣接する導電性材料を含む加法造形電気導管を含む）を生成する方法において使用され得る動作を含む加法造形法７００の例を示す。例示的方法７００は平面基板７０１で始まる（７１０）。パターン化ポリマ７０２が平面基板７０１へ加えられる（７１１）。金属層７０３がパターン化ポリマ７０２の上に加えられ（７１２）、パターン化ポリマのパターンを埋める。表面は次に余分な金属を除去するために平坦化される（７１３）。動作７１０〜７１３は、埋め込み金属を有するポリマからなる積層７０４を生成するために任意の適切な回数反復される（７１４）。適切な数の層が積み重ねられると、ポリマは溶媒を使用することにより除去され（７１５）、これにより露出金属７０６を残す。しかし、動作７１０〜７１５からなるこの基本方法は通常、同軸線の中心（例えば、空気誘電体により囲まれた導電性材料）を支持するために拡張される。

例えば、図８は、方法７００のものと同様な動作を含むとともに空気などの誘電体により囲まれた導電性材料からなる電気導管を生成するために使用され得る方法８００の例を示す。方法８００によると、階層（ｓｔｒａｔａ）が、完成するまで層を追加することにより形成される。階層は、上記動作７１０〜７１４に従って（例えば、埋め込み金属層を有するパターン化ポリマからなる構造を生成するためのリソグラフィ、電気めっき、及び平坦化を通して）形成され得る。階層の構築中の一以上の時点で、内側導電性材料８０８を支持するために誘電体ストラップ８０７が金属層内に埋め込まれ得る（８０４）。リソグラフィ、電気めっき及び平坦化を含む連続操作を行うことにより複数の階層８０９が構築され得る。その後、ポリマ（又は使用されるいかなるレジスト）は電気導管８１０を残して溶解され得る（８０５）。

他の実施形態では、本明細書において説明するもの以外の加法造形法が相互配線を生成するために使用され得る。例えば、真の３Ｄ印刷が相互配線を生成するために使用され得る。

図９を参照すると、相互配線は、図８に示すような加法造形法を介し、空気誘電体に隣接する導電性材料を含む加法造形電気導管を含む相互配線を生成する（９０１）ことにより製造され得る。インターポーザ材料は図示のように相互配線へ接続され得（９０２）、接触器アセンブリは図示のように相互配線へ接続され得る（９０３）。その結果の構造は、ウエハレベルＤＵＴ試験を行うプローブテスターを形成するためにＰＣＢへ接続され得る。図９の操作は示されたものとは異なる順番で行われ得る。

図３に戻って参照すると、試験工程の一部として、ＰＣＢ３０１、インターポーザ材料３１０、相互接続３０９及び接触器アセンブリ３１２からなる構造３２０はＤＵＴ３２１のブロックのコンタクトと接触させられ得る（例えば、電気的接続される）。これらのＤＵＴは並列に、例えば同時に試験され得る。その後、構造３２０はウエハ３０５上のＤＵＴの別のブロック３２２と接触させられ得、それらのＤＵＴは並列に試験され得る。この工程は、ウエハ上のＤＵＴがすべて試験されるまで繰り返され得る。この試験工程はコンピュータ制御され得る。例えば、ウエハ全体にわたる移動はコンピュータ制御され得、試験信号の印加及び解析はコンピュータ制御され得、等々である。

図１０は、ＰＣＢ１００２上の試験回路電子デバイス（図示せず）とウエハ上のＤＵＴコンタクト（図示せず）との間で信号を配送する加法造形電気相互配線１００１の別の実施例及び関連構造を示す。図１０の実施例では、加法造形電気相互配線は個々の加法造形電気導管１００３を含む。個々の積層造形電気導管１００３は本明細書において説明するタイプであり得、例えば、それぞれの導管が空気、セラミック、ガラス、プラスチックなどの誘電体材料によって囲まれた導電コア（中心）を含む小型同軸構造であり得る。次に、導電コアは、導電コアの電気的戻りとして機能する導電性外側材料によって囲まれる。次に、導電性外側材料は、絶縁体によって囲まれ得る、又は空気によって他の導体から絶縁され得る、又は他の外側材料へ電気的に接続され得る。

例示的相互配線１００１では、加法造形電気導管の少なくともいくつか（例えば、すべて）は、実質的に整合する電気特性（電気経路長／伝播時間（ＴｏＦ）、インピーダンス及び信号減衰など）を有するように構成される。これらの電気特性を実質的に整合させることにより、導管間の信号送信時間に差が生じる可能性を低減することが可能であり、これにより相互配線を介した送信から生じる時間誤差を低減する。この文脈では、実質的に整合とは、同一である整合又は一以上の所定公差内の整合を含む。いくつかの実施形態では、電気経路長、インピーダンス及び信号減衰のうちの１つ又は２つだけを実質的に整合させることだけで適切かもしれない。

この実施形態では、整合電気特性は、湾曲又はヘビ状導管部を使用することにより少なくとも部分的に実現される。例えば、図１０に示すように、個々の導管は湾曲又はヘビ状部分１００４を含む。これらの部分は、電気経路長、インピーダンス及び信号減衰が、異なる導管間で同じとなるように構成される。図１０の実施例では、導管１００３ａは、信号を、導管１００３ｂよりそれらの源から更に遠い点へ配送する。湾曲又はヘビ状部分１００４が無いと、この差は、導管１００３ｂとは異なる電気特性を有する導管１００３ａを生じる可能性がある。その結果、導管１００３ａを通過する信号及び異なる導管を通過する信号は、導管１００３ｂを通過する信号とは異なる電気特性（例えば、タイミング、減衰など）を有するだろう。しかし、湾曲又はヘビ状部分１００４の追加は、導管１００３ｂの信号送信経路を効果的に伸ばし、これにより電気経路長さ、インピーダンス及び信号減衰など異なる導管の電気特性を整合させ、これにより、相互配線の異なる導管を通り送信された異なる信号への異なる影響の可能性を低減する。ヘビ状又は湾曲状部分は、所望電気特性を実現するために任意の適切な部品へ又は導管の一部へ加えられ得る。

図１０の例示的実施形態では、ウエハ上のコンタクトのピッチは一次元（例えば、Ｘ次元１００７）で維持されるが他の次元（例えば、Ｙ次元１００８）では維持されない。換言すれば、導管間の間隔はウエハ上のコンタクトに対しＹ次元１００８で広がる。Ｘ方向１００７では、導管間の間隔はウエハ上のコンタクト間の間隔とほぼ同じである。この例では、導管群１００９毎に、Ｘ方向１００７に１２の導管、Ｙ方向１００８に１２の導管が存在する。これは、図１０に示す各導管群の場合であってもなくてもよい。このタイプの間隔は有利となり得る。例えば、多くのウエハコンタクトを収容するために相互配線の前部又は後部に追加の導管群を加えることが可能かもしれない。

相互接続１００１はまた、ＤＵＴ（ウエハ）上の当該コンタクトへ電気的接続を提供するピン（例えば、ＰＯＧＯ（登録商標）ピンなどのばね接点ピン）を含む構造１０１０（回路基板など）を含み得る。電気経路は構造１０１０を通過し回路基板１０１１（例えば、インターポーザ基板）に達する。回路基板１０１１は、ウエハと回路基板１００２との間の送電経路内のインダクタンスを補償するために使用される能動及び／又は受動電子部品を含む。いくつかの実施形態では、受動電子部品はキャパシタ、バラン又はスイッチであり得るが、他の能動及び／又は受動電子部品が使用され得る。

電気経路は回路基板１０１１を貫通して加法造形電気導管１００３へ至る。そこから、電気経路は上述のように回路基板１００２上の電気素子まで延びる。

上記例では、面（ピンがＤＵＴに接触する）が回路基板１００２と実質的に平行となるように構造１０１０の角度を調整するための機構として３つのねじ１０１２（また図１１を参照）が使用される。例えば、面を調整するために一以上のねじ１０１２が締められ得る又は緩められ得る。他の実施形態では、ピンと回路基板とを平行に保つために機械的調整を行うために異なる機構が使用され得る。

図１１は、相互接続を介して信号を送信するための電気導管１０１５を製造するために、マイクロストリップ構造、ストリップライン構造又は同一平面導波管構造を使用する別の実施形態の例を示す。これらの構造のそれぞれは、エッチングを使用して製造され、したがって、電気的及び機械的接続を生成するために材料が当該デバイスから除去されるという意味で減法造形である。

この点に関して、インピーダンス制御チャネルを生成するために、２つの物：駆動（しばしば「信号」と呼ばれる）線と戻り（しばしば「接地」と呼ばれる）線が必要である。完全な回路が、チャネルを生成するために必要とされる。駆動と戻り（信号と接地）の組み合わせが完全な回路を説明する。駆動と戻りとの幾何学的関係がインピーダンスを生成する。

図１３Ａを参照すると、ストリップライン構成において、インピーダンス制御された信号線１３０１（信号を前方へＤＵＴ方向へ運ぶ線）は２つの戻り（接地）面１３０２間で層状にされる（これら戻り面は、信号が全な回路を生成するために駆動と戻りの両方を有しなければならないという点で、実際に「戻り」である）。これら駆動及び戻り線間の幾何学的関係は、回路のインピーダンスを判断する際の要素である。樹脂及び繊維１３０３が導電経路間に存在し得る。

図１３Ｂを参照すると、マイクロストリップ構成は、接地面のうちの一方を除去し信号線１３０４及び接地面１３０５を残す。マイクロストリップの利点は、信号線周囲に真の空気環境を設けることができれば電磁気損失は信号がトレースを下るにつれてより小さくなるということである。

図１３Ｃを参照すると、同一平面導波管は、接地面１３０７が信号線１３０８と同一平面であるマイクロストリップの形式である。インピーダンスは、構造の表面上のトレースの関係から主として導出される。同一平面導波管は、信号が互いに隣接する（トレース間のクロストーク又は電磁結合を受ける可能性がある）場合良い選択である。

図１１に戻って参照すると、相互配線内の各導管はストリップライン構成、マイクロストリップ構成又は同一平面導波管構成を有し得る。そうでなければ、導管の機能と特徴は上記加法造形導管と実質的に同じである。図１１において、異なる導管群１０１３は絶縁材料で覆われる。絶縁材料の一部１０１４は除去され、ウエハとプローブカードとの間の電気経路を生成する導管のヘビ状部分１００４を出現させる。これは、図１２に拡大して示される。

本明細書において説明する試験は、システム処理装置、埋め込み処理装置及び／又はプログラマブルロジックの組み合わせを使用することにより行われ得る。例えば、これらの異なる要素のそれぞれが実行され得る、又は複数のデバイスを並列に又は連続に試験するためにより多くのテストプログラムが実行され得る。

本明細書は「試験」と「試験システム」に関係する実施例について説明するが、本明細書において説明する装置と方法は任意の適切なシステムにおいて使用され得、本明細書において説明する試験システム又は例示的試験システムに限定されない。

本明細書において説明するように行われる試験は、ハードウェアを使用することにより又はハードウェアとソフトウェアの組み合わせを使用することにより実施及び／又は制御され得る。例えば、本明細書において説明するような試験システムは、様々な点に位置する様々なコントローラ及び／又は処理装置を含み得る。中央コンピュータが、様々なコントローラ又は処理装置間の動作を調整し得る。中央コンピュータ、コントローラ、処理装置は、試験と較正の制御及び調整を行うために様々なソフトウェアルーチンを実行し得る。

試験は、一以上のコンピュータプログラム製品、例えば実行のために又は一以上のデータ処理装置（例えば、プログラム可能プロセッサ、コンピュータ、複数のコンピュータ及び／又はプログラマブルロジック部品）の動作を制御するために、一以上の非一時的機械可読媒体など一以上の情報キャリア内に明確に具現化された一以上のコンピュータプログラムを使用することにより、少なくとも部分的に制御され得る。

コンピュータプログラムは、コンパイル型言語又はインタープリタ型言語を含み任意の様式のプログラミング言語で書くことができ、そしてスタンドアロンプログラムとして、又はモジュール、コンポーネント、サブルーチン、又はコンピュータ環境の使用に好適な他のユニットを含む任意の様式で配備され得る。コンピュータプログラムは、一つのサイトにおいて一つのコンピュータ又は複数のコンピュータ上で実行されるように配備され得る、あるいは複数のサイトにわたって分散されネットワークにより相互に接続さるように配備され得る。

試験及び較正のすべて又は一部を実施することに伴う行為は、本明細書において説明する機能を行うために一以上のコンピュータプログラムを実行する一以上のプログラム可能プロセッサにより行われ得る。試験及び較正のすべて又は一部は、専用論理回路、例えばＦＰＧＡ（フィールドプログラマブルゲートアレイ：ｆｉｅｌｄ ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）及び／又はＡＳＩＣ（特定用途向け集積回路：ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）を使用することにより実施され得る。

コンピュータプログラムの実行に好適なプロセッサは、一例として、汎用及び専用マイクロプロセッサと、任意のタイプのデジタルコンピュータからなる一つ又は複数のプロセッサとの両方を含む。通常、プロセッサは、読み取り専用記憶領域又はランダムアクセス記憶領域から又はその両方から命令及びデータを受信する。コンピュータ（サーバを含む）の要素としては、命令を実行するための一以上のプロセッサと、命令とデータを格納するための一つ又は複数の記憶領域装置とが挙げられる。通常、コンピュータはまた、データを格納するためのＰＣＢ群など一以上の機械可読記憶媒体（例えば、磁気、光磁気ディスク、又は光ディスクなど）を含む、又はそれらからデータを受信する又はそれらへデータを送信する又はその両方を行うように作動可能に結合される。コンピュータプログラム命令及びデータの具現化に好適な機械可読記憶媒体は、一例として半導体記憶領域装置、例えばＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュ記憶領域；磁気ディスク、例えば内蔵ハードディスク又は取り外し可能ディスク；光磁気ディスク；ＣＤ−ＲＯＭ及びＤＶＤ−ＲＯＭディスクを含むすべての様式の不揮発性記憶領域を含む。

本明細書で使用されるような任意の「電気的接続」は、直接的物理的接続又は介在部品を含む接続を意味し得るが、それにもかかわらず電気信号が接続部品間で流れ得るようにする接続を意味し得る。本明細書で説明した電気回路に関わる任意の「接続」は、別途記載のないかぎり、電気的接続であるが、用語「電気的」が「接続」を修正するために使用されるかどうかにかかわらず必ずしも直接的物理的接続ではない。

本明細書において説明する異なる実施形態の要素は、上に具体的に記載されない他の実施形態を形成するために組み合わせられ得る。要素は、それらの動作に悪影響を与えることなく本明細書において説明する構造から省かれ得る。さらに、様々な要素は、本明細書において説明する機能を行うために一以上の個々の要素に組み合わせられ得る。

Claims (47)

1. システムであって、
   第１のピッチで配列された電気素子を含む回路基板と、
   前記第１のピッチ未満である第２のピッチで配列されたコンタクトを含むウエハと、
   前記電気素子と前記コンタクトとの間の電気経路の一部である加法造形電気導管を含む相互配線と
   を含み、
   前記加法造形電気導管は導電性材料を含む電気システム。
2. 前記少なくとも１つの誘電体材料は複数の誘電体材料を含む、請求項１のシステム。
3. 前記加法造形電気導管は製造された同軸構造を有し、
   前記少なくとも１つの誘電体は空気を含む、請求項１に記載のシステム。
4. 前記少なくとも１つの誘電体材料は空気、プラスチック、及び／又はセラミックを含む、請求項２のシステム。
5. 前記相互配線と前記回路基板との間のインターポーザをさらに含み、
   前記インターポーザは、前記電気素子と前記コンタクトとの間の前記電気経路の一部を含む、請求項１のシステム。
6. 前記相互配線内の加法造形電気導管と前記ウエハ上の対応コンタクトとの間に導電ピンをさらに含む、請求項１のシステム。
7. 前記インターポーザ上の導電性かつ機械的弾性であるコンタクトをさらに含み、
   前記コンタクトは、前記インターポーザと前記ウエハ上の対応コンタクトとの間の機械的弾性電気接続を与える、請求項１のシステム。
8. 前記ウエハ上の前記コンタクトは電気回路を形成する、請求項７のシステム。
9. 前記加法造形電気導管は同軸構造を含む、請求項１のシステム。
10. 前記回路基板は、前記電気素子のそれぞれに関連付けられたエレクトロニクスを含み、
    前記エレクトロニクスは、対応電気素子に関連付けられて前記対応電気素子の動作を支援する、請求項１のシステム。
11. 前記相互配線と前記ウエハとの間のピンと、
    前記ピンと前記相互配線との間のインターフェースボードと
    をさらに含み、
    前記ピンは、前記コンタクトと前記相互配線との間の電気経路の少なくとも一部を与え、
    前記インターフェースボードは、前記コンタクトと前記相互配線との間の前記電気経路の少なくとも一部であり、
    前記インターフェースボードは前記電気経路内に電子部品を含む、請求項１のシステム。
12. 前記電子部品は受動電子部品である、請求項１１のシステム。
13. 前記電子部品は、キャパシタ、バラン又はスイッチのうちの少なくとも１つを含む、請求項１２のシステム。
14. 前記電子部品は能動電子部品を含む、請求項１１のシステム。
15. 前記電気素子のそれぞれは高周波数（ＲＦ）プローブカードの一部を含む、請求項１のシステム。
16. 前記電気素子は前記回路基板上で終端する電気ケーブルを含む、請求項１のシステム。
17. 前記コンタクトは前記ウエハ上で平行の列に配列され、
    前記システムはさらに、前記相互配線と前記コンタクトのサブセットとの電気接触を作るテスターを含む、請求項１のシステム。
18. 前記加法造形電気導管は、整合する電気経路長、インピーダンス及び信号減衰を有するように構成される、請求項１のシステム。
19. 前記加法造形電気導管の少なくともいくつかは、実質的に整合する電気経路長、インピーダンス及び信号減衰を有するように構成される、請求項１のシステム。
20. 前記加法造形電気導管は、異なる加法造形電気導管の間で実質的に整合する電気経路長及び伝播時間、インピーダンス、並びに信号減衰を実現するように構成された湾曲又はヘビ状部分を含む、請求項１のシステム。
21. 前記加法造形電気導管は３次元（３Ｄ）印刷された電気導管を含む、請求項１のシステム。
22. 前記第２のピッチは前記第１のピッチの一つの寸法を維持する、請求項１のシステム。
23. 方法であって、
    回路基板上の電気素子とウエハ上のコンタクトとの間の電気経路の一部である加法造形電気導管を含む相互配線を、加法造形法によって生成する工程と、
    前記回路基板と前記ウエハとの間に前記相互配線を接続する工程と
    を含み、
    前記加法造形電気導管は導電性材料を含み、
    前記回路基板は第１のピッチで配列された前記電気素子を含み、
    前記ウエハは前記第１のピッチ未満である第２のピッチで配列されたコンタクトを含む方法。
24. 前記少なくとも１つの誘電体材料は複数の誘電体材料を含む、請求項２３の方法。
25. 前記加法造形電気導管は同軸構造を有し、
    前記少なくとも１つの誘電体は空気を含む、請求項２３の方法。
26. 前記加法造形電気導管は誘電体によって囲まれた導電性材料を含み、
    前記誘電体は導電性材料の層によって囲まれる、請求項２３の方法。
27. 前記相互配線と前記回路基板との間にインターポーザを接続する工程をさらに含み、
    前記インターポーザは前記電気素子と前記コンタクトとの間の電気経路の一部を含む、請求項２３の方法。
28. 前記相互配線内の加法造形電気導管と前記ウエハ上の対応コンタクトとの間に導電ピンを接続する工程をさらに含む、請求項２３の方法。
29. 前記加法造形電気導管は同軸構造を含む、請求項２３の方法。
30. 前記回路基板はさらに、前記電気素子のそれぞれに関連付けられたエレクトロニクスを含み、
    対応電気素子に関連付けられたエレクトロニクスが前記電気素子の動作を支援する、請求項２３の方法。
31. 前記コンタクトと前記相互配線との間の電気経路の少なくとも一部を与えるばねピンを、前記相互配線と前記ウエハとの間に設ける工程と、
    前記ピンと前記相互配線との間にインターフェースボードを接続する工程と、
    を含み、
    前記インターフェースボードは、前記コンタクトと前記相互配線との間の前記電気経路の少なくとも一部であり、
    前記インターフェースボードは、前記電気経路内に電子部品を含む、請求項２３の方法。
32. 前記電子部品は受動電子部品である、請求項３１の方法。
33. 前記電子部品は、キャパシタ、バラン又はスイッチのうちの少なくとも１つを含む、請求項３２の方法。
34. 前記電子部品は能動電子部品を含む、請求項３１の方法。
35. 前記電気素子のそれぞれは高周波数（ＲＦ）プローブカードの一部を含む、請求項２３の方法。
36. 前記電気素子は前記回路基板上で終端する電気ケーブルを含む、請求項２３の方法。
37. 前記コンタクトは前記ウエハ上に平行の列に配列され、
    前記方法はさらに、前記相互配線と前記コンタクトのサブセットとの間の電気接触をテスターに作らせる工程を含む、請求項２３の方法。
38. 前記加法造形電気導管の少なくともいくつかは、実質的に整合する電気経路長、インピーダンス及び信号減衰を有するように構成される、請求項２３の方法。
39. 前記加法造形電気導管は、異なる加法造形電気導管の間で実質的に整合する電気経路長、インピーダンス、及び信号減衰を実現するように構成された湾曲又はヘビ状部分を含む、請求項２３の方法。
40. 前記加法造形法は三次元（３Ｄ）印刷工程を含む、請求項２３の方法。
41. 前記加法造形法は、材料の層を積み重ねることによって三次元（３Ｄ）構造が生成される印刷工程を含む、請求項２３の方法。
42. 前記第２のピッチは前記第１のピッチの一つの寸法を維持する、請求項２３の方法。
43. システムであって、
    第１のピッチで配列された電気素子を含む回路基板と、
    前記第１のピッチ未満である第２のピッチで配列されたコンタクトを含むウエハと、
    前記電気素子と前記コンタクトとの間の電気経路の一部である減法造形電気導管を含む相互配線と
    を含み、
    前記減法造形電気導管は導電性材料を含む、システム。
44. 前記減法造形電気導管は、ストリップライン構成、マイクロストリップ構成又は同一平面導波管構成を有する、請求項４３のシステム。
45. 前記加法造形電気導管は、少なくとも１つの誘電体材料によって実質的に囲まれた導電性材料を含み、
    前記少なくとも１つの誘電体材料は、導電性材料の層によって実質的に囲まれる、請求項１のシステム。
46. 前記加法造形電気導管は、少なくとも１つの誘電体材料によって実質的に囲まれた導電性材料を含み、
    前記少なくとも１つの誘電体材料は、導電性材料の層によって実質的に囲まれる、請求項２３の方法。
47. 前記少なくとも１つの誘電体は、空気、セラミック及びプラスチックのうちの少なくとも１つを含む、請求項２４の方法。

Images