KR20100122086A - 고주파수 인터포저를 가진 테스트 시스템 - Google Patents

고주파수 인터포저를 가진 테스트 시스템 Download PDF

Info

Publication number
KR20100122086A
KR20100122086A KR1020107019361A KR20107019361A KR20100122086A KR 20100122086 A KR20100122086 A KR 20100122086A KR 1020107019361 A KR1020107019361 A KR 1020107019361A KR 20107019361 A KR20107019361 A KR 20107019361A KR 20100122086 A KR20100122086 A KR 20100122086A
Authority
KR
South Korea
Prior art keywords
conductive
interposer
conductive housing
contact
housing
Prior art date
Application number
KR1020107019361A
Other languages
English (en)
Other versions
KR101547890B1 (ko
Inventor
마르크 비. 카티에
Original Assignee
테라다인 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테라다인 인코퍼레이티드 filed Critical 테라다인 인코퍼레이티드
Publication of KR20100122086A publication Critical patent/KR20100122086A/ko
Application granted granted Critical
Publication of KR101547890B1 publication Critical patent/KR101547890B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06772—High frequency probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06722—Spring-loaded
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R24/00—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure
    • H01R24/38—Two-part coupling devices, or either of their cooperating parts, characterised by their overall structure having concentrically or coaxially arranged contacts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips

Abstract

도전성 하우징을 구비한 인터포저가 개시되어 있다. 도전성 부재는 도전성 하우징내 개구에 위치된 절연체를 통과한다. 도전성 하우징은 접지될 수 있고, 도전성 하우징을 통과하는 신호 도체용 조밀하게 이격된 그라운드 구조를 제공하여 도전성 부재에 의해 전달된 신호에 대한 바람직한 임피던스를 제공한다. 이러한 인터포저는 피시험 디바이스와 테스트 신호를 생성하거나 측정하는 인스트루먼트 사이에 고속 신호를 결합하도록 테스트 시스템에서 사용될 수 있다.

Description

고주파수 인터포저를 가진 테스트 시스템{TEST SYSTEM WITH HIGH FREQUENCY INTERPOSER}
인터포저는 인쇄회로기판과 같은 2개의 전자 어셈블리 사이의 전기 인터페이스를 제공한다. 양측 전자 어셈블리상의 도전성 패드에 결합하는 도전성 멤버의 어레이를 제공함으로써, 인터포저는 하나의 전자 어셈블리로부터 다른 전자 어셈블리에 신호를 전달하는 도전성 경로를 제공할 수 있다. 테스트 시스템에서, 인터포저는 피시험 디바이스(DUT)가 접속된 디바이스 인터페이스 보드와, 테스트 신호를 생성하거나 측정하는 인스투르먼트가 결합될 수 있는 테스터 인터페이스 보드 사이에 별개의 인터커넥트를 제공할 수 있다.
테스트 시스템의 구성요소가 도 1에 도시되어 있다. 테스트 시스템(1)은 인터포저(2), 테스터 인터페이스 보드(3), 디바이스 인터페이스 보드(4), DUT(5), 및 인스투르먼트(6)를 갖고 있다. 테스트 시스템에서, 인스투르먼트(6) 및 테스터 인터페이스 보드(3)는 테스트 헤드내에 유지되어 있는데, 테스트 헤드는 단순화를 위해 도시되지 않았다. 인스트루먼트(6)는 전기 커넥터를 통해 디바이스 인터페이스 보드(4)에 직접 결합될 수 있거나 케이블 또는 와이어를 통해 결합될 수 있다. 인스트루먼트(6)에 의해 생성되거나 측정된 테스트 신호는 테스터 인터페이스 보드(3)를 통해 결합된다.
디바이스 인터페이스 보드(4)는 디바이스 핸들러 또는 테스트를 위해 DUT를 제시하는 다른 장치에 기계적으로 결합될 수 있다. 단순화를 위해, 디바이스 핸들러 역시 도시되지 않았다. 동작에서, DUT(5)는 디바이스 인터페이스 보드(4)에 전기적으로 접속되어, 테스트 신호가 디바이스 인터페이스 보드(4)를 통해 DUT(5)로 결합될 수 있도록 한다.
인터포저(2)는 디바이스 인터페이스 보드(4)와 테스터 인터페이스 보드(3) 사이에 커넥션을 완성하여, 테스트 신호가 인스투르먼트(6)와 DUT(5) 사이에 결합될 수 있다. 이러한 결합을 완성하기 위해, 인터포저(2)는 테스터 인터페이스 보드(3)의 하면상의 도전성 패드와 디바이스 인터페이스 보드(4)의 상면상의 도전성 패드 사이의 커넥션을 형성한다.
다양한 메커니즘이 양 인터페이스에서 양호한 전기 콘택트를 제공하기 위해 사용되었다. 이것은 스프링 콘택트, 수상(dendritic) 콘택트, "퍼즈 버튼", 탄성중합체 콘택트, 및 다이렉트 콘택트를 포함한다. 이러한 콘택트의 접속은 디바이스 인터페이스 보드(4)쪽으로 테스터 인터페이스 보드(3)를 누르는 힘을 가함으로써 강화될 수 있다.
인터포저는 보통 하나의 보드로부터 다른 보드로 커넥션을 형성하고, 수많은 테스트 신호가 DUT(5)에 인가되거나 측정될 수 있도록 하는 다수의 도전성 콘택트를 가지고 있다. 일부 테스트 시스템에서, 인터포저를 통과하는 신호의 무결성은 도전성 콘택트의 일부를 접지시킴으로써 향상된다. 일부 예에서, 신호를 전달하는데 사용되는 각 도전성 콘택트에 대해서, 이러한 신호 콘택트에 인접한 다수의 도전성 콘택트가 접지되는 그라운딩 패턴이 사용된다.
하나의 특징에서, 본 발명은 테스트 시스템에서 사용하기에 적합한 인터포저에 관한 것이다. 이러한 인터포저는 조밀하게 이격된 도전 경로를 가질 수 있고, 이들 도전 경로의 각각은 임피던스 미스매치와 연관된 상당한 결함 없이 인터포저를 고속 신호가 통과할 수 있도록 하는 임피던스를 갖고 있다.
하나의 실시예에서, 인터포저는 제1 사이드 및 제2 사이드를 갖는 도전 하우징을 갖고 있다. 도전 하우징은 제1 사이드 및 제2 사이드 모두를 통과하는 구멍을 갖고 있다. 복수의 절연체는 도전성 하우징내의 상응하는 구멍 안에 각각 적어도 부분적으로 내장되어 있다. 인터포저는 복수의 도전성 스프링을 더 포함한다. 각 스프링은 제1 콘택트 및 제2 콘택트를 갖고 있다. 도전성 스프링의 각각은 상기 복수의 절연체의 적어도 하나에 부분적으로 내장되어 있어서 도전성 스프링의 제1 콘택트는 도전성 하우징의 제1 사이드로부터 노출되어 있고 상기 도전성 스프링의 제2 콘택트는 상기 도전성 하우징의 제2 사이드로부터 노출되어 있다.
인터포저의 하나의 실시예에서, 도전성 하우징은 다이캐스트이다.
인터포저의 하나의 실시예에서, 도전성 하우징의 제1 사이드 및 제2 사이드는 병렬 배열되어 있다.
인터포저의 하나의 실시예에서, 도전성 하우징내의 구멍은 제1 표면에 수직이다.
인터포저의 하나의 실시예에서, 각 절연체는 제1 표면 및 상기 제1 표면에 역방향인 제2 표면을 갖고 있다. 절연체는 각 절연체의 제1 표면이 상기 도전성 하우징의 제1 사이드에 노출되고 각 절연체의 제2 표면이 상기 도전성 하우징의 제2 사이드에 노출되도록 배치되어 있다. 또한, 복수의 도전성 스프링의 각 스프링의 제1 콘택트는 상응하는 절연체의 제1 표면을 피어싱하고 복수의 도전성 스프링의 각 스프링의 제2 콘택트는 상응하는 절연체의 제2 표면을 피어싱한다.
인터포저의 하나의 실시예에서, 도전성 스프링의 각각의 제1 콘택트는 U형상 커브를 갖고 있고, 상기 U 형상의 베이스는 상응하는 절연체내에 내장되어 있지 않다.
인터포저의 하나의 실시예에서, 복수의 절연체의 각각은 도전성 하우징에 인접한 측면을 갖고 있다. 이러한 측면은 도전성 스프링에 의해 피어싱되어 있지 않다.
인터포저의 하나의 실시예에서, 복수의 도전성 스프링중 하나의 도전성 스프링의 적어도 일부 상에 금 또는 은 도금을 갖고 있다.
인터포저의 하나의 실시예에서, 이러한 인터포저는 도전성 하우징을 그라운딩하기 위한 콘택트를 갖고 있다.
인터포저의 하나의 실시예에서, 복수의 절연체의 각각은 도전성 하우징에 인접한 측면을 갖고 있다. 이러한 측면은 도전성 스프링에 의해 피어싱되지 않는다.
인터포저의 하나의 실시예에서, 복수의 도전성 스프링중 하나와 도전성 하우징 사이에 측정된 임피던스는 2.5 내지 10Gbps의 데이터 전송율과 연관된 주파수 범위내의 40과 60 옴 사이의 범위를 갖는다.
또 다른 실시예는 제1 사이드 및 제2 사이드를 갖고 있는 도전성 하우징을 구비한 인터포저이다. 이러한 도전성 하우징은 제1 사이드 및 제2 사이드를 통과하는 구멍을 갖고 있다. 복수의 절연체는 각각 도전성 하우징내의 상응하는 구멍 안에 적어도 부분적으로 내장되어 있다. 각 절연체는 제1 표면 및 제2 표면을 갖고 있다. 각 절연체의 제1 표면은 도전성 하우징의 제1 사이드를 갖고 있다. 각 절연체의 제1 표면은 도전성 하우징의 제1 사이드로부터 노출되어 있다. 각 절연체의 제2 표면은 도전성 하우징의 제2 사이드로부터 노출되어 있다. 인터포저는 제1 단부 및 제2 단부를 각각 갖고 있는 복수의 도전성 부재를 더 포함한다. 각 도전성 부재는 적어도 하나의 절연체 내에 부분적으로 내장되어 도전성 부재의 제1 단부가 적어도 하나의 절연체의 제1 표면에 노출되고 각 도전성 부재의 제2 단부가 적어도 하나의 절연체의 제2 표면에 노출되어 있다. 인터포저는 또한 제1 복수의 콘택트와 제2 복수의 콘택트를 갖고 있다. 제1 복수의 콘택트는 각각 상응하는 도전성 부재의 제1 단부와 접촉하고 있다. 제2 복수의 콘택트는 상응하는 도전성 부재의 제2 단부와 접촉하고 있다.
인터포저의 하나의 실시예에서, 제1 복수의 콘택트는 탄성중합체 콘택트이다.
인터포저의 하나의 실시예에서, 제1 복수의 콘택트는 탄성중합체 콘택트이고 탄성중합체 콘택트의 각각은 도전성 하우징으로부터 절연되어 있다.
인터포저의 하나의 실시예에서, 도전성 하우징은 다이캐스트이다.
인터포저의 하나의 실시예에서, 상기 도전성 하우징의 제1 사이드 및 제2 사이드는 병렬 배열되어 있다.
인터포저의 하나의 실시예에서, 인터포저는 도전성 하우징을 그라운딩하기 위한 콘택트를 갖고 있다.
인터포저의 하나의 실시예에서, 인터포저는 도전성 하우징을 그라운딩하기 위한 탄성중합체 콘택트를 갖고 있다.
또 다른 실시예는 복수의 인스투르먼트, 제1 인터페이스 보드, 제2 인터페이스 보드 및 인터포저를 포함하는 테스트 시스템이다. 복수의 인스트루먼트는 테스트 신호를 생성하고 및/또는 측정하도록 구성되어 있다. 제1 인터페이스 보드는 제1 표면상에 제1 복수의 패드를 포함하고 있다. 제1 인터페이스 보드는 제1 복수의 패드의 하나의 패드와 복수의 인스트루먼트의 하나의 인스트루먼트 사이에 테스트 신호를 결합시키도록 구성되어 있다. 제2 인터페이스 보드는 제2 표면상에 제2 복수의 패드를 포함하고 있다. 제2 인터페이스 보드는 피시험 디바이스 상의 테스트 포인트와 제2 복수의 패드의 하나의 패드 사이의 테스트 신호를 결합시키도록 구성되어 있다. 인터포저는 제1 인터페이스 보드와 제2 인터페이스 보드 사이에 배치되어 있다. 인터포저는 제1 사이드 및 이러한 제1 사이드와 역방향인 제2 사이드를 갖고 있는 도전성 하우징을 갖고 있다. 도전성 하우징은 제1 사이드 및 제2 사이드를 통과하는 복수의 구멍을 갖고 있다. 인터포저는 각각 도전성 하우징내의 상응하는 구멍 내에 적어도 부분적으로 내장된 복수의 절연체를 갖고 있다. 인터포저는 또한 제1 단부 및 제2 단부를 각각 갖고 있는 복수의 도전성 부재를 더 포함하고 있다. 각 도전성 부재는 복수의 절연체중 적어도 하나 내에 부분적으로 내장되어 있어서 각 도전성 부재의 제1 단부는 도전성 하우징의 제1 사이드로부터 노출되어 있고, 도전성 부재의 제2 단부는 도전성 하우징의 제2 사이드로부터 노출되어 있다. 각 도전성 부재의 제1 단부는 제1 복수의 패드중 하나의 패드에 결합되어 있고, 각 도전성 부재의 제2 단부는 제2 복수의 패드중 하나의 패드에 결합되어 있다.
인터포저의 하나의 실시예에서, 인터포저의 도전성 하우징은 다이캐스트 금속이다.
인터포저의 하나의 실시예에서, 테스트 시스템은 제1 복수의 콘택트, 제2 복수의 콘택트 및 그라운드 콘택트를 더 포함한다. 제1 복수의 콘택트의 각각은 복수의 도전성 부재중 하나의 도전성 부재의 제1 단부를 제1 복수의 패드의 하나의 패드에 결합한다. 제2 복수의 콘택트의 각각은 복수의 도전성 부재의 도전성 부재의 제2 단부를 제2 복수의 패드의 하나의 패드에 결합한다. 그라운드 콘택트는 제1 인터페이스 보드 및 제2 인터페이스 보드중 적어도 하나 위의 그라운드 패드에 도전성 하우징을 결합한다.
본 발명 및 그 실시예는 다음의 상세한 설명을 첨부된 도면과 함께 읽을 때 보다 잘 이해될 것이다. 이러한 도면에서, 요소가 반드시 스케일링된 것은 아니다. 일반적으로 다수의 도면에 나타나는 동일한 요소는 동일한 부재 번호가 부여되어 있다.
도 1은 테스트 시스템의 구성요소의 사시도,
도 2은 인터포저의 단면도,
도 3a는 도전성 스프링 타입의 도전성 멤버의 스케치,
도 3b는 도전성 포스트 타입의 도전성 멤버의 스케치,
도 4a는 절연체에 부분적으로 내장된 도전성 스프링을 포함하는 사각형 인서트의 사시도,
도 4b는 도 4a의 사각형 인서트의 단면 측면도,
도 4c는 절연체에 부분적으로 내장된 도전성 와이어를 포함하는 원통형 인서트의 사시도,
도 4d는 도 4c의 원통형 인서트의 단면 상면도,
도 5a는 제조 공정의 단계 동안 사각형 인서트에 대한 박막 벽 도전성 하우징의 사시도,
도 5b는 사각형 인서트에 대한 후막 벽 도전성 하우징의 사시도,
도 5c는 제조 공정의 단계 동안 원통형 인서트에 대한 도전성 하우징의 사시도,
도 6a는 절연체에 내장된 도전성 스프링 콘택트를 가진 사각형 인서트를 갖고 있는 박막 벽 도전성 하우징을 갖는 인터포저의 사시도,
도 6b는 절연체에 내장된 도전성 스프링 콘택트를 가진 사각형 인서트를 갖고 있는, 후막 벽 도전성 하우징을 갖춘 인터포저의 사시도,
도 6c는 절연체에 부분적으로 내장된 도전성 포스트 콘택트를 갖고 있는 인스톨된 원통형 인서트를 갖춘 원통형 인서트에 대한 도전성 하우징의 사시도,
도 7은 설치전의 설치된 원통형 인서트 및 상하 탄성중합체 콘택트 시트를 가진 도전성 하우징의 부분 분해된 사시도,
도 8은 도전성 하우징, 원통형 인서트, 및 상하 탄성중합체 콘택트를 가진 인터포저의 사시도,
도 9a는 도전성 재료(15)에 부분적으로 내장된 도전성 스프링(A10)을 갖고 있는 접지된 인서트의 단면 측면도,
도 9b는 큰 도전성 스프링(A13)을 갖고 있는 접지된 인서트의 단면 측면도,
도 9c는 도전성 하우징내의 좁은 구멍에 내장된 도전성 스프링(A10)을 갖고 있는 접지된 인서트의 단면 측면도, 및
도 9d는 도전성 포스트(B10) 및 쇼트(19)를 갖고 있는 접지된 인서트의 단면 측면도.
본 발명자는 테스트 시스템이 고속 신호에 대한 양호한 신호 무결성을 제공하는 인터포저에 의해 향상될 수 있음을 알았다. 종래의 인터포저는 2.5 Gbps(초당 기가비트) 위의 데이터 속도에서 신호를 열화시켰다. 본 발명의 실시예는 2.5 Gbps 위의 데이터 속도, 일부 실시예에서는 10Gbps 위의 데이터 속도에서 수용가능한 성능을 갖도록 제조될 수 있다.
본 발명자는 인터포저 성능이 인터포저에 의해 결합된, 테스터 인터페이스 보드 및/또는 디바이스 인터페이스 보드와 같은 전자 어셈블리 및 인터포저내의 신호 도체 사이의 임피던스 미스매치에 의해 제한되었다는 것을 알았다. 예를 들어, 이러한 전자 어셈블리내의 신호 트레이스는 50 옴의 임피던스를 가질 수 있다. 인터포저를 통해 신호를 전달하는 신호 도체가 단순히 약 50 옴의 임피던스를 가졌다면 반사도 및 신호 왜곡은 감소될 수도 있다.
이전에, 임피던스 미스매치를 감소시키기 위해, 인터포저내의 도체는 접지되었다. 신호 도전체에 대한 접지된 도체의 수 및 위치는 신호 도체의 임피던스를 달성하였다. 하지만, 임피던스는 신호 도체의 기하학 및 근방 접지 구조는 물론 신호 도체를 통과하는 신호의 주파수의 함수이다. 따라서, 고주파수 테스트 시스템에 사용되는 인터포저는 저주파수 테스트 시스템 또는 다른 저주파수 애플리케이션에서 사용되는 유사한 인터포저보다 신호 및 그라운드 도체의 상이한 구성을 필요로 한다. 구체적으로, 신호 주파수가 증가함에 따라, 접지된 도체는 신호 도체의 바람직한 임피던스를 유지하도록 신호 도체에 보다 가까와야 한다.
본 발명자는 약 2.5 Gbps 이상의 데이터 속도에 의해 종래의 인터포저 설계 기술을 사용하여 용이하게 제조될 수 있는 것보다 접지된 도체가 신호 도체에 보다 가까울 것을 필요로 하는 신호 주파수를 유발함을 알게되었다.
본 발명의 일부 실시예에 따른 인터포저는 상대적으로 높은 주파수에서조차 보다 양호한 임피던스 미스매칭 및 크로스토크의 감소를 제공한다. 도 2의 인터포저는 테스터 인터페이스 보드(3)와 디바이스 인터페이스 보드(4) 사이의 전기 커넥션을 형성하기 위해 도 1에 도시된 바와 같이 테스트 시스템에서 사용될 수 있다. 그러나, 인터포저를 통해 접속된 전자 어셈블리의 성질은 본 발명에 대한 제한사항이 아니고 본 발명의 실시예에 따른 인터포저는 임의의 적합한 전자 어세블리를 결합하기 위해 임의의 적합한 전자 시스템에 통합될 수 있다.
일부 실시예에서, 인터포저(2)는 도전성 하우징(18), 도전성 멤버(그중 도전성 부재(10)만이 단순성을 위해 번호부여되었다), 절연성 부재(그중 절연성 부재(14)만이 단순성을 위해 번호부여되었다) 및 콘택트(그중 도전성 부재(10)상의 콘택트(11, 12)만이 단순성을 위해 번호부여되었다)를 포함한다 인터포저(2)는 각각 인터포저(2)를 통해 신호를 전달할 수 있는 다수의 도전성 부재를 포함할 수 있다. 도 2에 도시된 실시예에서, 다수의 도전성 부재는 직방형 어레이의 도전성 부재를 형성하는, 병렬 행으로 위치되어 있다. 그러나, 인터포저(2)내의 도전성 부재의 포지셔닝은 본 발명에 필수적인 것은 아니고 도전성 부재의 임의의 적합한 배열이 사용될 수 있다.
설명된 실시예에서, 도전성 부재의 각각은 인터포저(2)에서 유사한 형상 및 유사한 장착 배열을 가지고 있다. 이러한 특징은 구성 및 인터포저의 사용을 단순화하지만 본 발명의 필수요소는 아니다. 도전성 부재의 각각은 임의의 적합한 형상을 가질 수 있고 임의의 적합한 방법으로 인터포저(2)내에 장착될 수 있다.
도 2에 설명된 실시예가 다수의 동일 행의 도전성 부재를 포함하고 있기 때문에, 임의의 하나의 행은 다른 행을 대표할 수 있다. 마찬가지로, 각 도전성 부재가 유사한 형상 및 장착 배열을 가지고 있기 때문에, 임의의 하나의 도전성 부재는 모든 도전성 부재를 대표할 수 있다. 따라서, 단순성을 위해, 도 2는 도전성 부재의 일부만을 드러내는 인터포저(2)내의 단일 행의 도전성 부재를 통한 단면을 도시하고 있다.
도전성 하우징(18)은 인터포저를 위한 구조적 서포트를 제공하고 다수의 스루홀을 갖고 있다. 설명된 실시예에서, 각 구멍은 상면으로부터 하면으로 도전성 하우징(18)을 통과한다. 이러한 구성에서, 각 구멍은 도전성 부재를 수용하기 위해 도전성 하우징(18)을 통한 채널을 제공한다.
절연 부재(14)는 각 구멍 안에 위치될 수 있다. 도전성 부재(10)는 절연성 부재(14)의 각각을 통과한다. 따라서, 절연성 부재(14)의 삽입은 도전성 하우징(18)을 통하는 구멍내의 도전성 부재를 위치시킨다. 도전성 부재의 각각은 도전성 부재(10)의 상면에 노출된 제1 단부 및 도전성 부재(10)의 하면에 노출된 제2 단부를 가질 수 있다. 이러한 방식으로, 각 도전성 부재는 인터포저(2)를 통과하는 신호 경로를 제공할 수 있다.
동작에서, 도전성 하우징(18)은 접지될 수 있다. 따라서, 도전성 부재(10)와 같은 도전성 부재의 각각은 도전성 부재(10)를 통하는 구멍의 벽에 의해 형성된, 그라운드 도체에 비교적 근접할 수 있다. 도 2의 단면에서 볼 수 있는 바와 같이, 도전성 부재(10)와 같은 도전성 부재는 대략 구멍의 반지름 r인 거리만큼 도전성 부재가 있는 구멍의 벽으로부터 이격되어 있다. 이러한 거리 r은 도전성 부재에 인접하여 분리된 거리 d 미만일 수 있다. 따라서, 그라운딩 도전성 하우징(18)에 의해 신호-접지 스페이싱은 신호 도체를 둘러싸는 도전성 부재에 인접한 그라운딩에 의해 가능한 것보다 작을 수 있다. 따라서, 본 발명의 실시예에 따른 인터포저는 신호 도체의 임피던스가 그라운딩 도전성 부재에 의해 제어된 종래의 인터포저보다, 비교적 높은 주파수에서조차 보다 낮은 임피던스를 제공할 수 있다.
인터포저(2)에 의해 상호 접속되는 전자 어셈블리와 도전성 부재(10)와 같은 도전성 부재 사이의 전기 접속은 임의의 적합한 방법으로 형성될 수 있다. 예를 들어, 콘택트(11, 12)와 같은 콘택트는 스프링 콘택트, 수상(퍼즈 버튼) 콘택트, 탄성중합체 콘택트 및 다이렉트 콘택트일 수 있다.
일부 실시예에서, 전기 콘택트(11, 12)는 도전성 부재(10)의 일체적 부분일 수 있다. 도 3a에 도시된 실시예에서, 도전성 부재(10)는 각 단부에서 스프링 콘택트(A11, A12)를 갖는 도전성 스프링(A10)이다. 스프링 콘택트(A11, 12)의 스프링 레이트는 도전성 부재(A10)를 포함하는 인터포저가 전자 어셈블리에 대해 눌려질 때 요구되는 콘택트 포스를 제공하도록 설정될 수 있다. 도전성 스프링(A10)의 형상은 물론 도전성 스프링(A10)을 형성하는데 사용되는 재료는 요구되는 스프링 레이트를 제공하도록 선택될 수 있다. 설명된 실시예에서, 도전성 부재(A10)는 다수의 벤드를 갖는 뱀 형상을 갖고 있다. 이러한 형상은 도전성 하우징에 전기적 접속을 형성하지 않고 도전성 하우징(18)내의 구멍에 도전성 부재가 끼워맞추어지는 것을 보장할 수 있다. 이러한 뱀형상에 의해 스프링 콘택트(A11, A12)의 각각의 길이는 거리 r 보다 길 수 있다(도 2). 그러나, 이러한 형상은 본 발명에 필수는 아니고 임의의 적합한 형상이 사용될 수 있다.
다른 실시예에서, 콘택트(11, 12)는 도전성 부재(10)에 전기 접속된 별개의 컴포넌트일 수 있다. 예를 들어, 도전성 부재는 도 3b에 도시된 바와 같은 도전성 포스트(B10)일 수 있다. 도전성 포스트(B10)의 양 단부는 인터포저(2)에 의해 결합되도록 전자 어셈블리상의 도전성 표면과 맞물리도록 위치될 수 있다. 도전성 포스트의 일단부 또는 양단부의 전자 어셈블리로의 직접 접속이 가능할 수 있지만, 일부 실시예에서, 중간 컴플라이언트 부재가 인터포저(2)에 의해 상호접속된 도전성 구조 및 도전성 포스트(B10)의 단부 사이에 삽입될 수 있다. 이러한 컴플라이언트 부재는 스프링 콘택트, 수상 콘택트, "퍼즈 버튼", 또는 탄성중합체 콘택트와 같은 콘택트일 수 있다.
도전성 스프링(A10)의 예에서, 스프링 콘택트(A11, A12)는 도 4a 및 도 4b에 도시된 바와 같이 절연성 부재(A14)의 표면을 통해 노출될 수 있다. 설명된 실시예에서, 절연성 부재(A14)는 직방형이다. 도전성 스프링(A10)과 절연체(A14)는 함께 직방형 인서트(A16)를 형성한다. 설명된 실시예에서, 절연성 부재(A14)는 도전성 하우징(18)내의 구멍내에 끼워맞추어지는 크기를 가질 수 있다. 절연성 부재(A14)는 임의의 적합한 부착 메커니즘이 사용될 수 있지만, 간섭 피트를 통해 도전성 하우징(18)내에 유지되는 형상 또는 크기를 가질 수 있다. 더욱이, 절연성 부재(A14)가 도전성 하우징(18)내의 구멍을 충분히 충진할 필요는 없다. 도전성 부재(A10)에 대한 적합한 서포트를 제공하는 크기 및 형상을 갖는 임의의 하나 이상의 절연성 부재가 사용될 수 있다.
도 4c 및 도 4d의 실시예에서, 도전성 포스트(B10)는 원통형 절연성 부재(B14)내에 부분적으로 내장되어 있다. 도전성 포스트(B10) 및 절연성 부재(B14)는 함께 원통형 인서트(B16)를 형성한다. 인서트(A16, B16)는 임의의 적합한 방법으로 도전성 하우징(18)에 의해 정위치에 유지될 수 있다. 도 5a는 박막 벽 도전성 하우징(A18)내에 삽입되는 직방형 인서트를 도시한다. 도 5b는 대안의 실시예의 직방형 인서트에 대한 후박 벽 도전성 하우징(A19)를 도시한다. 이러한 벽 두께는 각 신호 도체와 인접한 그라운드 사이의 간격이 요구되는 임피던스를 제공하는 것을 보장하면서 도전성 부재 사이의 적합한 이격을 제공하도록 선택될 수 있다. 그러나, 임의의 적합한 벽 두께가 사용될 수 있고 벽 두께는 본 발명에서 중요하지 않다.
도전성 하우징내의 구멍의 형상은 또한 본 발명에 중요하지 않다. 도 5c는 도전성 하우징(B18)내의 원통형 구멍내에 삽입되는 원통형 인서트를 도시한다.
본 발명의 실시예에 따른 인터포저는 임의의 적합한 방식으로 제조될 수 있다. 도 5a 및 도 5c에 도시된 바와 같이, 도전성 하우징은 인서트(A16, B16)와 같은 인서트로부터 별개로 형성될 수 있다. 이러한 인서트는 그다음, 임의의 적합한 제조 기술을 사용하여 하우징을 통과하는 구멍내에 고정될 수 있다. 하지만, 다른 실시예에서, 절연성 부재가 도전성 하우징내의 구멍내에 절연성 재료를 주입함으로써 정위치에 성형될 수 있다. 도전성 부재는 절연성 재료의 주입 전에 구멍내에 위치될 수 있거나 후에 삽입될 수 있다.
도 5a, 5b 및 5c는 제조 단계 동안의 인터포저를 나타낸다. 도 6a 및 도 6b는 박막 벽 도전성 하우징(A18) 및 후박 벽 도전성 하우징(A19) 각각을 사용하는 완성된 인터포저(A20, A21)를 설명한다. 양측 예시된 인터포저(A20, A21)에서, 인서트(A16)는 도전성 스프링(A10)의 형태로 도전성 스프링(A10)을 포함하고 인서트(A14)의 형태로 직방형 절연성 부재를 포함한다. 이러한 예에서, 콘택트부는 절연체의 표면으로부터의 U 익스펜딩의 베이스를 갖춘 U 형상을 가져서, 절연체내에 내장되지 않고 이동자유상태가 된다.
도 6c는 인서트(B16)와 도전성 하우징(B18)을 가진 인터포저(B20)의 일부를 도시하고 있다. 도시된 실시예에서, 인서트(B16)는 도전성 포스트(B10; 도 3b)의 형태로 도전성 부재를 포함한다. 이러한 도전성 부재는 일부 실시예에 대한 충분한 컴플라이언스를 제공하지 않고 도전성 포스트의 일단부 또는 양단부에서 콘택트를 형성하는 컴플라이언트 부재와 연결되어 사용될 수 있다. 컴플라이언트 부재는 이러한 예의 인터포저를 완성하도록 추가될 수 있다.
도 7은 컴플라이언트 부재가 추가되는 제조의 연속 단계에서 인터포저(B20)를 나타낼 수 있다. 도 7은 인가되려는 탄성중합체 콘택트(B22)를 가진 부분적으로 완성된 인터포저(B20)를 도시한다. 하나의 실시예에서, 탄성중합체 콘택트(B22)는 당업분야에서 알려진 바와 같이, 탄성중합체 콘택트 시트(B24)에 제공된다. 이러한 콘택트는 완성된 인터포저(B30)를 도시한 도 8에 도시된 바와 같이 도전성 부재와 정렬되고 부착되어 있다. 탄성중합체 콘택트는 도전성 접착제 또는 임의의 적합한 방법으로 부착될 수 있다. 일부 실시예에서, 시트(B24)는 도전성 콘택트가 요구되지 않는 위치에 적용된 비도전성 접착제를 사용하여 하우징에 부착될 수 있다. 다른 실시예에서, 비도전성 접착제는 탄성중합체 콘택트를 절연성 부재에 부착시키기 위해 사용될 수 있다.
도시된 바와 같이, 탄성중합체 콘택트(B22)는 도전성 하우징(B18)과 접촉하지 않는다. 충분한 클리어런스가 인터포저의 사용 동안 압축으로 인한 임의의 팽창이 이러한 두 개 사이의 접촉에 이르지 않도록 보장하도록 제공된다. 상술된 실시예에서, 전기 아이솔레이션이 인터포저(2)의 도전성 하우징 및 인터포저(2)를 통과하는 도전성 부재 사이에 제공된다. 이러한 구성에서, 도전성 부재의 각각은 인터포저(2)를 통하여 신호를 전달하도록 사용될 수 있다.
일부 실시예에서, 인터포저(2)를 통과하는 하나 이상의 도전성 부재는 도전성 하우징(18)에 전기 접속될 수 있다. 따라서, 일부 실시예에서, 도전성 하우징(18) 및 선택된 도전성 부재(10)는 단락되어 이러한 채널을 그라운드로 돌린다. 도 9a 내지 도 9d의 각각은 도전성 하우징에 전기 접속된 도전성 부재의 단면을 예시하고 있다. 산선은 도전성 하우징을 나타낸다. 전기 접속은 도전성 부재와 도전성 하우징 사이의 충분한 도전성 경로를 제공하는 임의의 적합한 방법으로 달성될 수 있다. 예를 들어, 도전성 재료(15; 도 9a)는 절연성 부재(14; 도 2) 대신 사용될 수 있고, 와이드 도전성 부재(A13; 도 9b)가 도전성 부재(A10; 중첩됨) 대신에 사용될 수 있고, 도전성 부재(18)내의 구멍의 크기가 감소될 수 있거나(도 9c), 또는 도전성 부재(10)가 쇼트(19)를 통해 도전성 부재(18)에 접속될 수 있다.
하나 이상의 도전성 부재를 도전성 하우징에 접속함으로써 이러한 도전성 부재의 하나 이상의 단부상의 컴플라이언트 부재가 인터포저(2)에 의해 조인된 전자 어셈블리의 하나 또는 양측상의 그라운드 구조와 도전성 하우징(18) 사이의 접속을 형성할 수 있다. 하지만, 다른 접근법이 전기 절연을 제공하도록 사용될 수 있다. 일부 실시예에서, 탄성중합체 콘택트 시트(B24)를 형성하도록 사용된 탄성중합체 재료는 방향성 도전성 특성을 가질 수 있다. 이러한 재료는 예를 들어, 시트(B24)의 표면에 대략 수직인 다수의 도전성 스레드를 포함하는 탄성중합체 재료의 시트로부터 형성될 수 있다. 이러한 구성으로, 별개의 콘택트가 인터포저(B20)를 통하여 신호를 전달하는 도전성 부재와 정렬되도록 할 필요는 없다. 차라리, 적합한 접속이 탄성중합체 시트의 방향성 도전성 특성에 기초하여, 도전성 부재를 서로 또는 도전성 하우징에 단락시키지 않고 달성될 수 있다.
대안으로, 도전성 하우징(A18, A19 및 B18)을 접지시키기 위한 구조는 일부 실시예에서 구현될 수 있다. 예를 들어, 도 7에서, 탄성중합체 그라운드 콘택트(B26)가 인터포저(B30) 및 도전성 하우징(B18)에 의해 결합된 탄성중합체 어셈블리의 표면에 그라운드 패드 사이에 접촉을 제공하기 위해 사용될 수 있다.
대안으로, 도전성 하우징(18)을 접지시키기 위한 다른 메커니즘이 사용될 수 있다. 예를 들어, 컴플라이언트 핀, 스프링 리드 또는 다른 콘택트 구조가 사용되어 도전성 하우징(18)을 인터포저(2)에 의해 결합된 전자 어셈블리의 하나 또는 양측상의 하나 이상의 접지된 구조에 도전성 하우징(18)을 접속시킬 수 있다. 이러한 접속 구조는 인터포저(2)의 도전성 하우징 또는 전자 어셈블리에 위치될 수 있다. 다른 실시예에서, 도전성 하우징(18)이 이것을 그라운드 구조에 누름으로써 또는 임의의 다른 적합한 방법으로 그라운드에 접속될 수 있다.
임의의 적합한 재료를 갖는 임의의 적합한 치수를 갖는 인터포저(2)가 구성될 수 있다. 예를 들어, 도전성 하우징(18)은 금속 또는 금속화된 컴포넌트로 형성될 수 있다. 하나의 예로서, 도전성 하우징(18)은 공지된 다이캐스팅 기술을 사용하여 다이캐스팅될 수 있다.
절연성 부재(14)와 같은 절연정 부재는 또한 임의의 적합한 재료로 제조될 수 있다. 예를 들어, 절연성 부재가 탄성중합체와 같은 컴플라이언트 재료로 형성될 수 있다. 그러나, 플라스틱과 같은 다른 재료가 대안으로 또는 추가로 사용될 수 있다.
마찬가지로, 임의의 적합한 재료가 도전성 재료를 형성하는데 사용될 수 있다. 일부 실시예에서, 도전성 부재가 금속 또는 금속화된 컴포넌트로 형성될 수 있다. 그러나, 도전성 하우징은 금속과 같은 고 도전성재료일 필요는 없고, 일부 실시예서, 단지 미터당 수 백 지멘스의 도전도를 갖는 하우징으로 달성될 수 있다. 예를 들어, 일부 실시예는 미터당 300 지멘스 이상의 도전도를 제공하는 재료를 채용할 수 있다. 다른 실시예에서, 미터 당 500 지멘스 이상의 도전도를 갖는 재료가 사용될 수 있다. 하지만, 다른 실시예에서, 미터당 1.0×106 내지 2.0×107 지멘스의 범위의 도전도를 갖는 다이캐스트 금속과 같은 실질상 보다 높은 도전도의 재료가 사용될 수 있다.
스프링 콘택트를 통합하는 도전성 부재를 위해, 적합한 스프링 재료가 사용될 수 있다. 적합한 재료의 예는 베릴륨구리 및 인청동을 포함하는 구리합금을 포함할 수 있다.
하나의 예로서, 본 발명의 하나의 실시예는 다이캐스트 금속으로 형성된 도전성 하우징을 가질 수 있다. 이러한 하우징 및 인서트는 2.75mm의 높이 h를 가질 수 있다. 일부 실시예에서, 절연성 부재(14)는 2.7-3.6의 범위의 상대 투과율, εr를 갖고 있다. 도전성 부재의 중심의 이격 d는 0.8 내지 0.9 mm이다. 도전성 하우징의 인접 인서트 사이의 갭 g는 적어도 0.75mm이다. 따라서, 최대 밀도 구성에서 인서트의 반지름 r은 0.05 내지 0.15mm이다. 치수 h, d, g 및 r이 도 2에 라벨링되어 있다.
이와 같이, 본 발명의 적어도 하나의 실시예를 설명하였지만, 다양한 변형, 수정 및 향상이 당업자에 의해 용이할 것이다.
이러한 변형, 수정 및 향상은 본 발명의 범위에 포함된 것으로 의도되었다. 따라서, 상기 기술은 단지 예일 뿐 제한을 위한 것이 아니다. 본 발명은 다음의 청구범위 및 그 동등물에 의해서만 제한된다.

Claims (20)

  1. a. 제1 사이드 및 제2 사이드를 갖는 도전성 하우징으로서, 각각 상기 제1 사이드 및 제2 사이드를 통과하는 복수의 구멍을 갖는 도전성 하우징;
    b. 상기 도전성 하우징내의 상응하는 구멍 안에 각각 적어도 부분적으로 내장된 복수의 절연체; 및
    c. 각각 제1 콘택트 및 제2 콘택트를 갖고 있는 복수의 도전성 스프링;을 포함하고,
    상기 도전성 스프링의 각각은 상기 복수의 절연체의 적어도 하나에 부분적으로 내장되어 있어서 상기 도전성 스프링의 제1 콘택트는 상기 도전성 하우징의 제1 사이드로부터 노출되어 있고 상기 도전성 스프링의 제2 콘택트는 상기 도전성 하우징의 제2 사이드로부터 노출된 것을 특징으로 하는 인터포저.
  2. 제1항에 있어서, 상기 도전성 하우징은 다이캐스트인 것을 특징으로 하는 인터포저.
  3. 제1항에 있어서, 상기 도전성 하우징의 제1 사이드 및 제2 사이드는 병렬 배열된 것을 특징으로 하는 인터포저.
  4. 제1항에 있어서, 상기 복수의 구멍은 제1 표면에 수직인 것을 특징으로 하는 인터포저.
  5. 제1항에 있어서,
    i. 상기 복수의 절연체의 각 절연체는 제1 표면 및 상기 제1 표면에 역방향인 제2 표면을 갖고 있고, 상기 절연체는 각 절연체의 제1 표면이 상기 도전성 하우징의 제1 사이드에 노출되고 각 절연체의 제2 표면이 상기 도전성 하우징의 제2 사이드에 노출되도록 배치되고;
    ii. 복수의 도전성 스프링의 각 스프링의 제1 콘택트는 상응하는 절연체의 제1 표면을 피어싱하고 복수의 도전성 스프링의 각 스프링의 제2 콘택트는 상응하는 절연체의 제2 표면을 피어싱하는 것을 특징으로 하는 인터포저.
  6. 제5항에 있어서, 도전성 스프링의 각각의 제1 콘택트는 U형상 커브를 갖고 있고, 상기 U 형상의 베이스는 상응하는 절연체내에 내장되지 않은 것을 특징으로 하는 인터포저.
  7. 제5항에 있어서, 복수의 절연체의 각각은 도전성 하우징에 인접한 측면을 갖고 있고, 상기 측면은 도전성 스프링에 의해 피어싱되지 않는 것을 특징으로 하는 인터포저.
  8. 제1항에 있어서, 복수의 도전성 스프링중 하나의 도전성 스프링의 적어도 일부 상에 금 또는 은 도금을 더 포함하는 것을 특징으로 하는 인터포저.
  9. 제1항에 있어서, 도전성 하우징을 그라운딩하기 위한 콘택트를 더 포함하는 것을 특징으로 하는 인터포저.
  10. 제1항에 있어서, 복수의 도전성 스프링중 하나와 도전성 하우징 사이에 측정된 임피던스는 2.5 내지 10Gbps의 데이터 전송율과 연관된 주파수 범위내의 40과 60 옴 사이의 범위를 갖는 것을 특징으로 하는 인터포저.
  11. a. 제1 사이드 및 상기 제1 사이드와 역방향인 제2 사이드를 구비하고, 각각 상기 제1 사이드 및 제2 사이드를 통과하는 복수의 구멍을 갖고 있는 도전성 하우징;
    b. 각각 제1 표면 및 상기 제1 표면과 역방향인 제2 표면을 갖고 있고, 각각 도전성 하우징내의 상응하는 구멍내에 적어도 부분적으로 내장되어 각 절연체의 제1 표면이 도전성 하우징의 제1 사이드로부터 노출되고 각 절연체의 제2 표면이 도전성 하우징의 제2 사이드로부터 노출되는 복수의 절연체;
    c. 각각 제1 단부 및 제2 단부를 갖고 있고, 각각 복수의 절연체의 적어도 하나의 절연체내에 부분적으로 내장되어 도전성 부재의 제1 단부가 적어도 하나의 절연체의 제1 표면에 노출되고 도전성 부재의 제2 단부가 적어도 하나의 절연체의 제2 표면에 노출되는 복수의 도전성 부재;
    d. 각각 상응하는 도전성 부재의 제1 단부와 접촉하고 있는 제1 복수의 콘택트; 및
    e. 각각 상응하는 도전성 부재의 제2 단부와 접촉하고 있는 제2 복수의 콘택트;를 포함하는 것을 특징으로 하는 인터포저.
  12. 제11항에 있어서, 제1 복수의 콘택트는 탄성중합체 콘택트인 것을 특징으로 하는 인터포저.
  13. 제12항에 있어서, 제1 복수의 탄성중합체 콘택트의 각각은 도전성 하우징으로부터 절연된 것을 특징으로 하는 인터포저.
  14. 제11항에 있어서, 도전성 하우징은 다이캐스트인 것을 특징으로 하는 인터포저.
  15. 제11항에 있어서, 상기 도전성 하우징의 제1 사이드 및 제2 사이드는 병렬 배열된 것을 특징으로 하는 인터포저.
  16. 제11항에 있어서, 도전성 하우징을 그라운딩하기 위한 콘택트를 더 포함하는 것을 특징으로 하는 인터포저.
  17. 제16항에 있어서, 도전성 하우징을 그라운딩하기 위한 콘택트는 탄성중합체 콘택트인 것을 특징으로 하는 인터포저.
  18. a. 각각 테스트 신호를 생성하고 및/또는 측정하도록 구성된 복수의 인스트루먼트;
    b. 제1 표면상의 제1 복수의 패드를 포함하고, 복수의 인스트루먼트의 하나의 인스트루먼트와 제1 복수의 패드의 하나의 패드 사이의 테스트 신호를 결합시키도록 구성된 제1 인터페이스 보드;
    c. 제2 표면상의 제2 복수의 패드를 포함하고, 피시험 디바이스 상의 테스트 포인트와 제2 복수의 패드의 하나의 패드 사이의 테스트 신호를 결합시키도록 구성된 제2 인터페이스 보드; 및
    d. 제1 인터페이스 보드와 제2 인터페이스 보드 사이에 배치된 인터포저로서,
    i. 제1 사이드 및 제2 사이드를 갖는 도전성 하우징으로서, 각각 상기 제1 사이드 및 제2 사이드를 통과하는 복수의 구멍을 갖는 도전성 하우징;
    ii. 상기 도전성 하우징내의 상응하는 구멍 안에 각각 적어도 부분적으로 내장된 복수의 절연체; 및
    iii. 각각 제1 콘택트 및 제2 콘택트를 갖고 있는 복수의 도전성 부재;를 포함하는 인터포저를 포함하고,
    상기 도전성 부재의 각각은 상기 복수의 절연체의 적어도 하나에 부분적으로 내장되어 있어서 상기 도전성 부재의 제1 단부는 상기 도전성 하우징의 제1 사이드로부터 노출되어 있고 상기 도전성 부재의 제2 단부는 상기 도전성 하우징의 제2 사이드로부터 노출되고,
    각 도전성 부재의 제1 단부는 제1 복수의 패드중 하나의 패드와 결합되고 각 도전성 부재의 제2 단부는 제2 복수의 패드중 하나의 패드와 결합되는 것을 특징으로 하는 테스트 시스템.
  19. 제18항에 있어서, 상기 인터포저의 도전성 하우징은 다이캐스트 금속인 것을 특징으로 하는 테스트 시스템.
  20. 제18항에 있어서,
    i. 각각 복수의 도전성 부재의 하나의 도전성 부재의 제1 단부를 제1 복수의 패드중 하나의 패드에 결합시키는 제1 복수의 콘택트;
    ii. 각각 복수의 도전성 부재의 하나의 도전성 부재의 제1 단부를 제2 복수의 패드의 하나의 패드에 결합시키기 위한 제2 복수의 콘택트; 및
    iii. 도전성 하우징을 제1 인터페이스 보드 및 제2 인터페이스 보드의 적어도 하나 위의 그라운드 패드에 결합시키는 그라운드 콘택트;를 더 포함하는 것을 특징으로 하는 테스트 시스템.
KR1020107019361A 2008-02-21 2009-02-19 고주파수 인터포저를 가진 테스트 시스템 KR101547890B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/070,864 2008-02-21
US12/070,864 US7816932B2 (en) 2008-02-21 2008-02-21 Test system with high frequency interposer

Publications (2)

Publication Number Publication Date
KR20100122086A true KR20100122086A (ko) 2010-11-19
KR101547890B1 KR101547890B1 (ko) 2015-08-27

Family

ID=40801937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107019361A KR101547890B1 (ko) 2008-02-21 2009-02-19 고주파수 인터포저를 가진 테스트 시스템

Country Status (7)

Country Link
US (1) US7816932B2 (ko)
JP (2) JP2011514519A (ko)
KR (1) KR101547890B1 (ko)
CN (1) CN102027380B (ko)
DE (1) DE112009000415T5 (ko)
TW (1) TWI438438B (ko)
WO (1) WO2009105222A2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977583B2 (en) * 2007-12-13 2011-07-12 Teradyne, Inc. Shielded cable interface module and method of fabrication
CN102540004A (zh) * 2010-12-08 2012-07-04 鸿富锦精密工业（深圳）有限公司 测试装置
CH705740B1 (de) * 2011-11-14 2015-08-14 Huber+Suhner Ag Kabelinterface für Koaxialkabel.
CN102809696B (zh) * 2012-08-17 2015-04-15 福建南平南孚电池有限公司 金属夹具、具有该金属夹具的设备及其使用方法
US9435855B2 (en) * 2013-11-19 2016-09-06 Teradyne, Inc. Interconnect for transmitting signals between a device and a tester
US9876307B2 (en) * 2015-09-03 2018-01-23 Apple Inc. Surface connector with silicone spring member
US9899757B2 (en) * 2015-09-03 2018-02-20 Apple Inc. Surface connector with silicone spring member
US20190045632A1 (en) * 2018-08-01 2019-02-07 Intel Corporation Connector, board assembly, computing system, and methods thereof
US11394154B1 (en) 2022-03-09 2022-07-19 Jeffrey G. Buchoff Pliant electrical interface connector and its associated method of manufacture

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5367084U (ko) * 1976-11-09 1978-06-06
US4451107A (en) * 1982-08-23 1984-05-29 Amp Incorporated High speed modular connector for printed circuit boards
US4837507A (en) * 1984-06-08 1989-06-06 American Telephone And Telegraph Company At&T Technologies, Inc. High frequency in-circuit test fixture
US4881905A (en) * 1986-05-23 1989-11-21 Amp Incorporated High density controlled impedance connector
US5178549A (en) * 1991-06-27 1993-01-12 Cray Research, Inc. Shielded connector block
US5302923A (en) * 1992-07-16 1994-04-12 Hewlett-Packard Company Interconnection plate having high frequency transmission line through paths
US5427535A (en) * 1993-09-24 1995-06-27 Aries Electronics, Inc. Resilient electrically conductive terminal assemblies
JP2792494B2 (ja) * 1996-01-17 1998-09-03 日本電気株式会社 集積回路の実装構造
JPH11248748A (ja) * 1998-03-05 1999-09-17 Advantest Corp プローブカード
US6264476B1 (en) * 1999-12-09 2001-07-24 High Connection Density, Inc. Wire segment based interposer for high frequency electrical connection
US6352436B1 (en) * 2000-06-29 2002-03-05 Teradyne, Inc. Self retained pressure connection
US6344684B1 (en) * 2000-07-06 2002-02-05 Advanced Micro Devices, Inc. Multi-layered pin grid array interposer apparatus and method for testing semiconductor devices having a non-pin grid array footprint
US6544072B2 (en) * 2001-06-12 2003-04-08 Berg Technologies Electrical connector with metallized polymeric housing
JP3742324B2 (ja) * 2001-10-17 2006-02-01 アンリツ株式会社 電極プローバー
US6686732B2 (en) * 2001-12-20 2004-02-03 Teradyne, Inc. Low-cost tester interface module
JP4707322B2 (ja) 2002-02-07 2011-06-22 株式会社ヨコオ 容量装荷型プローブおよびそれを用いた検査治具
DE60310739T2 (de) * 2002-08-27 2007-10-11 Jsr Corp. Anisotrope leitfähige folie und impedanzmesssonde
US6784679B2 (en) * 2002-09-30 2004-08-31 Teradyne, Inc. Differential coaxial contact array for high-density, high-speed signals
JP2004138405A (ja) * 2002-10-15 2004-05-13 Renesas Technology Corp 半導体装置測定用プローブ
JP2004139801A (ja) * 2002-10-16 2004-05-13 Japan Electronic Materials Corp 接続介在体
JP4242199B2 (ja) * 2003-04-25 2009-03-18 株式会社ヨコオ Ｉｃソケット
JP2004325306A (ja) 2003-04-25 2004-11-18 Yokowo Co Ltd 検査用同軸プローブおよびそれを用いた検査ユニット
CN1265685C (zh) * 2003-05-27 2006-07-19 建汉科技股份有限公司 具信号撷取垫的高频电路板及其测量工具
JP4689196B2 (ja) 2003-11-05 2011-05-25 日本発條株式会社 導電性接触子ホルダ、導電性接触子ユニット
JP2005149854A (ja) * 2003-11-13 2005-06-09 Nec Electronics Corp プローブ及びｉｃソケット並びに半導体回路
WO2006008784A1 (ja) * 2004-07-15 2006-01-26 Jsr Corporation 異方導電性コネクター装置および回路装置の検査装置
JP4405358B2 (ja) * 2004-09-30 2010-01-27 株式会社ヨコオ 検査ユニット
JP4535828B2 (ja) * 2004-09-30 2010-09-01 株式会社ヨコオ 検査ユニットの製法
US7180321B2 (en) * 2004-10-01 2007-02-20 Teradyne, Inc. Tester interface module
US7046027B2 (en) * 2004-10-15 2006-05-16 Teradyne, Inc. Interface apparatus for semiconductor device tester
JP2006194620A (ja) * 2005-01-11 2006-07-27 Tokyo Electron Ltd プローブカード及び検査用接触構造体
US7279911B2 (en) * 2005-05-03 2007-10-09 Sv Probe Pte Ltd. Probe card assembly with dielectric structure
JP2007178165A (ja) * 2005-12-27 2007-07-12 Yokowo Co Ltd 検査ユニット
US7372286B2 (en) * 2006-01-03 2008-05-13 Chipmos Technologies (Bermuda) Ltd. Modular probe card
JP2007311092A (ja) * 2006-05-17 2007-11-29 Yazaki Corp 印刷配線板組立体及び該印刷配線板組立体の製造方法
JP5008005B2 (ja) * 2006-07-10 2012-08-22 東京エレクトロン株式会社 プローブカード
JP5024861B2 (ja) * 2006-08-01 2012-09-12 日本電子材料株式会社 プローブカード

Also Published As

Publication number Publication date
CN102027380B (zh) 2014-03-12
KR101547890B1 (ko) 2015-08-27
WO2009105222A3 (en) 2009-12-17
TW200937017A (en) 2009-09-01
JP2011514519A (ja) 2011-05-06
DE112009000415T5 (de) 2011-01-13
US7816932B2 (en) 2010-10-19
CN102027380A (zh) 2011-04-20
WO2009105222A2 (en) 2009-08-27
US20090212802A1 (en) 2009-08-27
JP2016053588A (ja) 2016-04-14
TWI438438B (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
KR101547890B1 (ko) 고주파수 인터포저를 가진 테스트 시스템
JP5254919B2 (ja) 高性能テスターインタフェースモジュール
US9039448B2 (en) Electronic interconnect devices having conductive vias
US6910897B2 (en) Interconnection system
US7699616B2 (en) High density planar electrical interface
JP2708474B2 (ja) フラットケーブル用コネクタ
JP2011514519A5 (ko)
US7252555B2 (en) Pin connector
US6686732B2 (en) Low-cost tester interface module
US7364461B1 (en) Direct attachment of coaxial cables
KR20200044844A (ko) 인라인 압축 rf 커넥터
JP2017103223A (ja) リジッド−フレックス回路コネクタ
JP2734412B2 (ja) 半導体装置のソケット
KR101086278B1 (ko) 커넥터 및 도전부재
JP4387943B2 (ja) 相互接続システム
KR20100095142A (ko) 검사용 소켓
TW202045932A (zh) 測試裝置
JP4082750B2 (ja) Ｉｃソケット
KR101069523B1 (ko) 회로보드와 회로보드에 구비된 프로브 카드
US7014476B2 (en) Electrical connector
CN107710513A (zh) 高速插头
JPH11307212A (ja) コネクタ装置
JP2000150096A (ja) コネクタ装置
JPH063411A (ja) 測定装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190718

Year of fee payment: 5