JP3742324B2 - 電極プローバー - Google Patents
電極プローバー Download PDFInfo
- Publication number
- JP3742324B2 JP3742324B2 JP2001319599A JP2001319599A JP3742324B2 JP 3742324 B2 JP3742324 B2 JP 3742324B2 JP 2001319599 A JP2001319599 A JP 2001319599A JP 2001319599 A JP2001319599 A JP 2001319599A JP 3742324 B2 JP3742324 B2 JP 3742324B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- package
- prober
- contact
- spring member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Credit Cards Or The Like (AREA)
Description
【0001】
【発明の属する技術分野】
本発明はIC試験装置に用いられる電極プローバーに関する。
【0002】
【従来の技術】
例えば、半導体製造工場の品質検査ラインに組込まれたIC試験装置においては、この品質検査ラインを介して順次搬入される半導体製品であるIC(集積回路)が組込まれた各ICパッケージの動作試験を順番に実施していく。ICパッケージの一面には、このICパッケージに組込まれたICに対して電源を供給したり、ICに対して信号を印加したり、このICから出力される信号を取出すための多数の電極が設けられている。
【0003】
このICパッケージの動作試験を実施するIC試験装置内には、図7(a)に示すように、IC取付基板1が組込まれており、このIC取付基板1の上面に、複数の電極2が設けられたIC取付面3が形成されている。このIC取付面3に試験対象のICパッケージ4が装着される。図7(b)に示すように、ICパッケージ4の下面の各電極8とIC取付面3の各電極2とが十分なオーミックコンタクトを有して接触するように、このICパッケージ4の上面をパット5を介して付勢機構7でIC取付基板1方向へ付勢している。
【0004】
しかし、ICパッケージ4の各電極8とIC取付面3の各電極2とを直接半田付けできないので、図7(b)に示すように、ICパッケージ4の電極8の高さのバラツキに起因して電極8、2相互間に隙間が生じ、接続不良が発生する懸念がある。
【0005】
このような不都合を解消するために、ICパッケージ4の各電極8とIC取付面3の各電極2との間にシート状の電極プローバーを介在させて、ICパッケージ4の各電極8とIC取付面3の各電極2とを導通させるようにしている。
【0006】
図8は、IC試験装置のIC取付面3の1つの電極2とICパッケージ4の1つの電極8との間に介挿される電極プローバー9の断面模式図である。試験装置のIC取付面3の電極2に下面が固定された図示断面形状を有した接続導体10内に弾性ゴム11が封入されており、可動接点12の下端がこの弾性ゴム11に当接し、可動接点12の上端がICパッケージ4の電極8に当接する。この可動接点12は、接続導体10に設けられた穴内を摺動可能に設けられている。
【0007】
ICパッケージ4の電極8と可動接点12が接触するように、ICパッケージ4を上方からこの電極プローバー9に押し当てる。このとき、可動接点12は接続導体10に設けられた穴内に沿って押し込まれ、その移動分は弾性ゴム11の変形により吸収される。ICパッケージ4を取除けば、可動接点12はICパッケージ4の電極8から受ける外力から開放され、弾性ゴム11が元の形に戻ろうとするため、可動接点12も元の位置に戻る。
【0008】
なお、図8では、1組のICパッケージ4の電極8とIC取付面3の電極2に対する例を示したが、複数電極8.2の組合せに対してもこの電極プローバー9を利用することができる。この場合、ICパッケージ4の電極8の大きさやICパッケージ4の反りに起因した電極8の高さのバラツキは可動電極12により吸収され、全ての電極2、8の組合せに対して電気的導通を実現することができる。
【0009】
図9は、他の電極プローバー9aの概略構成を示す断面模式図である。この電極プローバー9aは、例えばゴム材料で形成された絶縁シート13と、この絶縁シート13のICパッケージ4の電極8とIC試験装置のIC取付面3の電極2に対向する位置に形成された導体粒子埋込部14とで形成されている。この導体粒子埋込部14は、圧縮されると、内部に埋込まれた導体粒子どうしが接触して、導体粒子埋込部14の上面と下面とは導通する。
【0010】
したがって、この導体粒子埋込部14は、ICパッケージ4の電極8とIC試験装置のIC取付面3の電極2とで挟込まれて圧力を加えられる前は、必ずしも導体粒子どうしは接触していない。ICパッケージ4の電極8とIC取付面3の電極2により挟まれて圧力が加えられて導体粒子周辺にある支持体の絶縁シート13が変形すると、導体粒子どうしが電気的に接触し、ICパッケージ4の電極8とIC取付面3の電極2との間に電気的導通が実現する。
【0011】
導体粒子埋込部14をICパッケージ4の電極8のパターンに従って配列すれば、ICパッケージ4の電極8とIC取付面3の電極2との複数の組合せに対して電気的導通が得られる。また、絶縁シート13自体が弾性を有するため、導体粒子埋込部14はICパッケージ4の電極8とIC取付面3の電極2で挟まれたときに変形することが可能であり、図8に示した電極プローバー9と同様に、この電極プローバー9aにおいても、ICパッケージ4の電極8の高さ方向のバラツキを吸収することができる。
【0012】
図10は、さらに別の電極プローバー9bの概略構成を示す模式図である。この電極プローバー9bは、例えば円形断面形状を有した弾性ゴムで形成された絶縁棒15と、この絶縁棒15におけるICパッケージ4の電極8とIC試験装置のIC取付面3の電極2に対向する位置に巻装された環状導体16とで構成されている。
【0013】
そして、この環状導体16をICパッケージ4の電極8とIC取付面3の電極2とで挟込むことにより、ICパッケージ4の電極8とIC取付面3の電極2との間で電気的導通を実現する。この場合、絶縁棒15は弾性ゴムで形成されているため、高さの異なるICパッケージ4の電極8とIC取付面3の電極2との複数の組合せに対して、その高さを吸収してICパッケージ4の電極8とIC取付面3の電極2の全組合せに対して電気的導通を実現することができる。
【0014】
【発明が解決しようとする課題】
しかしながら、図8、図9、図10に示す各電極プローバー9.9a、9bにおいてもまだ解消すべき次のような課題があった。
【0015】
すなわち、図8に示した電極プローバー9においては、ICパッケージ4の電極8における数十μm以上の高さのバラツキを吸収できるものの、接続導体10の下面を半田によりIC試験装置におけるIC取付基板1のIC取付面3に固定されてしまうため、IC取付基板1を単独で取替えることができないという問題がある。
【0016】
また、図9に示した電極プローバー9aにおいては、薄いゴム材料で形成された絶縁シート13を用いているので、絶縁シート13が有するバネ性が小さいため、数十μm以上のICパッケージ4の電極8の高さのバラツキを吸収することができない。また、大きな変形を得ようとすると塑性変形するために、繰り返しの使用に耐えられない。よって、それ以上のバラツキを有するICパッケージ4の各電極8に導体粒子埋込部14を接触させることが困難である。
【0017】
また、図10に示した電極プローバー9bにおいては、ICパッケージ4の電極8の高さのバラツキを吸収する絶縁棒15をゴム材料で構成しているために、その使用回数の増加と共に弾性材料の劣化が速く進み、変形後に元の形状に戻りきらなくなってしまう。結果として、ICパッケージ4の電極8の高さのバラツキを吸収できなくなり、ICパッケージ4の電極8の中には、絶縁棒15に巻装された環状導体16に接触できない電極8が発生する懸念があった。
【0018】
本発明はこのような事情に鑑みてなされたものであり、ICパッケージの電極の高さのバラツキを吸収するバネ材料を選択することにより、半永久的な使用に対しても塑性変形することなくバネ性を失わずに、ICパッケージの各電極とIC試験装置のIC取付面の各電極との間における電気的導通を確保でき、長期に亘って安定した接触特性を維持できる電極プローバーを提供することを目的とする。
【0019】
【課題を解決するための手段】
本発明は、複数の電極が形成された試験対象のICパッケージと、このICパッケージの動作試験を行うIC試験装置のIC取付面との間に介挿され、IC試験装置のIC取付面の各電極とICパッケージの各電極とを導通させる電極プローバーに適用される。
【0020】
そして、上記課題を解消するために、本発明の電極プローバーは、一端がIC取付面の電極に当接し他端がICパッケージの電極に当接するとともに共有結合性結晶材料で形成された伸縮可能な複数のバネ部材と、この各バネ部材の表面を覆う導電性の金属皮膜と、複数のバネ部材における各バネ部材の中途位置を互いに非接触で支持する基板とを備えている。
【0021】
このように構成された電極プローバーにおいては、ICパッケージの各電極はそれぞれ専用のバネ部材を介して、IC試験装置のIC取付面における自己に対向する電極に電気的に導通される。
【0022】
さらに、各バネ部材は共有結合性結晶材料で構成されている。この共有結合性結晶材料は、たとえ、大きな変位量が印加されたとしても塑性変形がしにくく、かつ、繰返し圧縮応力に対しても、材料的に劣化しにくい特性を有する。
【0023】
したがって、ICパッケージの電極の高さのバラツキを十分吸収できるとともに、ICパッケージの各電極とIC試験装置のIC取付面の各電極との間における電気的導通を長期に亘って安定して確保できる。
【0024】
また、別の発明は、上述した発明の電極プローバーにおいて、各バネ部材は基板に穿設された貫通孔に貫通され、この各バネ部材が各貫通孔に貫通された状態でこの各貫通孔に接着剤が充填されている。
【0025】
さらに、別の発明は、上述した発明の電極プローバーにおいて、各バネ部材の各電極に当接する先端部に、各電極と一定面積以上で接触する接触部が形成されている。
このように、各バネ部材の各電極に当接する先端部に接触部を形成することによって、各電極との間でより良好な接触状態を維持できる。
【0026】
さらに、別の発明は、上述した発明の電極プローバーにおいて、各バネ部材は、一つの面内で伸縮可能に形成されている。
このような構成のバネ部材を採用することによって、バネ部材を板状の共有結合性結晶材料から簡単に作成することができる。
【0027】
さらに、別の発明は、上述した発明の電極プローバーにおいて、各バネ部材は、一つの面内で互いに平行するとともに、各電極に当接する位置で連通する一体形成された一対の単位バネ部材で構成されている。
【0028】
このように、バネ部材を一対の単位バネ部材で構成することにより、バネ部材の安定性が向上する。
【0029】
さらに、別の発明の電極プローバーにおいては、共有結合性結晶材料を単結晶シリコンで形成している。
さらに、基板の材料にポリイミドやセラミック基板等を採用し、導電性の金属皮膜の材料に金やニッケル等を採用している。これは、シート自体が変形する必要がない場合は、基板材料にセラミック基板を採用してもよいからである。
【0030】
【発明の実施の形態】
以下、本発明の各実施形態を図面を用いて説明する。
(第1実施形態)
図2(a)は本発明の第1実施形態に係る電極プローバー19の概略構成を示す斜視図であり、図2(b)は同第1実施形態の電極プローバー19をIC試験装置におけるIC取付基板1のIC取付面3の各電極2と試験対象のICパッケージ4の各電極8との間に装着した状態を示す側断面図であり、図1は同電極プローバー19をIC試験装置に装着した状態を示す正面断面図である。
【0031】
この電極プローバー19において、矩形形状を有した試験対象のICパッケージ4より一回り大きい矩形形状を有した基板20は絶縁性に優れた材料であるポリイミドで形成されている。基板20の厚みは50μm〜100μmと非常に薄い。基板20には、IC試験装置のIC取付面3の各電極2及びICパッケージ4の各電極8に対向する位置に矩形断面を有する貫通孔21が穿設されている。この実施形態のICパッケージ4においては、合計6個の電極8が2列に亘って形成されているので、基板20の貫通孔21も同様に6個、2列に亘って穿設されている。この各貫通孔21の一辺の大きさは50μm〜100μmである。
【0032】
基板20に形成された各貫通孔21内にバネ部材22が貫通されている。このバネ部材22は、図3(a)に示すように長さL=100μm〜200μm、厚みt=10μm〜20μmを有する単結晶シリコンウエハ材料26から、図3(b)に示すように、幅W=100μm、厚みt=10μm〜20μmの正弦波形状に、エッチング手法にて切出したものである。
【0033】
したがって、このバネ部材22は、単結晶シリコンウエハ材料26の表面に平行する一つの面内で図中矢印A方向にのみ伸縮する。そして、このバネ部材22の先端部には、それぞれICパッケージ4の電極8及びIC取付面3の電極2と一定面積以上で接触する接触部24,25が形成されている。
【0034】
この単結晶シリコンで形成されたバネ部材22の表面は、金(Au)からなる導電性金属被膜で覆われている。なお、金(Au)からなる導電性金属被膜は、単結晶シリコンに比較して十分に伸縮性を有するので、たとえ、バネ部材22が矢印A方向に大きく伸縮したとしても、導電性金属被膜がバネ部材22の表面から剥げ落ちることはない。
【0035】
基板20に形成された各貫通孔21内に、導電性金属被膜で覆われたバネ部材22の長さL方向の中央部を位置させた状態で、この各貫通孔21内に熱硬化性やUV(紫外線)硬化性の接着剤23を充填して、各バネ部材22を基板20に固定する。
【0036】
次に、このように構成された第1実施形態の電極プローバー19の使用方法及び特徴を説明する。
図1に示すように、IC試験装置におけるIC取付基板1のIC取付面3上に、各バネ部材22の下側の接触部25がIC取付面3の各電極2に当接するように装着する。次に、試験対象のICパッケージ4の各電極8を電極プローバー19の各バネ部材22の上側の接触部24に当接するように装着する。実際には、品質検査ラインから順次搬入されるICパッケージ4を専用の装着装置を用いて、電極プローバー19上に装着して、図7(a)(b)で説明した付勢機構7を用いてICパッケージ4を図中下方へ付勢する。
【0037】
ICパッケージ4が下方へ付勢されると、ICパッケージ4の各電極8がバネ部材22のバネ反発力にうち勝って下方へ移動して、各電極8はバネ部材22の各接触部24に対してほぼ一定の接触圧を有して接触する。電極プローバー19の各バネ部材22の下側の接触部25もほぼ一定の接触圧を有してIC取付面3の各電極2に接触する。この場合、ICパッケージ4の電極8の高さのバラツキをバネ部材22の伸縮動作で十分吸収できる。
【0038】
また、バネ部材22の材料として、共有結合性結晶材料の一種である単結晶シリコンを採用している。この単結晶シリコンは、たとえ、大きな変異量が印加されたとしても塑性変形しにくく、かつ、繰返し圧縮応力に対しても、材料的に劣化しにくい特性を有する。したがって、前述したように、ICパッケージ4の電極8の高さのバラツキを十分吸収できるとともに、ICパッケージ4の各電極8とIC試験装置のIC取付面3の各電極2との間における電気的導通を長期に亘って安定して確保できる。
【0039】
さらに、単結晶シリコンは、図3(a)(b)を用いて説明したように、加工性が優れ、かつ高い寸法精度を確保できる。その結果、LSIのような多数の電極8が設けられたICパッケージ4の動作試験用の電極プローバー19をも簡単に製造できる。
【0040】
また、単結晶シリコンで形成されたバネ部材22を、図3(a)に示すように、単結晶シリコンウエハ材料26からエッチング手法にて簡単にかつ大量に製造可能であるので、電極プローバー19を低価格でかつ大量生産が可能となる。
【0041】
さらに、各バネ部材22の先端には、各電極8、2に対して一定面積以上で接触する接触部24、25が形成されているので、付勢機構7を用いてICパッケージ4を図中下方へ付勢したとしても、各電極8、2に大きな損傷を与えることが防止できる。ささに、各バネ部材22と各電極8、2との間で良好な接触状態を維持できる。
【0042】
さらに、この電極プローバー19は、図8に示す従来の電極プローバー9のようにIC試験装置におけるIC取付基板1のIC取付面3に固定する必要がないので、IC取付基板1を単独で取替えることができ、IC取付基板1及び電極プローバー19の汎用性を向上できる。
【0043】
(第2実施形態)
図4は、本発明の第2実施形態の電極プローバー19aの一部を取出して示す断面模式図である。図1に示す第1実施形態の電極プローバー19と同一部分には同一符号が付してある。したがって、重複する部分の詳細説明を省略する。
【0044】
この第2実施形態の電極プローバー19aに組込まれている、ICパッケージ4の各電極8とIC取付面3の各電極2とを電気的に導通する導電性金属で被服された各バネ部材30は、一つの面内で互いに平行するとともに、各電極8、2に当接する位置で連通する一体形成された一対の単位バネ部材30a、30bで構成されている。そして、各電極8、2に当接する部分は、各電極8、2に対して一定面積以上で接触するように平面に形成されている。したがって、この平面に形成された部分が、図1、図3に示す接触部に相当する。
【0045】
また、この一対の単位バネ部材30a、30bからなる各バネ部材30が貫通する基板20の貫通孔21内に、2本の単位バネ部材30a、30bの中途位置が接着剤23で固定されている。なお、この一対の単位バネ部材30a、30bからなる各バネ部材30の製造方法は、第1実施形態の電極プローバー19の各バネ部材22と同様に、単結晶シリコンウエハ材料26からエッチング手法を用いて切出す。
【0046】
このように、各バネ部材30を一体形成された一対の単位バネ部材30a、30bで構成することにとり、図4における紙面に平行する面内での安定性が向上する。
【0047】
(応用例)
図5は、第1実施形態の電極プローバー19の応用例を示す模式図である。この電極プローバー9におけるICパッケージ4の各電極8とIC取付面3の各電極2とを電気的に接続する各バネ部材22a、22bの幅Wが異なる。したがって、各バネ部材22a、22bの幅Wのみが異なる複数種類の電極プローバー9が準備されている。
【0048】
そして、ICパッケージ4の2個の電極8のうちの一方を接地し、IC取付面3の2個の電極2のうち一方を接地するとする。図5においては、バネ部材22b側が接地側であり、バネ部材22a側が信号側である。
【0049】
ICパッケージ4の動作試験を実行する場合、ICパッケージ4の信号線の接地に対するインピーダンスZの影響が無視できない。すなわち、インピーダンスZの値を調整して、ICパッケージ4の信号端のインピーダンスZとIC試験装置の信号端のインピーダンスZとの間のインピーダンス整合を図って、信号の入出力端での高周波信号の反射を極力抑制する必要がある。
【0050】
信号側のバネ部材22aと接地側のバネ部材22bとの間のインピーダンスZは、バネ部材22a、22bの相互間距離(隙間B)、空気の誘電率、基板20の誘電率、接着剤23の誘電率等で定まる。
【0051】
そこで、各バネ部材22a、22bの幅Wを変更することによって、バネ部材22a、22bの隙間Bを変化させて、インピーダンスZを変更可能である。したがって、各信号端におけるインピーダンス整合が図れるインピーダンスZとなる幅Wを有したバネ部材22a、22bが組込まれた電極プローバー9を選択すればよい。なお、幅Wだけでなく、厚み方向も変化させてインピーダンスを調整することも可能である。
【0052】
図6に、インピーダンス整合を実施しない状態での各信号端における信号の反射率の周波数依存特性(点線)と、インピーダンス整合を実施した状態での各信号端における信号の反射率の周波数依存特性(実線)とを示す。
【0053】
この周波数依存特性でも理解できるように、インピーダンス整合を実施した状態においては、各信号端における信号の反射率を大幅に低減できることが実証された。このように、インピーダンス整合を実施することによって、試験対象のICパッケージ4の動作試験をより高い精度で実施できる。
【0054】
【発明の効果】
以上説明したように、本発明の電極プローバーにおいでは、ICパッケージの電極の高さのバラツキを吸収するバネ部材を採用し、このバネ部材の材料として単結晶シリコンで代表される共有結合性結晶材料を用いている。したがって、半永久的な使用に対しても塑性変形することなくバネ性を失わずにICパッケージの各電極とIC試験装置のIC取付面の各電極との間における電気的導通を確保でき、長期に亘って安定した接触特性を維持できる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係わる電極プローバーの概略構成を示す断面図
【図2】同第1実施形態に係わる電極プローバーを示す斜視図及び側断面図
【図3】同電極プローバーに組込まれたバネ部材の製造方法を説明するための図
【図4】本発明の第2実施形態に係わる電極プローバーの要部を取出して示す断面図
【図5】本発明の第1実施形態に係わる電極プローバーの応用例を説明するための図
【図6】同応用例の効果を説明するための反射率の周波数依存特性を示す図
【図7】ICパッケージの試験方法を示す模式図
【図8】従来の電極プローバーの概略構成を示す断面図
【図9】同じく他の従来の電極プローバーの概略構成を示す断面図
【図10】同じくさらに別の従来の電極プローバーの概略構成を示す断面図
【符号の説明】
1…IC取付基板
2、8…電極
3…IC取付面
4…ICパッケージ
7…付勢機構
9、9a、9b、19、19a…電極プローバー
20…基板
21…貫通孔
22、22a、22b、30…バネ部材
23…接着剤
24、25…接触部
26…単結晶シリコンウエハ材料
30a、30b…単位バネ部材
【発明の属する技術分野】
本発明はIC試験装置に用いられる電極プローバーに関する。
【0002】
【従来の技術】
例えば、半導体製造工場の品質検査ラインに組込まれたIC試験装置においては、この品質検査ラインを介して順次搬入される半導体製品であるIC(集積回路)が組込まれた各ICパッケージの動作試験を順番に実施していく。ICパッケージの一面には、このICパッケージに組込まれたICに対して電源を供給したり、ICに対して信号を印加したり、このICから出力される信号を取出すための多数の電極が設けられている。
【0003】
このICパッケージの動作試験を実施するIC試験装置内には、図7(a)に示すように、IC取付基板1が組込まれており、このIC取付基板1の上面に、複数の電極2が設けられたIC取付面3が形成されている。このIC取付面3に試験対象のICパッケージ4が装着される。図7(b)に示すように、ICパッケージ4の下面の各電極8とIC取付面3の各電極2とが十分なオーミックコンタクトを有して接触するように、このICパッケージ4の上面をパット5を介して付勢機構7でIC取付基板1方向へ付勢している。
【0004】
しかし、ICパッケージ4の各電極8とIC取付面3の各電極2とを直接半田付けできないので、図7(b)に示すように、ICパッケージ4の電極8の高さのバラツキに起因して電極8、2相互間に隙間が生じ、接続不良が発生する懸念がある。
【0005】
このような不都合を解消するために、ICパッケージ4の各電極8とIC取付面3の各電極2との間にシート状の電極プローバーを介在させて、ICパッケージ4の各電極8とIC取付面3の各電極2とを導通させるようにしている。
【0006】
図8は、IC試験装置のIC取付面3の1つの電極2とICパッケージ4の1つの電極8との間に介挿される電極プローバー9の断面模式図である。試験装置のIC取付面3の電極2に下面が固定された図示断面形状を有した接続導体10内に弾性ゴム11が封入されており、可動接点12の下端がこの弾性ゴム11に当接し、可動接点12の上端がICパッケージ4の電極8に当接する。この可動接点12は、接続導体10に設けられた穴内を摺動可能に設けられている。
【0007】
ICパッケージ4の電極8と可動接点12が接触するように、ICパッケージ4を上方からこの電極プローバー9に押し当てる。このとき、可動接点12は接続導体10に設けられた穴内に沿って押し込まれ、その移動分は弾性ゴム11の変形により吸収される。ICパッケージ4を取除けば、可動接点12はICパッケージ4の電極8から受ける外力から開放され、弾性ゴム11が元の形に戻ろうとするため、可動接点12も元の位置に戻る。
【0008】
なお、図8では、1組のICパッケージ4の電極8とIC取付面3の電極2に対する例を示したが、複数電極8.2の組合せに対してもこの電極プローバー9を利用することができる。この場合、ICパッケージ4の電極8の大きさやICパッケージ4の反りに起因した電極8の高さのバラツキは可動電極12により吸収され、全ての電極2、8の組合せに対して電気的導通を実現することができる。
【0009】
図9は、他の電極プローバー9aの概略構成を示す断面模式図である。この電極プローバー9aは、例えばゴム材料で形成された絶縁シート13と、この絶縁シート13のICパッケージ4の電極8とIC試験装置のIC取付面3の電極2に対向する位置に形成された導体粒子埋込部14とで形成されている。この導体粒子埋込部14は、圧縮されると、内部に埋込まれた導体粒子どうしが接触して、導体粒子埋込部14の上面と下面とは導通する。
【0010】
したがって、この導体粒子埋込部14は、ICパッケージ4の電極8とIC試験装置のIC取付面3の電極2とで挟込まれて圧力を加えられる前は、必ずしも導体粒子どうしは接触していない。ICパッケージ4の電極8とIC取付面3の電極2により挟まれて圧力が加えられて導体粒子周辺にある支持体の絶縁シート13が変形すると、導体粒子どうしが電気的に接触し、ICパッケージ4の電極8とIC取付面3の電極2との間に電気的導通が実現する。
【0011】
導体粒子埋込部14をICパッケージ4の電極8のパターンに従って配列すれば、ICパッケージ4の電極8とIC取付面3の電極2との複数の組合せに対して電気的導通が得られる。また、絶縁シート13自体が弾性を有するため、導体粒子埋込部14はICパッケージ4の電極8とIC取付面3の電極2で挟まれたときに変形することが可能であり、図8に示した電極プローバー9と同様に、この電極プローバー9aにおいても、ICパッケージ4の電極8の高さ方向のバラツキを吸収することができる。
【0012】
図10は、さらに別の電極プローバー9bの概略構成を示す模式図である。この電極プローバー9bは、例えば円形断面形状を有した弾性ゴムで形成された絶縁棒15と、この絶縁棒15におけるICパッケージ4の電極8とIC試験装置のIC取付面3の電極2に対向する位置に巻装された環状導体16とで構成されている。
【0013】
そして、この環状導体16をICパッケージ4の電極8とIC取付面3の電極2とで挟込むことにより、ICパッケージ4の電極8とIC取付面3の電極2との間で電気的導通を実現する。この場合、絶縁棒15は弾性ゴムで形成されているため、高さの異なるICパッケージ4の電極8とIC取付面3の電極2との複数の組合せに対して、その高さを吸収してICパッケージ4の電極8とIC取付面3の電極2の全組合せに対して電気的導通を実現することができる。
【0014】
【発明が解決しようとする課題】
しかしながら、図8、図9、図10に示す各電極プローバー9.9a、9bにおいてもまだ解消すべき次のような課題があった。
【0015】
すなわち、図8に示した電極プローバー9においては、ICパッケージ4の電極8における数十μm以上の高さのバラツキを吸収できるものの、接続導体10の下面を半田によりIC試験装置におけるIC取付基板1のIC取付面3に固定されてしまうため、IC取付基板1を単独で取替えることができないという問題がある。
【0016】
また、図9に示した電極プローバー9aにおいては、薄いゴム材料で形成された絶縁シート13を用いているので、絶縁シート13が有するバネ性が小さいため、数十μm以上のICパッケージ4の電極8の高さのバラツキを吸収することができない。また、大きな変形を得ようとすると塑性変形するために、繰り返しの使用に耐えられない。よって、それ以上のバラツキを有するICパッケージ4の各電極8に導体粒子埋込部14を接触させることが困難である。
【0017】
また、図10に示した電極プローバー9bにおいては、ICパッケージ4の電極8の高さのバラツキを吸収する絶縁棒15をゴム材料で構成しているために、その使用回数の増加と共に弾性材料の劣化が速く進み、変形後に元の形状に戻りきらなくなってしまう。結果として、ICパッケージ4の電極8の高さのバラツキを吸収できなくなり、ICパッケージ4の電極8の中には、絶縁棒15に巻装された環状導体16に接触できない電極8が発生する懸念があった。
【0018】
本発明はこのような事情に鑑みてなされたものであり、ICパッケージの電極の高さのバラツキを吸収するバネ材料を選択することにより、半永久的な使用に対しても塑性変形することなくバネ性を失わずに、ICパッケージの各電極とIC試験装置のIC取付面の各電極との間における電気的導通を確保でき、長期に亘って安定した接触特性を維持できる電極プローバーを提供することを目的とする。
【0019】
【課題を解決するための手段】
本発明は、複数の電極が形成された試験対象のICパッケージと、このICパッケージの動作試験を行うIC試験装置のIC取付面との間に介挿され、IC試験装置のIC取付面の各電極とICパッケージの各電極とを導通させる電極プローバーに適用される。
【0020】
そして、上記課題を解消するために、本発明の電極プローバーは、一端がIC取付面の電極に当接し他端がICパッケージの電極に当接するとともに共有結合性結晶材料で形成された伸縮可能な複数のバネ部材と、この各バネ部材の表面を覆う導電性の金属皮膜と、複数のバネ部材における各バネ部材の中途位置を互いに非接触で支持する基板とを備えている。
【0021】
このように構成された電極プローバーにおいては、ICパッケージの各電極はそれぞれ専用のバネ部材を介して、IC試験装置のIC取付面における自己に対向する電極に電気的に導通される。
【0022】
さらに、各バネ部材は共有結合性結晶材料で構成されている。この共有結合性結晶材料は、たとえ、大きな変位量が印加されたとしても塑性変形がしにくく、かつ、繰返し圧縮応力に対しても、材料的に劣化しにくい特性を有する。
【0023】
したがって、ICパッケージの電極の高さのバラツキを十分吸収できるとともに、ICパッケージの各電極とIC試験装置のIC取付面の各電極との間における電気的導通を長期に亘って安定して確保できる。
【0024】
また、別の発明は、上述した発明の電極プローバーにおいて、各バネ部材は基板に穿設された貫通孔に貫通され、この各バネ部材が各貫通孔に貫通された状態でこの各貫通孔に接着剤が充填されている。
【0025】
さらに、別の発明は、上述した発明の電極プローバーにおいて、各バネ部材の各電極に当接する先端部に、各電極と一定面積以上で接触する接触部が形成されている。
このように、各バネ部材の各電極に当接する先端部に接触部を形成することによって、各電極との間でより良好な接触状態を維持できる。
【0026】
さらに、別の発明は、上述した発明の電極プローバーにおいて、各バネ部材は、一つの面内で伸縮可能に形成されている。
このような構成のバネ部材を採用することによって、バネ部材を板状の共有結合性結晶材料から簡単に作成することができる。
【0027】
さらに、別の発明は、上述した発明の電極プローバーにおいて、各バネ部材は、一つの面内で互いに平行するとともに、各電極に当接する位置で連通する一体形成された一対の単位バネ部材で構成されている。
【0028】
このように、バネ部材を一対の単位バネ部材で構成することにより、バネ部材の安定性が向上する。
【0029】
さらに、別の発明の電極プローバーにおいては、共有結合性結晶材料を単結晶シリコンで形成している。
さらに、基板の材料にポリイミドやセラミック基板等を採用し、導電性の金属皮膜の材料に金やニッケル等を採用している。これは、シート自体が変形する必要がない場合は、基板材料にセラミック基板を採用してもよいからである。
【0030】
【発明の実施の形態】
以下、本発明の各実施形態を図面を用いて説明する。
(第1実施形態)
図2(a)は本発明の第1実施形態に係る電極プローバー19の概略構成を示す斜視図であり、図2(b)は同第1実施形態の電極プローバー19をIC試験装置におけるIC取付基板1のIC取付面3の各電極2と試験対象のICパッケージ4の各電極8との間に装着した状態を示す側断面図であり、図1は同電極プローバー19をIC試験装置に装着した状態を示す正面断面図である。
【0031】
この電極プローバー19において、矩形形状を有した試験対象のICパッケージ4より一回り大きい矩形形状を有した基板20は絶縁性に優れた材料であるポリイミドで形成されている。基板20の厚みは50μm〜100μmと非常に薄い。基板20には、IC試験装置のIC取付面3の各電極2及びICパッケージ4の各電極8に対向する位置に矩形断面を有する貫通孔21が穿設されている。この実施形態のICパッケージ4においては、合計6個の電極8が2列に亘って形成されているので、基板20の貫通孔21も同様に6個、2列に亘って穿設されている。この各貫通孔21の一辺の大きさは50μm〜100μmである。
【0032】
基板20に形成された各貫通孔21内にバネ部材22が貫通されている。このバネ部材22は、図3(a)に示すように長さL=100μm〜200μm、厚みt=10μm〜20μmを有する単結晶シリコンウエハ材料26から、図3(b)に示すように、幅W=100μm、厚みt=10μm〜20μmの正弦波形状に、エッチング手法にて切出したものである。
【0033】
したがって、このバネ部材22は、単結晶シリコンウエハ材料26の表面に平行する一つの面内で図中矢印A方向にのみ伸縮する。そして、このバネ部材22の先端部には、それぞれICパッケージ4の電極8及びIC取付面3の電極2と一定面積以上で接触する接触部24,25が形成されている。
【0034】
この単結晶シリコンで形成されたバネ部材22の表面は、金(Au)からなる導電性金属被膜で覆われている。なお、金(Au)からなる導電性金属被膜は、単結晶シリコンに比較して十分に伸縮性を有するので、たとえ、バネ部材22が矢印A方向に大きく伸縮したとしても、導電性金属被膜がバネ部材22の表面から剥げ落ちることはない。
【0035】
基板20に形成された各貫通孔21内に、導電性金属被膜で覆われたバネ部材22の長さL方向の中央部を位置させた状態で、この各貫通孔21内に熱硬化性やUV(紫外線)硬化性の接着剤23を充填して、各バネ部材22を基板20に固定する。
【0036】
次に、このように構成された第1実施形態の電極プローバー19の使用方法及び特徴を説明する。
図1に示すように、IC試験装置におけるIC取付基板1のIC取付面3上に、各バネ部材22の下側の接触部25がIC取付面3の各電極2に当接するように装着する。次に、試験対象のICパッケージ4の各電極8を電極プローバー19の各バネ部材22の上側の接触部24に当接するように装着する。実際には、品質検査ラインから順次搬入されるICパッケージ4を専用の装着装置を用いて、電極プローバー19上に装着して、図7(a)(b)で説明した付勢機構7を用いてICパッケージ4を図中下方へ付勢する。
【0037】
ICパッケージ4が下方へ付勢されると、ICパッケージ4の各電極8がバネ部材22のバネ反発力にうち勝って下方へ移動して、各電極8はバネ部材22の各接触部24に対してほぼ一定の接触圧を有して接触する。電極プローバー19の各バネ部材22の下側の接触部25もほぼ一定の接触圧を有してIC取付面3の各電極2に接触する。この場合、ICパッケージ4の電極8の高さのバラツキをバネ部材22の伸縮動作で十分吸収できる。
【0038】
また、バネ部材22の材料として、共有結合性結晶材料の一種である単結晶シリコンを採用している。この単結晶シリコンは、たとえ、大きな変異量が印加されたとしても塑性変形しにくく、かつ、繰返し圧縮応力に対しても、材料的に劣化しにくい特性を有する。したがって、前述したように、ICパッケージ4の電極8の高さのバラツキを十分吸収できるとともに、ICパッケージ4の各電極8とIC試験装置のIC取付面3の各電極2との間における電気的導通を長期に亘って安定して確保できる。
【0039】
さらに、単結晶シリコンは、図3(a)(b)を用いて説明したように、加工性が優れ、かつ高い寸法精度を確保できる。その結果、LSIのような多数の電極8が設けられたICパッケージ4の動作試験用の電極プローバー19をも簡単に製造できる。
【0040】
また、単結晶シリコンで形成されたバネ部材22を、図3(a)に示すように、単結晶シリコンウエハ材料26からエッチング手法にて簡単にかつ大量に製造可能であるので、電極プローバー19を低価格でかつ大量生産が可能となる。
【0041】
さらに、各バネ部材22の先端には、各電極8、2に対して一定面積以上で接触する接触部24、25が形成されているので、付勢機構7を用いてICパッケージ4を図中下方へ付勢したとしても、各電極8、2に大きな損傷を与えることが防止できる。ささに、各バネ部材22と各電極8、2との間で良好な接触状態を維持できる。
【0042】
さらに、この電極プローバー19は、図8に示す従来の電極プローバー9のようにIC試験装置におけるIC取付基板1のIC取付面3に固定する必要がないので、IC取付基板1を単独で取替えることができ、IC取付基板1及び電極プローバー19の汎用性を向上できる。
【0043】
(第2実施形態)
図4は、本発明の第2実施形態の電極プローバー19aの一部を取出して示す断面模式図である。図1に示す第1実施形態の電極プローバー19と同一部分には同一符号が付してある。したがって、重複する部分の詳細説明を省略する。
【0044】
この第2実施形態の電極プローバー19aに組込まれている、ICパッケージ4の各電極8とIC取付面3の各電極2とを電気的に導通する導電性金属で被服された各バネ部材30は、一つの面内で互いに平行するとともに、各電極8、2に当接する位置で連通する一体形成された一対の単位バネ部材30a、30bで構成されている。そして、各電極8、2に当接する部分は、各電極8、2に対して一定面積以上で接触するように平面に形成されている。したがって、この平面に形成された部分が、図1、図3に示す接触部に相当する。
【0045】
また、この一対の単位バネ部材30a、30bからなる各バネ部材30が貫通する基板20の貫通孔21内に、2本の単位バネ部材30a、30bの中途位置が接着剤23で固定されている。なお、この一対の単位バネ部材30a、30bからなる各バネ部材30の製造方法は、第1実施形態の電極プローバー19の各バネ部材22と同様に、単結晶シリコンウエハ材料26からエッチング手法を用いて切出す。
【0046】
このように、各バネ部材30を一体形成された一対の単位バネ部材30a、30bで構成することにとり、図4における紙面に平行する面内での安定性が向上する。
【0047】
(応用例)
図5は、第1実施形態の電極プローバー19の応用例を示す模式図である。この電極プローバー9におけるICパッケージ4の各電極8とIC取付面3の各電極2とを電気的に接続する各バネ部材22a、22bの幅Wが異なる。したがって、各バネ部材22a、22bの幅Wのみが異なる複数種類の電極プローバー9が準備されている。
【0048】
そして、ICパッケージ4の2個の電極8のうちの一方を接地し、IC取付面3の2個の電極2のうち一方を接地するとする。図5においては、バネ部材22b側が接地側であり、バネ部材22a側が信号側である。
【0049】
ICパッケージ4の動作試験を実行する場合、ICパッケージ4の信号線の接地に対するインピーダンスZの影響が無視できない。すなわち、インピーダンスZの値を調整して、ICパッケージ4の信号端のインピーダンスZとIC試験装置の信号端のインピーダンスZとの間のインピーダンス整合を図って、信号の入出力端での高周波信号の反射を極力抑制する必要がある。
【0050】
信号側のバネ部材22aと接地側のバネ部材22bとの間のインピーダンスZは、バネ部材22a、22bの相互間距離(隙間B)、空気の誘電率、基板20の誘電率、接着剤23の誘電率等で定まる。
【0051】
そこで、各バネ部材22a、22bの幅Wを変更することによって、バネ部材22a、22bの隙間Bを変化させて、インピーダンスZを変更可能である。したがって、各信号端におけるインピーダンス整合が図れるインピーダンスZとなる幅Wを有したバネ部材22a、22bが組込まれた電極プローバー9を選択すればよい。なお、幅Wだけでなく、厚み方向も変化させてインピーダンスを調整することも可能である。
【0052】
図6に、インピーダンス整合を実施しない状態での各信号端における信号の反射率の周波数依存特性(点線)と、インピーダンス整合を実施した状態での各信号端における信号の反射率の周波数依存特性(実線)とを示す。
【0053】
この周波数依存特性でも理解できるように、インピーダンス整合を実施した状態においては、各信号端における信号の反射率を大幅に低減できることが実証された。このように、インピーダンス整合を実施することによって、試験対象のICパッケージ4の動作試験をより高い精度で実施できる。
【0054】
【発明の効果】
以上説明したように、本発明の電極プローバーにおいでは、ICパッケージの電極の高さのバラツキを吸収するバネ部材を採用し、このバネ部材の材料として単結晶シリコンで代表される共有結合性結晶材料を用いている。したがって、半永久的な使用に対しても塑性変形することなくバネ性を失わずにICパッケージの各電極とIC試験装置のIC取付面の各電極との間における電気的導通を確保でき、長期に亘って安定した接触特性を維持できる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係わる電極プローバーの概略構成を示す断面図
【図2】同第1実施形態に係わる電極プローバーを示す斜視図及び側断面図
【図3】同電極プローバーに組込まれたバネ部材の製造方法を説明するための図
【図4】本発明の第2実施形態に係わる電極プローバーの要部を取出して示す断面図
【図5】本発明の第1実施形態に係わる電極プローバーの応用例を説明するための図
【図6】同応用例の効果を説明するための反射率の周波数依存特性を示す図
【図7】ICパッケージの試験方法を示す模式図
【図8】従来の電極プローバーの概略構成を示す断面図
【図9】同じく他の従来の電極プローバーの概略構成を示す断面図
【図10】同じくさらに別の従来の電極プローバーの概略構成を示す断面図
【符号の説明】
1…IC取付基板
2、8…電極
3…IC取付面
4…ICパッケージ
7…付勢機構
9、9a、9b、19、19a…電極プローバー
20…基板
21…貫通孔
22、22a、22b、30…バネ部材
23…接着剤
24、25…接触部
26…単結晶シリコンウエハ材料
30a、30b…単位バネ部材
Claims (8)
- 複数の電極(8)が形成された試験対象のICパッケージ(4)と、このICパッケージの動作試験を行うIC試験装置のIC取付面(3)との間に介挿され、前記IC試験装置のIC取付面の各電極(2)と前記ICパッケージの各電極(8)とを導通させる電極プローバー(19、19a)において、
一端が前記IC取付面の電極(2)に当接し他端が前記ICパッケージの電極(8)に当接するとともに共有結合性結晶材料で形成された伸縮可能な複数のバネ部材(22、22a、22b、30)と、
この各バネ部材の表面を覆う導電性の金属皮膜と、
前記複数のバネ部材における各バネ部材の中途位置を互いに非接触で支持する基板(20)と
を備えた電極プローバー。 - 前記各バネ部材(22、22a、22b、30)は前記基板(20)に穿設された貫通孔(21)に貫通され、この各バネ部材が各貫通孔に貫通された状態でこの各貫通孔に接着剤(23)が充填されていることを特徴とする請求項1記載の電極プローバー。
- 前記各バネ部材(22、22a、22b、30)の前記各電極(8、2)に当接する先端部に、前記各電極と一定面積以上で接触する接触部(24、25)が形成されていることを特徴とする請求項1又は2記載の電極プローバー。
- 前記各バネ部材(22、22a、22b、30)は、一つの面内で伸縮可能に形成されていることを特徴とする請求項1から3のいずれか1項記載の電極プローバー。
- 前記各バネ部材(30)は、一つの面内で互いに平行するとともに、各電極(8,2)に当接する位置で連通する一体形成された一対の単位バネ部材(30a、30b)で構成されたことを特徴とする請求項4記載の電極プローバー。
- 前記共有結合性結晶材料は単結晶シリコンであることを特徴とする請求項4又は5記載の電極プローバー。
- 前記基板(20)の材料はポリイミドであることを特徴とする請求項1から6のいずれか1項記載の電極プローバー。
- 前記導電性の金属皮膜の材料は金であることを特徴とする請求項1から7のいずれか1項記載の電極プローバー。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001319599A JP3742324B2 (ja) | 2001-10-17 | 2001-10-17 | 電極プローバー |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001319599A JP3742324B2 (ja) | 2001-10-17 | 2001-10-17 | 電極プローバー |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003121468A JP2003121468A (ja) | 2003-04-23 |
JP3742324B2 true JP3742324B2 (ja) | 2006-02-01 |
Family
ID=19137126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001319599A Expired - Fee Related JP3742324B2 (ja) | 2001-10-17 | 2001-10-17 | 電極プローバー |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3742324B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005166537A (ja) | 2003-12-04 | 2005-06-23 | Micro Precision Kk | シリコン製ばね電極および異方性導電シート |
JP2006064676A (ja) * | 2004-08-30 | 2006-03-09 | Tokyo Electron Ltd | プローブ針、プローブ針の製造方法および三次元立体構造の製造方法 |
JP2006066407A (ja) * | 2005-11-21 | 2006-03-09 | Micro Precision Kk | シリコン製ばね電極および異方性導電シート |
JP5184800B2 (ja) * | 2007-03-19 | 2013-04-17 | 住友電気工業株式会社 | 異方性導電シートの製造方法 |
US7816932B2 (en) * | 2008-02-21 | 2010-10-19 | Teradyne, Inc. | Test system with high frequency interposer |
JP6444153B2 (ja) * | 2014-12-05 | 2018-12-26 | 矢崎総業株式会社 | コネクタ |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52109588U (ja) * | 1976-02-18 | 1977-08-20 | ||
JPS5688271A (en) * | 1979-12-18 | 1981-07-17 | Amp Inc | Connector between substrates and method of manufacturing same |
JP3194836B2 (ja) * | 1994-06-16 | 2001-08-06 | 株式会社精研 | 検査用プローブ |
JPH08122363A (ja) * | 1994-10-28 | 1996-05-17 | Denki Kagaku Kogyo Kk | プローブピン構造体及びその製造方法 |
JP2001052824A (ja) * | 1999-08-09 | 2001-02-23 | Tokyo Electron Ltd | インターコネクタ |
-
2001
- 2001-10-17 JP JP2001319599A patent/JP3742324B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003121468A (ja) | 2003-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5723894A (en) | Structure for providing an electrical connection between circuit members | |
EP1766426B1 (en) | Probe head having a membrane suspended probe | |
US7427868B2 (en) | Active wafer probe | |
JP3343549B2 (ja) | シリコン・フィンガ・コンタクタを有するコンタクトストラクチャおよびそれを用いた総合組立構造 | |
US7628620B2 (en) | Reinforced contact elements | |
US5221895A (en) | Probe with microstrip transmission lines | |
KR100915643B1 (ko) | 프로브 카드 | |
US20070123082A1 (en) | Interconnect Assemblies And Methods | |
JP2002062315A (ja) | コンタクトストラクチャ | |
KR20000004854A (ko) | 멀티핀장치의 검사에 적합한 프로브카드 | |
US5773986A (en) | Semiconductor wafer contact system and method for contacting a semiconductor wafer | |
US20060046528A1 (en) | Electrical connector design and contact geometry and method of use thereof and methods of fabrication thereof | |
GB2602907A (en) | Compliant organic substrate assembly for rigid probes | |
JP3742324B2 (ja) | 電極プローバー | |
US7119362B2 (en) | Method of manufacturing semiconductor apparatus | |
KR102002256B1 (ko) | Rf 칩 테스트를 위한 필름 타입 프로브 카드 | |
WO2001096885A1 (en) | Connector apparatus | |
US6486688B2 (en) | Semiconductor device testing apparatus having a contact sheet and probe for testing high frequency characteristics | |
KR100484325B1 (ko) | 프로브 카드 | |
KR102062471B1 (ko) | Rf 칩 테스트를 위한 버티컬 프루브를 구비한 필름 타입 프루브 카드 | |
US20210055329A9 (en) | Connector having contact members | |
KR20010076322A (ko) | 접촉 돌기를 구비한 접촉 구조물 | |
KR102062470B1 (ko) | Rf 칩 테스트를 위한 캔틸레버 프루브를 구비한 필름 타입 프루브 카드 | |
US5900316A (en) | Flexible conductive sheet | |
US5898311A (en) | Shorting pad having a flexible conductive sheet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051110 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |