JP2011249716A - セラミック基板の製造方法 - Google Patents
セラミック基板の製造方法 Download PDFInfo
- Publication number
- JP2011249716A JP2011249716A JP2010123982A JP2010123982A JP2011249716A JP 2011249716 A JP2011249716 A JP 2011249716A JP 2010123982 A JP2010123982 A JP 2010123982A JP 2010123982 A JP2010123982 A JP 2010123982A JP 2011249716 A JP2011249716 A JP 2011249716A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- heat treatment
- heat
- wiring
- treatment step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】無電界めっき後の配線部とセラミック基板との密着性を高めたセラミック基板を提供する。
【解決手段】導体粒子5とガラス成分を含む導体ペーストを用いてセラミック部2上に配線部3を形成する配線部形成工程と、その後、配線部3が形成されたセラミック基板1に熱を印加する事によって配線部3を焼成する第1の熱処理工程と、その後、第1の熱処理工程にて熱処理されたセラミック基板1に、前記第1の熱処理工程より低い温度の熱を印加し、配線部3とセラミック基板1との界面をガラスリッチにする第2の熱処理工程と、その後、第2の熱処理工程にて熱処理されたセラミック基板1の配線部3上に無電界めっき法によって金配線部4を形成する無電界めっき工程と、を備えたセラミック基板の製造方法とした。
【選択図】図2
【解決手段】導体粒子5とガラス成分を含む導体ペーストを用いてセラミック部2上に配線部3を形成する配線部形成工程と、その後、配線部3が形成されたセラミック基板1に熱を印加する事によって配線部3を焼成する第1の熱処理工程と、その後、第1の熱処理工程にて熱処理されたセラミック基板1に、前記第1の熱処理工程より低い温度の熱を印加し、配線部3とセラミック基板1との界面をガラスリッチにする第2の熱処理工程と、その後、第2の熱処理工程にて熱処理されたセラミック基板1の配線部3上に無電界めっき法によって金配線部4を形成する無電界めっき工程と、を備えたセラミック基板の製造方法とした。
【選択図】図2
Description
本発明は、セラミック基板の製造方法に関する。
従来のセラミック基板の製造方法は以下のようになっていた。
導体成分とガラス成分を含む導体ペーストを用いて、セラミック部上に配線部を形成する、配線部形成工程と、前記配線形成工程にて前記配線部が形成されたセラミック基板に熱を印加する事によって前記配線部を焼成する熱処理工程と、前記第1の熱処理工程にて熱処理されたセラミック基板の配線部上に無電解めっき法によって配線部の表面に金薄膜を形成するめっき工程とを備えたものとなっていた(例えば、特許文献1参照)。
導体成分とガラス成分を含む導体ペーストを用いて、セラミック部上に配線部を形成する、配線部形成工程と、前記配線形成工程にて前記配線部が形成されたセラミック基板に熱を印加する事によって前記配線部を焼成する熱処理工程と、前記第1の熱処理工程にて熱処理されたセラミック基板の配線部上に無電解めっき法によって配線部の表面に金薄膜を形成するめっき工程とを備えたものとなっていた(例えば、特許文献1参照)。
前記従来例においては、配線部とセラミック部との密着力が十分ではないと課題を有していた。すなわち、上記従来例においては、配線部上に形成された無電界めっき法によって配線部上に金薄膜の形成をする際に使用する無電界めっき液等が配線部にダメージを与え、セラミック部と配線部との間の密着強度を低下させていた。
そこで、本発明は、無電界めっき後の配線部とセラミック部との密着性を高めることを目的とする。
そしてこの目的を達成するために本発明は、導体粒子とガラス成分を含む導体ペーストを用いてセラミック部上に配線部を形成する、配線部形成工程と、前記配線形成工程にて前記配線部が形成されたセラミック基板に熱を印加する事によって前記配線部を焼成する第1の熱処理工程と、前記第1の熱処理工程にて熱処理されたセラミック基板に、前記第1の熱処理工程より低い温度の熱を印加し、前記配線部と前記セラミック基板との界面をガラスリッチにする第2の熱処理工程と、前記第2の熱処理工程にて熱処理されたセラミック基板の配線部上に無電界めっき法によって金配線部を形成する無電界めっき工程と、を備えたセラミック基板の製造方法にした。
これにより所期の目的を達成するものである。
以上のように本発明は、導体粒子とガラス成分を含む導体ペーストを用いてセラミック部上に配線部を形成する、配線部形成工程と、前記配線形成工程にて前記配線部が形成されたセラミック基板に熱を印加する事によって前記配線部を焼成する第1の熱処理工程と、前記第1の熱処理工程にて熱処理されたセラミック基板に、前記第1の熱処理工程より低い温度の熱を印加し、前記配線部と前記セラミック基板との界面をガラスリッチにする第2の熱処理工程と、前記第2の熱処理工程にて熱処理されたセラミック基板の配線部上に無電界めっき法によって金配線部を形成する無電界めっき工程と、を備えたので、無電界めっき後の配線部とセラミック基板との間の密着性を高めることができる。
すなわち、本発明においては、第2の熱処理工程にて、配線部を形成する導体ペーストの焼成温度よりも低い温度にて、配線部を熱処理することによって、前記配線部の前記セラミック部との界面をガラスリッチにすることにより、無電界めっき工程における無電界めっき液による配線部のダメージを低減し、その結果として、無電界めっき後の導体パターンとセラミック部との密着性を強くすることができるのである。
以下に、本発明のセラミック基板の製造方法の実施の形態を図面とともに詳細に説明する。
(実施の形態1)
図1は、本発明の実施の形態1におけるセラミック基板を示す図で、図1(a)は正面図、図1(b)は図1(a)中の点線A−Aの断面図を示すものである。
図1は、本発明の実施の形態1におけるセラミック基板を示す図で、図1(a)は正面図、図1(b)は図1(a)中の点線A−Aの断面図を示すものである。
セラミック基板1は、セラミック部2上に電子部品を実装する端子を含む回路配線を形成する配線部3が配置され、その上部には、金薄膜部4が形成されている。
セラミック部2は、アルミナ粉末を50[wt%]、ガラス粉末を50[wt%]の割合で配合し、それを900[℃]にて焼成されたセラミックにて形成されたものが用いられている。
また、セラミック部2上に、導体粒子5とガラス成分を含む導体ペーストを用いて、配線部3が形成されるが、本実施形態においては、導体ペーストとして、銀粒子を含む導体ペーストをもちいた。
また、配線部3上には、金薄膜部4が形成されるが、本実施形態においては、初期層としてニッケル薄膜を無電界めっき法により形成させ、その後、金薄膜を無電界めっき法によって形成することによって、金薄膜部4を形成した。
次に、セラミック基板の製造方法に関して説明する。
図2は、本発明の実施の形態1におけるセラミック基板の製造方法のフローを示す図である。
(ステップ1:配線部形成工程)
まず初めに、セラミック部2上に所望の配線パターン形状に配線部3を形成する。
(ステップ1:配線部形成工程)
まず初めに、セラミック部2上に所望の配線パターン形状に配線部3を形成する。
本実施の形態1においては、導体ペーストをスクリーン印刷法によって、所望の回路パターンに印刷する事によって形成する。本実施の形態においては、導体粒子5として銀粒子とガラス成分を含む導体ペーストを用いた。
(ステップ2:第1の熱処理工程)
次に、前述の配線形成工程にて前記配線部3が形成されたセラミック基板1に熱を印加する。
(ステップ2:第1の熱処理工程)
次に、前述の配線形成工程にて前記配線部3が形成されたセラミック基板1に熱を印加する。
本実施の形態1においては、記配線形成工程にて前記配線部が形成されたセラミック基板1を、熱処理装置にて、熱処理温度「850℃」にて熱処理時間60分間にて熱を印加する。この熱処理によって、導体ペースト成分を焼成することにより、導体部3を硬化させることができる。この熱処理温度は、前述の導体ペーストの焼成温度より決定されるものである。
その後、セラミック基板1を、この熱処理装置から、取り出した後、自然大気中に、セラミック基板1が常温(本実施形態では約27℃)になるまで放置した。
(ステップ3:第2の熱処理工程)
次に、前述の第1の熱処理工程にて熱処理されたセラミック基板1に熱を印加する。
(ステップ3:第2の熱処理工程)
次に、前述の第1の熱処理工程にて熱処理されたセラミック基板1に熱を印加する。
本実施の形態1においては、前記配線形成工程にて前記配線部が形成されたセラミック基板を、前述と同じ熱処理装置にて、熱処理温度650℃にて、熱処理時間60分間セラミック基板1に熱を印加する。この第2の熱処理工程の熱処理温度の詳細は後述する。
(ステップ4:無電界めっき工程)
次に、配線部3上に無電界めっき法によって、金薄膜部4を形成する。
(ステップ4:無電界めっき工程)
次に、配線部3上に無電界めっき法によって、金薄膜部4を形成する。
本実施の形態1に関しては、前述のように、初期層としてニッケル薄膜を無電界めっき法により形成させ、その後、金薄膜を無電界めっき法によって形成することによって、金薄膜部4を形成した(この無電界めっき工程に関しては、特許文献である特開2000−297380により詳細に開示されているので、詳しくは、その公開特許公報を参照にしてください)。
以上のようにして、本実施の形態1のセラミック基板1は製造する事ができる。
次に、本実施の形態1における無電界めっき後(すなわち金薄膜部形成後)の配線部3とセラミック部2との密着性について説明する。今回は、この密着性の評価として、JIS Z 1522に準拠してテープ剥離試験を行った。図3(a)は本実施の形態1におけるテープ剥離試験後のセラミック基板1の配線部4の状態を示す図であり、図3(b)は従来例における剥離試験後のセラミック基板の配線部3の状態を示す図である。
以上のようにして、本実施の形態1のセラミック基板1は製造する事ができる。
次に、本実施の形態1における無電界めっき後(すなわち金薄膜部形成後)の配線部3とセラミック部2との密着性について説明する。今回は、この密着性の評価として、JIS Z 1522に準拠してテープ剥離試験を行った。図3(a)は本実施の形態1におけるテープ剥離試験後のセラミック基板1の配線部4の状態を示す図であり、図3(b)は従来例における剥離試験後のセラミック基板の配線部3の状態を示す図である。
図3(a)に示すように、本実施の形態1におけるテープ剥離試験後のセラミック基板1の配線部3の、セラミック部2からの剥離は一切観測されなかった。
一方、図3(b)に示すように、本実施の形態1におけるテープ剥離試験後のセラミック基板1の配線部3の、セラミック部2からの剥離(図3(b)中の実線の円内部)が観測された。
一方、図3(b)に示すように、本実施の形態1におけるテープ剥離試験後のセラミック基板1の配線部3の、セラミック部2からの剥離(図3(b)中の実線の円内部)が観測された。
この結果より、第2の熱処理工程にて、配線部3を形成する導体ペーストの焼成温度よりも低い温度にて、配線部を熱処理することによって、無電界めっき後の導体パターンとセラミック部との密着性を強くすることが確認できた。
ここで、第2の熱処理工程にて、配線部3を形成する導体ペーストの焼成温度(すなわち、第1の熱処理工程)よりも低い温度にて、配線部3を熱処理することによって、無電界めっき後の導体パターンとセラミック部との密着性を強くすることができる理由を考察する。
ここで、第2の熱処理工程にて、配線部3を形成する導体ペーストの焼成温度(すなわち、第1の熱処理工程)よりも低い温度にて、配線部3を熱処理することによって、無電界めっき後の導体パターンとセラミック部との密着性を強くすることができる理由を考察する。
図4(a)〜図4(c)は、従来のセラミック基板の製造過程におけるセラミック基板をモデル化したものを示す図であり、図4(a)は配線部形成工程後、図4(b)は第1の熱処理工程後、図4(c)は無電界めっき工程後のものを示す図である。また、図5(a)〜図5(d)は、本発明の1実施形態のセラミック基板の製造過程におけるセラミック基板をモデル化したものを示す図であり、図5(a)は配線部形成工程後、図5(b)は第1の熱処理工程後、図5(c)は第2の熱処理工程後、図5(d)は無電界めっき工程後のものを示す図である。
図4(a)〜図4(c)に示すように、従来例のセラミック基板の製造方法においては、配線部3の焼成後(第1の熱処理工程後)の配線部3は、焼成をすることにより、セラミック部2との界面近傍に導体粒子5が多く分布する(セラミック部2との界面が導体粒子リッチである)状態と考えられる。そのため、その後の金薄膜形成を形成する無電界めっき工程において使用される無電界めっき液等によって、この界面がダメージ(例えば侵食)を受けため、セラミック部2と配線部3との間の密着強度が低下したと推定される。
一方、図5(a)〜図5(d)に示すように、本実施形態のセラミック基板の製造方法においては、配線部3を焼成後(第1の熱処理工程後)、さらに、配線部3を形成する導体ペーストの焼成温度(すなわち、第1の熱処理工程の熱処理温度)よりも低い温度にて、配線部3を熱処理することによって、セラミック部2との界面近傍を導体粒子5が多く分布する(セラミック基板1との界面が導体粒子5リッチである)状態から、セラミック部2との界面近傍をガラス成分が多く分布する(セラミック基板1との界面がガラスリッチである)状態へ変化したものと考えられる。その結果として、その後の金薄膜形成を形成する無電界めっき工程において使用される無電界めっき液等によって、この界面がダメージ(例えば侵食)を受けることを大幅に減少させることができるため、セラミック基板1と配線部3との間の密着強度が強くすることができると推定される。
(第2の熱処理温度の範囲)
次に、第2の熱処理温度の範囲に関して説明する。
(第2の熱処理温度の範囲)
次に、第2の熱処理温度の範囲に関して説明する。
図6〜図12は、テープ剥離試験後のセラミック基板1の配線部3の状態を示す図で、図6は第2の熱処理温度が450℃、図7は第2の熱処理温度が500℃、図8は第2の熱処理温度が550℃、図9は第2の熱処理温度が600℃、図10は第2の熱処理温度が650℃、図11は第2の熱処理温度が700℃、図12は第2の熱処理温度が750の場合を示すものである。
図6〜図7、および図12のもの、すなわち、第2の熱処理温度が450℃、500℃、および750℃の場合、それぞれ図6〜図7、図12中の実線の円の中に示すように、テープ剥離試験後の配線部とセラミック部の間にて剥離が観測された。
一方、図8〜図11のもの、すなわち、第2の熱処理温度が550℃〜700℃の範囲、では、テープ剥離試験後の配線部とセラミック部の間にて剥離が一切観測されなかった。
以上の結果より、第1の熱処理工程後に実施される第2の熱処理温度は、550℃から700℃で行なう必要がある。
ここで、以上の結果を考察する。
第2の熱処理温度が550℃未満の場合、セラミック部との界面近傍を導体粒子5が多く分布する(セラミック基板との界面が導体粒子リッチである)状態から、セラミック部との界面近傍をガラス成分が多く分布する(セラミック基板1との界面がガラスリッチである)状態へ変化させるのに十分な熱を印加する(エネルギーを与える)ことができていないと推測される。
第2の熱処理温度が550℃未満の場合、セラミック部との界面近傍を導体粒子5が多く分布する(セラミック基板との界面が導体粒子リッチである)状態から、セラミック部との界面近傍をガラス成分が多く分布する(セラミック基板1との界面がガラスリッチである)状態へ変化させるのに十分な熱を印加する(エネルギーを与える)ことができていないと推測される。
第2の熱処理温度が700℃より大きい場合、配線部3を形成する導体ペーストの焼成温度に近づき、結果的に、第1の熱処理工程を再度実施したのと同じこととほぼ同じ、すなわち、セラミック部2との界面近傍を導体粒子5が多く分布する(セラミック基板1との界面が導体粒子5リッチである)状態が変化しない、と推定される。
これら、以上の結果より、第1の熱処理工程後に実施される第2の熱処理温度は、550℃から700℃で行なう必要がある。
以上のように本発明は、導体粒子とガラス成分を含む導体ペーストを用いてセラミック部上に配線部を形成する、配線部形成工程と、前記配線形成工程にて前記配線部が形成されたセラミック基板に熱を印加する事によって前記配線部を焼成する第1の熱処理工程と、前記第1の熱処理工程にて熱処理されたセラミック基板に、前記第1の熱処理工程より低い温度の熱を印加し、前記配線部と前記セラミック基板との界面をガラスリッチにする第2の熱処理工程と、前記第2の熱処理工程にて熱処理されたセラミック基板の配線部上に無電界めっき法によって金配線部を形成する無電界めっき工程と、を備えたので、無電界めっき後の配線部とセラミック基板との間の密着性を高めることができる。
すなわち、本発明においては、第2の熱処理工程にて、配線部を形成する導体ペーストの焼成温度よりも低い温度にて、配線部を熱処理することによって、前記配線部の前記セラミック部との界面をガラスリッチにすることにより、無電界めっき工程における無電界めっき液による配線部のダメージを低減し、その結果として、無電界めっき後の導体パターンとセラミック部との密着性を強くすることができるのである。
したがって、セラミック基板の製造方法として大いに期待されるものとなる。
したがって、セラミック基板の製造方法として大いに期待されるものとなる。
1.セラミック基板
2.セラミック部
3.配線部
4.金配線部
5.導体粒子
2.セラミック部
3.配線部
4.金配線部
5.導体粒子
Claims (2)
- 導体粒子とガラス成分を含む導体ペーストを用いてセラミック部上に配線部を形成する、配線部形成工程と、
前記配線形成工程にて前記配線部が形成されたセラミック基板に熱を印加する事によって前記配線部を焼成する第1の熱処理工程と、
前記第1の熱処理工程にて熱処理されたセラミック基板に、前記第1の熱処理工程より低い温度の熱を印加し、前記配線部と前記セラミック基板との界面をガラスリッチにする第2の熱処理工程と、
前記第2の熱処理工程にて熱処理されたセラミック基板の配線部上に無電界めっき法によって金配線部を形成する無電界めっき工程と、
を備えた事を特徴するセラミック基板の製造方法。 - 前記第2の熱処理工程における熱処理温度が、550℃以上700℃以下であることを特徴とする請求項1記載のセラミック基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010123982A JP2011249716A (ja) | 2010-05-31 | 2010-05-31 | セラミック基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010123982A JP2011249716A (ja) | 2010-05-31 | 2010-05-31 | セラミック基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011249716A true JP2011249716A (ja) | 2011-12-08 |
Family
ID=45414569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010123982A Pending JP2011249716A (ja) | 2010-05-31 | 2010-05-31 | セラミック基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011249716A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103152986A (zh) * | 2013-02-06 | 2013-06-12 | 福建鑫禹电子有限公司 | 一种高散热陶瓷基体电路板的生产工艺 |
-
2010
- 2010-05-31 JP JP2010123982A patent/JP2011249716A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103152986A (zh) * | 2013-02-06 | 2013-06-12 | 福建鑫禹电子有限公司 | 一种高散热陶瓷基体电路板的生产工艺 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6015779B2 (ja) | セラミック電子部品およびその製造方法 | |
JP6060945B2 (ja) | セラミック電子部品およびその製造方法 | |
JP2010080703A (ja) | セラミック積層電子部品およびその製造方法 | |
JPH05235497A (ja) | 銅導電性ペースト | |
JP4819516B2 (ja) | 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板 | |
JP2011249716A (ja) | セラミック基板の製造方法 | |
JP2009170835A (ja) | セラミック電子部品 | |
JP7289910B2 (ja) | 接合基板及び接合基板の製造方法 | |
JPH0329307A (ja) | 積層セラミックチップコンデンサーの製造方法 | |
JP3613004B2 (ja) | 積層セラミック電子部品 | |
JP2007258436A (ja) | 配線基板、及びその製造方法 | |
JPH05174614A (ja) | 配線電極ペースト及び電子部品の製造方法 | |
JP6395284B2 (ja) | 厚膜配線構造体の製造方法及び厚膜配線構造体 | |
JP2010238742A (ja) | チップ型電子部品の製造方法、チップ型電子部品 | |
JP3826046B2 (ja) | 抵抗器およびその製造方法 | |
JPH04125955A (ja) | 半導体装置及びその製造方法 | |
JP2016178210A (ja) | 配線基板の製造方法 | |
JPH07297556A (ja) | 多層セラミック電子部品の製造方法 | |
JP2002084056A (ja) | セラミック電子部品およびその製造方法ならびに積層型セラミック電子部品およびその製造方法 | |
JP2853551B2 (ja) | セラミック配線板の製法 | |
JPH0855756A (ja) | セラミック体の導体層形成方法 | |
JP2008270834A (ja) | 厚膜回路基板 | |
JPH08255702A (ja) | チップ状電子部品 | |
JP2005039070A (ja) | 厚膜回路基板 | |
JPH11283442A (ja) | 導電性ペーストおよびこれを用いた電子部品の製造方法 |