JP6395284B2

JP6395284B2 - 厚膜配線構造体の製造方法及び厚膜配線構造体

Info

Publication number: JP6395284B2
Application number: JP2014098435A
Authority: JP
Inventors: 勲滝口; 楠葉; 英雄徳久; 所　和彦; 和彦所; 吉田　学; 学吉田; 充富田; 智子森田
Original assignee: National Institute of Advanced Industrial Science and Technology AIST; Yazaki Corp
Current assignee: National Institute of Advanced Industrial Science and Technology AIST; Yazaki Corp
Priority date: 2014-05-12
Filing date: 2014-05-12
Publication date: 2018-09-26
Anticipated expiration: 2034-05-12
Also published as: JP2015214729A

Description

本発明は、厚膜配線構造体の製造方法及び厚膜配線構造体に関する。

従来、厚膜配線構造体の製造方法として、セミアディティブ法が知られている。例えば、特許文献１の従来の技術には、基板に無電解めっきでシード層を形成し、レジストを塗布し、シード層上に電解めっきで配線パターン等を形成し、レジストを除去し、エッチングして、回路パターンを形成する製造方法が記載されている。

特開２０００−２８６５３６号公報

しかしながら、特許文献１に記載された厚膜配線構造体の製造方法には、以下のような問題があった。すなわち、第１に、無電解めっきの工程が複雑であるため無電解めっき時間が長い。第２に、配線パターンが電解銅めっきにより形成されるため、配線パターンを厚膜にする場合に電解銅めっきの時間が長くなる。第３に、電解銅めっきは、めっき対象物の形状によって電流密度に偏りが生じ易いため、配線パターンの形状が複雑であると、配線パターンの膜厚分布に差が生じ易い。第４に、配線パターンを厚膜にする場合にシード層と配線パターンの厚膜との接着性が低下し易い。

これに対して、基板の表面に導電性ペーストを印刷し、低温焼成することにより、基板の表面に導電膜を形成する技術が提案されている。しかし、得られる導電膜は内部に空隙を多く有するポーラスな構造であるため、比抵抗を小さくすることが困難である。具体的には、現在の導電膜の比抵抗は１０^−５Ω・ｃｍ程度であり、比抵抗が高いという問題があった。

本発明は、上記事情に鑑みてなされたものであり、無電解めっきが不要で、厚膜配線を短時間で形成することができ、厚膜配線の膜厚のバラツキが小さく、かつ厚膜配線の比抵抗が小さい厚膜配線構造体の製造方法及び厚膜配線構造体を提供することを目的とする。

本発明の第１の態様に係る厚膜配線構造体の製造方法は、ＰＥＴ基板の表面に、平均粒子径Ｄ _５０が１〜１００μｍの導電性粉末を含む導電性ペーストを塗布し、焼成することにより、内部に空隙を有し、銅からなるポーラス導電膜を形成するポーラス導電膜形成工程と、前記ポーラス導電膜に電解めっきを行うことにより、前記ポーラス導電膜が緻密化してなる緻密導電膜を形成する緻密導電膜形成工程と、を有することを特徴とする。

本発明の第２の態様に係る厚膜配線構造体の製造方法は、前記ＰＥＴ基板の表面に、ポリウレタン塗料の硬化物からなるプライマー層が形成されたことを特徴とする。

本発明の第３の態様に係る厚膜配線構造体の製造方法は、前記ポーラス導電膜の厚さが１０〜３０μｍであることを特徴とする。

本発明の第４の態様に係る厚膜配線構造体の製造方法は、前記ポーラス導電膜は、空隙率が１０体積％以上であることを特徴とする。

本発明の第５の態様に係る厚膜配線構造体の製造方法は、前記緻密導電膜は、空隙率が１体積％未満であることを特徴とする。

本発明に係る厚膜配線構造体の製造方法によれば、無電解めっきが不要で、厚膜配線を短時間で形成することができ、厚膜配線の膜厚のバラツキが小さく、かつ比抵抗が小さい厚膜配線構造体を製造することができる。本発明に係る厚膜配線構造体は、無電解めっきが不要で、厚膜配線を短時間で形成することができ、厚膜配線の膜厚のバラツキが小さく、かつ厚膜配線の比抵抗が小さい。

本発明の実施形態に係る厚膜配線構造体の製造方法を示す概略図である。図１（Ａ）はポーラス導電膜形成工程中に形成されたペースト塗布体を示す図である。図１（Ｂ）はポーラス導電膜形成工程後に得られたポーラス導電膜形成体を示す図である。図１（Ｃ）は緻密導電膜形成工程後に得られた厚膜配線構造体を示す図である。ポーラス導電膜形成体の断面写真の一例である。厚膜配線構造体の断面写真の一例である。従来の厚膜配線構造体の製造方法を示す概略図である。図４（Ａ）はパターン印刷工程中に形成されたパターン塗布体を示す図である。図４（Ｂ）はパターン印刷工程後に得られたパターン形成体を示す図である。図４（Ｃ）は無電解めっき工程後に得られた無電解めっき層形成体を示す図である。図４（Ｄ）は電解めっき工程後に得られた厚膜配線構造体を示す図である。

以下、本実施形態の厚膜配線構造体の製造方法を具体的に説明する。

［厚膜配線構造体の製造方法］
本実施形態の厚膜配線構造体の製造方法は、ポーラス導電膜形成工程と、緻密導電膜形成工程と、を有する。

（ポーラス導電膜形成工程）
ポーラス導電膜形成工程は、基板の表面に、内部に空隙を有するポーラス導電膜を形成する工程である。基板としては、例えば、ＰＥＴ（ポリエチレンテレフタレート）基板等の樹脂基板、ガラス基板、アルミナ基板等が用いられる。基板の表面のうちポーラス導電膜が形成される表面には、必要により、ポーラス導電膜と基板の表面との密着性を改善するためのプライマー層が形成される。プライマー層としては、例えば、ポリウレタン塗料の硬化物が用いられる。

ポーラス導電膜とは、内部に空隙を有する導電膜である。具体的には、ポーラス導電膜とは、空隙率が１０体積％以上の導電膜と定義される。ここで、空隙率とはポーラス導電膜のうちポーラス導電膜の材質で占められていない空間部分の体積の、ポーラス導電膜の全体の体積に対する比率（％）を意味する。空隙率は、膜断面写真の画像解析処理により、求めることができる。

また、ポーラス導電膜の比抵抗は、例えば、１０^−５〜１０⁻⁴Ω・ｃｍである。また、ポーラス導電膜の厚さは特に限定されないが、通常１０〜３０μｍである。

ポーラス導電膜形成工程において、基板の表面に、ポーラス導電膜を形成する方法としては、ペースト塗布法、コールドスプレー法、又はプラズマ溶射法が挙げられる。

＜ペースト塗布法＞
ペースト塗布法は、基板に導電性ペーストを塗布し、焼成する方法である。すなわち、ペースト塗布法を用いる場合、ポーラス導電膜形成工程は、基板に導電性ペーストを塗布し、焼成する工程となる。

導電性ペーストは、導電性粉末と、導電性粉末を分散させる有機分散媒とを含む、ペースト状の混合物である。導電性粉末としては、例えば、銅粉、銀粉、ニッケル粉、金粉、白金粉、パラジウム粉、及びこれらの粉末の２種以上の混合物が用いられる。また、導電性粉末としては、銅粉の表面に銀がめっきされた銀めっき銅粉のような、めっき粉末であってもよい。さらに、導電性粉末は、平均粒子径Ｄ_５０が、例えば、１〜１００μｍである。ここで、Ｄ_５０とはメディアン径を意味する。

導電性粉末を分散させる有機分散媒としては、例えば、バインダーと有機溶剤とを含む混合物が用いられる。バインダーとしては、例えば、エポキシ樹脂等の樹脂からなるポリマー型バインダー、又はマレイン酸銀等の銀を含む有機金属化合物等からなるポリマーレス型バインダーが用いられる。有機溶剤としては、例えば、テルピネオールが用いられる。

導電性ペーストは、例えば、導電性粉末の平均粒子径Ｄ_５０の大きさ、形状、及びバインダーの種類等を調整することにより、得られるポーラス導電膜の空隙サイズ及び分布を制御することができる。

導電性ペーストは、基板にスクリーン印刷等により厚く均一に印刷される。ここで、導電性ペーストの厚さ（ウェット厚さ）は、例えば、２０〜６０μｍである。ウェット厚さとは、印刷塗膜の厚さを意味する。

基板に印刷された導電性ペーストは、焼成される。焼成は、例えば、電気炉や放電プラズマ焼結装置等を用い、所定の雰囲気下で行われる。焼成の雰囲気は、導電性ペーストの種類により異なる。導電性ペーストが銅粉を含む場合は、例えば、Ｎ_２雰囲気や水素−ヘリウム混合ガス雰囲気下で焼成される。導電性ペーストが銀粉を含む場合は、例えば、大気雰囲気下で焼成される。焼成温度は、例えば、１００〜３００℃、好ましくは１５０〜２００℃である。焼成時間は、通常１０〜１００分、好ましくは２０〜４０分である。このように導電性ペーストが焼成されると、導電性ペースト中のバインダー及び有機溶剤が消失するとともに導電性ペースト中の導電性粉末が焼結することにより、基板の表面にポーラス導電膜が形成される。

＜コールドスプレー法＞
コールドスプレー法は、皮膜の原料粉末を溶融又はガス化させることなく固相状態のまま不活性ガスと共に対象物に衝突させることにより、対象物の表面に皮膜を形成する方法である。皮膜の原料粉末は、通常、不活性ガスと共に超音速で対象物に衝突させられる。臨界速度に達した原料粉末が、衝突の際に塑性変形して堆積し、皮膜を形成する。

コールドスプレー法を用いる場合、ポーラス導電膜形成工程は、基板に導電性粉末をコールドスプレーする工程となる。臨界速度に達した導電性粉末が基板の表面に堆積するとポーラス導電膜が形成される。ここで、臨界速度とは、導電性粉末の粒子が塑性変形を生じる速度である。臨界速度は、導電性粉末の材質及び平均粒子径、基板の材質等により異なるため、特に限定されないが、例えば、５００ｍ／ｓ以上である。コールドスプレー法で用いられる基板及び導電性粉末は、ペースト塗布法で用いられるものと同じであるため、説明を省略する。

＜プラズマ溶射法＞
プラズマ溶射法は、プラズマジェットを用いて溶射材料を加熱・加速し、溶射材料を溶融又はこれに近い状態にして対象物に吹き付ける方法である。溶融又はこれに近い状態の溶射材料は、対象物に衝突して堆積し、皮膜を形成する。

プラズマ溶射法を用いる場合、ポーラス導電膜形成工程は、基板に導電性粉末をプラズマ溶射する工程となる。プラズマ溶射された導電性粉末が基板の表面に堆積するとポーラス導電膜が形成される。プラズマ溶射法で用いられる基板及び導電性粉末は、ペースト塗布法で用いられるものと同じであるため、説明を省略する。

上記のポーラス導電膜形成工程で形成されたポーラス導電膜は、内部に空隙を有し、比抵抗が大きい。しかし、この空隙は、次の緻密導電膜形成工程で電解めっきを行うことにより埋められ、導電膜が緻密化されてなる緻密導電膜が得られる。

（緻密導電膜形成工程）
緻密導電膜形成工程は、前記ポーラス導電膜に電解めっきを行うことにより、前記ポーラス導電膜が緻密化してなる緻密導電膜を形成する工程である。ここで、ポーラス導電膜の緻密化とは、ポーラス導電膜中の空隙がポーラス導電膜と同じ材質で埋められることにより、ポーラス導電膜の空隙体積が減少することを意味する。

電解めっきは、ポーラス導電膜と同じ又は異なる材料で行う。例えば、ポーラス導電膜が、銅粉末を用いて形成されたポーラス銅膜である場合、電解めっきとして、電解銅めっき、電解銀めっき等が用いられる。

電解めっきが銅めっきである場合、めっき浴としては、例えば、硫酸銅水溶液、ピロリン酸銅浴、シアン化銅浴、ホウフッ化銅浴等が用いられる。電解めっきがニッケルめっきである場合、めっき浴としては、例えば、スルファミン酸浴、ワット浴等が用いられる。

本工程で用いられるめっき浴は、ポーラス導電膜の表面への電着を抑制する抑制剤と、ポーラス導電膜中の空隙の周囲の部分の電着を促進する促進剤とを含む。抑制剤は、ポーラス導電膜の表面に優先的に付着することによりポーラス導電膜の表面への電着を抑制する物質である。促進剤は、ポーラス導電膜中の空隙の周囲の部分に優先的に付着することにより空隙の周囲の部分への電着を促進し、ポーラス導電膜中の空隙体積を減少させる物質である。このように、本工程で用いられるめっき浴が抑制剤と促進剤とを含むため、ポーラス導電膜の表面への電着が抑制されるともにポーラス導電膜中の空隙が優先的にポーラス導電膜と同じ材質で埋められる。これにより、本工程でポーラス導電膜から緻密導電膜が形成される。

抑制剤及び促進剤としては、公知の物質を用いることができる。例えば、抑制剤として、ポリエチレングリコールを用いることができる。また、促進剤として、３−メルカプト−１−プロパンスルホン酸ナトリウムを用いることができる。抑制剤及び促進剤を含む銅めっき浴としては、例えば、シリコン貫通電極（ＴＳＶ：ＴｈｒｏｕｇｈＳｉｌｉｃｏｎｅＶｉａ）用銅めっき浴を用いることができる。ここで、ＴＳＶとは、シリコンチップを貫通した孔を銅等の金属で充填して形成した電極である。このようなＴＳＶ用銅めっき浴を用いて電解めっきすることにより、ポーラス導電膜が緻密化してなる緻密導電膜が形成される。

電解めっきのめっき浴の温度は、特に限定されないが、例えば、３０〜６０℃、好ましくは４０〜５０℃である。

電解めっきの電流密度は、めっき浴の組成により変わるため特に限定されない。なお、電解めっきが硫酸銅水溶液を用いた銅めっきである場合、電流密度は、通常１〜３０Ａ／ｄｍ^２、好ましくは１〜２０Ａ／ｄｍ^２、より好ましくは１０〜１５Ａ／ｄｍ^２である。また、電解めっきがピロリン酸銅浴を用いた銅めっきである場合、電流密度は、通常１〜１０Ａ／ｄｍ^２、好ましくは１〜７Ａ／ｄｍ^２、より好ましくは３〜５Ａ／ｄｍ^２である。

電解めっきの電解時間は、めっき浴の組成、電流密度やポーラス銅膜の厚さにより変わるため特に限定されない。なお、電解めっきが硫酸銅水溶液を用いた銅めっきである場合、電解時間は、通常１〜２０分、好ましくは１〜１０分、より好ましくは１〜５分である。

上記の緻密導電膜形成工程で形成された緻密導電膜は、ポーラス導電膜の空隙が電解めっきで埋められて緻密化しており、比抵抗が小さい。緻密導電膜は、空隙率が１体積％未満である。また、緻密導電膜の比抵抗は、例えば、２×１０^−６〜３×１０^−６Ω・ｃｍである。また、緻密導電膜の厚さは特に限定されないが、通常１０〜３０μｍである。

（作用）
本実施形態の厚膜配線構造体の製造方法の作用について、図面を参照して説明する。図１は、ポーラス導電膜形成工程がペースト塗布法で行われる場合の、本発明の実施形態に係る厚膜配線構造体の製造方法を示す概略図である。図１（Ａ）はポーラス導電膜形成工程中に形成されたペースト塗布体を示す図である。図１（Ｂ）はポーラス導電膜形成工程後に得られたポーラス導電膜形成体を示す図である。図１（Ｃ）は緻密導電膜形成工程後に得られた厚膜配線構造体を示す図である。

はじめに、ポーラス導電膜形成工程として、図１（Ａ）に示すように、基板１０上に導電性ペースト２０が塗布されてなるペースト塗布体５１が形成される。ポーラス導電膜形成工程では、続いて、導電性ペースト２０が焼成される。導電性ペースト２０の焼成は、例えばペースト塗布体５１全体が電気炉内で加熱処理されることにより行われる。この焼成で、導電性ペースト２０中のバインダー及び有機溶剤が消失するとともに導電性ペースト２０中の導電性粉末が焼結することにより、図１（Ｂ）に示すように基板１０の表面にポーラス導電膜３０が形成されたポーラス導電膜形成体５２が得られる。

図２は、後述の実施例１のポーラス導電膜形成体５２の断面写真である。図２に示すように、ポーラス導電膜形成体５２は、基板１０のうち基板本体１１の表面に形成されたプライマー層１２の表面に、ポーラス導電膜３０が形成された構造をしている。なお、図２においては、一見、基板本体１１とプライマー層１２との界面が分かり難い。しかし、図２を精査すると、基板本体１１とプライマー層１２との界面が、図２と同倍率の写真である後述の図３における基板本体１１とプライマー層１２との界面と同様に存在することが分かる。ポーラス導電膜３０は、導電性粉末が焼結して形成されたポーラス導電膜本体３１を骨格とし、ポーラス導電膜本体３１間に空隙３２が形成されている。このため、ポーラス導電膜３０は、内部に空隙３２を有する多孔質構造になっており、比抵抗が高い。

図１（Ｂ）に示すポーラス導電膜形成体５２は、次に、緻密導電膜形成工程に供される。具体的には、ポーラス導電膜形成体５２に対し、ポーラス導電膜３０の材質と同じ材質の電解めっき処理が行われる。例えば、ポーラス導電膜３０が銅からなる場合、ポーラス導電膜３０を陰極として、電解銅めっき処理が行われる。このように電解めっき処理が行われると、陰極であるポーラス導電膜３０を構成するポーラス導電膜本体３１の表面に、ポーラス導電膜本体３１と同じ材質の金属が電着する。この電着は、ポーラス導電膜本体３１の表面のうち空隙３２の壁面にも行われて、空隙３２が減少又は消失する。

緻密導電膜形成工程で電解めっき処理が十分に行われ、ポーラス導電膜３０内部の空隙３２が十分に減少又は消失すると、図１（Ｃ）に示すように、基板１０の表面に、ポーラス導電膜３０が緻密化してなる緻密導電膜４０が形成された厚膜配線構造体１が得られる。

図３は、後述の実施例１の厚膜配線構造体１の断面写真である。図３に示すように、厚膜配線構造体１は、基板１０のうち基板本体１１の表面に形成されたプライマー層１２の表面に、緻密導電膜４０が形成された構造をしている。緻密導電膜４０は、内部に空隙が非常に少ない構造をしており、比抵抗が低い。

本発明に係る厚膜配線構造体の製造方法によれば、無電解めっきが不要で、厚膜配線を短時間で形成することができ、厚膜配線の膜厚のバラツキが小さく、かつ比抵抗が小さい厚膜配線構造体を製造することができる。

上記の本実施形態の厚膜配線構造体の製造方法の作用との対比のため、従来の厚膜配線構造体の製造方法及びその作用について、図面を参照して簡単に説明する。
図４は、従来の厚膜配線構造体の製造方法を示す概略図である。図４（Ａ）はパターン印刷工程中に形成されたパターン塗布体を示す図である。図４（Ｂ）はパターン印刷工程後に得られたパターン形成体を示す図である。図４（Ｃ）は無電解めっき工程後に得られた無電解めっき層形成体を示す図である。図４（Ｄ）は電解めっき工程後に得られた厚膜配線構造体を示す図である。

従来の技術では、はじめに、図４（Ａ）に示すように、基板１０上にパターン形成用ペースト６１が塗布されてなるパターン塗布体８１が形成される。ここで、パターン形成用ペースト６１とは、後に無電解めっきが形成される部分であるパターンを形成するためのペーストである。パターン形成用ペースト６１としては例えば銀ペースト、ニッケルペースト等が用いられる。

従来の技術では、続いて、パターン形成用ペースト６１が乾燥・焼成される。パターン形成用ペースト６１の乾燥・焼成は、例えば、パターン塗布体８１全体が電気炉内で加熱処理されることにより行われる。この乾燥・焼成により、図４（Ｂ）に示すように基板１０の表面にパターン６２が形成されたパターン形成体８２が得られる。パターン６２は、銀、ニッケル等からなる。

従来の技術では、パターン形成体８２のパターン６２に対して無電解めっき処理が行われる。これにより、図４（Ｃ）に示すようにパターン６２の表面に無電解めっき層６５が形成された無電解めっき層形成体８３が形成される。この無電解めっき処理は、一般的に多くの工程と時間を必要とする。例えば、ポリピロール塗布済みＰＥＴフィルムの表面に無電解銅めっきを行う場合、ＰＥＴフィルムの前処理、水洗、塩化パラジウム処理、水洗、無電解銅めっき、水洗、乾燥等の処理が必要になる。そして、この無電解めっき処理は、めっき速度が通常２〜３μｍ／Ｈｒ程度と遅いため、パターン６２の表面に十分な無電解めっき層を形成するのに１時間程度の長時間を要する。

従来の技術では、無電解めっき層形成体８３の無電解めっき層６５に対して電解めっき処理が行われる。これにより、図４（Ｄ）に示すように無電解めっき層６５の表面に電解めっき層７０が形成された厚膜配線構造体５が得られる。なお、電解めっき処理は、めっき速度が通常２０〜５０μｍ／Ｈｒ程度と比較的速い。しかし、電解めっき処理で必要なめっき厚が１０〜２５μｍ程度であるため、電解めっき層を形成するのに３０分程度の長時間を要する。

このように、従来の技術では、処理工程が多い上、処理時間の長い無電解めっき処理工程を含む。このため、厚膜配線構造体５を製造するまでの全体の処理時間が通常２〜５時間程度かかる。また、従来の技術では、めっき厚１０〜２５μｍ程度の厚膜電解めっき処理を行うため、配線パターンが複雑だったり線幅が異なっていたりすると電解めっき層の厚さが配線パターンの場所ごとに異なるバラツキが生じ易い。

これに対し、本実施形態に係る厚膜配線構造体の製造方法では、無電解めっき処理工程を含まず、また厚膜電解めっき処理を行わない。このため、本実施形態に係る厚膜配線構造体の製造方法によれば、厚膜配線を短時間で形成することができ、さらに得られる厚膜配線構造体の緻密導電膜の厚さの配線パターンの場所ごとのバラツキが小さくなる。さらに、本実施形態に係る厚膜配線構造体の製造方法によれば、緻密導電膜が緻密であるため、厚膜配線である緻密導電膜の比抵抗が十分に小さい。

［厚膜配線構造体］
本実施形態に係る厚膜配線構造体は、本実施形態に係る厚膜配線構造体の製造方法で得られた厚膜配線構造体である。この厚膜配線構造体は、本実施形態に係る厚膜配線構造体の製造方法で説明したものと同じであるため、説明を省略する。

本実施形態に係る厚膜配線構造体は、製造の際に、無電解めっき処理工程を含まず、また厚膜電解めっき処理を行わない。このため、本実施形態に係る厚膜配線構造体は、厚膜配線を短時間で形成することができ、さらに緻密導電膜の厚さの配線パターンの場所ごとのバラツキが小さい。また、本実施形態に係る厚膜配線構造体は、緻密導電膜が緻密であるため、厚膜配線である緻密導電膜の比抵抗が十分に小さい。

以上、本発明を実施形態によって説明したが、本発明はこれらに限定されるものではなく、本発明の要旨の範囲内で種々の変形が可能である。

以下、本発明を実施例により更に詳細に説明するが、本発明はこれら実施例に限定されるものではない。

［実施例１］
（ポーラス導電膜形成工程）
はじめに、ＰＥＴフィルムの表面にポリウレタン塗料を塗布し、乾燥させることにより、表面にプライマー層が形成されたＰＥＴ基板を作製した。一方、平均粒子径Ｄ_５０が１０μｍ以下の銀めっき銅粉５０質量部と、マレイン酸銀３０質量部と、テルピネオール２０質量部と、を含む導電性ペーストを調製した。この導電性ペーストをＰＥＴ基板のプライマー層の表面にウェット厚さが４０μｍになるように塗布した。この導電性ペーストが塗布されたＰＥＴ基板を、放電プラズマ焼結装置を用いて２モル％水素−９８モル％ヘリウムガス雰囲気下、マイクロ波出力１．５ｋＷ、ステージ温度１５０℃としプラズマを点灯して１２０秒加熱した。加熱後、ＰＥＴ基板の表面に銅からなるポーラス導電膜が形成されたポーラス導電膜形成体が得られた。ポーラス導電膜は、空隙率が１５体積％であり、比抵抗が２．２×１０^−５Ω・ｃｍであった。

図２は、ポーラス導電膜形成体５２の断面写真である。図２に示すように、ポーラス導電膜形成体５２は、ＰＥＴ基板１０のうち基板本体１１の表面に形成されたプライマー層１２の表面に、ポーラス導電膜３０が形成された構造をしている。なお、図２においては、一見、基板本体１１とプライマー層１２との界面が分かり難い。しかし、図２を精査すると、基板本体１１とプライマー層１２との界面が、図２と同倍率の写真である後述の図３における基板本体１１とプライマー層１２との界面と同様に存在することが分かった。ポーラス導電膜３０は、導電性粉末が焼結して形成されたポーラス導電膜本体３１を骨格とし、ポーラス導電膜本体３１間に空隙３２が形成されている。ポーラス導電膜３０は、内部に空隙３２を有する多孔質構造になっていることが確認された。

（緻密導電膜形成工程）
はじめに、ポーラス導電膜の表面への電着を抑制する抑制剤としてのポリエチレングリコールと、ポーラス導電膜中の空隙の周囲の部分の電着を促進する促進剤としての３−メルカプト−１−プロパンスルホン酸ナトリウムとを含むを含む酸性硫酸銅めっき浴を準備した。次に、ポーラス導電膜が形成されたＰＥＴ基板を、４５℃の酸性硫酸銅めっき浴に浸漬し、電流密度１２Ａ／ｄｍ^２で６００秒間電解したところ、ＰＥＴ基板の表面に銅からなる緻密導電膜が形成された。緻密導電膜は、厚さが３０μｍ、空隙率が０．５体積％であり、比抵抗が３．０×１０^−６Ω・ｃｍであった。

図３は、厚膜配線構造体１の断面写真である。図３に示すように、厚膜配線構造体１は、ＰＥＴ基板１０のうち基板本体１１の表面に形成されたプライマー層１２の表面に、緻密導電膜４０が形成された構造になっていた。緻密導電膜４０は、内部に空隙が非常に少ない構造をしていることが確認された。

１、５厚膜配線構造体
１０ＰＥＴ基板（基板）
１１基板本体
１２プライマー層
２０導電性ペースト
２１導電性粉末
３０ポーラス導電膜
３１ポーラス導電膜本体
３２空隙
４０緻密導電膜
５１ペースト塗布体
５２ポーラス導電膜形成体

Claims

ＰＥＴ基板の表面に、平均粒子径Ｄ _５０が１〜１００μｍの導電性粉末を含む導電性ペーストを塗布し、焼成することにより、内部に空隙を有し、銅からなるポーラス導電膜を形成するポーラス導電膜形成工程と、
前記ポーラス導電膜に電解めっきを行うことにより、前記ポーラス導電膜が緻密化してなる緻密導電膜を形成する緻密導電膜形成工程と、
を有することを特徴とする厚膜配線構造体の製造方法。
前記ＰＥＴ基板の表面に、ポリウレタン塗料の硬化物からなるプライマー層が形成されたことを特徴とする請求項１に記載の厚膜配線構造体の製造方法。
前記ポーラス導電膜の厚さが１０〜３０μｍであることを特徴とする請求項１又は２に記載の厚膜配線構造体の製造方法。
前記ポーラス導電膜は、空隙率が１０体積％以上であることを特徴とする請求項１〜３のいずれか1項に記載の厚膜配線構造体の製造方法。
前記緻密導電膜は、空隙率が１体積％未満であることを特徴とする請求項１〜４のいずれか1項に記載の厚膜配線構造体の製造方法。