JP2011228744A - Ｅｕｖリソグラフィ用反射型マスクブランク - Google Patents

Ｅｕｖリソグラフィ用反射型マスクブランク Download PDF

Info

Publication number
JP2011228744A
JP2011228744A JP2011166856A JP2011166856A JP2011228744A JP 2011228744 A JP2011228744 A JP 2011228744A JP 2011166856 A JP2011166856 A JP 2011166856A JP 2011166856 A JP2011166856 A JP 2011166856A JP 2011228744 A JP2011228744 A JP 2011228744A
Authority
JP
Japan
Prior art keywords
substrate
layer
chuck
reflective layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011166856A
Other languages
English (en)
Other versions
JP4862970B2 (ja
Inventor
Yosiaki Ikuta
順亮 生田
Toshiyuki Uno
俊之 宇野
Ken Ebihara
健 海老原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Publication of JP2011228744A publication Critical patent/JP2011228744A/ja
Application granted granted Critical
Publication of JP4862970B2 publication Critical patent/JP4862970B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/40—Electrostatic discharge [ESD] related features, e.g. antistatic coatings or a conductive metal layer around the periphery of the mask substrate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/54—Absorbers, e.g. of opaque materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/60—Substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/707—Chucks, e.g. chucking or un-chucking operations or structural details
    • G03F7/70708—Chucks, e.g. chucking or un-chucking operations or structural details being electrostatic; Electrostatically deformable vacuum chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • G—PHYSICS
    • G21—NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21K—TECHNIQUES FOR HANDLING PARTICLES OR IONISING RADIATION NOT OTHERWISE PROVIDED FOR; IRRADIATION DEVICES; GAMMA RAY OR X-RAY MICROSCOPES
    • G21K2201/00—Arrangements for handling radiation or particles
    • G21K2201/06—Arrangements for handling radiation or particles using diffractive, refractive or reflecting elements
    • G21K2201/067—Construction details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31551—Of polyamidoester [polyurethane, polyisocyanate, polycarbamate, etc.]
    • Y10T428/31616—Next to polyester [e.g., alkyd]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】基板の表面に形成されている膜と、裏面に形成されている膜との導通を消失させることにより、反射層や吸収層を作成する際における層表面や層中へのパーティクルの付着を防止でき、結果的に欠点を減少させることが可能な反射層付き基板およびＥＵＶマスクブランクの提供。
【解決手段】ＥＵＶリソグラフィ用反射型マスクブランクの製造に使用される反射層付き基板であって、前記反射層が形成されている面とは反対の面に、基板を静電チャックによりチャックして保持するためのチャック層を有し、かつ前記反射層と前記チャック層とは導通がないことを特徴とする反射層付き基板。
【選択図】図１

Description

本発明は、半導体製造等に使用されるＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａ Ｖｉｏｌｅｔ：極端紫外）リソグラフィ用反射型マスクブランク（以下、本明細書において、「ＥＵＶマスクブランク」という。）、ＥＵＶリソグラフィ用反射型マスク（以下、本明細書において、「ＥＵＶマスク」という。）およびそれに用いられる反射層付き基板に関する。
従来、半導体産業において、Ｓｉ基板等に微細なパターンからなる集積回路を形成する上で必要な微細パターンの転写技術として、可視光や紫外光を用いたフォトリソグラフィ法が用いられてきた。しかし、半導体デバイスの微細化が加速している一方で、従来の光露光の露光技術が限界に近づいてきた。光露光の場合、パターンの解像限界は露光波長の１／２程度であり、液浸法を用いても露光波長の１／４程度と言われており、ＡｒＦレーザ（１９３ｎｍ）の液浸法を用いても４５ｎｍ程度が限界と予想される。そこで４５ｎｍ以降の露光技術として、ＡｒＦレーザよりさらに短波長のＥＵＶ光を用いた露光技術であるＥＵＶリソグラフィが有望視されている。本明細書において、ＥＵＶ光とは、軟Ｘ線領域または真空紫外線領域の波長の光線をさし、具体的には波長１０〜２０ｎｍ程度、特に１３．５ｎｍ±０．３ｎｍ程度の光線を指す。
ＥＵＶ光は、あらゆる物質に対して吸収されやすく、かつＥＵＶ光が吸収される物質の屈折率が１に近いため、従来の可視光または紫外光を用いたフォトリソグラフィのような屈折光学系を使用することができない。このため、ＥＵＶ光リソグラフィでは、反射光学系、すなわち反射型のフォトマスクとミラーとが用いられる。
マスクブランクは、フォトマスク製造用のパターニング前の積層体である。反射型フォトマスク用のマスクブランクの場合、ガラス等の基板上にＥＵＶ光を反射する反射層と、ＥＵＶ光を吸収する吸収層とがこの順で形成された構造を有している。反射層としては、高屈折層と低屈折層とを交互に積層することで、光線を層表面に照射した際の光線反射率、より具体的にはＥＵＶ光を層表面に照射した際の光線反射率が高められた多層膜が通常使用される。吸収層には、ＥＵＶ光に対する吸収係数の高い材料を主成分とする材料層が用いられる（例えば、特許文献１参照。）。
反射層および吸収層は、イオンビームスパッタリング法やマグネトロンスパッタリング法を用いて成膜される。反射層および吸収層を成膜する際、成膜チャンバ内で、基板はチャック支持手段によって支持される。基板のチャック支持手段として、機械的チャックおよび静電チャックがあるが、チャック時の発塵が少ないこと等から、静電チャックが好ましく用いられる。しかし、ガラス基板のように導電率の低い基板の場合、例えばシリコンウエハの場合と同程度のチャック力を得るには、高電圧を印加する必要があるため、絶縁破壊を生じる危険性がある。
このような問題を解消するため、特許文献２および３には、基板を静電チャックによりチャックして保持するためのチャック層（以下、チャック層ともいう）を設けることが提案されており、前記チャック層としては、Ｓｉ，Ｍｏ，Ｃｒ，オキシ窒化クロム（ＣｒＯＮ）、又はＴａＳｉのような、ガラス基板よりも高い導電率の物質の導電膜が記載されている。
また、特許文献４には、前記導電膜に加えて、電界印加により誘電分極を生じる膜、例えばＢａＴｉＯ3、ＰＺＴ（ＰｂＺｒ1−ｘＴｉxＯ3）などの膜も、前記チャック層として使用可能であることが記載されている。
特開２００２−３１９５４２号公報（米国特許第６７４９９７３号明細書） 特表２００３−５０１８２３号公報 特開２００５−２１００９３号公報 特開２０００−２０８５９４号公報
上記のような反射層が基板の表面に形成され、かつ基板を静電チャックによりチャックして保持するための膜が基板裏面に形成されている場合、基板の両方の面に膜が形成されているため、各々の膜に導通が生じる可能性がある。導通が生じていると、基板表面の帯電により、パーティクルが吸い寄せられ、基板上の欠点が増加する問題がある。
また、ＥＵＶマスクを作製する場合、反射層、中間層、吸収層など各種層を形成する工程、およびＥＵＶマスクブランク上のレジスト膜にレーザ光線や電子線などを用いてパターンを描画する工程、さらには投影露光機により微細回路パターンが形成されたＥＵＶマスクを用いてＳｉウェハなどの基板上レジストにマスク上に形成されたパターンを縮小転写する工程など各種工程が存在する。前記各種工程においては、許容範囲以上のパーティクル数が存在すると所望の微細回路パターンが寸法精度よく得られないため、層表面や層中へのパーティクル付着を極力抑制する必要がある。
本発明は、基板の表面に形成されている膜と、裏面に形成されている膜との導通を消失させることにより、反射層や吸収層を作製する際における層表面や層中へのパーティクルの付着を防止でき、結果的に欠点を減少させることが可能な反射層付き基板およびＥＵＶマスクブランク、およびそれにより形成されるＥＵＶマスクを提供することを目的とする。
本発明は、下記の内容を提供する。
ＥＵＶリソグラフィ用反射型マスクブランクの製造に使用される反射層付き基板であって、前記反射層が形成されている表面とは反対の面である裏面に、基板を静電チャックによりチャックして保持するためのチャック層を有し、かつ前記反射層と前記チャック層とは導通がないことを特徴とする反射層付き基板。
基板上に反射層および吸収層を有し、かつ前記反射層および前記吸収層が形成されている表面とは反対の面である裏面に、基板を静電チャックによりチャックして保持するためのチャック層を有し、かつ前記反射層および前記吸収層と前記チャック層とは導通がないことを特徴とするＥＵＶリソグラフィ用反射型マスクブランク。
また、本発明によれば、欠陥の少ないＥＵＶマスクブランクをパターニングすることで、欠陥の少ないＥＵＶマスクを形成することが可能となる。欠陥の少ないＥＵＶマスクを用いることで、効率的な露光が実現される。
本発明の反射層付き基板は、チャック層と反射層との導通が消失されており、一部のパーティクルがマイナス（またはプラス）に荷電した基板上にひきつけられなくなるため、パーティクルの発生を防止でき、結果的に欠陥の少ない反射層付き基板を得ることができる。また、本発明のＥＵＶマスクブランクは、チャック層と積層膜との導通が消失されており、一部のパーティクルがマイナス（またはプラス）に荷電した基板上にひきつけられなくなるため、パーティクルの発生を防止でき、結果的に欠陥の少ないＥＵＶマスクブランクを得ることができる。
本発明の反射層付き基板は、欠陥が少ないＥＵＶマスクブランクを製造できるため、特にＥＵＶの露光用マスクとして有用である。
本発明の反射層付き基板、ＥＵＶマスクブランクおよびＥＵＶマスクは、上記の様に膜間（反射層およびチャック層との膜間、反射層および吸収層とチャック層との膜間）の導通が消失しているので、層表面や層中へのパーティクルの付着が抑制され、結果的に欠点の少ないＥＵＶマスクを形成でき、効率的な露光が可能となる。
図１は、本発明のＥＵＶマスクブランクの縦断面模式図である。 図２は、特許文献１の図面に記載されている反射層付き基板の縦断面模式図である。 図３は、特許文献１に記載の方法で形成された実際の反射層付き基板の縦断面模式図である。 図４は、特許文献１の図面に記載されているチャック層付き基板の縦断面模式図である。 図５は、特許文献１に記載の方法で形成された実際のチャック層付き基板の縦断面模式図である。 図６は、特許文献１に記載の方法で形成された実際のＥＵＶマスクブランクの縦断面模式図である。 図７（ａ）は基板上に円形の吸着層が形成されたＥＵＶマスクブランクの横断面模式図であり、図７（ｂ）は基板上に四角形の吸着層が形成されたＥＵＶマスクブランクの横断面模式図である。 図８は、導通を有するＥＵＶマスクブランクが静電チャックされた場合の電荷の状況を表した縦断面模式図である。 図９（ａ）は基板上に円形の反射層が形成されたＥＵＶマスクブランクの横断面模式図であり、図９（ｂ）は基板上に四角形の反射層が形成されたＥＵＶマスクブランクの横断面模式図である。 図１０（ａ）は、基板の側面に削除部を設けたＥＵＶマスクブランクの縦断面模式図であり、図１０（ｂ）は、基板の裏面に削除部を設けたＥＵＶマスクブランクの縦断面模式図であり、図１０（ｃ）は、基板の表面に削除部を設けたＥＵＶマスクブランクの縦断面模式図である。 図１１は、基板と積層膜との間に絶縁膜を設けたＥＵＶマスクブランクの縦断面模式図である。
本発明のＥＵＶマスクブランク１は、図１のとおり、基板１０の表面１０ａに反射層２０を形成した構造となっている。また、基板１０の裏面１０ｂには、基板を静電チャックによりチャックして保持するためのチャック層（以下、チャック層ともいう）５０が形成されている。なお、ＥＵＶマスクブランクとしては、ＥＵＶ光を吸収する吸収層３０、および必要に応じて反射層２０と吸収層３０との間に中間層（図示せず）を形成する必要がある場合が多い。前記中間層は、吸収層に半導体微細回路パターン原版を形成する際にエッチングを停止させる層として下層の反射層を保護する役割を有している。
なお、本発明において、「反射層付き基板」とは、反射層およびチャック層が形成された基板を意味し、「チャック層付き基板」とは、チャック層のみが形成された基板を意味する。
ＥＵＶマスクブランクや反射層付き基板に用いられる基板は、ＥＵＶマスクブランク用の基板としての特性を満たすことが要求される。そのため、基板は、低熱膨張係数（０±１．０×１０-7／℃であることが好ましく、より好ましくは０±０．３×１０-7／℃、さらに好ましくは０±０．２×１０-7／℃、さらに好ましくは０±０．１×１０-7／℃、特に好ましくは０±０．０５×１０-7／℃）を有し、平滑性、平坦度、およびマスクブランクまたはパターン形成後のフォトマスクの洗浄等に用いる洗浄液への耐性に優れたものが好ましい。基板としては、具体的には低熱膨張係数を有するガラス、例えばＳｉＯ2−ＴｉＯ2ガラス等を用いるが、これに限定されず、β石英固溶体を析出した結晶化ガラスや石英ガラスやシリコンや金属などの基板を用いることもできる。また、基板は、高剛性の基板であることが好ましい。具体的には、比剛性が３．０×１０7ｍ2／ｓ2以上であって、ポアソン比が１．１６〜０．２５であることが好ましい。
ＳｉＯ2−ＴｉＯ2ガラスとは、ＴｉＯ2がドープされたＳｉＯ2ガラスである。ＳｉＯ2−ＴｉＯ2ガラスは、ＴｉＯ2を３〜１０質量％含有するシリカガラスであることが好ましい。ＴｉＯ2の含有量が３質量％未満であるとゼロ膨張にならないおそれがあるからである。また、１０質量％を超えると熱膨張係数が負となる可能性があるからである。ＴｉＯ2濃度は、より好ましくは５〜９質量％である。
また、ＳｉＯ2−ＴｉＯ2ガラス中の水素分子含有量が５×１０17分子／ｃｍ3未満であることが好ましい。ガラス中の水素分子含有量が５×１０17分子／ｃｍ3以上では、反射層を成膜してＥＵＶリソグラフィ用光学部材を形成する場合、超高真空下での成膜中にガラス中の水素分子がチャンバー内に拡散し、水素分子が膜中に取り込まれる現象が発生する可能性があるからである。または超高真空下での使用中に徐々に水素分子が膜内に拡散し、水素分子を含んだ膜が形成される現象が発生する可能性があるからである。上記現象が生じると、膜の密度が変化し、多層膜の光学設計からズレを生じたり、水素分子濃度の経時変化により多層膜の光学特性が変化する可能性がある。
さらに、ＳｉＯ2−ＴｉＯ2ガラスは、ＯＨ基濃度は６００ｗｔｐｐｍ以下であることが好ましい。ＯＨ基濃度が上記値よりも高い場合は、水素のトラップ効果が抑制され、水素は拡散しやすくなり、放出されやすくなるので好ましくない。
前記基板は、反射層の成膜面が、Ｒｍｓ（二乗平方根粗さ、以下同じ）が０．１５ｎｍ以下の表面粗さを有する平滑な表面と、１００ｎｍ以下の平坦度を有していることがパターン形成後のフォトマスクにおいて高反射率および転写精度が得られるために好ましい。一方、基板の裏面は、静電チャックによる発塵を最小限に抑えるために、Ｒｍｓ（０．５ｎｍ以下の平滑な面であることが好ましい。基板の大きさや厚みなどはマスクの設計値等により適宜決定されるものであるが、通常は、外形６インチ（１５２．４ｍｍ）角で、厚さ０．２５インチ（６．３ｍｍ）のＳｉＯ2−ＴｉＯ2ガラスを用いることが多い。
反射層付き基板やＥＵＶマスクブランクに用いられる反射層は、ＥＵＶマスクブランクの反射層として所望の特性を有するものである限り特に限定されない。ここで、反射層に特に要求される特性は、高ＥＵＶ光線反射率の膜であることである。具体的には、ＥＵＶ光の波長領域の光線を反射層表面に照射した際に、波長１３．５ｎｍ±５ｎｍの光線反射率の最大値が６０％以上であることが好ましく、６５％以上であることがより好ましい。
上記の特性を満たす反射層としては、Ｓｉ膜とＭｏ膜とを交互に積層させたＳｉ／Ｍｏ多層膜、ＢｅとＭｏ膜とを交互に積層させたＢｅ／Ｍｏ多層膜、Ｓｉ化合物とＭｏ化合物層とを交互に積層させたＳｉ化合物／Ｍｏ化合物多層膜、Ｓｉ膜、Ｍｏ膜およびＲｕ膜をこの順番に積層させたＳｉ／Ｍｏ／Ｒｕ多層膜、Ｓｉ膜、Ｒｕ膜、Ｍｏ膜およびＲｕ膜をこの順番に積層させたＳｉ／Ｒｕ／Ｍｏ／Ｒｕ多層膜が挙げられる。
前記反射層を成膜する手順は、マグネトロンスパッタリング法やイオンビームスパッタリング法といったスパッタリング法を用いて反射層を成膜する際に通常実施される手順であってよい。例えば、イオンビームスパッタリング法を用いて、Ｓｉ／Ｍｏ多層膜を成膜する場合を例にとると、ターゲットとしてＳｉターゲットを用い、スパッタガスとしてＡｒガス（ガス圧１．３×１０-2Ｐａ〜２．７×１０-2Ｐａ）を使用して、イオン加速電圧３００〜１５００Ｖ、成膜速度０．０３〜０．３０ｎｍ／ｓｅｃで厚さ４．５ｎｍとなるようにＳｉ膜を成膜し、次に、ターゲットとしてＭｏターゲットを用い、スパッタガスとしてＡｒガス（ガス圧１．３×１０-2Ｐａ〜２．７×１０-2Ｐａ）を使用して、イオン加速電圧３００〜１５００Ｖ、成膜速度０．０３〜０．３０ｎｍ／ｓｅｃで厚さ２．３ｎｍとなるようにＭｏ膜を成膜することが好ましい。これを１周期として、Ｓｉ膜およびＭｏ膜を３０〜５０周期積層させることによりＳｉ／Ｍｏ多層膜が成膜される。反射層全体の厚さは、２００〜４００ｎｍであることが好ましい。
前記反射層の成膜方法は、スパッタリング法である限り特に限定されず、マグネトロンスパッタリング法またはイオンビームスパッタリング法のいずれであってもよい。但し、欠点が少なく、膜厚均一性に優れた膜が得られることからイオンビームスパッタリング法で成膜することが好ましい。
スパッタリング法を用いて反射層を成膜する際、面内の膜厚の均一性の要求のために、回転体により基板を支持することで、基板を回転させながら成膜を行うことが一般的に行われている。本発明の反射層付き基板やＥＵＶマスクブランクに用いられる反射層においても、面内の膜厚の均一性の要求のために、静電チャック等で基板を保持し、回転体を用いて基板を回転させながら成膜を行うことが好ましい。なお、反射層のみならず、吸収層、中間層、チャック層等の他の層であっても同様に基板を回転させながら成膜することが好ましい。
本発明の反射層付き基板やＥＵＶマスクブランクにおいて、成膜後の反射層の表面が酸化されるのを防止するため、反射層の最上層は酸化されにくい組成の層とすることが好ましい。酸化されにくい組成の層は反射層のキャップ層として機能する。キャップ層として機能する酸化されにくい組成の層の具体例としては、Ｓｉ層、Ｒｕ層、ＴｉＯ2層を例示することができる。反射層がＳｉ／Ｍｏ膜の多層膜である場合、最上層をＳｉ層とすることによって、該最上層をキャップ層として機能させることができる。その場合キャップ層の膜厚は、１１．０±２ｎｍ、特に１１．０±１ｎｍであることが好ましい。
本発明の反射層付き基板およびＥＵＶマスクブランクは、前記反射層が形成されている表面とは反対の面（裏面）にチャック層を有している。チャック層は、成膜時またはマスクの露光時の保持手段として用いられる静電チャックのチャック部材として作用する。チャック層は、基板を静電チャックによりチャックして保持するためのチャック層であり、静電チャックにより基板をチャックする方式にもよるが、導電性の高い導電膜や電界印加によって誘電分極を生じる誘電体膜であることが好ましい。具体的には、チャック層とは、体積抵抗率が１０6Ω・ｃｍ以下の膜、特に１０5Ω・ｃｍ以下の膜であることが好ましい。なお、体積抵抗率は、導電膜（体積抵抗率が１０-3Ω・ｃｍ以下の膜）の場合４端子法で測定し、誘電体膜の場合ＡＳＴＭ−Ｄ２５７を用いて測定する。チャック層が導電膜の場合、導電膜のシート抵抗は、反射層の絶縁破壊が生じないようにする点で、１００Ω／□以下であることが好ましい。
また、チャック層の表面硬度は高いことが好ましい。チャック層付き基板を静電チャックにチャックして保持して反射層付き基板やＥＵＶマスクブランクの形成に使用した際に、静電チャックとチャック層との擦れによってパーティクルが発生することが防止することが可能となるからである。チャック層のビッカーズ硬度が２００以上であることが好ましい。チャック層のビッカーズ硬度が２００以上であれば、チャック層付き基板を静電チャックに固定してＥＵＶマスクブランクの製造に使用した際に、静電チャックとチャック層との擦れによってパーティクルが発生することを防止する効果に優れている。
また、チャック層の表面は、静電チャックとチャック層との擦れによるパーティクルの発生防止の点で、平滑性に優れることが好ましい。具体的には、チャック層の表面の平滑性は、Ｒｍｓで２ｎｍ以下であることが好ましい。チャック層の表面の平滑性がＲｍｓで２ｎｍ以下であれば、チャック層付き基板を静電チャックに固定した場合に安定して十分なチャック保持力が得られるだけでなく、静電チャックとチャック層との擦れによってパーティクルが発生することを防止する効果に優れている。
また、チャック層は、積層構造（例えば、２層構造であり、組成がＣｒであって、下層はＢを含有せず、上層はＢを含有する層）や、傾斜組成構造（例えば、Ｂの含有量を膜厚に従って変化させた層）とすることも可能である。
チャック層は、上記シート抵抗値を満たすものであれば特に限定されないが、Ｃｒ、Ｎｉ、Ｔｉ、Ｔａ、Ｍｏ、ＳｉおよびＷからなる群から選ばれる１種以上の金属材料であることが好ましく、特にＣｒであることが以下の理由から好ましい。上記金属材料のチャック層中の含有率は、１０〜７０ａｔ％であることがチャック層能力の点で好ましい。また、チャック層は、ＩＴＯや酸化スズなどの金属酸化物材料であってもよい。
導電膜は、基板を静電チャックで強固に固定することが好ましいため、シート抵抗が１００Ω／□以下であることが好ましい。導電膜のシート抵抗は、導電膜の電気伝導率、導電膜の面積および膜厚によって決定される。Ｃｒは、電気伝導率が高いため、導電膜のシート抵抗を１００Ω／□以下にするのに好都合である。また、Ｃｒで構成された導電膜は、基板との密着性に優れている。
チャック層は、上記金属材料のみならず、平均濃度１〜７０ａｔ％でＢ（ホウ素）を含有してもよい。つまり、チャック層は、金属とＢからなる膜であることが好ましい。さらに、チャック層中にＮを含有させてもよい。Ｎを含有させることによって、チャック層で発生する応力（具体的には、圧縮応力）を高めることができるため好ましい。
さらに、チャック層は、金属単体であるのみならず、金属窒化物であってもよい。また、チャック層が金属窒化物である場合、前記材料に酸素（Ｏ）を含まないことが好ましい。また、チャック層はチャック層の膜厚方向で組成が異なっていてもよく、チャック層の基板側には、窒素（Ｎ）を含み、前記チャック層のうち表面側には、酸素（Ｏ）及び炭素（Ｃ）を含んでもよい。
また、露光時に基板を静電チャックで固定する場合は、チャック層が導電膜の場合、上述のとおり、導電膜のシート抵抗が１００Ω／□以下であることが好ましい。しかし、これは、あくまで基板を固定するために必要な抵抗値であって、反射層を成膜する場合は、基板そのものを回転して成膜する場合があるため、回転しても基板が外れないような静電力がさらに必要になる場合がある。具体的には、導電膜のシート抵抗が２０Ω／□以下であることが好ましい。
チャック層の膜厚は、１０〜５００ｎｍであることが好ましい。チャック層の膜厚が１０ｎｍ未満であると、チャック層付き基板を静電チャックに固定した際にチャック層力が不足するおそれがある。また、基板の成膜面にスパッタリング法を用いて成膜する際に、異常放電が起こり、パーティクルが発生するおそれがある。また、チャック層付き基板を静電チャックに固定し、高電圧を引加した際に基板が絶縁破壊するおそれがある。チャック層の膜厚が５００ｎｍ超である場合、これ以上の膜厚であってもチャック層力の向上にはもはや寄与せず、チャック層の形成に要する時間が増加し、チャック層の形成に要するコストが増加するため好ましくない。また、チャック層の膜厚が必要以上に大きくなるため、膜剥れが発生するおそれが増加する可能性がある。チャック層の膜厚は、３０〜４００ｎｍ、特に５０〜２００ｎｍであることが好ましい。
チャック層は、公知の成膜方法、例えば、マグネトロンスパッタリング法、イオンビームスパッタリングといったスパッタリング法、ＣＶＤ法、真空蒸着法、電解メッキ法等を用いて形成することができる。
ＥＵＶマスクブランクにパターン形成する場合、微細なパターンを形成するために、通常は電子ビーム描画技術を用いてパターン形成を行う。電子ビーム描画技術を用いたパターン形成を行うためには、まず、ＥＵＶマスクブランクの吸収層表面に電子ビーム描画用のレジストを塗布し、ベーキング処理、たとえば１００〜２００℃でベーキング処理を行う。次に、レジスト表面上に電子ビーム描画装置を用いて電子ビームを照射し、その後現像することでレジストパターンを形成する。これらの手順は、主として、ＥＵＶマスクブランクを静電チャックに固定した状態で実施される。
またＥＵＶマスクを用いて、Ｓｉウェハー上のレジスト膜上にマスク上に形成された微細回路パターンを縮小投影する場合、ＥＵＶマスクの反射層の反射率は６０〜７０％程度であり、ＥＵＶマスクに入射する光の３０〜４０％はＥＵＶマスクに吸収されることとなるため、結果的にＥＵＶマスクの基板温度が上昇する。
上記ＥＵＶマスクパターン形成の際やＥＵＶマスクを使用して微細回路を縮小投影露光する場合、電子線や極紫外線（ＥＵＶ光）の吸収によりＥＵＶマスクの温度が上昇する。ＥＵＶマスクの温度上昇はパターン精度に悪影響を及ぼすおそれがあることから好ましくない。このため、パターン形成の際にＥＵＶマスクを冷却することが検討されている。
ＥＵＶマスクの冷却方法としては、様々な方法が考えられるが、例えば、静電チャック内部に液体や気体を流通させて基板を冷却する方法、またはピンチャックと基板との空隙部分に気体を流通させて基板を冷却する方法がある。これらの方法において、基板の冷却効率にはチャック層の熱伝導性が大きく影響する。チャック層の熱伝導率が、２．８Ｊ／ｃｍ・ｓｅｃ・℃以上であれば、チャック層が熱伝導性に優れるため、基板の冷却効率に悪影響が及ぶことがない。チャック層の熱伝導率は、３．０Ｊ／ｃｍ・ｓｅｃ・℃以上であることがより好ましく、３．２Ｊ／ｃｍ・ｓｅｃ・℃以上であることがさらに好ましい。
本発明の反射層付き基板においては、反射層とチャック層とは導通がないことを特徴としている。また、本発明のＥＵＶマスクブランクにおいては、反射層および吸収層とチャック層とは導通がないことを特徴としている。通常、反射層、吸収層やチャック層は、その平滑性や低欠陥等の要請から、スパッタリング法により形成することが一般的である。本願の図２には、特許文献１の図１に記載されているＥＵＶマスクブランクの断面図が記載されており、ＥＵＶマスクブランク１００は、基板１１１の上に、反射層１１２、中間層１１３および吸収層１１４をこの順に積層した構造になっている。
スパッタリング法で、特に何も施策をすることなくそのまま成膜すると、スパッタ粒子はターゲットから基板に向かって飛来するが、その飛来方向はある程度分布を有して広がった方向となる。また飛来中に他のスパッタ粒子や雰囲気中の元素と衝突し、スパッタ粒子の方向性が失われさらに前記スパッタ粒子の飛来方向が無秩序になる可能性がある。このようなスパッタ粒子の入射角度の分布および無秩序性により、スパッタ粒子は基板表面に衝突し堆積するだけでなく、基板の側面や裏面にも自然と回り込むこととなる。またスパッタリング法などにより特定の膜を形成する場合、膜の膜厚均一性を確保し、改善するため、ターゲットから飛来するスパッタ粒子の入射方向（最も多くのスパッタ粒子が飛来する入射角度）に対して、基板を傾けて成膜することも可能である。この場合、特に何も施策を施すことなく成膜すると、膜は基板の表面だけでなく、基板の側面や裏面にも自然と形成されることとなる。
例えば、特許文献１の実施例においては、反射層（および吸収層）はＤＣマグネトロンスパッタ法により形成されたと記載されている。このスパッタリング法においては、特に何らの施策も施されていないため、上記説明により、膜は基板の側面や裏面に回り込んでいると考えられる。特許文献１の図１には、実施例により形成されたＥＵＶマスクブランクとして、本願の図２のようなＥＵＶマスクブランクが記載されているが、実際に製造されるＥＵＶマスクブランクは、図３のように、反射層（および吸収層）が基板の側面、場合によっては裏面まで形成されている構造をしていることになっていると考えられる。
図３においては図２と同様に、基板１１１の上に、反射層１１２、中間層１１３および吸収層１１４をこの順に積層した構造となっているが、基板の側面に到達したスパッタ粒子が側面で積層し回り込み部１２０を形成している。なお、反射層１１２、中間層１１３および吸収層１１４は、それぞれがスパッタリング法により形成される場合が多く、その場合は、各層の形成において回り込みが発生し、回り込み部１２０を形成することとなる。なお、図３においては各膜の回り込み部１２０は、図中左側側面にのみ記載されているが、実際には、形成される膜の膜厚均一性を確保するために、基板を回転させながら成膜することが一般的であるため、この回り込み部１２０は基板の全周に形成されることとなる。また、回り込み部１２０は、場合によっては裏面にも形成され、この場合も、裏面の全周に形成されることとなる。
チャック層についても、上記と同様の理由により、回り込み部を形成することとなる。例えば、本願の図４には、特許文献２の図４と同様に、基板１１１の裏面にチャック層１２５を形成したＥＵＶマスクブランク用のチャック層付き基板２００の断面図が記載されている。
しかし、前述したとおり、通常のスパッタリング法で形成されたチャック層は、特に何も施策をすることなくそのまま成膜すると、基板１１１の表面に積層されるのみならず、基板１１１の側面や裏面にも自然と膜が回り込むこととなる。よって、実際に製造されるチャック層付き基板は図５のような構成をしていることになる。
図５においては図３における反射層と同様に、基板１１１の裏面にチャック層１２５を形成した構造となっており、基板の側面に到達したスパッタ粒子が側面で積層し回り込み部１３０を形成している。なお、反射層の場合と同様、回り込み部１３０は基板の側面の全周のみならず、場合によっては表面の全周にも形成されうる。
ＥＵＶマスクブランクを製造する場合、通常、まず基板の裏面にチャック層を形成し、その後、チャック層を静電チャックして保持することで基板をチャックして保持しながら、反射層、中間層および吸収層を形成する方法が一般的である。よって、図６（ａ）に記載されているとおり、ＥＵＶマスクブランクにおいては、特に何も施策をすることなくそのまま成膜すると、図３における回り込み部１２０と図５における回り込み部１３０がお互いにオーバーラップし、オーバーラップ部１４０が形成される形となる。その結果、反射層１１５とチャック層１２５とで導通を生じる結果となる。この回り込み部１２０および１３０は、前述したとおり、特許文献１および２では特に記載されていないが、特に何も施策をすることなく通常のスパッタリング法で成膜すれば、必然的に現れる部分である。なお、この場合も、オーバーラップ部１４０は、回り込み部１２０および１３０と同様に、基板の表面の全周に形成されうる。
なお、図６においては、基板の側面にてオーバーラップ部１４０が形成されているが、膜の形成時の条件設定によっては、図６（ｂ）に記載されているとおり、基板の反射層を形成する面や、吸収層を形成する面においてもオーバーラップ部１４０が形成される可能性もある。なお、この場合も、オーバーラップ部１４０は、回り込み部１２０および１３０と同様に、基板の裏面の全周に形成されうる。
上記導通が生じることにより発生する問題点について以下説明する。
反射層付き基板やＥＵＶマスクブランクを製造する場合、チャック層と静電チャックとが成膜中に接触しているため、吸収層の膜剥れや、成膜時の異常放電等によるパーティクルが発生する可能性がある。このようなパーティクルの発生により、製品（反射層付き基板、ＥＵＶマスクブランク、またはＥＵＶマスク）における欠陥が多くなり、高品質の製品が得られない問題が生じる。従来の透過型マスクを用いたパターン転写の場合には、露光光の波長が紫外域（１５０〜２４７ｎｍ程度）と比較的長いため、マスク面に凹凸欠陥が生じても、これが重大な欠陥とまではなりにくく、そのため従来では成膜時のパーティクルの発生は課題としては格別認識されていなかった。しかし、ＥＵＶ光のような短波長の光を露光光として用いる場合には、マスク面上の微細な凹凸欠陥があっても、転写像への影響が大きくなるため、パーティクルの発生は無視できない。
また、導通が生じることによるさらなる問題点を、図８を用いて説明する。図８は、静電チャック６０を用いて基板１０をチャックして保持する場合の断面図を示している。静電チャック６０をプラス（またはマイナス）に帯電させることで、チャック層５０と静電チャック６０とを静電的に強固に固着させることができる。そうすると、静電チャック６０が接している基板側の面（チャック層５０）は、静電チャックの電荷とは反対の電荷、つまりマイナス（またはプラス）に帯電していることになる。もし、前述したようなオーバーラップ部１４０が形成されることで反射層２０とチャック層５０とが導通していると、チャック層５０に帯電した電荷が反射層側にも流れ、反射層、中間層や吸収層といった膜を成膜する基板表面が帯電することとなる。
スパッタリング法で成膜するチャンバー内のパーティクルは、通常プラスまたはマイナスに帯電しているため、上記のとおり基板表面が帯電していると、一部のパーティクルがマイナス（またはプラス）に荷電した基板上にひきつけられることとなり、結果的に膜中の欠点数が多くなる可能性がある。また、反射層が多層膜である場合、反射層における第１層目を形成した後でも導通は生じる可能性があるため、第１層目を形成した直後に電荷を帯びる結果、他の多層膜を構成するすべての膜の成膜中において、パーティクルがひきつけられ、結果的に反射層中に広い範囲で欠点を生じさせる可能性がある。また、このパーティクルが基板上にひきつけられる状況は、反射層を形成している場合のみならず、吸収層や中間層を形成している場合でも起こりうる。この場合は、パーティクスの付着がさらに助長されることとなる。
また、ＥＵＶマスクブランクおよびＥＵＶマスクにおいて、パターンが形成される基板の表面に形成された膜と静電チャックによりチャックして保持するため裏面に形成されたチャック層との間に導通があると以下のような別な問題が生じる。ＥＵＶマスクブランク上のレジスト膜に電子線やレーザ光を用いて微細回路パターンを描画する工程、およびＥＵＶマスクブランク上の吸収層をプラズマエッチングを用いてパターニングする工程、パターンが形成されたＥＵＶマスクを用いてＳｉウェハー上レジスト膜にパターンを縮小転写する露光の工程などの各工程においては、ＥＵＶマスクブランクおよびＥＵＶマスクは静電チャックによりチャックして保持されるが、上述の理由により、基板表面に形成された膜も帯電が生じ、形成されたパターンに絶縁破壊などのダメージが生じる可能性がある。
本発明においては、上記問題点に鑑み、反射層（および吸収層）とチャック層とが導通していない構成を有する反射層付き基板やＥＵＶマスクブランクとすることにより、基板表面に形成された膜の帯電を防止することができ、静電気力などによってパーティクルが基板上にひきつけられることがなくなり、結果的に欠陥が少ない反射層付き基板やＥＵＶマスクブランクを形成できることを見出したものである。
さらに、基板の側面に膜が回りこまなければ、基板の搬送時に発生する接触による側面からの膜の剥がれを防止でき、さらにパーティクルの発生を防止できる、という別な効果も有する。
なお、導通していない、とは、反射層付き基板の場合は、反射層とチャック層との間の抵抗値が１ＭΩ以上であることを意味し、特に５ＭΩ以上、１０ＭΩ以上、さらには測定不可能な程度まで抵抗値が高いことが好ましい。また、反射層とチャック層との間の抵抗値は、露光エリア（通常は基板中央の１０４×１３２ｍｍの四角形のエリア）に相当する領域内の１点と、基板裏面に形成された静電チャックのために必要な膜の、静電チャックに使用される領域内の１点との２点間で、２端子法あるいは４端子法により測定した場合の抵抗値を用いることが可能である。なお、ＥＵＶマスクブランクの場合は、反射層および吸収層とチャック層（低反射層を有する場合は、低反射層）との間の抵抗値が上述したような値となることを意味する。
また、図６におけるオーバーラップ部１４０は、上述したような理由により、できるだけ少ないほうが好ましく、存在しないことが特に好ましい。なお、後述する絶縁膜を形成した場合は、オーバーラップ部１４０が存在していても、絶縁膜により導通が生じなくなるため、特に問題はない。
上記のような反射層とチャック層との導通がない反射層付き基板としては、下記のような態様が考えられる。なお、下記の態様は、反射層とチャック層との導通がない場合について記載しているが、反射層および吸収層とチャック層との導通がないＥＵＶマスクブランクについても同様の態様が可能である。
（第１の態様）
第１の態様としては、チャック層の形成領域を基板よりも小さくすること、具体的には、基板の端に近い周辺部分にはチャック層を設けず、中央部分にのみチャック層を有する態様や、基板の裏面に導通を消失させるような不導通部を有する態様が挙げられる。チャック層の形成領域を小さくすれば、反射層が回り込んできたとしても、チャック層の形成領域がその回り込んだ領域から離れているため、お互いの膜のオーバーラップが存在せず、導通が生じないからである。上記理由により、不導通部は、図７のとおり、基板全周にわたって形成されていることが好ましい。
チャック層５０の形成領域は、図７（ａ）または（ｂ）にあるとおり、チャック層の形状が円形状であるのか四角形状であるのかにかかわらず、基板１０の端からチャック層５０の形成領域までの距離Ｄが２ｍｍ以上、特に３５ｍｍ以上、さらには５０ｍｍ以上、１００ｍｍ以下であることが好ましい。また、前記不導通部の形成領域を、前記形成領域における幅の最小値ｄ（不導通部の幅が一定でない場合もあるため、基板全周において最も狭い幅を意味する）で表した場合、２ｍｍ以上、特に３５ｍｍ以上、さらには５０ｍｍ以上、１００ｍｍ以下であることが好ましい。なお、不導通部の形成位置は、基板の端に限定されない。上記範囲であれば、反射層とチャック層との導通を消失させることができ、欠陥の発生が少ない反射層付き基板を得ることが可能となる。
なお、特許文献３の［００１９］には、基板の端から３０ｍｍの範囲にチャック層を記載しないことで、静電チャック時の基板周縁部からのパーティクル発生を防止できるとしている。確かに、基板の周縁部に膜を形成しなければ、そこからの膜剥がれによりパーティクルの発生は防止できる。しかし、反射層や、その上に中間層や吸収層を形成した場合、膜は、基板側面のみならず、基板の裏面まで膜は回り込むことが多い。よって、端から３０ｍｍの部分にチャック層を形成しなかったとしても、その部分には反射層が積層され、チャック層と反射層との間で導通が生じる可能性がある。つまり、引用文献３の方法では、本願発明の目的は達成できない。
チャック層の膜形状は、円（図７（ａ）に記載）、楕円、三角形または四角形（図７（ｂ）に記載）等の多角形等特に限定されない。しかし、静電チャックが円形である場合が多いため、密着性の観点から、チャック層の形状も、静電チャックと同じ形状であること、つまり静電チャックと同じか小さい円形状であること、具体的にはチャック層の円形状の円の直径が静電チャックの断面形状の円の直径と同じか小さいことが好ましい。さらに、下記の理由で小さいことがより好ましい。
さらに、チャック層の形成領域の面積は、静電チャックで基板を保持した場合の基板への接触面積よりも小さいことが好ましい。よって、静電チャックが円形状の場合、チャック層の円形状の円の面積は、静電チャックで基板を保持した場合の基板への接触面積よりも小さいことが好ましい。その理由を下記に説明する。
イオンビームスパッタリング法を用いて、基板上に反射層として、Ｓｉ膜（低屈折率層、膜厚４．５ｎｍ）と、Ｍｏ膜（高屈折率層、膜厚２．３ｎｍ）と、を交互に３０〜５０層成膜して、Ｓｉ／Ｍｏ多層膜を成膜した場合、基板には反射層の成膜により４００〜５００ＭＰａの圧縮応力が加わる。反射層を成膜する際、基板は静電チャックによってチャックして保持されている。
例えば、ＥＵＶマスクブランク用のＳｉＯ2−ＴｉＯ2基板として、一般的に使用されるガラス基板（外形６インチ（１５２．４ｍｍ）角、厚さ６．３ｍｍ、熱膨張率０．２×１０-7／℃、ヤング率６７ＧＰａ、比剛性３．１×１０7ｍ2／ｓ2）に、反射層の成膜による４００〜５００ＭＰａの圧縮応力が加わった場合、基板は反射層側に１．９〜２．１μｍ程度凸状に反った状態に変形する。ＥＵＶマスクブランクにおいて、平坦度の許容限界値はマスクブランクの端から端までで１００ｎｍ以下である。なお、反射層を成膜後の基板の平坦度とは、反射層上の平坦度を意味する。
上記のような圧縮応力が発生した場合、その圧縮応力により、反射層側から見て、基板は中央が膨らんだ形状となる。よって、成膜中の基板の裏面を静電チャックで支持した場合、反射層を成膜していくことで基板中央が膨らむ結果、静電チャックと基板とは、静電チャックの端の部分により大きい力がかかるようになる。成膜中は、成膜時の膜厚のばらつきを最小限に抑えるため、基板を回転させることが多いが、最も大きな力がかかるのは、静電チャックと基板との接触部分のうち、静電チャックの端の部分になる。よって、その部分に膜を形成しないようにすることで、成膜時に静電チャックと基板との接触により発生するチャック層起因のパーティクルの発生を防止できる。なお、静電チャックは、１個のチャックにより基板をチャックして保持することを予定して記載しているが、静電チャックの数は１個のみならず複数であってもよい。
チャック層起因のパーティクルの発生を防止するために、チャック層の形成領域は、静電チャックで基板を保持した場合の、静電チャックが基板へ接触している領域の端から１ｍｍ以上内側に入った部分、特に５ｍｍ以上内側に入った領域、さらには１０ｍｍ以上内側に入った領域であることが好ましい。つまり、不導通部の形成領域が、静電チャックで基板を保持した場合の、静電チャックが基板へ接触している領域の端からの幅の最小値で表した場合、１ｍｍ以上、特に５ｍｍ以上、さらには１０ｍｍ以上であることが好ましい。
例えば、直径１００ｍｍの円形状を有する静電チャックの場合、チャック層の形成領域は、直径９８ｍｍ以内の円形状、特に直径９０ｍｍ以内の円形状、さらには直径８０ｍｍ以内の円形状であることが好ましい。
上記のようなチャック層の形成領域を基板の裏面領域よりも小さくしたり、不導通部を形成したりする方法としては、（１）遮蔽マスク等の遮蔽部材を用いてチャック層を成膜する方法、（２）チャック層を基板全面に成膜後、該チャック層の一部を除去する方法が例示される。
遮蔽マスク等の遮蔽部材を用いてチャック層を成膜する方法では、成膜チャンバ内のターゲットから基板までの間に、基板の側面や反対側の面にスパッタ粒子が届かないような遮蔽部材を設置し、物理的に基板の側面や反対側の面に膜が成膜されないようにして、不導通部を形成する方法である。遮蔽部材としては、チャック層の形成領域に合わせた形状に加工した遮蔽マスクや、成膜する経路を遮断する邪魔板のようなものであってもよい。また、遮蔽部材の設置場所は、ターゲット側よりも、基板に近い位置に設置することが、より多くのスパッタ粒子がチャック層の形成領域へ到達することができる点で好ましい。なお、スパッタ粒子は遮蔽マスクを回り込むため、実際の形成領域の面積よりも、遮蔽マスクの開口部の面積は小さいことが好ましい。
チャック層を基板全面に成膜後、該チャック層の一部を除去する方法では、まず、基板に遮蔽部材等の特別の施策をすることなく、通常どおり基板表面に膜を形成し（当然膜は側面や裏面に回り込んでいることになる）、その後、膜の一部を、基板全周にわたって研磨等により除去し、不導通部を形成する方法である。膜の除去の方法としては、化学的エッチング、Ａｌ2Ｏ3などを用いたサンドブラスト、ＣＯ2、ＡｒやＨ2Ｏエアロゾルによるブラスト、機械的研磨等が挙げられる。また、削除する膜の一部は、基板の側面であってもよいし、基板の角部（面取り）であってもよいし、さらに裏面であってもよい。
さらに、上記のように、基板よりも小さくチャック層を成膜した後に、反射層が成膜されないように特定の部分を被覆部材で被覆するなどして、被覆した部分に反射層が形成されないような細工をし不導通部を形成してから、反射層を形成する方法も考えられる。また、基板よりも小さくチャック層を成膜した後に、反射層を通常のとおり基板前面に成膜し、その後反射層を一部除去し不導通部を形成する方法も考えられる。特に、上記のように特定の部分をマスクで被覆し反射層を形成する方法が、導通を確実に生じなくさせることができる点で好ましい。なお、上記被覆部材としては、感光性フォトレジストやポリイミドテープなど例示される。
また、もし、上記のように特定の部分を被覆部材で被覆し反射層を形成する場合、その部分には確実に反射層が形成されないことになるため、チャック層の形成領域は上述したような狭い範囲に限定される必要はない。具体的には、チャック層の形成領域は、基板の端から１ｍｍ以上内側に入った領域、特には５ｍｍ以上内側に入った領域であることが好ましい。上記範囲であれば、反射層とチャック層との導通をさけることができ、欠陥の発生が少ない反射層付き基板を得ることが可能となる。
（第２の態様）
反射層とチャック層との導通がない反射層付き基板の第２の態様としては、反射層の形成領域を基板よりも小さくすること、具体的には、基板の端に近い周辺部分には反射層を形成せず、基板中央にのみ反射層を形成する態様や、基板の表面に導通を生じさせないような不導通部を形成する態様が挙げられる。反射層の形成領域を小さくすれば、チャック層が基板の側面、場合によっては表面にまで回り込んでいたとしても、その回り込んだ部分から反射層の形成領域が離れているため、各々の膜のオーバーラップがなく、導通を生じないからである。前記不導通部は、図９のとおり、基板全周にわたって形成されていることが好ましい。
反射層２０の形成領域は、図９にあるとおり、基板１０の端から形成領域までの距離Ｍが１ｍｍ以上内側に入った領域、特には５ｍｍ以上内側に入った領域であることが好ましい。また、前記不導通部の形成領域を、前記形成領域における幅の最小値ｍ（不導通部の幅が一定でない場合もあるため、基板全周において最も狭い幅を意味する）で表した場合、１ｍｍ以上、特に５ｍｍ以上、１００ｍｍ以下であることが好ましい。上記範囲であれば、反射層とチャック層との導通をさけることができ、欠陥の発生が少ない反射層付き基板を得ることが可能となる。なお、上記不導通部の形成位置は、基板の端に限定されない。
また、反射層の形状は、円（図９（ａ）に記載）、楕円、三角形または四角形（図９（ｂ）に記載）等の多角形等特に限定されないが、マスクとして製造した後の露光可能なエリアを考慮すると、四角形であることが好ましい。
上記のような反射層の形成領域を基板よりも小さくして不導通部を形成する方法としては、（１）遮蔽マスク等の遮蔽部材を用いて反射層を成膜する方法、（２）反射層を基板全面に成膜後、反射層の一部を除去する方法が挙げられる。
遮蔽部材を用いて反射層を成膜する方法とは、成膜チャンバ内のターゲットから基板までの間に、基板の側面や裏面にスパッタ粒子が届かないような遮蔽部材を設置し、物理的に基板の側面や裏面に膜が成膜されないようにする方法である。遮蔽部材としては、反射層の成膜時の形状に合わせた形状に加工した遮蔽マスクや、成膜する経路を遮断するように加工した邪魔板のようなものであってもよい。また、遮蔽部材の設置場所は、ターゲット側よりも、基板側に設置することが、より多くのスパッタ粒子が反射層の形成領域に到達することができる点で好ましい。
反射層を基板全面に成膜後、反射層の一部を除去する方法は、まず、遮蔽部材を設置する等の施策をすることなく通常どおり基板全面に膜を形成し、その後、膜を何らかの方法で除去して不導通部を形成する方法である。膜の除去の方法としては、具体的には、化学的エッチング、エアロゾルによるブラスト、サンドブラストや機械的研磨等が挙げられる。また、膜を除去する箇所は、基板の周辺部分であってもよいし、基板の側面であってもよいし、または基板の角部（面取り）であってもよい。膜の反射層の除去は、導通を生じなくさせることが必要な点で、基板の全周にわたって行うことが好ましい。
（第３の態様）
反射層とチャック層との導通がない反射層付き基板の第３の態様としては、基板の側面、裏面および表面のうちの少なくとも一面において、不導通部が形成されるように膜の少なくともある一部分で、基板全周にわたって導通を生じさせるような膜（チャック層、反射層または吸収層）が存在しないような削除部５５を設けることである。図１０（ａ）のＥＵＶマスクブランクの断面図においては基板の側面に削除部を形成した例、図１０（ｂ）には基板の裏面に削除部を形成した例、図１０（ｃ）には基板の表面に削除部を形成した例を挙げている。削除部５５を形成することで、チャック層５０と反射層２０との導通を生じさせていた膜の縁を切ることができ、導通を消失させることができるからである。また、反射層２０上に吸収層３０を形成した場合であっても、同様に削除部５５を形成することで、導通を消失させることができる。なお、図１０では、膜の２箇所に削除部を設けているが、これは基板の全周にわたって削除部を設けていることを意味する。
基板の側面に不導通部を形成するための削除部を形成する場合、その形成場所は、特に限定されないが、図１０（ａ）にあるとおり、基板の幅方向における中央部分であることが研磨のしやすさから好ましい。また、基板の裏面に削除部を形成する場合、図１０（ｂ）では、基板の端に近い周辺部分に削除部を設けている。しかし、静電チャックすることが可能であれば、削除部が適切な幅を有する限り、特に削除部の位置は限定されない。基板の表面に削除部を形成する場合、露光の面積を考慮すると、図１０（ｃ）にあるとおり、基板の端に近い周辺部分に削除部を設けることが好ましい。
削除部５５の幅は、導通を消失させることができる点で、０．０００１〜１ｍｍ、特に０．００１〜０．５ｍｍであることが好ましい。さらに、膜が存在しない削除部５５の深さ（膜を掘り進めて基板に到達してからの基板への掘り込み深さ）は、導通を所望の程度まで消失させることができる点で、０．０００１〜５ｍｍ、特に０．００１〜１ｍｍであることが好ましい。
上記のような不導通部を形成するための削除部は、（１）チャック層および反射層を形成後、基板の側面、裏面または表面から膜を除去する、（２）チャック層を形成後、基板の側面または裏面から膜を除去し、その後反射層を形成する、という方法により形成されることが好ましい。（２）の方法において反射層を形成する場合、反射層が基板の側面に回り込み、再度導通が生じる可能性があるので、基板の端に近い周辺部分には反射層を形成せず、基板中央にのみ反射層を形成することが好ましい。反射層の成膜する場所は、図９にあるとおり、基板の端から形成領域までの距離Ｍが１ｍｍ以上、特には５ｍｍ以上であることが好ましい。
膜を除去する方法としては、化学的エッチング、エアロゾルによるブラスト、サンドブラストや機械的研磨等が挙げられる。また、除去する箇所は、基板の表面、側面、裏面のいずれかの１面でもよいし、２面、３面全部でもよいし、複数の面にまたがってもよい。また、除去する箇所は、１箇所のみならず、数箇所であってもよい。
（第４の態様）
反射層とチャック層との導通がない反射層付き基板の第４の態様としては、不導通部を形成するための特定の絶縁層を基板と反射層との間に形成することである。図１１には、基板１０の裏面にチャック層５０が形成され、基板１０の表面に絶縁層８０を介して反射層２０および吸収層３０を形成された態様が記載されている。絶縁層８０を形成することで、導電膜５０と反射層２０との導通を生じさせていた膜の縁を切ることができ、導通が生じなくさせることが可能となるからである。また、図１１に記載のとおり、反射層２０上に吸収層３０を形成した場合であっても、同様に絶縁層８０を形成することで、導通を消失させることができる。
絶縁層は、一般的な絶縁体であれば特に限定されず、ＳｉＯ2、Ａｌ2Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2などの各種酸化物が例示できる。また、絶縁層の厚さは、導通を生じなくさせることができる程度の厚さが必要な点で、５〜１０００ｎｍ、特に５０〜３００ｎｍであることが好ましい。なお、絶縁膜とは、体積抵抗率が１０12Ω・ｃｍ以上の膜を意味し、ＡＳＴＭ−Ｄ２５７により測定される。また、絶縁膜の表面抵抗率は、１０10Ω／□以上であることが導通を消失させることができ好ましい。
上記のような絶縁層を介した反射層付き基板を形成する方法としては、まず、チャック層を基板の裏面に形成した後、少なくとも反射層を形成する領域に絶縁層を形成し、続いて反射層を該絶縁膜と同領域またはそれよりも小さい領域に形成する方法が例示される。絶縁層を形成する方法としては、スパッタ法等、チャック層を形成する方法と同様の方法を使用することが可能である。
なお、ＥＵＶマスクブランクに用いられるチャック層および絶縁層のみを形成した絶縁層付き基板においても、導通を生じなくさせる点で、絶縁層とチャック層との間は導通がないことが好ましい。導通していない、とは、絶縁層とチャック層との間の抵抗値が１ＭΩ以上であることを意味し、特に５ＭΩ以上、１０ＭΩ以上、さらには測定不可能な程度まで抵抗値が高いことが好ましい。また、絶縁層とチャック層との間の抵抗値は、露光エリア（通常は基板中央の１０４×１３２ｍｍの四角形のエリア）に相当する領域内の１点と、基板裏面に形成された静電チャックのために必要な膜の、静電チャックに使用される領域内の１点との２点間で、２端子法あるいは４端子法により測定した場合の抵抗値を用いることが可能である。
上記のような第１〜第４の態様は、それぞれを重複して行ってもよい。例えば、第４の態様のように絶縁層を有し、かつ第３の態様のような削除部を有するような反射層付き基板であってもよい。上記重複の態様とすることで、さらに確実に層の間の導通を消失させることができ好ましい。
なお、上記のような第１〜第４の態様は、主として、チャック層と反射層とが形成された反射層付き基板についての態様であるが、チャック層と反射層および吸収層（場合によっては、後述する中間層や低反射層も形成可能）とが形成された吸収層付き基板（ＥＵＶマスクブランク）にも同様の態様が使用できる。なお、反射層、中間層および吸収層は同一の形状で成膜されることが、マスクの露光エリアを効率的に広げることができる点で好ましい。
次に、本発明のＥＵＶマスクブランクについて説明する。図１は、本発明のＥＵＶマスクブランク１の模式図である。図１において、基板１０上に反射層２０および吸収層３０が設けられている。基板１０の裏面には、チャック層５０が形成されており、チャック層５０と、反射層２０および吸収層３０を有する積層膜４０とは導通がないことを特徴としている。なお、反射層２０と吸収層３０との間に、中間層（図示せず）を設けてもよい。また、検査光の低反射性の要求から、吸収層の基板とは反対側（上側）に低反射層（図示せず）を設けてもよい。上記低反射層としては、吸収層を酸化させたものが好ましく例示される。
本発明のＥＵＶマスクブランクにおいて用いられる基板、チャック層および反射層の組成および方法は、反射層付き基板と同様の組成・方法が使用できる。例えば、反射層付き基板において使用された（１）基板の材質や平坦度、（２）反射層の組成、形成方法、特性や層厚、（３）キャップ層の組成、形成方法、特性や層厚、（４）吸収層の組成、形成方法、特性や層厚などは、反射層付き基板において記載した内容をそのまま使用することが可能である。
本発明のＥＵＶマスクブランクは、反射層が形成された基板を静電チャックに固定した後（または、反射層が形成された成膜チャンバ内に設置されたまま続けて）、マグネトロンスパッタリング法やイオンビームスパッタリング法といったスパッタリング法を用いて、吸収層を成膜することによって得られる。
本発明のＥＵＶマスクブランクにおいて、反射層上に成膜される吸収層としては、ＥＵＶ光に対する吸収係数の高い材料、具体的には、Ｃｒ、Ｔａまたはこれらの窒化物、ホウ素化物、ホウ窒化物が挙げられる。中でも、ＴａＮがアモルファスであり、表面が平滑であるという理由で好ましい。吸収層の厚さは、５０〜１００ｎｍであることが好ましい。吸収層の成膜方法は、スパッタリング法である限り特に限定されず、マグネトロンスパッタリング法またはイオンビームスパッタリング法のいずれであってもよい。
イオンビームスパッタリング法を用いて、吸収層としてＴａＮ層を成膜する場合、ターゲットとしてＴａターゲットを用い、Ｎ2ガス（ガス圧１．３×１０-2Ｐａ〜２．７×１０-2Ｐａ）を使用して、電圧３００〜１５００Ｖ、成膜速度０．０１〜０．１ｎｍ／ｓｅｃで厚さ５０〜１００ｎｍとなるように成膜することが好ましい。
スパッタリング法を用いて、吸収層３０を成膜する際、表面分布が均一な膜厚を得るために、回転体により基板をチャックして保持させながら基板を回転させて、成膜を行うことが好ましい。
本発明のＥＵＶマスクブランクにおいて、反射層（多層膜上にキャップ層が存在する場合はキャップ層）と、吸収層と、の間に中間層が存在してもよい。中間層は、ＥＵＶマスクブランクをエッチングする場合のエッチングストッパ層としての役割を担う。
中間層としては、たとえば、Ｃｒ、Ａｌ、Ｒｕ、Ｔａおよびこれらの窒化物、ならびにＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3が挙げられる。中間層は厚さ１０〜６０ｎｍであることが好ましい。
中間層の成膜方法は、スパッタリング法である限り特に限定されず、マグネトロンスパッタリング法またはイオンビームスパッタリング法のいずれであってもよい。
本発明のＥＵＶマスクブランクは、チャック層５０と、反射層２０および吸収層３０を有する積層膜４０とは導通がないことを特徴としている。
ＥＵＶマスクブランクを形成する場合、反射層付き基板と同様に、スパッタリング法で特に何も施策をすることなくそのまま成膜すると、反射層のみならず、吸収層も基板の側面や場合によっては裏面まで膜が回り込むことになる。よって、特許文献１の図１には、本願の図２のようなＥＵＶマスクブランクが形成されているが、実際に製造されるＥＵＶマスクブランクは、図３に記載されたような回り込み部１２０が形成されていることとなる。
チャック層についても、上述したとおり図５に記載されたような回り込み部１３０が形成され、結果的に図６に記載されたようなオーバーラップ部１４０が、ＥＵＶマスクブランクについても形成されていることになる。この回り込み部１２０および１３０は、特許文献１および２には特に記載されていないが、特に何も施策をすることなく通常のスパッタリング法で形成されれば、必然的に現れる部分である。
このようなオーバーラップが生じることにより、反射層付き基板で説明したのと全く同じ問題点がＥＵＶマスクブランクでも生じることとなる。上記問題点に鑑み、反射層および吸収層からなる積層膜とチャック層とが導通していない構成を有するＥＵＶマスクブランクとすれば、基板表面に形成された膜の帯電を防止することができ、クーロン力などによってパーティクルが基板上にひきつけられることがなくなり、結果的に欠陥が少ないＥＵＶマスクブランクやＥＵＶマスクを形成できる。
なお、導通していない、とは、積層膜とチャック層との間の抵抗値が１ＭΩ以上であることを意味し、特に５ＭΩ以上、１０ＭΩ以上、さらには測定不可能な程度まで抵抗値が高いことが好ましい。また、反射層とチャック層との間の抵抗値は、露光エリア（通常は基板中央の１０４×１３２ｍｍの四角形のエリア）に相当する領域内の１点と、基板裏面に形成された静電チャックのために必要な膜の、静電チャックに使用される領域内の１点との２点間で、２端子法あるいは４端子法により測定した場合の抵抗値を用いることが可能である。
また、オーバーラップ部１４０は、上述したような理由により、できるだけ少ないほうが好ましく、存在しないことが特に好ましい。なお、絶縁膜を形成した場合は、オーバーラップ部１４０が存在していても、絶縁膜により導通が消失されているため特に問題はない。
上記のような積層膜とチャック層との導通がないＥＵＶマスクブランクとしては、下記のような態様が考えられる。これらの態様は、反射層付き基板における第１〜４の態様とほぼ同じである。
第１の態様としては、チャック層の形成領域を基板よりも小さくすること、具体的には、基板の端に近い周辺部分にはチャック層を設けず、中央部分にのみチャック層を形成する態様や、前記基板の端から前記チャック層の形成領域までの間に導通を生じさせなくなるような不導通部を形成する態様が挙げられる。チャック層の形成領域を小さくすれば、チャック層が回り込んできたとしても、反射層の形成領域がその回り込んだ領域から離れているため、お互いの膜のオーバーラップが存在せず、導通が生じないからである。上記理由により、前記不導通部は基板全周にわたって形成されていることが好ましい。なお、チャック層の形成部の大きさなどは、上述した反射層付き基板と同様である。
また、上記のような導通がないＥＵＶマスクブランクを形成する方法としては、（１）チャック層を成膜時にマスク等の遮蔽部材を用いる方法、（２）チャック層を基板全面に成膜後、基板の一部を研磨する方法が例示される。マスクの材質や大きさ、研磨方法などは、上述した反射層付き基板の場合と同様である。
第２の態様としては、反射層および吸収層の積層構造からなる積層膜の形成領域を基板よりも小さくすること、具体的には、基板の端に近い周辺部分には積層膜を形成せず、基板中央にのみ積層膜を形成する態様や、基板の表面に導通を生じさせないような不導通部を形成する態様が挙げられる。形成領域を小さくすれば、チャック層が回り込んでいて、ある程度基板の側面や場合によっては裏面まで回り込んでいたとしても、その回り込み部から積層膜が離れているため、導通が生じないからである。上記理由により、前記不導通部は基板全周にわたって形成されていることが好ましい。なお、積層膜の形成する場所や方法は、上述した反射層付き基板の場合と同様である。
また、上記のような導通がないＥＵＶマスクブランクを形成する方法としては、（１）積層膜を成膜時に遮蔽マスク等の遮蔽部材を用いる方法、（２）積層膜を基板全面に成膜後、基板の一部を研磨する方法が挙げられる。なお、遮蔽部材の材質や大きさ、研磨方法などは、上述した反射層付き基板と同様である。
第３の態様としては、基板の側面、裏面および表面のうちの少なくとも一面において、膜の深さ方向の少なくともある一部分で、基板全周にわたって導通を生じさせるような膜（チャック層および積層膜）が存在しない不導通部を形成するための削除部を設けることである。削除部を形成することで、チャック層と積層膜との導通を生じさせていた膜の縁を切ることができ、導通が生じなくなるからである。なお、削除部の深さや幅などは上述した反射層付き基板と同様である。
なお、基板にあらかじめ全周にわたって切り込み部を設け、前記切り込み部に形成されたオーバーラップ部を除去する方法も考えられる。オーバーラップ部を除去する方法としては、化学的エッチング、エアロゾルによるブラスト、サンドブラストや機械的研磨等が例示される。
また、上記のような導通がないＥＵＶマスクブランクを形成する方法としては、（１）チャック層および積層膜を形成後、基板の側面、裏面および表面のうちの少なくとも一面から膜の一部を除去する、（２）チャック層を形成後、基板の側面、裏面および表面のうちの少なくとも一面から膜を除去し、その後積層膜を形成する、という方法が挙げられる。なお、膜の除去方法などは、上述した反射層付き基板と同様である。
第４の態様としては、特定の絶縁層を基板と積層膜との間に形成した態様である。絶縁層を形成することで、絶縁層と積層膜との導通を生じさせていた膜の縁を切ることができ、導通が生じなくさせることが可能となるからである。なお、絶縁層の組成、形成方法や膜厚については、上述した反射層付き基板と同様である。
さらに、本発明は、前記反射層と前記チャック層との間に導通がない反射層付き基板、および、前記反射層および前記吸収層と前記チャック層との間に導通がないＥＵＶマスクブランクを形成するためのチャック層付き基板をも提供することができる。具体的には、前記チャック層付き基板は、上述した第１の態様や第３の態様、第４の態様と同様の層構成等を有しており、かつ第１の態様や第３の態様、第４の態様と同様の方法を用いることで、前記チャック層付き基板を形成することができる。
１、１００：ＥＵＶマスクブランク
１０、１１１：基板
１０ａ：基板表面
１０ｂ：基板裏面
２０：反射層
３０、１１４：吸収層
４０、１１５：積層膜
５０、１２５：チャック層
５５：削除部
６０：静電チャック
６５：不導通部
８０：絶縁膜
１１２：反射層
１１３：中間層
１２０、１３０：回り込み部
１４０：オーバーラップ部

Claims (24)

  1. ＥＵＶリソグラフィ用反射型マスクブランクの製造に使用される反射層付き基板であって、前記反射層が形成されている表面とは反対の面である裏面に、基板を静電チャックによりチャックして保持するためのチャック層を有し、
    前記基板の側面および表面のうちの少なくとも一面に不導通部が形成されていることを特徴とする反射層付き基板。
  2. 遮蔽部材を用いて前記反射層を成膜することにより、前記基板の側面および表面のうちの少なくとも一面に不導通部が形成されている請求項１に記載の反射層付き基板。
  3. 前記不導通部の形成領域は、前記形成領域における幅の最小値で表した場合、１ｍｍ以上である請求項２に記載の反射層付き基板。
  4. 前記反射層の形状が四角形である請求項２または３に記載の反射層付き基板。
  5. 前記基板の側面および表面のうちの少なくとも一面において、基板全周にわたって導通を生じさせる膜が存在しないような削除部を設けることで、前記基板の側面および表面のうちの少なくとも一面に不導通部が形成されている請求項１に記載の反射層付き基板。
  6. 前記チャック層および前記反射層を形成後、前記基板の側面および表面のうちの少なくとも一面から膜を除去して前記削除部が形成されているか、または前記チャック層を形成後、前記基板の側面および表面のうちの少なくとも一面から膜を除去し前記削除部が形成されている請求項５に記載の反射層付き基板。
  7. 前記削除部の幅が０．０００１〜１ｍｍである請求項５または６に記載の反射層付き基板。
  8. 前記削除部の深さが０．０００１〜５ｍｍである請求項５〜７のいずれかに記載の反射層付き基板。
  9. 遮蔽部材を用いて前記チャック層を成膜することにより、前記基板の裏面にも不導通部が形成されている請求項１〜８のいずれかに記載の反射層付き基板。
  10. 前記基板の裏面の不導通部の形成領域は、前記形成領域における幅の最小値で表した場合、２ｍｍ以上である請求項９に記載の反射層付き基板。
  11. 前記チャック層の形状が円形状である請求項９または１０に記載の反射層付き基板。
  12. 前記反射層と前記チャック層との間の抵抗値が１ＭΩ以上である請求項１〜１１のいずれかに記載の反射層付き基板。
  13. 前記基板はＳｉＯ2−ＴｉＯ2ガラスであり、前記ＳｉＯ2−ＴｉＯ2ガラス中の水素分子含有量が５×１０17分子／ｃｍ3未満である請求項１〜１２のいずれかに記載の反射層付き基板。
  14. 前記チャック層の体積抵抗率が１０6Ω・ｃｍ以下である請求項１〜１３のいずれかに記載の反射層付き基板。
  15. 前記チャック層のビッカーズ硬度が２００以上である請求項１〜１４のいずれかに記載の反射層付き基板。
  16. 前記チャック層の表面の平滑性は、Ｒｍｓで２ｎｍ以下である請求項１〜１５のいずれかに記載の反射層付き基板。
  17. 前記チャック層は、Ｃｒ、Ｎｉ、Ｔｉ、Ｔａ、Ｍｏ、ＳｉおよびＷからなる群から選ばれる１種以上の金属材料である請求項１〜１６のいずれかに記載の反射層付き基板。
  18. 前記チャック層の膜厚は、１０〜５００ｎｍである請求項１〜１７のいずれかに記載の反射層付き基板。
  19. 前記チャック層がＣｒであってＢを含有する膜であるか、またはＣｒであってＢおよびＮを含有する膜である請求項１〜１８のいずれかに記載の反射層付き基板。
  20. 前記チャック層の熱伝導率が、２．８Ｊ／ｃｍ・ｓｅｃ・℃以上である請求項１〜１９のいずれかに記載の反射層付き基板。
  21. 前記反射層の最上層としてキャップ層が設けられた請求項１〜２０のいずれかに記載の反射層付き基板。
  22. 請求項１〜２１のいずれかに記載の反射層付き基板における反射層上に吸収層を形成されてなるＥＵＶリソグラフィ用反射型マスクブランク。
  23. 前記反射層と、前記吸収層と、の間に中間層が設けられた請求項２２に記載のＥＵＶリソグラフィ用反射型マスクブランク。
  24. 請求項２２または２３に記載のＥＵＶリソグラフィ用反射型マスクブランクをパターニングすることにより形成されてなるＥＵＶリソグラフィ用反射型マスク。
JP2011166856A 2006-01-12 2011-07-29 Ｅｕｖリソグラフィ用反射型マスクブランク Active JP4862970B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/330,205 2006-01-12
US11/330,205 US7678511B2 (en) 2006-01-12 2006-01-12 Reflective-type mask blank for EUV lithography

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008518548A Division JP4862892B2 (ja) 2006-01-12 2007-01-12 Ｅｕｖリソグラフィ用反射型マスクブランクの製造方法

Publications (2)

Publication Number Publication Date
JP2011228744A true JP2011228744A (ja) 2011-11-10
JP4862970B2 JP4862970B2 (ja) 2012-01-25

Family

ID=37891724

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008518548A Expired - Fee Related JP4862892B2 (ja) 2006-01-12 2007-01-12 Ｅｕｖリソグラフィ用反射型マスクブランクの製造方法
JP2011166856A Active JP4862970B2 (ja) 2006-01-12 2011-07-29 Ｅｕｖリソグラフィ用反射型マスクブランク

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008518548A Expired - Fee Related JP4862892B2 (ja) 2006-01-12 2007-01-12 Ｅｕｖリソグラフィ用反射型マスクブランクの製造方法

Country Status (7)

Country Link
US (2) US7678511B2 (ja)
EP (3) EP2278394A1 (ja)
JP (2) JP4862892B2 (ja)
KR (1) KR101287697B1 (ja)
AT (1) ATE533084T1 (ja)
TW (1) TWI452418B (ja)
WO (1) WO2007081059A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160100915A (ko) * 2013-12-22 2016-08-24 어플라이드 머티어리얼스, 인코포레이티드 척 어셈블리를 갖는 극자외선 리소그래피 시스템 및 그 제조 방법
JPWO2019131506A1 (ja) * 2017-12-27 2020-12-10 Hoya株式会社 導電膜付き基板、多層反射膜付き基板、反射型マスクブランク、反射型マスク及び半導体装置の製造方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007069417A1 (ja) * 2005-12-12 2007-06-21 Asahi Glass Company, Limited Ｅｕｖリソグラフィ用反射型マスクブランク、および該マスクブランク用の導電膜付基板
JP4532533B2 (ja) * 2007-09-18 2010-08-25 アドバンスド・マスク・インスペクション・テクノロジー株式会社 Ｅｕｖ露光用マスクブランクおよびｅｕｖ露光用マスク
JP4663749B2 (ja) * 2008-03-11 2011-04-06 大日本印刷株式会社 反射型マスクの検査方法および製造方法
EP2256789B1 (en) * 2008-03-18 2012-07-04 Asahi Glass Company, Limited Reflective mask blank for euv lithography
JP2010135732A (ja) * 2008-08-01 2010-06-17 Asahi Glass Co Ltd Ｅｕｖマスクブランクス用基板
EP2333816A4 (en) * 2008-09-05 2014-01-22 Asahi Glass Co Ltd REFLECTING MASK ROLLING FOR EUV LITHOGRAPHY AND METHOD OF MANUFACTURING THEREOF
TWI464529B (zh) * 2009-12-09 2014-12-11 Asahi Glass Co Ltd EUV microfilm with anti-reflective substrate, EUV microsurgical reflective mask substrate, EUV microsurgical reflective mask and manufacturing method of the reflective substrate
WO2011108470A1 (ja) 2010-03-02 2011-09-09 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランクおよびその製造方法
JP5560776B2 (ja) * 2010-03-03 2014-07-30 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランクスの製造方法
DE102011079933A1 (de) * 2010-08-19 2012-02-23 Carl Zeiss Smt Gmbh Optisches Element für die UV- oder EUV-Lithographie
DE112012000658T5 (de) 2011-02-04 2013-11-07 Asahi Glass Company, Limited Substrat mit leitendem Film, Substrat mit Mehrschicht-Reflexionsfilm und Reflexionsmaskenrohling für eine EUV-Lithographie
CN103858209B (zh) * 2011-09-28 2017-06-06 凸版印刷株式会社 反射型曝光用掩模坯及反射型曝光用掩模
JP5950535B2 (ja) * 2011-10-25 2016-07-13 凸版印刷株式会社 反射型マスクブランクおよび反射型マスク
EP2581789B1 (en) * 2011-10-14 2020-04-29 Fundació Institut de Ciències Fotòniques Optically transparent and electrically conductive coatings and method for their deposition on a substrate
JP6157874B2 (ja) * 2012-03-19 2017-07-05 Hoya株式会社 Ｅｕｖリソグラフィー用多層反射膜付き基板及びｅｕｖリソグラフィー用反射型マスクブランク、並びにｅｕｖリソグラフィー用反射型マスク及び半導体装置の製造方法
KR20140016662A (ko) 2012-07-30 2014-02-10 에스케이하이닉스 주식회사 극자외선 리소그래피용 마스크 및 그 제조방법, 마스크 정렬도 에러 보정방법
KR102110845B1 (ko) 2012-07-31 2020-05-14 호야 가부시키가이샤 반사형 마스크 블랭크 및 그 제조방법, 반사형 마스크의 제조방법, 그리고 반도체 장치의 제조방법
JPWO2014050891A1 (ja) 2012-09-28 2016-08-22 旭硝子株式会社 Ｅｕｖリソグラフィ用反射型マスクブランクおよびその製造方法、ならびにｅｕｖリソグラフィ用反射型マスクおよびその製造方法
WO2014073389A1 (ja) * 2012-11-08 2014-05-15 Hoya株式会社 マスクブランクの製造方法および転写用マスクの製造方法
KR102205778B1 (ko) * 2012-11-20 2021-01-21 호야 가부시키가이샤 마스크 블랭크, 전사용 마스크, 마스크 블랭크의 제조방법, 전사용 마스크의 제조방법 및 반도체 디바이스의 제조방법
US20140272684A1 (en) 2013-03-12 2014-09-18 Applied Materials, Inc. Extreme ultraviolet lithography mask blank manufacturing system and method of operation therefor
US9612521B2 (en) 2013-03-12 2017-04-04 Applied Materials, Inc. Amorphous layer extreme ultraviolet lithography blank, and manufacturing and lithography systems therefor
US9354508B2 (en) 2013-03-12 2016-05-31 Applied Materials, Inc. Planarized extreme ultraviolet lithography blank, and manufacturing and lithography systems therefor
US9632411B2 (en) 2013-03-14 2017-04-25 Applied Materials, Inc. Vapor deposition deposited photoresist, and manufacturing and lithography systems therefor
US9417515B2 (en) 2013-03-14 2016-08-16 Applied Materials, Inc. Ultra-smooth layer ultraviolet lithography mirrors and blanks, and manufacturing and lithography systems therefor
JP6263051B2 (ja) * 2013-03-13 2018-01-17 Hoya株式会社 ハーフトーン型位相シフトマスクブランクの製造方法
DE102013107192A1 (de) * 2013-07-08 2015-01-08 Carl Zeiss Laser Optics Gmbh Reflektives optisches Element für streifenden Einfall im EUV-Wellenlängenbereich
JP6303346B2 (ja) * 2013-09-09 2018-04-04 凸版印刷株式会社 反射型マスクブランクおよび反射型マスク
JP2016122751A (ja) * 2014-12-25 2016-07-07 Hoya株式会社 多層反射膜付き基板、反射型マスクブランク及び反射型マスク、並びに多層反射膜付き基板、反射型マスクブランク及び半導体装置の製造方法
JP6815995B2 (ja) * 2015-06-17 2021-01-20 Hoya株式会社 導電膜付き基板、多層反射膜付き基板、反射型マスクブランク、反射型マスク及び半導体装置の製造方法
JP7009380B2 (ja) * 2016-04-25 2022-01-25 エーエスエムエル ネザーランズ ビー．ブイ． Ｅｕｖリソグラフィ用のメンブレン
US10775693B2 (en) * 2016-12-07 2020-09-15 Fundacio Institut De Ciencies Fotoniques Transparent and electrically conductive coatings containing nitrides, borides or carbides
JP6904234B2 (ja) * 2017-12-15 2021-07-14 Ａｇｃ株式会社 マスクブランク用基板およびマスクブランク
US11448955B2 (en) * 2018-09-27 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Mask for lithography process and method for manufacturing the same
US11119398B2 (en) * 2018-09-28 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. EUV photo masks
WO2020100632A1 (ja) * 2018-11-15 2020-05-22 凸版印刷株式会社 反射型フォトマスクブランク及び反射型フォトマスク
KR20200088543A (ko) * 2019-01-14 2020-07-23 삼성전자주식회사 포토 마스크, 이의 제조방법, 및 이를 이용한 반도체 소자의 제조방법
KR20220006543A (ko) * 2019-05-21 2022-01-17 에이지씨 가부시키가이샤 Euv 리소그래피용 반사형 마스크 블랭크
CN113253563A (zh) 2020-05-26 2021-08-13 台湾积体电路制造股份有限公司 Euv光掩模及其制造方法
US11506969B2 (en) 2020-05-26 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. EUV photo masks and manufacturing method thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6098408A (en) 1998-11-11 2000-08-08 Advanced Micro Devices System for controlling reflection reticle temperature in microlithography
JP2000208594A (ja) 1999-01-08 2000-07-28 Nissin Electric Co Ltd ガラス基板の吸着保持方法
EP1190276A2 (en) 1999-06-07 2002-03-27 The Regents of the University of California Coatings on reflective mask substrates
US6737201B2 (en) 2000-11-22 2004-05-18 Hoya Corporation Substrate with multilayer film, reflection type mask blank for exposure, reflection type mask for exposure and production method thereof as well as production method of semiconductor device
JP3939132B2 (ja) * 2000-11-22 2007-07-04 Ｈｏｙａ株式会社 多層膜付き基板、露光用反射型マスクブランク、露光用反射型マスクおよびその製造方法、並びに半導体の製造方法
JP4390418B2 (ja) 2001-02-14 2009-12-24 Ｈｏｙａ株式会社 Ｅｕｖ露光用反射型マスクブランクおよびｅｕｖ露光用反射型マスク並びに半導体の製造方法
DE10206143B4 (de) 2001-02-14 2006-11-16 Hoya Corp. Reflektierender Maskenrohling und reflektierende Maske für EUV-Belichtung und Verfahren zum Herstellen der Maske
JP2002299228A (ja) * 2001-04-03 2002-10-11 Nikon Corp レチクル、それを用いた露光装置及び露光方法
KR20030051198A (ko) * 2001-09-28 2003-06-25 호야 가부시키가이샤 마스크 및 마스크 블랭크의 제조 방법, 마스크 블랭크 및마스크, 그리고 무용 필름을 제거하는 방법 및 장치
US7129010B2 (en) * 2002-08-02 2006-10-31 Schott Ag Substrates for in particular microlithography
DE10255605B4 (de) 2002-11-28 2005-07-07 Infineon Technologies Ag Reflektionsmaske zur Projektion einer Struktur auf einen Halbleiterwafer sowie Verfahren zu deren Herstellung
US6806007B1 (en) * 2003-05-02 2004-10-19 Advanced Micro Devices, Inc. EUV mask which facilitates electro-static chucking
CN100537053C (zh) * 2003-09-29 2009-09-09 Hoya株式会社 掩膜坯及掩膜坯的制造方法
JP4525893B2 (ja) * 2003-10-24 2010-08-18 信越化学工業株式会社 位相シフトマスクブランク、位相シフトマスク及びパターン転写方法
US6984475B1 (en) 2003-11-03 2006-01-10 Advanced Micro Devices, Inc. Extreme ultraviolet (EUV) lithography masks
US20050238922A1 (en) * 2003-12-25 2005-10-27 Hoya Corporation Substrate with a multilayer reflection film, reflection type mask blank for exposure, reflection type mask for exposure and methods of manufacturing them
JP2005210093A (ja) 2003-12-25 2005-08-04 Hoya Corp 多層反射膜付き基板、露光用反射型マスクブランクス及び露光用反射型マスク、並びにそれらの製造方法
US7230695B2 (en) 2004-07-08 2007-06-12 Asahi Glass Company, Ltd. Defect repair device and defect repair method
JP2006267595A (ja) * 2005-03-24 2006-10-05 Toshiba Corp マスクブランクスとその製造方法及び使用方法、並びにマスクとその製造方法及び使用方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160100915A (ko) * 2013-12-22 2016-08-24 어플라이드 머티어리얼스, 인코포레이티드 척 어셈블리를 갖는 극자외선 리소그래피 시스템 및 그 제조 방법
JP2017502321A (ja) * 2013-12-22 2017-01-19 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ チャックアセンブリを有する極端紫外線リソグラフィーシステム及びその製造方法
US10691013B2 (en) 2013-12-22 2020-06-23 Applied Materials, Inc. Extreme ultraviolet lithography system having chuck assembly and method of manufacturing thereof
KR102340280B1 (ko) * 2013-12-22 2021-12-15 어플라이드 머티어리얼스, 인코포레이티드 척 어셈블리를 갖는 극자외선 리소그래피 시스템 및 그 제조 방법
JPWO2019131506A1 (ja) * 2017-12-27 2020-12-10 Hoya株式会社 導電膜付き基板、多層反射膜付き基板、反射型マスクブランク、反射型マスク及び半導体装置の製造方法
JP7208163B2 (ja) 2017-12-27 2023-01-18 Hoya株式会社 導電膜付き基板、多層反射膜付き基板、反射型マスクブランク、反射型マスク及び半導体装置の製造方法

Also Published As

Publication number Publication date
EP1971898A2 (en) 2008-09-24
TWI452418B (zh) 2014-09-11
JP2009523311A (ja) 2009-06-18
EP1971898B1 (en) 2011-11-09
ATE533084T1 (de) 2011-11-15
JP4862970B2 (ja) 2012-01-25
JP4862892B2 (ja) 2012-01-25
TW200741332A (en) 2007-11-01
US7678511B2 (en) 2010-03-16
EP2278394A1 (en) 2011-01-26
US20100167187A1 (en) 2010-07-01
KR20080092363A (ko) 2008-10-15
EP2278395A1 (en) 2011-01-26
KR101287697B1 (ko) 2013-07-24
WO2007081059A3 (en) 2007-11-08
US7960077B2 (en) 2011-06-14
US20070160916A1 (en) 2007-07-12
WO2007081059A2 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
JP4862970B2 (ja) Ｅｕｖリソグラフィ用反射型マスクブランク
JP5268168B2 (ja) 多層反射膜付き基板の製造方法、露光用反射型マスクブランクスの製造方法及び露光用反射型マスクの製造方法
US7736821B2 (en) Reflective mask blank for EUV lithography and substrate with a conductive film for the mask blank
WO2010087345A1 (ja) Ｅｕｖリソグラフィ用反射型マスクブランクの製造方法
US8986910B2 (en) Optical member for EUV lithography
JP2005210093A (ja) 多層反射膜付き基板、露光用反射型マスクブランクス及び露光用反射型マスク、並びにそれらの製造方法
KR20210111688A (ko) 반사형 마스크 블랭크의 제조 방법 및 반사형 마스크 블랭크
JP2014160752A (ja) Ｅｕｖリソグラフィ用反射型マスクブランクおよび該マスクブランク用反射層付基板
JP2015015420A (ja) Ｅｕｖリソグラフィ用反射型マスクブランク、および、ｅｕｖリソグラフィ用反射型マスク
US20080153010A1 (en) Method for depositing reflective multilayer film of reflective mask blank for euv lithography and method for producing reflective mask blank for euv lithography
JP5724657B2 (ja) ガラス基板保持手段、およびそれを用いたｅｕｖマスクブランクスの製造方法
JP2013074134A (ja) 反射型マスクブランク、反射型マスク、静電チャックおよび露光装置
WO2007055401A1 (en) Method for depositing reflective multilayer film of reflective mask blank for euv lithography and method for producing reflective mask blank for euv lithography
EP4083704A1 (en) Reflective mask blank and method for manufacturing reflective mask
KR102649277B1 (ko) 도전막을 구비하는 기판 및 반사형 마스크 블랭크
JP2023053673A (ja) 反射型マスクブランク用膜付き基板、反射型マスクブランク、及び反射型マスクの製造方法
CN115494692A (zh) 反射型掩模坯料和制造反射型掩模的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4862970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250