JP2011228609A - 印刷回路基板及びその製造方法 - Google Patents

印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2011228609A
JP2011228609A JP2010143505A JP2010143505A JP2011228609A JP 2011228609 A JP2011228609 A JP 2011228609A JP 2010143505 A JP2010143505 A JP 2010143505A JP 2010143505 A JP2010143505 A JP 2010143505A JP 2011228609 A JP2011228609 A JP 2011228609A
Authority
JP
Japan
Prior art keywords
barrier layer
printed circuit
circuit pattern
circuit board
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010143505A
Other languages
English (en)
Other versions
JP5090501B2 (ja
Inventor
Wook Park Hyung
パーク・ヒュン・ウク
Young Chan Choi
チェ・ヨン・チャン
Hong Seok Min
ミン・ホン・ソク
Yeong Gwon Ko
コ・ヨン・グァン
Chang Seop Yu
リュウ・チャン・スプ
Hoyeon Lee
リー・ホ・ヨン
Sin Bok Lee
リー・シン・ボク
Min Seok Choi
チョン・ミン・ソク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
SNU R&DB Foundation
Original Assignee
Samsung Electro Mechanics Co Ltd
SNU R&DB Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd, SNU R&DB Foundation filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011228609A publication Critical patent/JP2011228609A/ja
Application granted granted Critical
Publication of JP5090501B2 publication Critical patent/JP5090501B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0769Anti metal-migration, e.g. avoiding tin whisker growth
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電気化学的マイグレーションによる電気的短絡を防止することができ、高密度化とともに信頼性を向上させることができる印刷回路基板及びその製造方法を提供する。
【解決手段】本発明による印刷回路基板およびその製造方法は、絶縁層及び前記絶縁層に配置された回路パターンと前記回路パターンの少なくとも一面を覆うように配置されて前記回路パターンから電気化学的マイグレーション(electrochemical migration)を抑制するバリア層を含んで、信頼性を確保するだけではなく、高密度化を実現することができる印刷回路基板及びその製造方法に関する。
【選択図】図1

Description

本発明は印刷回路基板及びその製造方法に関し、特に、回路パターンから電気化学的マイグレーション現象を抑制するバリア層を備える印刷回路基板及びその製造方法に関する。
印刷回路基板は、電子部品を互いに電気的に連結する役割を遂行するものであり、電子機器の核心部品である。このような印刷回路基板は、外部で用いられる電子機器、例えばポータブル端末機、自動車の電子部品、産業用器機及び軍事用器機などに適用され、外部環境に晒されやすい。
印刷回路基板を外部環境、特に高温多湿な環境に晒して作動する場合、電気化学的マイグレーション(Electrochemical migration;以下、ECM)現象が発生して印刷回路基板の信頼性を低下させる可能性がある。ここで、電気化学的マイグレーションとは、電気的に絶縁された二つの金属電極の間に、汚染物質を含んだ水分の吸着とともに電圧が印可された場合、電気化学的に不安定になり、二つの金属電極の間に導電性フィラメント(filament)が成長して、電気的短絡を起こす現象である。
なお、電子部品の軽薄短小化及び高集積化により印刷回路基板の回路パターンの線幅及び回路パターン間の間隔がますます減っていて、電気化学的マイグレーション(Electrochemical migration;以下、ECM)による印刷回路基板の信頼性の問題がさらに深刻化している。
本発明は、上述した問題点を解決するために導き出されたものであり、具体的には、回路パターンの少なくとも一面に配置されて回路パターンから電気化学的マイグレーションを抑制するためのバリア層を備えることで、電気化学的マイグレーションによる電気的短絡を防止することができ、高密度化とともに信頼性を向上させることができる印刷回路基板及びその製造方法を提供することをその目的とする。
本発明の目的は印刷回路基板を提供することである。前記印刷回路基板は、絶縁層;及び、前記絶縁層に配置された回路パターンと前記回路パターンの少なくとも一面を覆うように配置されて前記回路パターンから電気化学的マイグレーション(electrochemical migration)を抑制するバリア層を含む回路層;を含むことができる。
ここで、前記バリア層は金属間化合物からなることができる。
また、前記金属間化合物はCu-Sn、Cu-Zn、Cu-Sb、Cu-In、Ni-B、Ni-Sn及びAg-Snのうちいずれか一つを含むことができる。
また、前記バリア層は前記絶縁層と前記回路パターンの間にさらに介装されることができる。
また、前記回路層と電気的に連結されたパッドを含み、前記パッドの少なくとも一面に前記バリア層がさらに配置されることができる。
本発明の他の目的は印刷回路基板の製造方法を提供することである。前記製造方法は、絶縁層に回路パターンを形成する段階;及び、前記回路パターンの少なくとも一面に前記回路パターンから電気化学的マイグレーション(electrochemical migration)を抑制するバリア層を形成する段階;を含むことができる。
ここで、前記バリア層を形成する段階は、前記回路パターンと異なる金属からなり、前記回路パターンの少なくとも一面に形成される予備バリア層を形成する段階;及び、前記予備バリア層と前記回路パターンを熱処理する段階;を含むことができる。
また、前記バリア層を形成する段階は、前記回路パターンの一面に相異なる金属からなる第1及び第2予備バリア層を順次的に形成する段階;及び、前記第1及び第2予備バリア層を熱処理する段階;を含むことができる。
また、前記バリア層は金属間化合物で形成することができる。
また、前記バリア層はCu-Sn、Cu-Zn、Cu-Sb、Cu-In、Ni-B、Ni-Sn及びAg-Snのうちいずれか一つを含むことができる。
また、前記バリア層は前記絶縁層と前記回路パターンの間にさらに介装されることができる。
本発明の印刷回路基板は回路パターンの少なくとも一面にバリア層を備えることによって、電気化学的マイグレーションを抑制することができ、回路パターンの間の短絡を防止することができるため、高密度化を実現するとともに信頼性を確保することができる。
また、本発明の印刷回路基板は回路パターンの少なくとも一面にバリア層を備えることによって、高温多湿な極限の環境でも用いることができ、環境的条件における使用先の選択度を高めることができる。
また、本発明の印刷回路基板はバリア層を回路パターンの下部にさらに備えることによって、回路パターンの間の層間短絡を防止することができ、印刷回路基板の厚さを減らすことができる。
図1は本発明の第1実施形態による印刷回路基板の断面図である。 図2は本発明の第2実施形態による印刷回路基板の断面図である。 図3は本発明の第3実施形態による印刷回路基板の断面図である。 図4は本発明の第4実施形態による印刷回路基板の製造方法を説明するための断面図である。 図5は本発明の第4実施形態による印刷回路基板の製造方法を説明するための断面図である。 図6は本発明の第4実施形態による印刷回路基板の製造方法を説明するための断面図である。 図7は本発明の第4実施形態による印刷回路基板の製造方法を説明するための断面図である。 図8は本発明の第5実施形態による印刷回路基板の製造方法を説明するための断面図である。 図9は本発明の第5実施形態による印刷回路基板の製造方法を説明するための断面図である。 図10は本発明の第5実施形態による印刷回路基板の製造方法を説明するための断面図である。 図11は本発明の第5実施形態による印刷回路基板の製造方法を説明するための断面図である。
以下、添付図面を参照して本発明の好ましい実施形態についてより具体的に説明する。以下に説明する実施形態は当業者に本発明の思想を充分に伝達するための例として提供されたものである。したがって、本発明は、以下に説明する実施形態に限定するものではなく、他の形態で具体化されることもできる。なお、図面においては、装置の大きさ及び厚さなどは便宜のために誇張されて表現されることもできる。本明細書の全体における同一の参照番号は同一の構成要素を示す。
図1は本発明の第1実施形態による印刷回路基板の断面図である。
図1を参照すると、本発明の第1実施形態による印刷回路基板は第1絶縁層110上に配置された回路層120を含むことができる。
第1絶縁層110は絶縁樹脂またはガラス繊維が含浸された絶縁樹脂からなることができる。絶縁樹脂の例としては、ポリイミド系樹脂及びエポキシ系樹脂等が可能である。絶縁層は基板またはフィルムの形態であることができる。しかし、本発明の実施形態にて説明する絶縁層の材質及び形態はこれらに限定されるものではない。
回路層120はビア123を介して層間接続を成し、第1絶縁層110の上面と下面にそれぞれ配置されることができる。ここで、回路層120は、金属からなる回路パターン121と、回路パターン121を覆うバリア層122を含むことができる。
バリア層122は回路パターン121から電気化学的マイグレーションを抑制するバリアの役割を果たすことができる。すなわち、バリア層122は回路パターン121からの金属イオンの移動を抑制させ、回路パターン121から導電性フィラメント(filament)が成長することを防止することができる。
これによって、回路パターン121の線幅及び回路パターン121の間の間隔を減らしても、電気化学的マイグレーションによる回路パターン121の間の短絡を防止することができる。
また、回路パターン121を覆うようにバリア層122を備えることによって、高温多湿な極限の環境で用いても電気化学的マイグレーションによる短絡により印刷回路基板の信頼性が低下されることを防止することができ、環境的条件を考慮しなくても良いから、印刷回路基板の使用先に対する選択の幅が広くなる。
バリア層122は金属イオンの移動を抑制することができる金属間化合物(Inter-Metallic Compound;IMC)からなることができる。例えば、金属間化合物はCu-Sn、Cu-Zn、Cu-Sb、Cu-In、Ni-B、Ni-Sn及びAg-Snのうちいずれか一つであることができる。
バリア層122は数十乃至数千ナノメートルの厚さを有することができる。例えば、バリア層122は10nm乃至1000nmの厚さを有することができる。この際、バリア層122の厚さが10nm未満で形成される場合、電気化学的マイグレーションを抑制するバリアの役割を果たすことができない。一方、バリア層122の厚さが1000nmを超過して形成される場合、バリア層122を形成するための工程時間が長くなり量産に適用しにくく、またバリア層122の厚さの増加によって回路パターン121の微細ピッチ化を逆行する結果をもたらす。ここで、バリア層122は量産の問題や微細ピッチ化を考慮しなくてもよい場合には1000nm以上で形成することもできる。
これに加えて、印刷回路基板が両面印刷回路基板である場合、回路層120と外部回路部を互いに電気的に接続するためのパッド124をさらに含むことができる。この際、図示はしないが、パッド124の少なくとも一面にバリア層122がさらに備えられ、パッド124から電気化学的マイグレーションを抑制し、隣合うパッド124の間の短絡が発生することを防止することができる。
また、回路層120を含む第1絶縁層110上に第2絶縁層130が配置されることができる。ここで、第2絶縁層130は回路層120と連結されたパッド124を露出する開口131を含むことができる。この際、第2絶縁層130はソルダーレジストで形成されることができる。
本発明の実施形態にて、印刷回路基板は第1絶縁層の両面に一つの回路層を備えると図示及び説明したが、これに限定するものではない。例えば、印刷回路基板は多数積層された第2絶縁層と回路層を備える多層印刷回路基板、または第1絶縁層の一面に回路層を備える単層印刷回路基板であることも可能である。
ここで、印刷回路基板が多層印刷回路基板である場合、第2絶縁層を形成する材質の例としては、ビルドアップ工程で用いられる一般的な絶縁樹脂を用いることができ、本発明の実施形態にてこれを限定するものではない。
また、本発明の実施形態にて、バリア層はすべての回路層に含まれると説明したが、これに限定するものではなく、一部領域の回路層に選択的に含まれることも可能である。例えば、バリア層は密接に配置された回路領域の回路パターンのみを覆うように形成することができる。
これによって、本発明の実施形態による印刷回路基板は回路パターンを覆うバリア層を備えることによって、電気化学的マイグレーションを抑制することができ、回路パターンの間の短絡を防止することができ、信頼性を確保するとともに高密度化を実現することができる。
また、本発明の実施形態による印刷回路基板はバリア層を備えることによって、高温多湿な極限の環境でも用いることができて、環境的条件における使用先の選択度を高めることができる。
以下、図2を参照して第2実施形態による印刷回路基板を説明する。ここで、第2実施形態による印刷回路基板はバリア層の形態を除いては上述した第1実施形態による印刷回路基板と同一の技術的構成を有することができる。これによって、同一の技術的構成には同一の参照番号を付し、第1実施形態との重複説明は省略する。
図2は本発明の第2実施形態による印刷回路基板の断面図である。
図2を参照すると、本発明の第2実施形態による印刷回路基板は第1絶縁層110上に配置された回路層120を含むことができる。ここで、回路層120は、回路パターン121と、回路パターン121の一面に配置されたバリア層122を含むことができる。
具体的に、回路パターン121は互いに隣合う第1及び第2回路パターン121a、121bを含むことができる。ここで、バリア層122は、向い合う第1回路パターン121aの第1側面Aと、第2回路パターン121bの第2側面Bにそれぞれ配置されることができる。しかし、本発明の実施形態にてこれを限定するものではなく、バリア層122は第1及び第2側面A、Bのうちいずれか一つの側面だけに配置されることもできる。
これによって、バリア層122は回路パターン121の側面から金属イオンの移動を抑制することにより回路パターン121の側面方向に導電性フィラメント(filament)が成長することを防止することができて、隣接した第1及び第2回路パターン121a、121bの間の短絡不良を防止することができる。
したがって、本発明の実施形態のように、バリア層は回路パターンの側面に選択的に配置させて、電気化学的マイグレーションによる短絡不良を防止することができる。
以下、図3を参照して第3実施形態による印刷回路基板を説明する。ここで、第3実施形態による印刷回路基板は、バリア層の形態を除いて上述した第1実施形態による印刷回路基板と同一の技術的構成を有することができる。これによって、同一の技術的構成には同一の参照番号を付し、第1実施形態との重複説明は省略する。
図3は本発明の第3実施形態による印刷回路基板の断面図である。
図3を参照すると、本発明の第3実施形態による印刷回路基板は第1絶縁層110上に配置された回路層120を含むことができる。ここで、回路層120は回路パターン121と回路パターン121の一面に配置されたバリア層122を含むことができる。
バリア層122は第1絶縁層110と回路パターン121の間にさらに介装されることができる。すなわち、バリア層122は回路パターン121のすべての面を取り囲むように形成されることができる。ここで、バリア層122は回路パターン121の下部方向に導電性フィラメント(filament)が成長することを防止することができ、上下部にそれぞれ配置された第3及び第4回路パターン121c、121dの間の短絡不良を防止することができる。これによって、第3及び第4回路パターン121c、121dの間に介装された第1絶縁層110の厚さを減らしても、電気化学的マイグレーションによる第3及び第4回路パターン121c、121dの間の短絡不良を防止することができる。
これに加えて、印刷回路基板が回路層120を含んだ第1絶縁層110上に多数で積層された第2絶縁層130と回路層をさらに備える多層印刷回路基板である場合、第2絶縁層の下部と積層された回路層の間にバリア層をさらに備えることによって、層間電気化学的マイグレーションによる短絡不良を防止することができる。
これによって、第1絶縁層110だけではなく、積層される第2絶縁層130の厚さを減らすことができて、結果として多層印刷回路基板の厚さを減らすことができる。
したがって、本発明の第3実施形態のように、バリア層は絶縁層と回路パターンの間にさらに介装されることによって、積層された回路パターンの間に電気化学的マイグレーションによる短絡不良を防止するとともに印刷回路基板の厚さを減らすことができる。
以下、図4乃至図7を参照して、本発明の第4実施形態による印刷回路基板の製造方法を説明する。
図4乃至図7は本発明の第4実施形態による印刷回路基板の製造方法を説明するための断面図である。
図4を参照すると、本発明の第4実施形態による印刷回路基板を製造するために、まず、第1絶縁層110の両面にビア123を介装して互いに電気的に連結される回路層120を構成する回路パターン121を形成する。
ここで、回路パターン121を形成する方法の例としては、アディティブ法、セミ・アディティブ法、及びサブトラクト法等が可能であるが、本発明の実施形態おける回路パターンの製造方法はこれらに限定されない。
ここで、第1絶縁層110の両面に外部回路部と電気的に接続されるためのパッド124がさらに夫々形成されることができる。
図5を参照すると、回路パターン121を形成した後、回路パターン121の少なくとも一面を覆う予備バリア層122aを形成する。例えば、予備バリア層122aは、第1絶縁層110上に形成された回路パターン121を覆うように形成されたり、向い合う回路パターン121の側面に形成されることができる。
予備バリア層122aは回路パターン121を形成する金属と異なる種類の金属で形成することができる。この際、予備バリア層122aは、回路パターン121を形成する金属と反応して金属間化合物を形成することができる金属材質で形成することができる。
予備バリア層122aを形成する方法の例としては、メッキ法、インクジェットプリンティング法及び蒸着法が可能である。
図6を参照すると、予備バリア層122aを形成した後、回路パターン121と予備バリア層122aを熱処理して回路パターン121を成す金属と予備バリア層122aを成す金属間の反応によってバリア層122を形成する。
ここで、熱処理は50℃乃至350℃の温度範囲で遂行することができる。これは、熱処理の温度が50℃未満である場合、バリア層122を形成する金属間化合物が形成されにくく、一方、熱処理の温度が350℃を超過する場合、印刷回路基板を形成する物質、例えば第1絶縁層110、第2絶縁層130及び回路パターン121などの劣化を起こす可能性があるからである。
また、バリア層122を形成するために、熱処理は予備バリア層122aを成す金属が金属間化合物を形成するまで遂行される。すなわち、バリア層122は金属間化合物だけで形成されることができる。これは、バリア層122が金属間化合物からなると、回路パターン121の表面から電気化学的マイグレーション(electrochemical migration)を抑制するバリアの役割を遂行することができるからである。
本発明の実施形態にて、バリア層122は回路パターン121を成す金属と予備バリア層122aを成す金属との間の反応によって金属間化合物に形成されたものであると説明したが、これに限定されない。例えば、バリア層122は回路パターンを覆うように第1及び第2予備バリア層を順次的に形成した後、第1及び第2予備バリア層を熱処理して形成することもできる。この際、第1及び第2予備バリア層は相異なる金属、例えば互いに反応して金属間化合物に形成されることのできる金属で形成されることができる。
これによって、バリア層122は相異なる金属に熱処理を遂行して金属間化合物の形態、例えばCu-Sn、Cu-Zn、Cu-Sb、Cu-In、Ni-B、Ni-Sn及びAg-Snなどで形成されることにより、回路パターン121の表面から電気化学的マイグレーション(electrochemical migration)を抑制するバリアの役割を遂行することができる。
図7を参照すると、バリア層122を形成した後、バリア層122を含んだ第1絶縁層110上に第2絶縁層130を形成する。第2絶縁層130はソルダーレジストで形成することができる。ここで、第2絶縁層130は外部と接続するためのパッドを露出する開口131をさらに形成することができる。
本発明の実施形態にて、印刷回路基板は両面印刷回路基板で製造すると説明したが、これに限定されない。例えば、ソルダーレジストを形成する工程以前にビルドアップ工程をさらに遂行し、印刷回路基板は多層印刷回路基板で形成することもできる。この際、第2絶縁層130はビルドアップ工程で用いられる一般的な絶縁樹脂を用いることができ、本発明の実施形態にてこれを限定するものではない。
また、バリア層は回路パターンだけに形成されると説明したが、これに限定されず、パッドの少なくとも一面にさらに形成することができる。
以下、図8乃至図11を参照して、本発明の第5実施形態による印刷回路基板の製造方法を説明する。
図8乃至図11は本発明の第5実施形態による印刷回路基板の製造方法を説明するための断面図である。
図8を参照すると、本発明の第5実施形態による印刷回路基板を製造するために、まず、第1絶縁層110の両面に予備第1バリア層122bと予備第1バリア層122b上に配置される回路パターン121を形成する。この際、回路パターン121と電気的に連結されるパッド124がさらに形成されることができる。
ここで、予備第1バリア層122bと回路パターン121は、金属間化合物を形成することができる相異なる金属でそれぞれ形成されることができる。
予備第1バリア層122bはインクジェットプリンティング法または蒸着法によって形成することができる。予備第1バリア層122bを形成した後、予備第1バリア層122b上に回路パターン121を形成することができる。ここで、回路パターン121の形成方法の例としては、アディティブ法、セミ・アディティブ法、及びサブトラクト法等が可能である。
ここで、予備第1バリア層122bと回路パターン121は順次的に形成すると説明したが、これに限定されない。例えば、予備第1バリア層122bと回路パターン121は、予備第1バリア層122bと回路パターン121を成す金属層を順次的に形成した後で、エッチング工程によって同時に形成されることもできる。
図9を参照すると、回路パターン121を形成した後、回路パターン121を覆う予備第2バリア層122cを形成する。ここで、予備第2バリア層122cは予備第1バリア層122bと同一の金属からなることができる。予備第2バリア層122cの形成方法の例としては、メッキ法、インクジェットプリンティング法及び蒸着法が可能である。
図10を参照すると、予備第2バリア層122cを形成した後、予備第1及び第2バリア層122b、122cと回路パターン121を熱処理して、回路パターン121を取り囲んだバリア層を形成することができる。すなわち、バリア層122は第1絶縁層110と回路パターン121の間にさらに介装されるように形成されることができる。
これによって、バリア層122は電気化学的マイグレーションによる回路層の積層方向に配置された回路パターンの間の電気的短絡が発生することを防止することができる。
図11を参照すると、バリア層122を形成した後、バリア層122を含んだ第1絶縁層110上に第2絶縁層130を形成する。ここで、印刷回路基板が両面印刷回路基板である場合、第2絶縁層130は外部と接続するためのパッド124を露出する開口131をさらに形成することができる。
また、バリア層122は回路パターン121だけに形成されると説明したが、これに限定されず、パッド124の少なくとも一面にさらに形成することができる。
以下の表は本発明の実施例と比較例によるHAST(Highly Accelerated Stress Test)の結果を比較した表である。
ここで、比較例の実験の試片は絶縁基板上に10umの間隔を有する第1及び第2回路パターンを形成した。この際、第1及び第2回路パターンは10umの幅を有するように形成した。また、第1及び第2回路パターンは銅で形成した。
実験例の実験の試片は回路パターンを覆うようにバリア層を形成することを除いては比較例の実験の試片と等しく製造した。ここで、バリア層はCu-Snで形成した。
Figure 2011228609
上記の表のように、回路パターンに金属間化合物からなるバリア層を形成することで、バリア層が回路パターンから電気化学的マイグレーション(electrochemical migration)を抑制するバリアの役割を遂行することにより、回路パターン間の短絡発生を防止することを確認することができた。
110 第1絶縁層
120 回路層
121 回路パターン
122 バリア層
123 ビア
124 パッド
130 第2絶縁層

Claims (11)

  1. 絶縁層;及び、
    前記絶縁層に配置された回路パターンと前記回路パターンの少なくとも一面を覆うように配置されて前記回路パターンから電気化学的マイグレーションを抑制するバリア層を含む回路層;
    を含む印刷回路基板。
  2. 前記バリア層は金属間化合物からなる請求項1に記載の印刷回路基板。
  3. 前記金属間化合物はCu-Sn、Cu-Zn、Cu-Sb、Cu-In、Ni-B、Ni-Sn及びAg-Snのうちいずれか一つを含む請求項2に記載の印刷回路基板。
  4. 前記バリア層は前記絶縁層と前記回路パターンの間にさらに介装される請求項1から3のいずれか1つに記載の印刷回路基板。
  5. 前記回路層と電気的に連結されたパッドを含み、前記パッドの少なくとも一面に前記バリア層がさらに配置された請求項1から4のいずれか1つに記載の印刷回路基板。
  6. 絶縁層に回路パターンを形成する段階;及び、
    前記回路パターンの少なくとも一面に前記回路パターンから電気化学的マイグレーションを抑制するバリア層を形成する段階;
    を含む印刷回路基板の製造方法。
  7. 前記バリア層を形成する段階は、
    前記回路パターンと異なる金属からなり、前記回路パターンの少なくとも一面に形成される予備バリア層を形成する段階;及び、
    前記予備バリア層と前記回路パターンを熱処理する段階;
    を含む請求項6に記載の印刷回路基板の製造方法。
  8. 前記バリア層を形成する段階は、
    前記回路パターンの一面に相異なる金属からなる第1及び第2予備バリア層を順次的に形成する段階;及び、
    前記第1及び第2予備バリア層を熱処理する段階;
    を含む請求項6または7に記載の印刷回路基板の製造方法。
  9. 前記バリア層は金属間化合物で形成する請求項6から8のいずれか1つに記載の印刷回路基板の製造方法。
  10. 前記バリア層はCu-Sn、Cu-Zn、Cu-Sb、Cu-In、Ni-B、Ni-Sn及びAg-Snのうちいずれか一つを含む請求項6から9のいずれか1つに記載の印刷回路基板の製造方法。
  11. 前記バリア層は前記絶縁層と前記回路パターンの間にさらに介装される請求項6から10のいずれか1つに記載の印刷回路基板の製造方法。
JP2010143505A 2010-04-20 2010-06-24 印刷回路基板及びその製造方法 Expired - Fee Related JP5090501B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0036452 2010-04-20
KR1020100036452A KR101097670B1 (ko) 2010-04-20 2010-04-20 인쇄회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
JP2011228609A true JP2011228609A (ja) 2011-11-10
JP5090501B2 JP5090501B2 (ja) 2012-12-05

Family

ID=44787330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010143505A Expired - Fee Related JP5090501B2 (ja) 2010-04-20 2010-06-24 印刷回路基板及びその製造方法

Country Status (3)

Country Link
US (1) US8410373B2 (ja)
JP (1) JP5090501B2 (ja)
KR (1) KR101097670B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016216308B4 (de) 2016-08-30 2022-06-15 Schweizer Electronic Ag Leiterplatte und Verfahren zu deren Herstellung
CN108241240B (zh) * 2018-02-08 2021-05-14 上海天马微电子有限公司 一种显示面板以及显示装置
KR20200023614A (ko) 2020-02-16 2020-03-05 조희준 전기화학적 마이그레이션을 억제하는 다층구조 인쇄전자회로 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124591A (ja) * 2001-10-18 2003-04-25 Sony Corp 電子回路基板、その製造方法及びマイグレーション発生抑制用銅メッキ液
JP2006278825A (ja) * 2005-03-30 2006-10-12 Fujikura Ltd フレキシブルプリント配線板及びその製造方法
JP2009032844A (ja) * 2007-07-26 2009-02-12 Nitto Denko Corp 配線回路基板およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3867523B2 (ja) * 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
JP4928021B2 (ja) 2001-03-13 2012-05-09 ナミックス株式会社 導電性接着剤およびそれを用いた回路
JP2003110209A (ja) * 2001-10-02 2003-04-11 Matsushita Electric Ind Co Ltd 電子部品
JP2003293193A (ja) 2002-04-02 2003-10-15 Nec Electronics Corp 微細回路配線形成方法およびこれに用いる装置
JP2005353710A (ja) 2004-06-09 2005-12-22 Suzuki Sogyo Co Ltd 熱電素子モジュール及びその製法
KR100489869B1 (ko) 2004-09-07 2005-05-17 (주)유일재료기술 고밀도 인쇄회로기판에서의 솔더링 및 와이어 본딩을 위한단일 은-금 도금층의 형성 방법 및 상기 방법에 의해제조된 단일 은-금 도금층을 구비한 고밀도 인쇄회로기판
JP2009135097A (ja) 2007-11-02 2009-06-18 Furukawa Electric Co Ltd:The 電気電子機器用金属材料および電気電子機器用金属材料の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124591A (ja) * 2001-10-18 2003-04-25 Sony Corp 電子回路基板、その製造方法及びマイグレーション発生抑制用銅メッキ液
JP2006278825A (ja) * 2005-03-30 2006-10-12 Fujikura Ltd フレキシブルプリント配線板及びその製造方法
JP2009032844A (ja) * 2007-07-26 2009-02-12 Nitto Denko Corp 配線回路基板およびその製造方法

Also Published As

Publication number Publication date
US8410373B2 (en) 2013-04-02
KR101097670B1 (ko) 2011-12-22
KR20110116819A (ko) 2011-10-26
JP5090501B2 (ja) 2012-12-05
US20110253431A1 (en) 2011-10-20

Similar Documents

Publication Publication Date Title
JP6668723B2 (ja) インダクタ部品
US8926714B2 (en) Heat dissipating substrate and method of manufacturing the same
JP4636180B2 (ja) 積層型セラミック電子部品
JP2012235080A (ja) チップ型コイル部品
JP2012235080A5 (ja)
JP4708407B2 (ja) キャパシタ内蔵型印刷回路基板及びその製造方法
US20140041907A1 (en) Core substrate and printed circuit board using the same
US20120103588A1 (en) Heat-dissipating substrate
US20140060896A1 (en) Printed circuit board
KR20170040944A (ko) 연성기판
US20190029122A1 (en) Encapsulation of circuit trace
KR20190042949A (ko) 코일 전자 부품
JP5090501B2 (ja) 印刷回路基板及びその製造方法
JP4227973B2 (ja) 基板、電子部品、及び、これらの製造方法
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
JP2009088173A (ja) 配線基板
KR20180046270A (ko) 코일 전자 부품
JP2016213254A (ja) 配線構造及びその製造方法、並びに半導体装置
KR20190023297A (ko) 절연 필름 및 이를 구비한 회로 기판
JP2016507902A (ja) セラミック基板に設けられたマルチレベル金属被覆部
JP2018200952A (ja) 電子部品、電子部品の製造方法及び電子装置
KR101138537B1 (ko) 캐리어 포일을 이용한 utc 레이저 마스크 오픈 방법 및 이를 이용하여 제조한 인쇄회로기판
JP2021067666A (ja) 金属プローブ構造及びその製造方法
EP2934073A1 (en) Printed circuit board and method of manufacturing same
JP2016139632A (ja) 配線基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5090501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees