KR20110116819A - 인쇄회로기판 및 이의 제조방법 - Google Patents

인쇄회로기판 및 이의 제조방법 Download PDF

Info

Publication number
KR20110116819A
KR20110116819A KR1020100036452A KR20100036452A KR20110116819A KR 20110116819 A KR20110116819 A KR 20110116819A KR 1020100036452 A KR1020100036452 A KR 1020100036452A KR 20100036452 A KR20100036452 A KR 20100036452A KR 20110116819 A KR20110116819 A KR 20110116819A
Authority
KR
South Korea
Prior art keywords
barrier layer
circuit pattern
printed circuit
circuit board
layer
Prior art date
Application number
KR1020100036452A
Other languages
English (en)
Other versions
KR101097670B1 (ko
Inventor
박형욱
주영창
민홍석
고영관
류창섭
이호영
이신복
정민석
Original Assignee
삼성전기주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사, 서울대학교산학협력단 filed Critical 삼성전기주식회사
Priority to KR1020100036452A priority Critical patent/KR101097670B1/ko
Priority to US12/801,724 priority patent/US8410373B2/en
Priority to JP2010143505A priority patent/JP5090501B2/ja
Publication of KR20110116819A publication Critical patent/KR20110116819A/ko
Application granted granted Critical
Publication of KR101097670B1 publication Critical patent/KR101097670B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 및 이의 제조방법에 관한 것으로, 절연층; 및 상기 절연층에 배치된 회로 패턴과 상기 회로패턴의 적어도 일면을 덮도록 배치되어 상기 회로패턴에서 전기화학적 마이그레이션(electrochemical migration)을 억제하는 베리어층을 포함하는 회로층;을 포함하여, 신뢰성을 확보할 뿐만 아니라 고밀도화를 실현할 수 있는 인쇄회로기판 및 이의 제조방법에 관한 것이다.

Description

인쇄회로기판 및 이의 제조방법{Printed circuit substrate and method of manufacturing the same}
본 발명은 인쇄회로기판 및 이의 제조 방법에 관한 것으로, 회로패턴으로부터 전기화학적 마이그레이션을 억제하는 베리어층을 구비하는 인쇄회로기판 및 이의 제조방법에 관한 것이다.
인쇄회로기판은 전자부품을 서로 전기적으로 연결하는 역할을 수행하는 것으로 전자기기의 핵심부품이다. 이와 같은 인쇄회로기판은 외부에서 사용되는 전자기기, 예컨대 휴대용 단말기, 자동차의 전자부품, 산업용 기기 및 군사용 기기등에 적용될 수도 있어, 쉽게 외부환경에 노출될 수 있다.
인쇄회로기판이 외부환경, 특히 고온 및 다습한 환경에 노출되며 작동할 경우 전기화학적 마이그레이션(Electrochemical migration;이하, ECM) 현상이 발생되어 인쇄회로기판의 신뢰성을 저하시킬 수 있다. 여기서, 전기화학적 마이그레이션은 전기적으로 절연되었던 두 금속 전극사이에 오염물질를 포함한 수분의 흡착과 함께 전압이 인가되었을 경우에 전기화학적으로 불안정하게 되어 두 금속 전극사이에 전도성 필라멘트(filament) 또는 덴드라이트(dendrite)가 성장하여 전기적 단락을 일으키는 현상이다.
더욱이, 전자부품이 경박단소화 및 고집적화에 따라 인쇄회로기판의 회로패턴의 선폭 및 회로패턴간의 간격이 점점 줄어들고 있어, 전기화학적 마이그레이션(Electrochemical migration;이하, ECM)에 의한 인쇄회로기판의 신뢰성 문제가 더욱 심화되고 있다.
따라서, 본 발명은 인쇄회로기판 및 이의 제조 방법에서 발생될 수 있는 문제점을 해결하기 위하여 창안된 것으로서, 구체적으로 회로패턴의 적어도 일면에 배치되어 회로패턴으로부터 전기화학적 마이그레이션을 억제하기 위한 베리어층을 구비함으로써, 전기화학적 마이그레이션에 의한 전기적 단락을 방지할 수 있어, 고밀도화와 함께 신뢰성을 향상시킬 수 있는 인쇄회로기판 및 이의 제조 방법을 제공함에 그 목적이 있다.
본 발명의 목적은 인쇄회로기판을 제공하는 것이다. 상기 인쇄회로기판은 절연층; 및 상기 절연층에 배치된 회로 패턴과 상기 회로패턴의 적어도 일면을 덮도록 배치되어 상기 회로패턴에서 전기화학적 마이그레이션(electrochemical migration)을 억제하는 베리어층을 포함하는 회로층;을 포함할 수 있다.
여기서, 상기 베리어층은 금속간 화합물로 이루어질 수 있다.
또한, 상기 금속간 화합물은 Cu-Sn, Cu-Zn, Cu-Sb, Cu-In, Ni-B, Ni-Sn 및 Ag-Sn 중 어느 하나를 포함할 수 있다.
또한, 상기 베리어층은 상기 절연층과 상기 회로패턴 사이에 더 개재될 수 있다.
또한, 상기 회로층과 전기적으로 연결된 패드를 포함하며, 상기 패드의 적어도 일면에 상기 베리어층이 더 배치될 수 있다.
본 발명의 다른 목적은 인쇄회로기판의 제조방법을 제공하는 것이다. 상기 제조방법은 절연층에 회로 패턴을 형성하는 단계; 및 상기 회로 패턴의 적어도 일면에 상기 회로 패턴으로부터 전기화학적 마이그레이션(electrochemical migration)을 억제하는 베리어층을 형성하는 단계;를 포함할 수 있다.
여기서, 상기 베리어층의 형성하는 단계는, 상기 회로 패턴과 다른 금속으로 이루어지며 상기 회로 패턴의 적어도 일면에 형성된 예비 베리어층을 형성하는 단계; 및 상기 예비 베리어층과 상기 회로 패턴간을 열처리하는 단계;를 포함할 수 있다.
또한, 상기 베리어층을 형성하는 단계는, 상기 회로패턴의 일면에 서로 다른 금속으로 순착적으로 형성된 제 1 예비 베리어층을 형성하는 단계; 상기 제 1 예비 베리어층을 형성하는 단계; 및 상기 제 1 및 제 2 예비 베리어층을 열처리하는 단계;를 포함할 수 있다.
또한, 상기 베리어층은 금속간 화합물로 형성할 수 있다.
또한, 상기 베리어층은 Cu-Sn, Cu-Zn, Cu-Sb, Cu-In, Ni-B, Ni-Sn 및 Ag-Sn 중 어느 하나를 포함할 수 있다.,
또한, 상기 베리어층은 상기 절연층과 상기 회로패턴 사이에 더 형성할 수 있다.
본 발명의 인쇄회로기판은 회로패턴의 적어도 일면에 베리어층을 구비함에 따라, 전기화학적 마이그레이션을 억제할 수 있어, 회로패턴간의 단락을 방지할 수 있으므로, 고밀도화를 실현함과 동시에 신뢰성을 확보할 수 있다.
또한, 본 발명의 인쇄회로기판은 회로패턴의 적어도 일면에 베리어층을 구비함에 따라, 고온 및 다습한 극한 환경에서도 사용될 수 있어, 환경적 여건에 따른 사용처의 선택도를 높일 수 있다.
또한, 본 발명의 인쇄회로기판은 베리어층을 회로패턴의 하부에 더 구비하여, 회로패턴간의 층간 단락을 방지할 수 있어, 인쇄회로기판의 두께를 줄일 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 제 2 실시예에 따른 인쇄회로기판의 단면도이다.
도 3은 본 발명의 제 3 실시예에 따른 인쇄회로기판의 단면도이다.
도 4 내지 도 7은 본 발명의 제 4 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위한 단면도들이다.
도 8 내지 도 11은 본 발명의 제 5 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위한 단면도들이다.
이하, 본 발명의 실시예들은 인쇄회로기판의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 제 1 실시예에 따른 인쇄회로기판의 단면도이다.
도 1을 참조하면, 본 발명의 제 1 실시예에 따른 인쇄회로기판은 제 1 절연층(110)상에 배치된 회로층(120)을 포함할 수 있다.
제 1 절연층(110)은 절연 수지 또는 유리섬유가 함침된 절연수지로 이루어질 수 있다. 절연수지의 예로서는 폴리이미드계 수지 및 에폭시계 수지등일 수 있다. 절연층은 기판 또는 필름의 형태를 가질 수 있다. 그러나, 본 발명의 실시예에서, 절연층의 재질 및 형태에 대해서 한정하는 것은 아니다.
회로층(120)은 비아(123)를 통해 층간접속을 이루며 제 1 절연층(110)의 상면과 하면에 각각 배치될 수 있다. 여기서, 회로층(120)은 금속으로 이루어진 회로패턴(121)들과 회로패턴(121)을 덮는 베리어층(122)을 포함할 수 있다.
베리어층(122)은 회로패턴(121)에서 전기화학적 마이그레이션을 억제하는 베리어의 역할을 할 수 있다. 즉, 베리어층(122)은 회로패턴(121)에서 금속이온의 이동을 억제시켜 회로패턴(121)으로부터 전도성 필라멘트(filament) 또는 덴드라이트(dendrite)가 성장하는 것을 방지할 수 있다.
이에 따라, 회로패턴(121)의 선폭 및 회로패턴(121)간의 간격을 줄일지라도, 전기화학적 마이그레이션에 의한 회로패턴(121)간의 단락을 방지할 수 있다.
또한, 회로패턴(121)을 덮도록 베리어층(122)을 구비함에 따라, 고온 및 다습한 극한 환경에서도 사용되더라도 전기화학적 마이그레이션에 의한 단락에 의한 인쇄회로기판의 신뢰성이 저하되는 것을 방지할 수 있어, 환경적 여건을 고려하지 않아도 되므로, 인쇄회로기판의 사용처에 대한 선택사항의 폭이 넓어질 수 있다.
베리어층(122)은 금속 이온의 이동을 억제할 수 있는 금속간 화합물(Inter-Metallic Compound; IMC)로 이루어질 수 있다. 예컨대, 금속간 화합물은 Cu-Sn, Cu-Zn, Cu-Sb, Cu-In, Ni-B, Ni-Sn 및 Ag-Sn 중 어느 하나일 수 있다.
베리어층(122)은 수십 내지 수천 나노미터의 두께를 가질 수 있다. 예컨대, 베리어층(122)은 10 내지 1000nm의 두께를 가질 수 있다. 이때, 베리어층(122)의 두께가 10nm미만으로 형성될 경우, 전기화학적 마이그레이션을 억제하는 베리어의 역할을 할 수 없다. 반면, 베리어층(122)의 두께가 1000nm를 초과하여 형성될 경우, 베리어층(122)을 형성하기 위한 공정 시간이 길어지게 되어 양산에 적용하기 힘들 수 있으며, 또한 베리어층(122)의 두께 증가로 인해 회로패턴(121)의 미세 피치화를 역행하는 결과를 초래할 수 있다. 여기서, 베리어층(122)은 양산적인 문제나 미세 피치화를 고려하지 않아도 된다면 1000nm이상으로도 형성될 수 있다.
이에 더하여, 인쇄회로기판이 양면 인쇄회로기판일 경우, 회로층(120)과 외부회로부를 서로 전기적으로 접속하기 위한 패드(124)를 더 포함할 수 있다. 이때, 도면에는 도시되지 않았으나, 패드(124)의 적어도 일면에 베리어층(122)이 더 구비되어, 패드(124)에서 전기화학적 마이그레이션을 억제하여, 이웃한 패드(124)들간의 단락이 발생하는 것을 방지할 수 있다.
또한, 회로층(120)을 포함하는 제 1 절연층(110)상에 제 2 절연층(130)이 배치될 수 있다. 여기서, 제 2 절연층(130)은 회로층(120)과 연결된 패드(124)를 노출하는 개구(131)를 포함할 수 있다. 이때, 제 2 절연층(130)은 솔더레지스트로 형성될 수 있다.
본 발명의 실시예에서, 인쇄회로기판은 제 1 절연층의 양면에 하나의 회로층을 구비하는 것으로 도시 및 설명하였으나, 이에 한정되는 것은 아니다. 예컨대, 인쇄회로기판은 다수로 적층된 제 2 절연층과 회로층을 구비하는 다층 인쇄회로기판 또는 제 1 절연층의 일면에 회로층을 구비하는 단층 인쇄회로기판일 수도 있다.
여기서, 인쇄회로기판이 다층 인쇄회로기판일 경우, 제 2 절연층을 형성하는 재질의 예로서는 빌드업 공정에서 사용될 수 있는 일반적인 절연수지를 사용할 수 있으며, 본 발명의 실시예에서 이를 한정하는 것은 아니다.
또한, 본 발명의 실시예에서, 베리어층은 모든 회로층에 포함되는 것으로 설명하였으나, 이에 한정되는 것은 아니며, 일부 영역의 회로층에 선택적으로 포함될 수도 있다. 예컨대, 베리어층은 밀접하게 배치된 회로영역의 회로패턴만을 덮도록 형성할 수 있다.
이에 따라, 본 발명의 실시예에 따른 인쇄회로기판은 회로패턴을 덮는 베리어층을 구비함에 따라, 전기화학적 마이그레이션을 억제할 수 있어, 회로패턴간의 단락을 방지할 수 있어, 신뢰성을 확보함과 동시에 고밀도화를 실현할 수 있다.
또한, 본 발명의 실시예에 다른 인쇄회로기판은 베리어층을 구비함에 따라, 고온 및 다습한 극한 환경에서도 사용될 수 있어, 환경적 여건에 따른 사용처의 선택도를 높일 수 있다.
이하, 도 2를 참조하여 제 2 실시예에 따른 인쇄회로기판을 설명하기로 한다. 여기서, 제 2 실시예에 따른 인쇄회로기판은 베리어층의 형태를 제외하고 앞서 설명한 제 1 실시예에 따른 인쇄회로기판과 동일한 기술적 구성을 가질 수 있다. 이에 따라, 제 2 실시예의 설명은 제 1 실시예와 반복된 설명은 생략하기로 하며, 동일한 기술적 구성에 대해서는 동일한 참조번호를 부여하기로 한다.
도 2는 본 발명의 제 2 실시예에 따른 인쇄회로기판의 단면도이다.
도 2를 참조하면, 본 발명의 제 2 실시예에 따른 인쇄회로기판은 제 1 절연층(110)상에 배치된 회로층(120)을 포함할 수 있다. 여기서, 회로층(120)은 회로패턴(121)과 회로패턴(121)의 일면에 배치된 베리어층(122)을 포함할 수 있다.
구체적으로, 회로패턴(121)은 서로 이웃한 제 1 및 제 2 회로패턴(121a, 121b)을 포함할 수 있다. 여기서, 베리어층(122)은 서로 마주하는 제 1 회로패턴(121a)의 제 1 측면(A)과 제 2 회로패턴(121b)의 제 2 측면(B)에 각각 배치될 수 있다. 그러나, 본 발명의 실시예에서 이를 한정하는 것은 아니며, 베리어층(122)은 제 1 및 제 2 측면(A, B) 중 어느 하나의 측면에만 배치될 수도 있다.
이에 따라, 베리어층(122)은 회로패턴(121)의 측면에서 금속이온의 이동을 억제함으로써, 회로패턴(121)의 측면 방향으로 전도성 필라멘트(filament) 또는 덴드라이트(dendrite)가 성장하는 것을 방지할 수 있어, 인접한 제 1 및 제 2 회로패턴(121a, 121b)간의 단락 불량을 방지할 수 있다.
따라서, 본 발명의 실시예에서와 같이, 베리어층은 회로패턴의 측면에 선택적으로 배치시켜, 전기화학적 마이그레이션에 의한 단락 불량을 방지할 수 있다.
이하, 도 3을 참조하여 제 3 실시예에 따른 인쇄회로기판을 설명하기로 한다. 여기서, 제 3 실시예에 따른 인쇄회로기판은 베리어층의 형태를 제외하고 앞서 설명한 제 1 실시예에 따른 인쇄회로기판과 동일한 기술적 구성을 가질 수 있다. 이에 따라, 제 3 실시예의 설명은 제 1 실시예와 반복된 설명은 생략하기로 하며, 동일한 기술적 구성에 대해서는 동일한 참조번호를 부여하기로 한다.
도 3은 본 발명의 제 3 실시예에 따른 인쇄회로기판의 단면도이다.
도 3을 참조하면, 본 발명의 제 3 실시예에 따른 인쇄회로기판은 제 1 절연층(110)상에 배치된 회로층(120)을 포함할 수 있다. 여기서, 회로층(120)은 회로패턴(121)과 회로패턴(121)의 일면에 배치된 베리어층(122)을 포함할 수 있다.
베리어층(122)은 제 1 절연층(110)과 회로패턴(121)사이에 더 개재될 수 있다. 즉, 베리어층(122)은 회로패턴(121)의 모든 면을 감싸도록 형성될 수 있다. 여기서, 베리어층(122)은 회로패턴(121)의 하부 방향으로 전도성 필라멘트(filament) 또는 덴드라이트(dendrite)가 성장하는 것을 방지할 수 있어, 상하부에 각각 배치된 제 3 및 제 4 회로패턴(121c, 121d)간의 단락 불량을 방지할 수 있다. 이에 따라, 제 3 및 제 4 회로패턴(121c, 121d)사이에 개재된 제 1 절연층(110)의 두께를 줄이더라도, 전기화학적 마이그레이션에 의한 제 3 및 제 4 회로패턴(121c, 121d)간의 단락 불량을 방지할 수 있다.
이에 더하여, 인쇄회로기판이 회로층(120)을 포함한 제 1 절연층(110)상에 다수로 적층된 제 2 절연층(130)과 회로층을 더 구비하는 다층 인쇄회로기판일 경우, 제 2 절연층 하부와 적층된 회로층사이에 베리어층을 더 구비함으로써, 층간 전기화학적 마이그레이션에 의한 단락 불량을 방지할 수 있다.
이에 따라, 제 1 절연층(110) 뿐만 아니라, 적층되는 제 2 절연층(130)의 두께를 줄일 수 있어, 결국 다층 인쇄회로기판의 두께를 줄일 수 있다.
따라서, 본 발명의 제 3 실시예에서와 같이, 베리어층은 절연층과 회로패턴 사이에 더 개재됨으로써, 적층된 회로패턴들간에 전기화학적 마이그레이션에 의한 단락 불량을 방지함과 동시에 인쇄회로기판의 두께를 줄일 수 있다.
이하, 도 4 내지 도 7을 참조하여, 본 발명의 제 4 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기로 한다.
도 4 내지 도 7은 본 발명의 제 4 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 본 발명의 제 4 실시예에 따른 인쇄회로기판을 제조하기 위해, 먼저 제 1 절연층(110)의 양면에 비아(123)를 통해 서로 전기적으로 연결된 회로층(120)을 구성하는 회로패턴(121)을 형성한다.
여기서, 회로패턴(121)을 형성하는 방법의 예로서는 에디티드법, 세미에디티브법, 및 서브트랙티브법등일 수 있으며, 본 발명의 실시예에서 회로패턴의 제조방법에 대해서 한정하는 것은 아니다.
여기서, 제 1 절연층(110)의 양면에 각각 외부회로부와 전기적으로 접속되기 위한 패드(124)가 더 형성될 수 있다.
도 5를 참조하면, 회로패턴(121)을 형성한 후, 회로패턴(121)의 적어도 일면을 덮는 예비 베리어층(122a)을 형성한다. 예컨대, 예비 베리어층(122a)은 제 1 절연층(110)상에 형성된 회로패턴(121)을 덮도록 형성되거나, 예비 베리어층(122a)은 서로 마주하는 회로패턴(121)의 측면에 형성될 수 있다.
예비 베리어층(122a)은 회로패턴(121)을 형성하는 금속과 다른 종류의 금속으로 형성할 수 있다. 이때, 예비 베리어층(122a)은 회로패턴(121)을 형성하는 금속과 반응하여 금속간화합물을 형성할 수 있는 금속 재질로 형성할 수 있다.
예비 베리어층(122a)을 형성하는 방법의 예로서는 도금법, 잉크젯 프린팅법 및 증착법을 통해 형성할 수 있다.
도 6을 참조하면, 예비 베리어층(122a)을 형성한 후, 회로패턴(121)과 예비 베리어층(122a)을 열처리하여 회로패턴(121)을 이루는 금속과 예비 베리어층(122a)을 이루는 금속간의 반응을 통해 베리어층(122)을 형성한다.
여기서, 열처리 온도는 50℃ 내지 350℃의 온도 범위에서 수행할 수 있다. 이는, 열처리 온도가 50℃ 미만일 경우, 베리어층(122)을 형성하는 금속간 화합물이 형성되기 어렵기 때문이며, 반면, 열처리 온도가 350℃를 초과할 경우, 인쇄회로기판을 형성하는 물질, 예컨대 제 1 절연층(110), 제 2 절연층(130) 및 회로패턴(121)등의 열화를 일으킬 수 있기 때문이다.
또한, 열처리는 예비 베리어층(122a)을 이루는 금속이 모두 베리어층(122), 즉 금속간 화합물로 형성될 때까지 수행한다. 즉, 베리어층(122)은 금속간화합물로만 형성될 수 있다. 이는, 베리어층(122)이 금속간 화합물로 이루어질 경우, 회로패턴(121)의 표면에서 전기화학적 마이그레이션(electrochemical migration)을 억제하는 베리어 역할을 수행할 수 있기 때문이다.
본 발명의 실시예에서, 베리어층(122)은 회로패턴(121)을 이루는 금속과 예비 베리어층(122a)을 이루는 금속간의 반응을 통해 금속간 화합물로 형성하는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 예컨대, 베리어층(122)은 회로 패턴을 덮도록 제 1 및 제 2 예비 베리어층을 순차적으로 형성한 후, 제 1 및 제 2 예비 베리어층을 열처리하여 형성할 수도 있다. 이때, 제 1 및 제 2 예비 베리어층은 서로 다른 금속, 예컨대 서로 반응하여 금속간 화합물로 형성될 수 있는 금속으로 형성될 수 있다.
이에 따라, 베리어층(122)은 서로 다른 금속에 열처리를 수행하여 금속간 화합물의 형태, 예컨대 Cu-Sn, Cu-Zn, Cu-Sb, Cu-In, Ni-B, Ni-Sn 및 Ag-Sn등으로 형성됨으로써 회로패턴(121)의 표면에서 전기화학적 마이그레이션(electrochemical migration)을 억제하는 베리어 역할을 수행할 수 있다.
도 7을 참조하면, 베리어층(122)을 형성한 후, 베리어층(122)을 포함한 제 1 절연층(110)상에 제 2 절연층(130)을 형성한다. 제 2 절연층(130)은 솔더레지스트로 형성할 수 있다. 여기서, 제 2 절연층(130)은 외부와 접속하기 위한 패드를 노출하는 개구(131)를 더 형성할 수 있다.
본 발명의 실시예에서, 인쇄회로기판은 양면 인쇄회로기판을 제조하는 것으로 설명하였으나, 이에 한정되는 것은 아니다. 예컨대, 솔더레지스트를 형성하는 공정 이전에 빌드업 공정을 더 수행하여, 인쇄회로기판은 다층 인쇄회로기판으로 형성할 수도 있다. 이때, 제 2 절연층(130)는 빌드업 공정에서 사용될 수 있는 일반적인 절연수지를 사용할 수 있으며, 본 발명의 실시예에서 이를 한정하는 것은 아니다.
또한, 베리어층은 회로 패턴에만 형성되는 것으로 설명하였으나, 이에 한정되지 않고 패드의 적어도 일면에 더 형성할 수 있다.
이하, 도 8 내지 도 11을 참조하여, 본 발명의 제 5 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기로 한다.
도 8 내지 도 11은 본 발명의 제 5 실시예에 따른 인쇄회로기판의 제조 방법을 설명하기 위한 단면도들이다.
도 8을 참조하면, 본 발명의 제 5 실시예에 따른 인쇄회로기판을 제조하기 위해, 먼저, 제 1 절연층(110)의 양면에 예비 제 1 베리어층(122b)과 예비 제 1 베리어층(122b)상에 배치된 회로패턴(121)을 형성한다. 이때, 회로패턴(121)과 전기적으로 연결된 패드(124)가 더 형성될 수 있다.
여기서, 예비 제 1 베리어층(122b)과 회로패턴(121)은 금속간 화합물을 형성할 수 있는 서로 다른 금속으로 형성될 수 있다.
예비 제 1 베리어층(122b)은 잉크젯 프린팅법 또는 증착법을 통해 형성할 수 있다. 예비 제 1 베리어층(122b)을 형성한 후, 예비 제 1 베리어층(122b)상에 회로패턴(121)을 형성할 수 있다. 여기서, 회로패턴(121)의 형성방법의 예로서는 에디티드법, 세미에디티브법, 및 서브트랙티브법등일 수 있다.
여기서, 예비 제 1 베리어층(122b)과 회로패턴(121)은 순차적으로 형성하는 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들면, 예비 제 1 베리어층(122b)과 회로패턴(121)은 예비 제 1 베리어층(122b)과 회로패턴(121)을 이루는 금속층을 순차적으로 형성한 뒤 에칭공정을 통해 동시에 형성될 수도 있다.
도 9를 참조하면, 회로패턴(121)을 형성한 후, 회로패턴(121)을 덮는 예비 제 2 베리어층(122c)을 형성한다. 여기서, 예비 제 2 베리어층(122c)은 예비 제 1 베리어층(122b)과 동일한 금속으로 이루어질 수 있다. 예비 제 2 베리어층(122b)의 형성방법의 예로서는 도금법, 잉크젯 프린팅법 및 증착법을 통해 형성할 수 있다.
도 10을 참조하면, 예비 제 2 베리어층(122b)을 형성한 후, 예비 제 1 및 제 2 베리어층(122b, 122c)과 회로패턴(121)을 열처리하여, 회로패턴(121)을 둘러싼 베리어층을 형성할 수 있다. 즉, 베리어층(122)은 제 1 절연층(110)과 회로패턴(121)이사이에도 더 개재되도록 형성될 수 있다.
이에 따라, 베리어층(122)은 전기화학적 마이그레이션에 의한 회로층의 적층방향으로 배치된 회로패턴들간의 전기적 단락이 발생하는 것을 방지할 수 있다.
도 11을 참조하면, 베리어층(122)을 형성한 후, 베리어층(122)을 포함한 제 1 절연층(110)상에 제 2 절연층(130)을 형성한다. 여기서, 인쇄회로기판이 양면 인쇄회로기판일 경우, 여기서, 제 2 절연층(130)은 외부와 접속하기 위한 패드(124)를 노출하는 개구(131)를 더 형성할 수 있다.
또한, 베리어층(122)은 회로 패턴(121)에만 형성되는 것으로 설명하였으나, 이에 한정되지 않고 패드(124)의 적어도 일면에 더 형성할 수 있다.
이하 표는 본 발명의 실시예와 비교예에 따른 HAST(Highly Accelerated Stress Test)의 결과를 비교한 표이다.
여기서, 비교예의 실험 시편은 절연기판상에 10um의 간격을 갖는 제 1 및 제 2 회로패턴을 형성하였다. 이때, 제 1 및 제 2 회로패턴은 10um의 너비를 가지도록 형성하였다. 또한, 제 1 및 제 2 회로패턴은 구리로 형성하였다.
실험예의 실험 시편은 회로패턴을 덮도록 베리어층을 형성하는 것을 제외하고 비교예의 실험 시편과 동일하게 제조하였다. 여기서, 베리어층은 Cu-Sn으로 형성하였다.

테스트 조건		 수명시간(단락발생시간)
비교예 실험예
3.5V, 130℃,
85%RH		 100시간 미만 100시간 초과
5V, 130℃, 85%RH 60시간 이하 100시간 초과
12V, 130℃,
85%RH		 50시간 미만 100시간 초과
20V, 130℃, 85%RH 15시간 미만 100시간 초과
상기 표에서와 같이, 회로패턴에 금속간화합물로 이루어진 베리어층을 형성함으로써, 베리어층이 회로패턴에서 전기화학적 마이그레이션(electrochemical migration)을 억제하는 베리어 역할을 수행함으로써, 회로패턴간의 단락 발생을 방지하는 것을 확인할 수 있었다.
110 : 제 1 절연층
120 : 회로층
121 : 회로패턴
122 : 베리어층
123 : 비아
124 : 패드
130 : 제 2 절연층

Claims (11)

  1. 절연층; 및
    상기 절연층에 배치된 회로 패턴과 상기 회로패턴의 적어도 일면을 덮도록 배치되어 상기 회로패턴에서 전기화학적 마이그레이션(electrochemical migration)을 억제하는 베리어층을 포함하는 회로층;
    을 포함하는 인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 베리어층은 금속간 화합물로 이루어진 인쇄회로기판.
  3. 제 2 항에 있어서,
    상기 금속간 화합물은 Cu-Sn, Cu-Zn, Cu-Sb, Cu-In, Ni-B, Ni-Sn 및 Ag-Sn 중 어느 하나를 포함하는 인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 베리어층은 상기 절연층과 상기 회로패턴 사이에 더 개재되는 인쇄회로기판.
  5. 제 1 항에 있어서,
    상기 회로층과 전기적으로 연결된 패드를 포함하며, 상기 패드의 적어도 일면에 상기 베리어층이 더 배치된 인쇄회로기판.
  6. 절연층에 회로 패턴을 형성하는 단계; 및
    상기 회로 패턴의 적어도 일면에 상기 회로 패턴으로부터 전기화학적 마이그레이션(electrochemical migration)을 억제하는 베리어층을 형성하는 단계;
    를 포함하는 인쇄회로기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 베리어층의 형성하는 단계는,
    상기 회로 패턴과 다른 금속으로 이루어지며 상기 회로 패턴의 적어도 일면에 형성된 예비 베리어층을 형성하는 단계; 및
    상기 예비 베리어층과 상기 회로 패턴간을 열처리하는 단계;
    를 포함하는 인쇄회로기판의 제조 방법.
  8. 제 6 항에 있어서,
    상기 베리어층을 형성하는 단계는,
    상기 회로패턴의 일면에 서로 다른 금속으로 순착적으로 형성된 제 1 예비 베리어층을 형성하는 단계;
    상기 제 1 예비 베리어층을 형성하는 단계; 및
    상기 제 1 및 제 2 예비 베리어층을 열처리하는 단계;
    를 포함하는 인쇄회로기판의 제조 방법.
  9. 제 6 항에 있어서,
    상기 베리어층은 금속간 화합물로 형성하는 인쇄회로기판의 제조 방법.
  10. 제 6 항에 있어서,
    상기 베리어층은 Cu-Sn, Cu-Zn, Cu-Sb, Cu-In, Ni-B, Ni-Sn 및 Ag-Sn 중 어느 하나를 포함하는 인쇄회로기판의 제조 방법.
  11. 제 6 항에 있어서,
    상기 베리어층은 상기 절연층과 상기 회로패턴 사이에 더 형성하는 인쇄회로기판의 제조 방법.
KR1020100036452A 2010-04-20 2010-04-20 인쇄회로기판 및 이의 제조방법 KR101097670B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100036452A KR101097670B1 (ko) 2010-04-20 2010-04-20 인쇄회로기판 및 이의 제조방법
US12/801,724 US8410373B2 (en) 2010-04-20 2010-06-22 Printed circuit substrate and method of manufacturing the same
JP2010143505A JP5090501B2 (ja) 2010-04-20 2010-06-24 印刷回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100036452A KR101097670B1 (ko) 2010-04-20 2010-04-20 인쇄회로기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20110116819A true KR20110116819A (ko) 2011-10-26
KR101097670B1 KR101097670B1 (ko) 2011-12-22

Family

ID=44787330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100036452A KR101097670B1 (ko) 2010-04-20 2010-04-20 인쇄회로기판 및 이의 제조방법

Country Status (3)

Country Link
US (1) US8410373B2 (ko)
JP (1) JP5090501B2 (ko)
KR (1) KR101097670B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200023614A (ko) 2020-02-16 2020-03-05 조희준 전기화학적 마이그레이션을 억제하는 다층구조 인쇄전자회로 및 그 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016216308B4 (de) * 2016-08-30 2022-06-15 Schweizer Electronic Ag Leiterplatte und Verfahren zu deren Herstellung
CN108241240B (zh) * 2018-02-08 2021-05-14 上海天马微电子有限公司 一种显示面板以及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3867523B2 (ja) * 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
JP4928021B2 (ja) 2001-03-13 2012-05-09 ナミックス株式会社 導電性接着剤およびそれを用いた回路
JP2003110209A (ja) * 2001-10-02 2003-04-11 Matsushita Electric Ind Co Ltd 電子部品
JP2003124591A (ja) 2001-10-18 2003-04-25 Sony Corp 電子回路基板、その製造方法及びマイグレーション発生抑制用銅メッキ液
JP2003293193A (ja) 2002-04-02 2003-10-15 Nec Electronics Corp 微細回路配線形成方法およびこれに用いる装置
JP2005353710A (ja) 2004-06-09 2005-12-22 Suzuki Sogyo Co Ltd 熱電素子モジュール及びその製法
KR100489869B1 (ko) 2004-09-07 2005-05-17 (주)유일재료기술 고밀도 인쇄회로기판에서의 솔더링 및 와이어 본딩을 위한단일 은-금 도금층의 형성 방법 및 상기 방법에 의해제조된 단일 은-금 도금층을 구비한 고밀도 인쇄회로기판
JP2006278825A (ja) 2005-03-30 2006-10-12 Fujikura Ltd フレキシブルプリント配線板及びその製造方法
JP2009032844A (ja) 2007-07-26 2009-02-12 Nitto Denko Corp 配線回路基板およびその製造方法
JP2009135097A (ja) 2007-11-02 2009-06-18 Furukawa Electric Co Ltd:The 電気電子機器用金属材料および電気電子機器用金属材料の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200023614A (ko) 2020-02-16 2020-03-05 조희준 전기화학적 마이그레이션을 억제하는 다층구조 인쇄전자회로 및 그 제조방법

Also Published As

Publication number Publication date
KR101097670B1 (ko) 2011-12-22
US8410373B2 (en) 2013-04-02
JP2011228609A (ja) 2011-11-10
JP5090501B2 (ja) 2012-12-05
US20110253431A1 (en) 2011-10-20

Similar Documents

Publication Publication Date Title
CN1835654B (zh) 配线基板及其制造方法
EP1592290A1 (en) Wired circuit board and production method thereof
JP2008085089A (ja) 樹脂配線基板および半導体装置
US20100126765A1 (en) Multi-layer printed circuit board and manufacturing method thereof
US20110067901A1 (en) Package substrate
US11019731B2 (en) Printed circuit board and method of fabricating the same
US20190029122A1 (en) Encapsulation of circuit trace
KR20140030918A (ko) 인쇄회로기판
US7600315B2 (en) Method of manufacturing printed circuit board
KR101420537B1 (ko) 전자부품 내장기판 및 전자부품 내장기판의 제조방법
KR101097670B1 (ko) 인쇄회로기판 및 이의 제조방법
JP4227973B2 (ja) 基板、電子部品、及び、これらの製造方法
KR20210133190A (ko) 회로기판
US20070186413A1 (en) Circuit board structure and method for fabricating the same
US9867288B2 (en) Semiconductor memory card, printed circuit board for memory card and method of fabricating the same
KR20190023297A (ko) 절연 필름 및 이를 구비한 회로 기판
KR100674305B1 (ko) 인쇄회로기판 및 그 제조방법
KR102159547B1 (ko) 패키지 기판 및 그의 제조 방법
JP2016507902A (ja) セラミック基板に設けられたマルチレベル金属被覆部
KR101138537B1 (ko) 캐리어 포일을 이용한 ｕｔｃ 레이저 마스크 오픈 방법 및 이를 이용하여 제조한 인쇄회로기판
KR20200023614A (ko) 전기화학적 마이그레이션을 억제하는 다층구조 인쇄전자회로 및 그 제조방법
JP7287064B2 (ja) 配線基板および素子付配線基板
US20210076507A1 (en) Multilayer circuit board and manufacturing method therefor
US20240138063A1 (en) Circuit board structure and manufacturing method thereof
KR102281470B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9