JP2011216664A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2011216664A JP2011216664A JP2010083339A JP2010083339A JP2011216664A JP 2011216664 A JP2011216664 A JP 2011216664A JP 2010083339 A JP2010083339 A JP 2010083339A JP 2010083339 A JP2010083339 A JP 2010083339A JP 2011216664 A JP2011216664 A JP 2011216664A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- word line
- sram
- adjacent
- sram cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000007599 discharging Methods 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 60
- 229920005591 polysilicon Polymers 0.000 description 56
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 238000002955 isolation Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 101000854908 Homo sapiens WD repeat-containing protein 11 Proteins 0.000 description 1
- 102100020705 WD repeat-containing protein 11 Human genes 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000011712 cell development Effects 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
【解決手段】半導体記憶装置は、ワード線WLA、WLBと、SRAMセルMC1、MC2と、仲介セルDCとを備える。SRAMセルMC1はワード線WLA、WLBを有し、ワード線WLAが接続されている。SRAMセルMC2はワード線WLA、WLBを有し、ワード線WLBが接続されている。仲介セルDCは、SRAMセルMC1とSRAMセルMC2とに隣接して設けられ、ワード線WLA、WLBが接続されている。複数のSRAMセルMC1及び仲介セルDCの隣接するセル同士がワード線WLA用のコンタクトを共有している。複数のSRAMセルMC2及び仲介セルDCの隣接するセル同士がワード線WLB用のコンタクトを共有している。
【選択図】図5
Description
図1A、図1B、図1C、及び図2は、本発明の実施の形態に係る半導体記憶装置におけるSRAMセルの構成を示している。図1Aは、SRAMセル30の下地レイアウト30Lの平面図を示している。図1B及び図1Cは、図1Aの下地レイアウト30Lに重なるSRAMセル30の上地レイアウト30Ua及び30Ubの平面図をそれぞれ示している。図2は、SRAMセル30の回路図を示している。ここでは、SRAMセル30として、CMOS構造のSRAMセルについて説明する。ただし、SRAMセルは、ワード線のコンタクトなどが隣接セルと共有されるSRAMセルであれば、この例に限定されるものではない。また、メモリセルアレイ内での配置位置により、図示したレイアウトに対して上下反転や左右反転していても良い。
図3A、図3B、及び図4は、本発明の実施の形態に係る半導体記憶装置における仲介セルの構成を示している。図3Aは、仲介セル10の下地レイアウト10Lの平面図を示している。図3Bは、図3Aの下地レイアウト10Lに重なる仲介セル10の上地レイアウト10Uの平面図を示している。図4は、仲介セル10の回路図を示している。ここでは、SRAMセル30のNwell(Nウエル)部分を除いた構成を有する仲介セル10について説明する。ただし、仲介セルは、SRAMセルとレイアウトパターンの連続性を有していれば、この例に限定されるものではない。また、メモリセルアレイ内での配置位置により、図示したレイアウトに対して上下反転や左右反転していても良い。
DB、DT、DB0〜DB3、DT0〜DT3 ビット線
GND 接地(線)
VDD 電源(線)
DR1、DR2 nMOSドライブトランジスタ
AC1、AC2 nMOSアクセストランジスタ
LD1、LD2 pMOSロードトランジスタ
ND1、ND2 出力端子
DP1(DP1a、DP1b)、DP2(DP2a、DP2b)、DP10、DP20、DP11、DP21 拡散層
DN1(DN1a、DN1b、DN1c)、DN2(DN2a、DN2b、DN2c)、DN12(DN12a、DN12b、DN12c)、DN13(DN13a、DN13b、DN13c)、DN10、DN20、DN11、DN21 拡散層
PO1a、PO1b、PO2a、PO2b、PO3a、PO3b、PO12a、PO12b、PO13a、PO13b、PO100、PO200 ポリシリコン
C1a、C1b、C1c、C1d、C2a、C2b、C2c、C2d、C3a、C3b、C3c、C3d、C12a、C12b、C12c、C13a、C13b、C13c、C14、C15a、C15b コンタクト
31a、31b、31c、35a、35b、35c、35d、37a、37b、37c、16、17a、17b 第1配線
32a、32b、32c、36a、36b、38a、38b、38c、18a、18b、19a、19b 第1ビア
41a、41b、42a、42b、21a、21b、22a、22b 第2配線
43a、43b、43c、43d、45a、45b、23a、23b、25a、25b 第2ビア
48a、48b、24 第3配線
46a、46b、26a、26b 第3ビア
MC(MC1、MC2) メモリセル
DC 仲介セル
S0、S1、S2 領域
1 SRAM
2 メモリセルアレイ
3 コントローラ
4 ロウデコーダ
5、5−i IO、IO[i](i=1〜n)
6 カラムデコーダ
10 仲介セル
10L 下地レイアウト
10U 上地レイアウト
30 SRAMセル
30L 下地レイアウト
30U 上地レイアウト
100、110 黒枠領域
Claims (9)
- 第1ワード線及び第2ワード線と、
前記第1ワード線及び前記第2ワード線を有し、前記第1ワード線が接続された第1SRAMセルと、
前記第1ワード線及び前記第2ワード線を有し、前記第2ワード線が接続された第2SRAMセルと、
前記第1SRAMセルと前記第2SRAMセルとの間に隣接して設けられ、前記第1ワード線及び前記第2ワード線が接続された仲介セルと
を備え、
複数の第1SRAMセル及び前記仲介セルのうち、隣接するセル同士が前記第1ワード線用のコンタクトを共有し、
複数の第2SRAMセル及び前記仲介セルのうち、隣接するセル同士が前記第2ワード線用のコンタクトを共有する
半導体記憶装置。 - 請求項1に記載の半導体記憶装置であって、
前記仲介セルは、
隣接する第1SRAMセルと共有する第1ワード線用のコンタクトにゲートを接続され、ソース・ドレインをいずれも第1電源に接続された第1アクセストランジスタと、
隣接する第2SRAMセルと共有する第2ワード線用のコンタクトにゲートを接続され、ソース・ドレインをいずれも前記第1電源に接続された第2アクセストランジスタと
を備える
半導体記憶装置。 - 請求項2に記載の半導体記憶装置であって、
前記隣接する第1SRAMセルのアクセストランジスタは、前記仲介セルの隣接側のアクセストランジスタとゲートを共通し、
前記隣接する第2SRAMセルのアクセストランジスタは、前記仲介セルの隣接側のアクセストランジスタとゲートを共通する
半導体記憶装置。 - 請求項2又は3に記載の半導体記憶装置であって、
前記仲介セルは、
ゲート及びソース・ドレインをいずれも前記第1電源に接続された第1ドライブトランジスタと、
ゲート及びソース・ドレインをいずれも前記第1電源に接続された第2ドライブトランジスタと
を更に備え、
隣接する第1SRAMセルと前記仲介セルとが向かい合う部分の形状、及び、隣接する第2SRAMセルと前記仲介セルとが向かい合う部分の形状は、いずれもセルの境界線に対して対称である
半導体記憶装置。 - 請求項4に記載の半導体記憶装置であって、
隣接する前記第1SRAMセルと前記仲介セルとが向かい合う部分の形状、及び、隣接する前記第2SRAMセルと前記仲介セルとが向かい合う部分の形状は、いずれも前記第1SRAMセルと前記第2SRAMセルとが隣接する場合の当該部分の形状と同じである
半導体記憶装置。 - 請求項2乃至5のいずれか一項に記載の半導体記憶装置であって、
前記仲介セルの形状は、前記第1ワード線に接続されたビア及び前記第2ワード線に接続されたビアを除いて、前記セルの境界線に平行なセルの中心線に対して対称である
半導体記憶装置。 - 請求項2乃至6のいずれか一項に記載の半導体記憶装置であって、
前記仲介セルのアクセストランジスタ及びドライバトランジスタは、前記第1SRAMセル及び前記第2SRAMセルのアクセストランジスタ及びドライバトランジスタと同一寸法である
半導体記憶装置。 - 請求項2乃至7のいずれか一項に記載の半導体記憶装置であって、
前記仲介セルは、単一の第1導電型のウエルのみで形成され、
前記ウエルは、隣接する前記第1SRAMセル及び前記第2SRAMセルの前記第1導電型のウエルと連続である
半導体記憶装置。 - 請求項2乃至8のいずれか一項のいずれか一項に記載の半導体記憶装置であって、
前記第1ワード線に接続されたビアを除く前記第1SRAMセルの形状と、前記第2ワード線に接続されたビアを除く前記第2SRAMセルを左右反転した形状とは同一である
半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010083339A JP5578706B2 (ja) | 2010-03-31 | 2010-03-31 | 半導体記憶装置 |
US13/064,537 US8391093B2 (en) | 2010-03-31 | 2011-03-30 | Semiconductor memory device including SRAM cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010083339A JP5578706B2 (ja) | 2010-03-31 | 2010-03-31 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011216664A true JP2011216664A (ja) | 2011-10-27 |
JP5578706B2 JP5578706B2 (ja) | 2014-08-27 |
Family
ID=44709507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010083339A Expired - Fee Related JP5578706B2 (ja) | 2010-03-31 | 2010-03-31 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8391093B2 (ja) |
JP (1) | JP5578706B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022103599A (ja) * | 2020-12-28 | 2022-07-08 | 合肥晶合集成電路股▲ふん▼有限公司 | 半導体メモリ装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8582352B2 (en) * | 2011-12-06 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for FinFET SRAM cells |
US8693235B2 (en) | 2011-12-06 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for finFET SRAM arrays in integrated circuits |
KR20140049356A (ko) * | 2012-10-17 | 2014-04-25 | 삼성전자주식회사 | 반도체 소자 |
US11152057B2 (en) * | 2018-07-16 | 2021-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM memory |
CN111863068B (zh) * | 2020-06-29 | 2023-01-20 | 上海兆芯集成电路有限公司 | 存储器装置和存储器装置的操作方法 |
CN112289356B (zh) * | 2020-12-28 | 2021-04-16 | 晶芯成(北京)科技有限公司 | 半导体存储器件 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04186671A (ja) * | 1990-11-16 | 1992-07-03 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
JPH08167291A (ja) * | 1994-12-07 | 1996-06-25 | Sony Corp | 半導体メモリ装置 |
JP2001284471A (ja) * | 2000-01-28 | 2001-10-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002373946A (ja) * | 2001-06-13 | 2002-12-26 | Mitsubishi Electric Corp | スタティック型半導体記憶装置 |
JP2003273250A (ja) * | 2002-03-19 | 2003-09-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004072117A (ja) * | 2002-08-08 | 2004-03-04 | Soisic | Soi基板上のメモリ |
JP3523762B2 (ja) * | 1996-12-19 | 2004-04-26 | 株式会社東芝 | 半導体記憶装置 |
JP2006080253A (ja) * | 2004-09-09 | 2006-03-23 | Renesas Technology Corp | 半導体記憶装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2600304B2 (ja) * | 1988-06-30 | 1997-04-16 | 三菱電機株式会社 | 半導体記憶装置とこれを用いたデータパス |
JP2732762B2 (ja) * | 1992-09-21 | 1998-03-30 | 株式会社東芝 | 半導体記憶装置 |
JP3086757B2 (ja) * | 1992-09-28 | 2000-09-11 | 三菱電機株式会社 | スタティックランダムアクセスメモリ |
US6563743B2 (en) * | 2000-11-27 | 2003-05-13 | Hitachi, Ltd. | Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy |
JP2003272377A (ja) * | 2002-03-13 | 2003-09-26 | Fujitsu Ltd | 半導体記憶装置 |
JP4408610B2 (ja) * | 2002-08-09 | 2010-02-03 | 株式会社ルネサステクノロジ | スタティック型半導体記憶装置 |
JP2004199759A (ja) * | 2002-12-17 | 2004-07-15 | Fujitsu Ltd | 半導体記憶装置 |
JP2008097787A (ja) * | 2006-10-16 | 2008-04-24 | Toshiba Corp | 半導体記憶装置 |
-
2010
- 2010-03-31 JP JP2010083339A patent/JP5578706B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-30 US US13/064,537 patent/US8391093B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04186671A (ja) * | 1990-11-16 | 1992-07-03 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
JPH08167291A (ja) * | 1994-12-07 | 1996-06-25 | Sony Corp | 半導体メモリ装置 |
JP3523762B2 (ja) * | 1996-12-19 | 2004-04-26 | 株式会社東芝 | 半導体記憶装置 |
JP2001284471A (ja) * | 2000-01-28 | 2001-10-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2002373946A (ja) * | 2001-06-13 | 2002-12-26 | Mitsubishi Electric Corp | スタティック型半導体記憶装置 |
JP2003273250A (ja) * | 2002-03-19 | 2003-09-26 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004072117A (ja) * | 2002-08-08 | 2004-03-04 | Soisic | Soi基板上のメモリ |
JP2006080253A (ja) * | 2004-09-09 | 2006-03-23 | Renesas Technology Corp | 半導体記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022103599A (ja) * | 2020-12-28 | 2022-07-08 | 合肥晶合集成電路股▲ふん▼有限公司 | 半導体メモリ装置 |
JP7254060B2 (ja) | 2020-12-28 | 2023-04-07 | 合肥晶合集成電路股▲ふん▼有限公司 | 半導体メモリ装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5578706B2 (ja) | 2014-08-27 |
US8391093B2 (en) | 2013-03-05 |
US20110242882A1 (en) | 2011-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5578706B2 (ja) | 半導体記憶装置 | |
US7236396B2 (en) | Area efficient implementation of small blocks in an SRAM array | |
US8169030B2 (en) | Semiconductor memory device and production method thereof | |
US7304874B2 (en) | Compact ternary and binary CAM bitcell architecture with no enclosed diffusion areas | |
KR101357921B1 (ko) | 메모리 셀 | |
KR101161506B1 (ko) | 듀얼 포트 sram을 위한 셀 구조 | |
JP4578329B2 (ja) | 半導体記憶装置 | |
US20100295135A1 (en) | Semiconductor memory device and production method therefor | |
US20080049484A1 (en) | Semiconductor memory device where write and read disturbances have been improved | |
US7999385B2 (en) | Semiconductor device | |
US20070008760A1 (en) | Highly integrated ternary semiconductor memory device | |
US10748913B2 (en) | SRAM cell with T-shaped contact | |
JP2005142289A (ja) | 半導体記憶装置 | |
US7842976B2 (en) | Semiconductor device having MOS transistors which are serially connected via contacts and conduction layer | |
US20080094870A1 (en) | Semiconductor memory device | |
US9336859B2 (en) | Memory array | |
JP2007180508A (ja) | 積層メモリセル | |
US20170221555A1 (en) | Sram with stacked bit cells | |
US7400524B2 (en) | Semiconductor memory device and semiconductor device | |
JP5259376B2 (ja) | 半導体記憶装置 | |
KR20050021652A (ko) | 듀얼 포트 에스램의 레이아웃 구조 및 그에 따른 형성방법 | |
JP2001035937A (ja) | 半導体記憶装置 | |
JP2008159669A (ja) | 半導体記憶装置 | |
US11315624B2 (en) | Semiconductor memory device | |
CN112201288A (zh) | Sram的存储单元结构及阵列结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5578706 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |