JP2011192379A - 半導体装置および半導体装置の駆動方法 - Google Patents
半導体装置および半導体装置の駆動方法 Download PDFInfo
- Publication number
- JP2011192379A JP2011192379A JP2011031736A JP2011031736A JP2011192379A JP 2011192379 A JP2011192379 A JP 2011192379A JP 2011031736 A JP2011031736 A JP 2011031736A JP 2011031736 A JP2011031736 A JP 2011031736A JP 2011192379 A JP2011192379 A JP 2011192379A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- source
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Abstract
【解決手段】ワイドギャップ半導体、例えば酸化物半導体を含むメモリセルを用いて構成された半導体装置であって、メモリセルからの読み出しのために基準電位より低い電位を出力する機能を有する電位変換回路を備えた半導体装置とする。ワイドギャップ半導体を用いることで、メモリセルを構成するトランジスタのオフ電流を十分に小さくすることができ、長期間にわたって情報を保持することが可能な半導体装置を提供することができる。
【選択図】図2
Description
本実施の形態では、開示する発明の一態様に係る半導体装置の回路構成および動作について、図1乃至図9を参照して説明する。なお、回路図においては、酸化物半導体を用いたトランジスタであることを示すために、OSの符号を併せて付す場合がある。
はじめに、基本的な回路構成およびその動作について、図1を参照して説明する。図1(A−1)に示す半導体装置において、第1の配線(1st Line)とトランジスタ160のソース電極(またはドレイン電極)とは、電気的に接続され、第2の配線(2nd Line)とトランジスタ160のドレイン電極(またはソース電極)とは、電気的に接続されている。また、第3の配線(3rd Line)とトランジスタ162のソース電極(またはドレイン電極)とは、電気的に接続され、第4の配線(4th Line)と、トランジスタ162のゲート電極とは、電気的に接続されている。そして、トランジスタ160のゲート電極と、トランジスタ162のドレイン電極(またはソース電極)は、容量素子164の電極の一方と電気的に接続され、第5の配線(5th Line)と、容量素子164の電極の他方は電気的に接続されている。
次に、図1に示す回路を応用したより具体的な回路構成および動作について、図2乃至図6を参照して説明する。
図2に示す回路構成とは異なる回路構成について、図7乃至図9を参照して説明する。
次に、図2及び図7に示す半導体装置などに用いることができる読み出し回路の一例について図23を用いて説明する。
本実施の形態では、開示する発明の一態様に係る半導体装置の構成およびその作製方法について、図10乃至図14を参照して説明する。
図10は、半導体装置の構成の一例である。図10(A)には、半導体装置の断面を、図10(B)には、半導体装置の平面を、それぞれ示す。ここで、図10(A)は、図10(B)のA1−A2およびB1−B2における断面に相当する。図10(A)および図10(B)に示される半導体装置は、下部に第1の半導体材料を用いたトランジスタ160を有し、上部に第2の半導体材料を用いたトランジスタ162を有するものである。ここで、第1の半導体材料と第2の半導体材料とは異なる材料とすることが望ましい。例えば、第1の半導体材料を酸化物半導体以外の半導体材料(シリコンなど)とし、第2の半導体材料を酸化物半導体とすることができる。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
次に、上記半導体装置の作製方法の一例について説明する。以下では、はじめに下部のトランジスタ160の作製方法について図11および図12を参照して説明し、その後、上部のトランジスタ162および容量素子164の作製方法について図13および図14を参照して説明する。
まず、半導体材料を含む基板100を用意する(図11(A)参照)。半導体材料を含む基板100としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することができる。ここでは、半導体材料を含む基板100として、単結晶シリコン基板を用いる場合の一例について示すものとする。なお、一般に「SOI基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板も含む概念として用いる。つまり、「SOI基板」が有する半導体層は、シリコン半導体層に限定されない。また、SOI基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
次に、ゲート電極110、絶縁層128、絶縁層130などの上に導電層を形成し、該導電層を選択的にエッチングして、ソース電極またはドレイン電極142a、ソース電極またはドレイン電極142bを形成する(図13(A)参照)。
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合について、図15を用いて説明する。本実施の形態では、コンピュータ、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯情報端末(携帯型ゲーム機、音響再生装置なども含む)、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)などの電子機器に、上述の半導体装置を適用する場合について説明する。
102 保護層
104 半導体領域
106 素子分離絶縁層
108 ゲート絶縁層
110 ゲート電極
116 チャネル形成領域
120 不純物領域
122 金属層
124 金属化合物領域
128 絶縁層
130 絶縁層
142a ソース電極またはドレイン電極
142b ソース電極またはドレイン電極
143a 絶縁層
143b 絶縁層
144 酸化物半導体層
146 ゲート絶縁層
148a ゲート電極
148b 電極
150 絶縁層
152 絶縁層
154 電極
156 配線
160 トランジスタ
162 トランジスタ
164 容量素子
170 メモリセル
180 電位変換回路
190 第1の駆動回路
192 第2の駆動回路
202 制御回路
204 遅延回路
206 バッファ回路
208 回路
210 デコーダ
212 制御回路
214L1 降圧レベルシフタ
214L2 降圧レベルシフタ
214L3 降圧レベルシフタ
214H 昇圧レベルシフタ
216 バッファ回路
218 バッファ回路
701 筐体
702 筐体
703 表示部
704 キーボード
711 本体
712 スタイラス
713 表示部
714 操作ボタン
715 外部インターフェイス
720 電子書籍
721 筐体
723 筐体
725 表示部
727 表示部
731 電源
733 操作キー
735 スピーカー
737 軸部
740 筐体
741 筐体
742 表示パネル
743 スピーカー
744 マイクロフォン
745 操作キー
746 ポインティングデバイス
747 カメラ用レンズ
748 外部接続端子
749 太陽電池セル
750 外部メモリスロット
761 本体
763 接眼部
764 操作スイッチ
765 表示部
766 バッテリー
767 表示部
770 テレビジョン装置
771 筐体
773 表示部
775 スタンド
780 リモコン操作機
800 測定系
802 容量素子
804 トランジスタ
805 トランジスタ
806 トランジスタ
808 トランジスタ
1100 p型トランジスタ
1110 n型トランジスタ
1120 n型トランジスタ
1130 p型トランジスタ
1140 n型トランジスタ
1150 n型トランジスタ
1160 p型トランジスタ
1170 n型トランジスタ
1180 p型トランジスタ
1190 n型トランジスタ
1200 p型トランジスタ
1210 p型トランジスタ
1220 n型トランジスタ
1230 p型トランジスタ
1240 p型トランジスタ
1250 n型トランジスタ
1260 p型トランジスタ
1270 n型トランジスタ
1280 p型トランジスタ
1290 n型トランジスタ
1300 トランジスタ
1310 トランジスタ
1320 トランジスタ
1330 トランジスタ
1340 トランジスタ
1350 容量素子
1360 容量素子
1370 容量素子
1380 容量素子
1390 トランジスタ
1400 トランジスタ
1410 トランジスタ
1420 トランジスタ
1440 トランジスタ
1450 容量素子
1460 容量素子
1470 容量素子
1480 容量素子
1490 トランジスタ
Claims (7)
- 書き込みワード線と、基準電位または前記基準電位より低い電位が少なくとも与えられる読み出しワード線と、ビット線と、ソース線と、信号線と、複数のメモリセルでなるメモリセルアレイと、第1の駆動回路と、第2の駆動回路と、電位変換回路と、を有し、
前記メモリセルの一は、
第1のゲート、第1のソース、第1のドレイン、及び第1のチャネル形成領域を含む第1のトランジスタと、
第2のゲート、第2のソース、第2のドレイン、及び第2のチャネル形成領域を含む第2のトランジスタと、
容量素子と、を有し、
前記第1のチャネル形成領域は、前記第2のチャネル形成領域とは異なる半導体材料を含んで構成され、
前記第1のゲートは、前記第2のドレインと前記第2のソースの一方、および、前記容量素子の二つの電極の一方に電気的に接続し、
第2のトランジスタがOFFすることにより、前記容量素子は、前記二つの電極間の電圧を保持し、
前記第1の駆動回路は、前記ビット線を介して、前記第1のドレインと第1のソースの一方と電気的に接続され、また、前記信号線を介して、前記第2のドレインと前記第2のソースの他方と電気的に接続され、
前記第2の駆動回路は、前記読み出しワード線を介して前記容量素子の電極の他方と電気的に接続され、また、前記書き込みワード線を介して、前記第2のゲートと電気的に接続され、
前記電位変換回路は、前記第2の駆動回路に前記基準電位より低い電位を出力する半導体装置。 - 書き込みワード線と、基準電位または前記基準電位より低い電位が少なくとも与えられる読み出しワード線と、ビット線と、ソース線と、信号線と、複数のメモリセルでなるメモリセルアレイと、第1の駆動回路と、第2の駆動回路と、電位変換回路と、を有し、
前記メモリセルの一は、
第1のゲート、第1のソース、第1のドレイン、及び第1のチャネル形成領域を含む第1のトランジスタと、
第2のゲート、第2のソース、第2のドレイン、及び第2のチャネル形成領域を含む第2のトランジスタと、
容量素子と、を有し、
前記第1のチャネル形成領域は、前記第2のチャネル形成領域とは異なる半導体材料を含んで構成され、
前記第1のゲートは、前記第2のドレインと前記第2のソースの一方、および、前記容量素子の二つの電極の一方に電気的に接続し、
第2のトランジスタがOFFすることにより、前記容量素子は、前記二つの電極間の電圧を保持し、
前記第1の駆動回路は、前記ビット線を介して、前記第1のドレインと前記第1のソースの一方と電気的に接続され、また、前記信号線を介して、前記第2のドレインと前記第2のソースの他方と電気的に接続され、
前記第2の駆動回路は、前記読み出しワード線を介して前記容量素子の電極の他方と電気的に接続され、また、前記書き込みワード線を介して、前記第2のゲートと電気的に接続され、
前記電位変換回路は、前記第2の駆動回路に前記基準電位より低い電位および電源電位より高い電位を出力する半導体装置。 - 前記ビット線と前記ソース線との間に、前記メモリセルの一を含む複数のメモリセルが並列に接続された請求項1または請求項2に記載の半導体装置。
- 前記第2のトランジスタの前記第2のチャネル形成領域は、酸化物半導体を含んで構成される請求項1乃至3のいずれか一に記載の半導体装置。
- 前記第1の駆動回路は、前記信号線と電気的に接続された遅延回路を有する請求項1乃至4のいずれか一に記載の半導体装置。
- 前記第2の駆動回路は、前記電位変換回路、および、前記書き込みワード線または前記読み出しワード線と電気的に接続されたレベルシフト回路を有する請求項1乃至5のいずれか一に記載の半導体装置。
- 書き込みワード線と、基準電位または前記基準電位より低い電位が少なくとも与えられる読み出しワード線と、ビット線と、ソース線と、信号線と、複数のメモリセルでなるメモリセルアレイと、第1の駆動回路と、第2の駆動回路と、電位変換回路と、を有し、
前記メモリセルの一は、
第1のゲート、第1のソース、第1のドレイン、及び第1のチャネル形成領域を含む第1のトランジスタと、
第2のゲート、第2のソース、第2のドレイン、及び第2のチャネル形成領域を含む第2のトランジスタと、
容量素子と、を有し、
前記第1のチャネル形成領域は珪素を含む半導体材料で構成され、前記第2のチャネル形成領域は酸化物半導体材料で構成され、
前記第1のゲートは、前記第2のドレインと前記第2のソースの一方、および、前記容量素子の二つの電極の一方に電気的に接続し、
第2のトランジスタがOFFすることにより、前記容量素子は、前記二つの電極間の電圧を保持し、
前記第1の駆動回路は、前記ビット線を介して、前記第1のドレインと第1のソースの一方と電気的に接続され、また、前記信号線を介して、前記第2のドレインと前記第2のソースの他方と電気的に接続され、
前記第2の駆動回路は、前記読み出しワード線を介して前記容量素子の電極の他方と電気的に接続され、また、前記書き込みワード線を介して、前記第2のゲートと電気的に接続され、
前記電位変換回路は、前記第2の駆動回路に前記基準電位より低い電位を出力する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011031736A JP5695437B2 (ja) | 2010-02-19 | 2011-02-17 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010035386 | 2010-02-19 | ||
JP2010035386 | 2010-02-19 | ||
JP2011031736A JP5695437B2 (ja) | 2010-02-19 | 2011-02-17 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011192379A true JP2011192379A (ja) | 2011-09-29 |
JP2011192379A5 JP2011192379A5 (ja) | 2014-03-06 |
JP5695437B2 JP5695437B2 (ja) | 2015-04-08 |
Family
ID=44476355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011031736A Expired - Fee Related JP5695437B2 (ja) | 2010-02-19 | 2011-02-17 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8441841B2 (ja) |
JP (1) | JP5695437B2 (ja) |
KR (1) | KR101855070B1 (ja) |
CN (1) | CN102754162B (ja) |
TW (1) | TWI512725B (ja) |
WO (1) | WO2011102228A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011238334A (ja) * | 2010-04-16 | 2011-11-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2012256417A (ja) * | 2010-02-19 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2022095838A (ja) * | 2020-08-20 | 2022-06-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8416622B2 (en) | 2010-05-20 | 2013-04-09 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of a semiconductor device with an inverted period having a negative potential applied to a gate of an oxide semiconductor transistor |
US8779433B2 (en) | 2010-06-04 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI524347B (zh) | 2010-08-06 | 2016-03-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其驅動方法 |
US8422272B2 (en) | 2010-08-06 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
JP6013682B2 (ja) | 2011-05-20 | 2016-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
WO2015170220A1 (en) * | 2014-05-09 | 2015-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and electronic device |
US10930323B2 (en) * | 2017-01-10 | 2021-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with reduced power consumption and operation method thereof, electronic component, and electronic device |
US10333397B2 (en) | 2017-07-18 | 2019-06-25 | Stmicroelectronics International N.V. | Multi-stage charge pump circuit operating to simultaneously generate both a positive voltage and a negative voltage |
US10050524B1 (en) * | 2017-11-01 | 2018-08-14 | Stmicroelectronics International N.V. | Circuit for level shifting a clock signal using a voltage multiplier |
EP3506265A1 (en) * | 2017-12-29 | 2019-07-03 | IMEC vzw | A memory device |
US10885955B2 (en) * | 2019-04-03 | 2021-01-05 | Micron Technology, Inc. | Driver circuit equipped with power gating circuit |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000113683A (ja) * | 1998-10-02 | 2000-04-21 | Hitachi Ltd | 半導体装置 |
JP2002368226A (ja) * | 2001-06-11 | 2002-12-20 | Sharp Corp | 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器 |
WO2005088726A1 (ja) * | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
JP2006502597A (ja) * | 2002-05-21 | 2006-01-19 | ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ | トランジスタ構造及びその製作方法 |
JP2007122758A (ja) * | 2005-10-24 | 2007-05-17 | Sony Corp | 半導体メモリ装置およびその読み出し方法 |
WO2011102233A1 (en) * | 2010-02-19 | 2011-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2011238334A (ja) * | 2010-04-16 | 2011-11-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2012048807A (ja) * | 2010-07-29 | 2012-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の駆動方法 |
JP2012252765A (ja) * | 2010-08-06 | 2012-12-20 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の駆動方法 |
Family Cites Families (101)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0053878B1 (en) | 1980-12-08 | 1985-08-14 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US5523964A (en) * | 1994-04-07 | 1996-06-04 | Symetrix Corporation | Ferroelectric non-volatile memory unit |
US5753946A (en) * | 1995-02-22 | 1998-05-19 | Sony Corporation | Ferroelectric memory |
EP0820644B1 (en) | 1995-08-03 | 2005-08-24 | Koninklijke Philips Electronics N.V. | Semiconductor device provided with transparent switching element |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4103968B2 (ja) | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP3955409B2 (ja) | 1999-03-17 | 2007-08-08 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4521543B2 (ja) | 1999-11-05 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6452858B1 (en) * | 1999-11-05 | 2002-09-17 | Hitachi, Ltd. | Semiconductor device |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP2002245777A (ja) | 2001-02-20 | 2002-08-30 | Hitachi Ltd | 半導体装置 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
WO2003040441A1 (en) | 2001-11-05 | 2003-05-15 | Japan Science And Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
US6510073B1 (en) * | 2002-01-31 | 2003-01-21 | Sharp Laboratories Of America, Inc. | Two transistor ferroelectric non-volatile memory |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7868326B2 (en) | 2004-11-10 | 2011-01-11 | Canon Kabushiki Kaisha | Field effect transistor |
EP1810335B1 (en) | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
EP2455975B1 (en) | 2004-11-10 | 2015-10-28 | Canon Kabushiki Kaisha | Field effect transistor with amorphous oxide |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI412138B (zh) | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI445178B (zh) | 2005-01-28 | 2014-07-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
JP4849817B2 (ja) * | 2005-04-08 | 2012-01-11 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
CN101707212B (zh) | 2005-11-15 | 2012-07-11 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
JP5781720B2 (ja) | 2008-12-15 | 2015-09-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US8009459B2 (en) * | 2008-12-30 | 2011-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit for high speed dynamic memory |
-
2011
- 2011-01-27 WO PCT/JP2011/052197 patent/WO2011102228A1/en active Application Filing
- 2011-01-27 CN CN201180010137.XA patent/CN102754162B/zh not_active Expired - Fee Related
- 2011-02-15 US US13/027,546 patent/US8441841B2/en not_active Expired - Fee Related
- 2011-02-16 TW TW100105106A patent/TWI512725B/zh not_active IP Right Cessation
- 2011-02-17 JP JP2011031736A patent/JP5695437B2/ja not_active Expired - Fee Related
- 2011-02-18 KR KR1020110014352A patent/KR101855070B1/ko active IP Right Grant
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000113683A (ja) * | 1998-10-02 | 2000-04-21 | Hitachi Ltd | 半導体装置 |
JP2002368226A (ja) * | 2001-06-11 | 2002-12-20 | Sharp Corp | 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器 |
JP2006502597A (ja) * | 2002-05-21 | 2006-01-19 | ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ | トランジスタ構造及びその製作方法 |
WO2005088726A1 (ja) * | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
JP2007122758A (ja) * | 2005-10-24 | 2007-05-17 | Sony Corp | 半導体メモリ装置およびその読み出し方法 |
WO2011102233A1 (en) * | 2010-02-19 | 2011-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2011216175A (ja) * | 2010-02-19 | 2011-10-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2011238334A (ja) * | 2010-04-16 | 2011-11-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2012048807A (ja) * | 2010-07-29 | 2012-03-08 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の駆動方法 |
JP2012252765A (ja) * | 2010-08-06 | 2012-12-20 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の駆動方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012256417A (ja) * | 2010-02-19 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8451651B2 (en) | 2010-02-19 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2011238334A (ja) * | 2010-04-16 | 2011-11-24 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2022095838A (ja) * | 2020-08-20 | 2022-06-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP7292466B2 (ja) | 2020-08-20 | 2023-06-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US8441841B2 (en) | 2013-05-14 |
TWI512725B (zh) | 2015-12-11 |
KR101855070B1 (ko) | 2018-05-09 |
CN102754162A (zh) | 2012-10-24 |
KR20110095821A (ko) | 2011-08-25 |
JP5695437B2 (ja) | 2015-04-08 |
TW201145276A (en) | 2011-12-16 |
WO2011102228A1 (en) | 2011-08-25 |
US20110205785A1 (en) | 2011-08-25 |
CN102754162B (zh) | 2015-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7116855B2 (ja) | 半導体装置 | |
JP5764370B2 (ja) | 半導体装置 | |
JP5697820B2 (ja) | 半導体装置 | |
JP5695437B2 (ja) | 半導体装置 | |
JP5695934B2 (ja) | 半導体装置 | |
JP5889997B2 (ja) | 半導体装置 | |
JP6360925B2 (ja) | 半導体装置の作製方法 | |
JP5604290B2 (ja) | 半導体装置 | |
JP5695912B2 (ja) | 半導体装置 | |
JP5604291B2 (ja) | 半導体装置 | |
JP5666933B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5695437 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |