JP2011150833A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011150833A
JP2011150833A JP2010009882A JP2010009882A JP2011150833A JP 2011150833 A JP2011150833 A JP 2011150833A JP 2010009882 A JP2010009882 A JP 2010009882A JP 2010009882 A JP2010009882 A JP 2010009882A JP 2011150833 A JP2011150833 A JP 2011150833A
Authority
JP
Japan
Prior art keywords
socket
semiconductor device
insulating substrate
inner socket
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010009882A
Other languages
English (en)
Other versions
JP5306243B2 (ja
Inventor
Hiroshi Yoshida
博 吉田
Yohei Omoto
洋平 大本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010009882A priority Critical patent/JP5306243B2/ja
Priority to DE102010043839.1A priority patent/DE102010043839B4/de
Publication of JP2011150833A publication Critical patent/JP2011150833A/ja
Application granted granted Critical
Publication of JP5306243B2 publication Critical patent/JP5306243B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】高い電気伝導度をもち金型からの応力を緩和することのできるソケット構造をもつ、半導体装置の提供を目的とする。
【解決手段】本発明の半導体装置１００は、電極差込用のソケットを備える。ソケットは、金属材で形成された内側ソケット４と、内周面が内側ソケット４の外周面と接するように内側ソケット４と嵌合する金属材で形成された外側ソケット５と、を備え、内側ソケット４は外側ソケット５より電気伝導度が高く、外側ソケット５は内側ソケット４より硬度が低く、嵌合時に頭部高さが高いことを特徴とする半導体装置。
【選択図】図１

Description

この発明は、絶縁基板を有し、トランスファーモールド成形により電極をパッケージ上面から取り出す構造をもつ半導体装置に関する。
半導体装置は、銅やアルミ等の金属をベースとし、絶縁層を介してその上層に銅・アルミ等で回路パターンを形成した絶縁基板を備える。絶縁基板の回路パターン上にはＩＧＢＴなどの半導体素子が実装される。半導体素子はアルミワイヤが超音波接続等にて接続されることにより、絶縁基板の回路パターンと接続される。
そして、熱硬化性樹脂を用いてトランスファーモールド成形を行うことにより、半導体素子の封止が行われる。
近年、トランスファーモールド成形において電極間の沿面距離を所定距離以上確保するために、パッケージ上面から電極を取り出す構造が用いられつつある（例えば特許文献１参照）。このような構造では、電極は回路パターン上に設けられた金属ソケットによって固定されるが、製造工程において樹脂が金属ソケットの中へ流入しないように熱可塑性樹脂のスリーブを用いて樹脂の堰止めを行っている。あるいは、ゴム状のキャップを金属ソケットの上面に蓋をするようにしてセットした後に樹脂の注入を行い、樹脂が金属ソケット内に流入することを防いでいる。
特開２００７−１８４３１５号公報
樹脂系のスリーブを用いて樹脂が金属ソケット内に入らないようにする場合、スリーブを金属ソケットの周りに挿入するが、両部品の寸法精度が悪く嵌合が甘くなったり、モールド成型時の成型温度によって部品が変形してしまうと、スリーブの位置が固定されない。その結果スリーブが完全に陥落してしまうと、モールド成形工程で金型が締まったときに直接金属ソケットが押さえられ、金属ソケットを経由して金型の型締め圧力とほぼ同じ圧力が絶縁基板に加わることになり、絶縁基板の絶縁層がダメージを受ける可能性がある。そのため、絶縁基板へのダメージが緩和するべく、金型から加わる応力を緩和するように金属ソケットの材料を選定する必要がある。
一方、金属ソケットは絶縁基板の回路パターンと、半導体装置外部と接続する電極とを電気回路上接続する機能も担っている。そのため、電気抵抗を少なくするためなるべく電気伝導度の高い材料を使用し、電気抵抗による損失を低減する必要がある。
また、各部品間の接触抵抗を下げる必要もあり、接触点の接合信頼性を向上させるためにＮｉメッキやＡｕ・Ｓｎメッキなどを施すことも考えられるが、コストが上昇するという問題がある。
上記のような課題が存在するが、高い電気伝導度を満足する材料と型締めの応力を緩和する材料は相反するものであり、上記２つの条件を完全に満足する材料の選定は困難である。
さらに、ソケットやスリーブが樹脂と接触する箇所において酸化などの接着を阻害する要因がある場合、トランスファーモールド工程で樹脂との界面ができ、半導体装置の信頼性低下につながる。
そこで、本発明は上述の問題点に鑑みてなされたものであり、高い電気伝導度をもち金型からの応力を緩和することのできるソケット構造をもつ半導体装置の提供を目的とする。
本発明の半導体装置は電極差込用のソケットを備えた半導体装置であって、ソケットは、金属材で形成された内側ソケットと、内周面が内側ソケットの外周面と接するように内側ソケットと嵌合する金属材で形成された外側ソケットと、を備え、外側ソケットは内側ソケットより嵌合時に頭部高さが高いことを特徴とする。
本発明の半導体装置は電極差込用のソケットを備えた半導体装置であって、ソケットは、金属材で形成された内側ソケットと、内周面が内側ソケットの外周面と接するように内側ソケットと嵌合する金属材で形成された外側ソケットと、を備え、外側ソケットは内側ソケットより嵌合時に頭部高さが高いことを特徴とする。これにより、高い電気伝導度をもち金型からの応力を緩和することのできるソケット構造をもつ半導体装置となる。
実施の形態１の半導体装置の断面図である。 実施の形態１の半導体装置のトランスファーモールド工程を示す図である。 実施の形態１の半導体装置のソケットを示す図である。 実施の形態２の半導体装置のソケットを示す図である。 実施の形態３の半導体装置のソケットを示す図である。 実施の形態４の半導体装置のソケットを示す図である。 前提技術の半導体装置の断面図である。 前提技術の半導体装置の断面図である。
＜前提技術＞
図７、８に本発明の前提技術となる半導体装置の断面図を示す。図７に示す半導体装置では、絶縁基板１の回路パターン上にＭＯＳＦＥＴやＩＧＢＴ等の半導体素子２が実装され、半導体素子２はアルミワイヤ３により回路パターンと接続されている。熱硬化性の樹脂７を用いてトランスファーモールド成形が行われ、半導体素子２や絶縁基板１は封止されている。しかし、電極６は絶縁基板１に対して垂直な方向に、封止樹脂７の上面から外部へ露出する。電極６を回路パターンと電気的に接続するため、金属ソケット１０が回路パターン上に固定され、電極６は金属ソケット１０にプレスフィット等で嵌合される。
電極６はパッケージの上面から取り出すべく、樹脂７が金属ソケット１０の中へ流入することを防ぐために、熱可塑性樹脂のスリーブ１１により樹脂７の堰止めを行っている。
あるいは、図８に示すように、ゴム状のキャップ１２を金属ソケット１０の上面に蓋をするようにセットし、その後成形を行うことによって樹脂が金属ソケット１０の中へ流入することを防ぐことも考えられる。
ここで、金属ソケット１０は電極６と絶縁基板１の回路パターンとを電気的に接続する手段として高い電気伝導度であることが求められ、さらに金型の型締め圧力が加わった際にそれを緩和する材料であることが求められる。ところが、この両方の要請を満たす材料を選定することは困難であるため、以下に示す実施の形態１のソケット構造によって信頼性のある半導体装置を実現する。
（実施の形態１）
＜構成＞
本実施の形態の半導体装置では、金属性の２重ソケット構造とすることにより、電気抵抗特性が必要な箇所では高電気伝導度の材料を選定し、機械的強度が必要な箇所では低応力の材料を選定し、信頼性の高い半導体装置を得ることを可能にする。
図１は、実施の形態１の半導体装置１００の内部構造を示す断面図である。半導体装置１００は、絶縁基板１と、この上に実装された炭化珪素（ＳｉＣ）を材料としたＩＧＢＴなどの半導体素子２と、を備えている。絶縁基板１は銅やアルミ等の金属からなり半導体素子２を放熱するためのベース板と、その上層の絶縁層、さらにその上層の銅・アルミ等をエッチングして形成された回路パターンとを含んでいる。半導体素子２と回路パターンとは、アルミワイヤ３にて接続されている。
さらに半導体装置１００は、絶縁基板１の回路パターンに半田で接合された金属性の内側ソケット４と、内側ソケット４の周囲を覆う金属性の外側ソケット５と、内側ソケット４の内部にプレスフィット等で嵌合し半導体装置１００の外部と接続する電極６と、上述した半導体装置１００の構成要素を封止する熱硬化性樹脂７と、を備える。内側ソケット４と外側ソケット５は、嵌合することによる金属間結合で接合される。
外側ソケット５と絶縁基板１の回路パターンは特別に接続する必要はないが、内側ソケット４と絶縁基板１の回路パターンとを接続する際に、同時に接続しても良い。
図２は、半導体装置１００の製造工程の一部であるトランスファーモールド工程を示す図である。絶縁基板１の回路パターン上に半導体素子２、内側ソケット４を固定し、内側ソケット４に外側ソケット５を嵌合した段階で、図２に示すように上金型８と下金型９で型締めを行う。その状態で熱硬化性樹脂７を金型内に注入し、熱処理を行って熱硬化性樹脂７を硬化させ半導体素子２を封止する。型締め工程において、外側ソケット５が上金型８と隙間なく接触すれば、外側ソケット５の内部へ熱硬化性樹脂７が侵入することはない。そのため、内側ソケット４は上金型８と接触しない方が良く、図３に示すように、外側ソケット５の高さＨ2は内側ソケット４の高さＨ1以上であることが望ましい。
また、型締め工程において外側ソケット５が上金型８と接触するため、型締め時の応力が外側ソケット５を介して絶縁基板１へと伝わり、絶縁層にダメージが加わることになる。その応力を緩和する観点から、外側ソケット５の厚みｔ２は、極力薄い方が望ましい。これに対して内側ソケット４は、電極６を介して半導体装置１００の外部へ接続されるものであるから、電気抵抗は極力小さいほうが望ましい。よって、内側ソケット４と外側ソケット５を同一材料で形成する場合、外側ソケット５の肉厚ｔ2は内側ソケット４の肉厚ｔ1以下であることが望ましい。
好ましくは夫々のソケットの材料は、内側ソケット４は電気伝導度の良い材質、例えば導電率６０ＩＡＣＳ％以上とし、外側ソケット５は応力が小さくなるような硬度の低い材質、例えばビッカース硬さ１００以下とする。このように、内外でソケットの材質が異なるものを選定することが望ましい。
また、内側ソケット４の少なくとも内側にＮｉ，Ａｇ，Ａｕ，Ｓｎ等の金属メッキを施すことによって、電極６との嵌合において接触抵抗を低減することが可能になる。
＜効果＞
本実施の形態の半導体装置によれば、以下の効果を奏する。すなわち、本実施の形態の半導体装置は、電極差込用のソケットを備え、当該ソケットは、金属材で形成された内側ソケット４と、内周面が内側ソケット４の外周面と接するように内側ソケット４と嵌合する金属材で形成された外側ソケット５と、を備え、内側ソケット４は外側ソケット５より電気伝導度が高く、外側ソケット５は内側ソケット４より硬度が低く、嵌合時に頭部高さが高いことを特徴とする。電極のソケットに求められる電気特性を内側ソケット４に担わせ、金型から加わる型締め応力を外側ソケット５が緩和することにより、高い電気伝導度をもち金型からの応力を緩和することのできるソケット構造となる。
また、本実施の形態の半導体装置は、回路パターンが形成された絶縁基板１をさらに備え、ソケットは絶縁基板１の回路パターン上に垂直に設けられ、絶縁基板１およびソケット４，５を封止する熱硬化性樹脂７（封止樹脂）をさらに備える。よって、電極をパッケージ上面から取り出す構造の半導体装置において、高い電気伝導度をもち金型からの応力を緩和することのできるソケット構造となる。
また、内側ソケット４は外側ソケット５より電気伝導度が高いものとすれば、電気抵抗を低減することが出来る。
さらに、内側ソケット４は少なくとも内側に金属メッキが施されていることを特徴とする。これにより、電極６との嵌合において接触抵抗を低減することが可能になる。
また、外側ソケット５は内側ソケット４より硬度が低いことを特徴とする。これにより、型締め工程における金型からの応力を緩和し、絶縁基板１が損傷することを防ぐことが出来る。
さらに、外側ソケット５は、内側ソケット４よりも肉厚が薄いものとする。極力外側ソケット５を薄くすることによって、型締め工程における金型からの応力を緩和し、絶縁基板１が損傷することを防ぐことが出来る。
（実施の形態２）
図４は、実施の形態２の半導体装置における内側ソケット４と外側ソケット５をパッケージ上面から見た図である。外側ソケット５は図示されるように、外周面に凹凸加工を施されている。これにより、熱硬化性樹脂７との接触面積が増え、アンカー効果によって熱硬化性樹脂７との接着性が向上する。
その他の構造については実施の形態１の半導体装置と同様であるため、説明を省略する。
＜効果＞
本実施の形態の半導体装置によれば、既に述べたとおり以下の効果を奏する。すなわち、実施の形態２の半導体装置において外側ソケット５は、その外周面に凹凸加工が施されている。これにより、熱硬化性樹脂７との接触面積が増え、アンカー効果によって熱硬化性樹脂７との接着性が向上する。
（実施の形態３）
図５は、実施の形態３の半導体装置における内側ソケット４と外側ソケット５の断面図である。内側ソケット４と外側ソケット５は円筒形状であり、外側ソケット５は上面の口が広がった形状とする。すなわち、外側ソケット５の上部内径をＤ2（ｔｏｐ）、底部内径をＤ2（ｂｏｔｔｏｍ）とした場合に、図に示すようにＤ2（ｔｏｐ）＞Ｄ2（ｂｏｔｔｏｍ）とする。このような形状にすることによって、トランスファーモールド工程で金型型締め時の応力を緩和することができる。さらに、内側ソケット４と接合する箇所では内側へと力が加わるため、外側ソケット５と内側ソケット４の接合強度が向上する。
その他の構造については実施の形態１の半導体装置と同様であるため、説明を省略する。
＜効果＞
本実施の形態の半導体装置によれば、既に述べたとおり以下の効果を奏する。すなわち、実施の形態３の半導体装置において、内側ソケット４及び外側ソケット５は円筒形状であり、外側ソケット５の上部の内径は下部の内径よりも大きいことを特徴とする。これにより、金型からの応力を緩和すると共に、内側ソケット４と外側ソケット５の接合強度を緩和することができる。
（実施の形態４）
図６は、実施の形態４の半導体装置の内側ソケット４及び外側ソケット５の断面図である。図に示すように、内側ソケット４の底面は、外側ソケット５の底面より高くする。内側ソケット４は絶縁基板１の回路パターンに半田で接合されるが、内側ソケット４と外側ソケット５の底面を図３のような位置関係にすることによって、内側ソケット４の底面の半田が外側ソケット５からはみ出さないようにすることが出来る。さらに、底面高さのずれを調整すれば、半田の量をコントロールすることが出来る。
その他の構造については実施の形態１の半導体装置と同様であるため、説明を省略する。
＜効果＞
本実施の形態の半導体装置によれば、内側ソケット４の底面を外側ソケット５の底面よりも高くする。これにより、内側ソケット４と絶縁基板１の回路パターンとの接合に用いられる半田を、外側ソケット５の外側にはみ出さないようにすることが出来る。
１ 絶縁基板、２ 半導体素子、３ アルミワイヤ、４ 内側ソケット、５ 外側ソケット、６ 電極、７ 熱硬化性樹脂、８ 上金型、９ 下金型、１０ 金属ソケット、１１ 樹脂スリーブ、１２ キャップ、１００ 半導体装置。

Claims (9)

  1. 電極差込用のソケットを備えた半導体装置であって、
    前記ソケットは、金属材で形成された内側ソケットと、
    内周面が前記内側ソケットの外周面と接するように前記内側ソケットと嵌合する金属材で形成された外側ソケットと、を備え、
    前記外側ソケットは前記内側ソケットより嵌合時に頭部高さが高いことを特徴とする、半導体装置。
  2. 回路パターンが形成された絶縁基板をさらに備え、
    前記ソケットは前記絶縁基板の回路パターン上に垂直に設けられ、
    前記絶縁基板および前記ソケットを封止する封止樹脂をさらに備えることを特徴とする、請求項１に記載の半導体装置。
  3. 前記内側ソケットは前記外側ソケットより電気伝導度が高いことを特徴とする、請求項２に記載の半導体装置。
  4. 前記内側ソケットは少なくとも内側に金属メッキが施されていることを特徴とする、請求項３に記載の半導体装置。
  5. 前記外側ソケットは前記内側ソケットより硬度が低いことを特徴とする、請求項２〜４のいずれかに記載の半導体装置。
  6. 前記外側ソケットは前記内側ソケットよりも肉厚が薄いことを特徴とする、請求項５に記載の半導体装置。
  7. 前記外側ソケットはその外周面に凹凸加工が施されていることを特徴とする、請求項２〜６のいずれかに記載の半導体装置。
  8. 前記内側ソケット及び前記外側ソケットは円筒形状であり、
    前記外側ソケットの上部の内径は下部の内径よりも大きいことを特徴とする、請求項２〜７のいずれかに記載の半導体装置。
  9. 前記内側ソケットは前記外側ソケットより嵌合時に底面高さが高いことを特徴とする、請求項２〜８のいずれかに記載の半導体装置。
JP2010009882A 2010-01-20 2010-01-20 半導体装置 Active JP5306243B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010009882A JP5306243B2 (ja) 2010-01-20 2010-01-20 半導体装置
DE102010043839.1A DE102010043839B4 (de) 2010-01-20 2010-11-12 Halbleitervorrichtung mit einem Isoliersubstrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010009882A JP5306243B2 (ja) 2010-01-20 2010-01-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2011150833A true JP2011150833A (ja) 2011-08-04
JP5306243B2 JP5306243B2 (ja) 2013-10-02

Family

ID=44314044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010009882A Active JP5306243B2 (ja) 2010-01-20 2010-01-20 半導体装置

Country Status (2)

Country Link
JP (1) JP5306243B2 (ja)
DE (1) DE102010043839B4 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014078558A (ja) * 2012-10-09 2014-05-01 Mitsubishi Materials Corp 半導体装置、セラミックス回路基板及び半導体装置の製造方法
WO2017159505A1 (ja) * 2016-03-18 2017-09-21 富士電機株式会社 半導体装置、金属電極部材および半導体装置の製造方法
CN107564883A (zh) * 2017-09-27 2018-01-09 江苏长电科技股份有限公司 一种具有嵌入式pin针的dip封装结构及其工艺方法
JP2019169726A (ja) * 2019-05-13 2019-10-03 富士電機株式会社 半導体装置、金属部材および半導体装置の製造方法
JP6602519B1 (ja) * 2019-05-09 2019-11-06 三菱電機株式会社 半導体装置、半導体装置の劣化診断装置及び半導体装置の劣化診断方法
CN110913604A (zh) * 2018-09-14 2020-03-24 富士电机株式会社 半导体装置、半导体装置的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184315A (ja) * 2006-01-04 2007-07-19 Hitachi Ltd 樹脂封止型パワー半導体モジュール
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3971568B2 (ja) * 1999-11-29 2007-09-05 松下電器産業株式会社 半導体パッケージ及び半導体パッケージの製造方法
EP1494279A1 (de) * 2003-07-03 2005-01-05 Siemens Aktiengesellschaft Kühlende flexible Kontaktvorrichtung für einen Halbleiterchip
DE102005017849B4 (de) * 2005-04-18 2012-11-08 Siemens Ag Elektronisches Bauteil

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184315A (ja) * 2006-01-04 2007-07-19 Hitachi Ltd 樹脂封止型パワー半導体モジュール
WO2008090734A1 (ja) * 2007-01-22 2008-07-31 Mitsubishi Electric Corporation 電力用半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9401340B2 (en) 2012-10-09 2016-07-26 Mitsubishi Materials Corporation Semiconductor device and ceramic circuit substrate, and producing method of semiconductor device
JP2014078558A (ja) * 2012-10-09 2014-05-01 Mitsubishi Materials Corp 半導体装置、セラミックス回路基板及び半導体装置の製造方法
US10522435B2 (en) 2016-03-18 2019-12-31 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
WO2017159505A1 (ja) * 2016-03-18 2017-09-21 富士電機株式会社 半導体装置、金属電極部材および半導体装置の製造方法
JPWO2017159505A1 (ja) * 2016-03-18 2018-08-09 富士電機株式会社 半導体装置、金属電極部材および半導体装置の製造方法
CN107564883A (zh) * 2017-09-27 2018-01-09 江苏长电科技股份有限公司 一种具有嵌入式pin针的dip封装结构及其工艺方法
JP2020047377A (ja) * 2018-09-14 2020-03-26 富士電機株式会社 半導体装置、半導体装置の製造方法
CN110913604A (zh) * 2018-09-14 2020-03-24 富士电机株式会社 半导体装置、半导体装置的制造方法
JP7107120B2 (ja) 2018-09-14 2022-07-27 富士電機株式会社 半導体装置、半導体装置の製造方法
CN110913604B (zh) * 2018-09-14 2024-03-15 富士电机株式会社 半导体装置、半导体装置的制造方法
JP6602519B1 (ja) * 2019-05-09 2019-11-06 三菱電機株式会社 半導体装置、半導体装置の劣化診断装置及び半導体装置の劣化診断方法
WO2020225897A1 (ja) * 2019-05-09 2020-11-12 三菱電機株式会社 半導体装置、半導体装置の劣化診断装置及び半導体装置の劣化診断方法
JP2019169726A (ja) * 2019-05-13 2019-10-03 富士電機株式会社 半導体装置、金属部材および半導体装置の製造方法

Also Published As

Publication number Publication date
DE102010043839A1 (de) 2011-07-21
DE102010043839B4 (de) 2015-06-18
JP5306243B2 (ja) 2013-10-02

Similar Documents

Publication Publication Date Title
JP5171777B2 (ja) 電力用半導体装置
JP5383621B2 (ja) パワー半導体装置
JP6309112B2 (ja) パワーモジュール
JP5656907B2 (ja) パワーモジュール
JP5306243B2 (ja) 半導体装置
JP5272768B2 (ja) 電力用半導体装置とその製造方法
JP4658268B2 (ja) 電力用半導体モジュール
JP5071405B2 (ja) 電力用半導体装置
US9578754B2 (en) Metal base substrate, power module, and method for manufacturing metal base substrate
US20140167237A1 (en) Power module package
JP2011049343A (ja) 電力用半導体装置とその製造方法
JP2010129868A (ja) 電力用半導体モジュール及びその製造方法
JP2015070107A (ja) 半導体装置およびその製造方法
JP4967701B2 (ja) 電力半導体装置
JP6057927B2 (ja) 半導体装置
JP5101467B2 (ja) 電力用半導体モジュール
US20150262917A1 (en) Semiconductor device and method of manufacturing the same
US10453780B2 (en) Electronic circuit, production method thereof, and electronic component
CN104600038B (zh) 半导体装置
JP2009164240A (ja) 半導体装置
JP6346717B1 (ja) 電子装置及び接続体
JP2009016380A (ja) 半導体装置及びその製造方法
JP5124329B2 (ja) 半導体装置
JP6869602B2 (ja) 半導体装置
JP2009277959A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5306243

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250