JP2011147815A5 - - Google Patents

Download PDF

Info

Publication number
JP2011147815A5
JP2011147815A5 JP2011103979A JP2011103979A JP2011147815A5 JP 2011147815 A5 JP2011147815 A5 JP 2011147815A5 JP 2011103979 A JP2011103979 A JP 2011103979A JP 2011103979 A JP2011103979 A JP 2011103979A JP 2011147815 A5 JP2011147815 A5 JP 2011147815A5
Authority
JP
Japan
Prior art keywords
image
data
image data
display
lottery result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011103979A
Other languages
English (en)
Other versions
JP2011147815A (ja
JP5165081B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2011103979A priority Critical patent/JP5165081B2/ja
Priority claimed from JP2011103979A external-priority patent/JP5165081B2/ja
Publication of JP2011147815A publication Critical patent/JP2011147815A/ja
Publication of JP2011147815A5 publication Critical patent/JP2011147815A5/ja
Application granted granted Critical
Publication of JP5165081B2 publication Critical patent/JP5165081B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (2)

  1. 遊技機の遊技状態を制御し、所定の遊技条件が発生した場合、大当り遊技を発生させるか否かの抽選を行い抽選結果を得、該抽選結果に応じて演出制御指令処理を行う第1の演算処理手段と、遊技制御プログラムが記憶された遊技制御プログラム記憶手段と、遊技制御データが一時記憶される遊技制御データ記憶手段と、を有する主制御手段と、前記抽選結果に応じて表示制御手段により表示制御される画像表示手段と、を備え、該画像表示手段で画像表示演出を行う遊技機において、
    前記表示制御手段は、
    前記抽選結果に応じて表示制御処理を実行する第2の演算処理手段と、
    前記表示制御処理を実行するための表示制御プログラムが記憶された表示制御プログラム記憶手段と、
    表示制御用データが一時記憶される表示制御用データ一時記憶手段と、
    画像データが記憶された画像データ記憶手段と、
    前記第2の演算処理手段の指示に従って、前記画像表示手段に表示させる複数種類の画像であって、前記抽選結果に応じた前記画像表示演出を行うための複数種類の画像の画像処理を行う画像処理手段と、
    前記画像処理手段が画像処理に用いるための前記画像データが一時記憶されるRAMと、
    を備え、
    前記画像データ記憶手段は、NAND型フラッシュメモリと調停回路とを一体的に含んで、キャラクタROMとして機能し、
    前記NAND型フラッシュメモリは、それぞれに前記画像データが記憶される複数のデータブロックで構成されるとともに、前記複数のデータブロック中に不良データブロックが存在する場合において、前記不良データブロックに隣接する第1データブロックに記憶された第1画像データに関連する第2画像データが、本来なら記憶されるべきブロックである前記不良ブロックデータを避けた状態で、前記不良データブロックに隣接し、前記第1データブロックとは異なる第2データブロックに記憶されており、
    前記画像処理手段は、前記第2の演算処理手段からの指示に基づいて前記画像データ記憶手段の前記調停回路に画像データ読み出し要求を出力し、前記NAND型フラッシュメモリに記憶される画像データであって前記抽選結果に応じた前記画像表示演出で表示される前記複数種類の画像の画像データを一括して読み出して、前記RAMに記憶する画像データ一括読出手段を含んでおり、
    前記画像データ一括読出手段による画像データ読み出し要求に応じて、前記調停回路が、前記NAND型フラッシュメモリの前記第1データブロックに記憶された前記第1画像データの次に、前記不良データブロックをとばして、前記第2データブロックに記憶された前記第2画像データを読み出すことによってデータアドレスの変換を実行する頻度を下げ、前記RAMには複数のデータブロックの画像データが連続するように記憶し直され、
    前記画像処理手段は、前記画像データ一括読出手段によって予め前記RAMに再設置された前記複数種類の画像の画像データを読み出して前記画像処理を行うことによって前記抽選結果に応じた前記画像表示演出用の画像表示用データを作成して前記画像表示手段に表示させることが可能であることを特徴とする遊技機。
  2. 前記遊技機は、ぱちんこ遊技機、または、回動式遊技機のいずれかであることを特徴とする請求項1に記載の遊技機。
JP2011103979A 2011-05-09 2011-05-09 遊技機 Expired - Fee Related JP5165081B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011103979A JP5165081B2 (ja) 2011-05-09 2011-05-09 遊技機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011103979A JP5165081B2 (ja) 2011-05-09 2011-05-09 遊技機

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005041382A Division JP2006223598A (ja) 2005-02-17 2005-02-17 遊技機

Publications (3)

Publication Number Publication Date
JP2011147815A JP2011147815A (ja) 2011-08-04
JP2011147815A5 true JP2011147815A5 (ja) 2011-09-15
JP5165081B2 JP5165081B2 (ja) 2013-03-21

Family

ID=44535332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011103979A Expired - Fee Related JP5165081B2 (ja) 2011-05-09 2011-05-09 遊技機

Country Status (1)

Country Link
JP (1) JP5165081B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2596551B2 (ja) * 1987-02-26 1997-04-02 パイオニア株式会社 音声付静止画再生装置
JPH0877342A (ja) * 1994-09-07 1996-03-22 Sanyo Electric Co Ltd 2次元データ変換装置
JPH08314798A (ja) * 1995-05-17 1996-11-29 Seiko Epson Corp 半導体集積回路およびゲーム機用カートリッジ
JPH10229560A (ja) * 1997-02-14 1998-08-25 Pioneer Electron Corp 画像処理装置及び画像処理方法
KR100330164B1 (ko) * 1999-04-27 2002-03-28 윤종용 무효 블록들을 가지는 복수의 플래시 메모리들을 동시에 프로그램하는 방법
JP2002149469A (ja) * 2001-09-18 2002-05-24 Matsushita Graphic Communication Systems Inc データ格納装置
JP2004057309A (ja) * 2002-07-25 2004-02-26 Sankyo Kk 遊技機
JP2004103162A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd Nand型フラッシュメモリ

Similar Documents

Publication Publication Date Title
JP2013215253A5 (ja)
JP2013000242A5 (ja)
JP2014079523A5 (ja)
JP2014213021A5 (ja)
JP2020120899A5 (ja)
JP2017047174A5 (ja)
JP2017108801A5 (ja)
JP2016119928A5 (ja)
JP2017099883A5 (ja)
JP2015019680A5 (ja)
JP2006223598A5 (ja)
JP2017042254A5 (ja)
JP2021083912A5 (ja)
JP2011147815A5 (ja)
JP2013144182A5 (ja)
JP2016105874A5 (ja)
JP2017042195A5 (ja)
JP2015027571A5 (ja)
JP2014171646A5 (ja)
JP2014131587A5 (ja)
JP5165081B2 (ja) 遊技機
JP2014004028A5 (ja)
JP2014008169A5 (ja)
JP2017006751A5 (ja)
JP2016172197A5 (ja)