JP2011142338A - Ｃｐｐスピンバルブ素子 - Google Patents

Abstract

【課題】高い抵抗を有するＣＰＰ構造で、低電流で大きな出力信号を生成するスピンバルブ素子を提供すること。
【解決手段】少なくとも１つの強磁性層42aを含むピンド層構造、少なくとも１つの強磁性層41を含み、ピンド層よりも磁気的に軟らかいフリー層構造、フリー層とピンド層を隔てて、フリー層構造とピンド層構造の間の磁気結合を妨げ、電流がそこを通って流れることができるように構成された薄いスペーサー層構造43、導電性が著しく異なる少なくとも２つの部分を含む少なくとも２つの磁性又は非磁性の第１及び第２の電流狭窄（ＣＣ）層構造44,44’を含み、第１のＣＣ層44は、フリー層構造と隣接してまたはフリー層構造の内部に配置され、第２のＣＣ層44’は、ピンド層と隣接して、または、ピンド層の内部で中央部または中央部よりフリー層構造側に配置されるＣＰＰスピンバルブ素子。
【選択図】図６

Description

本発明は、一般に、磁気抵抗スピンバルブ（ＳＶ）素子に関する。詳しくは、本発明は、（ＭＲAＭ）と呼ばれる不揮発性大容量磁気メモリー及び／又は磁性媒体に記録された情報信号を読み取る磁気トランスジューサ又は「磁気ヘッド」に応用できるスピンバルブ・デバイス形態に関する。

例えば、特許文献１は、スピンバルブ磁気抵抗センサーとも呼ばれる磁気トランスジューサを開示している。スピンバルブ素子は、異なる磁場感度を有する少なくとも２つの強磁性層を含む。感度が高い方の強磁性層は「フリー層」と呼ばれ、他方の強磁性層は「ピンド層」と呼ばれる。スピンバルブ素子の抵抗は、２つの層の磁化の間の角度の関数（角度の余弦）であり、磁化方向に対する電流の方向には無関係である（これは慣習的に巨大磁気抵抗効果（ＧＭＲ）と呼ばれている）。

ＭＲＡＭｓでは、フリー層又はピンド層の磁化方向によってバイナリー情報が記憶される。記憶されたバイナリー情報は、磁場を印加してスピンバルブ素子の抵抗変化の符号を感知することによって読み取られる（例えば、非特許文献１及び２を参照されたい；なお、これらの非特許文献はどちらも、それを参照することによってその記載内容を本明細書に組み込んだものとする）。バイナリー情報は、また、スピンバルブ素子の抵抗を直接感知することによって読み取ることができる。スピンバルブ素子はまた、素子の抵抗変化で磁場を検出することによって、磁気記録における読み取りヘッドなどの磁場センサーにも応用できる。スピンバルブ・ヘッドは大きな線密度で磁気表面からのデータを読み取ることができることが示されている。

ＧＭＲ効果は、層に垂直な電流で測定したときの方が、面内方向の電流で測定したときよりも大きい（例えば、非特許文献３及び４を参照されたい；なお、これらの非特許文献はどちらも、それを参照することによってその記載内容を本明細書に組み込んだものとする）。前者はＣＰＰ（面に垂直な電流）と呼ばれ、後者はＣＩＰ（面内電流）と呼ばれる。したがって、状況が許すならば、ＣＩＰでなく、ＣＰＰを利用することが望ましい。しかし、通常のＣＰＰ構造の欠点は、ＣＩＰ構造に比べて非常に小さな抵抗変化しか得られないということである。したがって、抵抗変化が非常に小さいために、十分な出力信号レベルを得るためには非常に大きな電流を印加することが必要になる。

特許文献２は、基板と基板に形成された層状構造を含むスピンバルブ素子を含む電流狭窄路（ＣＣＰ）ＣＰＰスピンバルブ・デバイスを開示している。層状構造は、強磁性物質の第一の薄膜層と強磁性物質の第二の薄膜層を有する。第一の薄膜層と第二の薄膜層は薄い非磁性層構造によって隔てられている。第一及び第二の薄膜層の一方はフリー層であり、第一及び第二の薄膜層の他方はピンド層である。非磁性層構造は、少なくとも１つのＣＣＰを有する電流狭窄（ＣＣ）層構造と、複数の電流狭窄路を通ってフリー層とピンド層の間でスピンバルブ素子を通る電流を生成する手段を有する。複数の電流狭窄路のうち少なくとも１つの電流狭窄路が、フリー層の縁を除きフリー層の交換長さの幅の全ての磁束路の内部に形成される。

図１は、特許文献２に開示されたＣＰＰスピンバルブ素子を示している。スピンバルブ素子は、磁性層構造１１及び１２を含み、そのどちらか一方はフリー層構造で他方はピンド層構造であり、非磁性的な導電スペーサー層構造１３とＣＣ層構造１４がその間にはさまれている。各層構造は、幅ｗと高さｈを有する。ＣＣ層構造は、ＣＣ層構造の片側からＣＣ層構造の他の側へゆく電流路を狭窄してスピンバルブ素子の全抵抗を増加させる。これによってスピンバルブ素子に素子と垂直に十分な量の電流が印加されたときに高い出力電圧を得ることが可能になる。ＣＣ層構造１４は、単数又は複数の導電部分と共に絶縁部を含む。導電部分がホール（穴）である場合、磁性層構造１１と導電スペーサー層構造１３はホールによって互いに直接結合される。ＣＣ層構造１４は、導電度が著しく異なる少なくとも２つの部分から構成されるモザイク構造であってもよい。スピンバルブ素子は、電流源に結合され、電流源はリード１５と１５’によって一方の側から他方へ電流を印加する。リードは磁性物質であっても非磁性物質であってもよい。

特許文献３は、複数の磁性膜と１つ以上の非磁性膜を含むＣＰＰスピンバルブ素子を開示している。磁性膜及び１つ以上の非磁性膜は、各非磁性膜が一対の磁性膜の間に配置されるような層構造になっている。非磁性膜は電気絶縁体膜と、電気絶縁体膜に配置された少なくとも１つの電気導体を含み、電流路を素子の断面積よりも小さな断面積に局限するようにしている。こうしてスピンバルブ素子は、それを実用的なものにする大きな抵抗と抵抗変化を実現している。

図２は、特許文献３に開示されたＣＰＰスピンバルブ素子を示している。スピンバルブ素子は、磁性層構造２１と２２を含み、そのどちらか一方はフリー層構造で他方はピンド層構造であり、非磁性的なＣＣ層構造２４がその間にはさまれている。ＣＣ層構造２４は、導電度が著しく異なる少なくとも２つの部分を含むモザイク構造であってもよい。スピンバルブ素子は、電流源に結合され、電流源はリード２５及び２５’によって一方の側から他方へ電流を印加する。リードは磁性物質であっても非磁性物質であってもよく、各層構造は、幅ｗと高さｈを有する。

上記した特許文献２及び３はどちらも、それを参照することによってその記載内容を本明細書に組み込んだものとする。また、非特許文献５もあわせて参照されたい（この非特許文献は、それを参照することによってその記載内容を本明細書に組み込んだものとする）。

米国特許第５，１５９，３１３号 米国特許第６，５６０，０７７号 米国特許第５，７１５，１２１号

"Characteristics of AP Bias in Spin valve Memory Elements," J. Zhu 及び Y. Zheng, IEEE Trans. Magn. Vol. 34, 1063-1065, (1998) "Pseudo Spin Valve MRAM Cells wiyh Sub-Micrometer Critical Dimension," B. A. Everittら, IEEE Trans. Magn. Vol. 34, 1060-1062, (1998) "Perpendicular Giant Magnetoresistances of Microstructured Fe/Cr magnetic multilayers from 4.2 to 300 K" M. A. M. Gijs, S. K. J. Lenczovski 及び J. B. Giesbers, Physical Review Letters, Vol. 70, 3343-3346 (1993) "High-resolution focused ion beams", Jon Orloff, Review of Scientific Instruments, Vol. 64, 1105-1130 (1993)

本発明の目的は、高い抵抗を有するＣＰＰ構造で、低電流で大きな出力信号を生成するスピンバルブ素子を提供することである。

本発明の別の目的は、関連した従来技術のデバイスで得られるよりも実質的に高い出力と優れた性能を低い電流を印加することによって得ることのできる方法を提供することである。

上記の目的を達成するために、本発明は、基板上に形成される第一及び第二の薄膜強磁性層構造を含む層構造を有するＣＰＰスピンバルブ素子を提供する。フリー層構造（第一及び第二の薄膜強磁性層構造の一方）はピンド層構造（他方の強磁性層構造）よりも磁気的に軟らかく作られ、２つの層は薄い非磁性スペーサー層によって隔てられ、このスペーサー層がフリー層とピンド層構造の間の実質的な磁気的結合を阻止している。スペーサー層はまた、電流が通過するのを可能にする。著しく異なる導電性を有する少なくとも２つの部分を含む少なくとも２つのＣＣ層構造がそこに組み込まれている。

具体的に言うと、層状構造を含むスピンバルブ素子がフリー層構造とピンド層構造を含めて基板上に形成される。フリー層構造とピンド層構造は薄い非磁性層構造によって隔てられている。薄い非磁性層構造は、導電層又はＣＣ層構造であって、フリー層とピンド層構造の間の実質的な磁気結合を妨げ、電流が通過することを可能にしている。

導電層構造が用いられる場合、１つのＣＣ層構造がフリー層構造の内部又はその付近に位置し、少なくとも１つの他のＣＣ層構造がピンド層構造の内部又はその付近に位置する。ＣＣ層構造が用いられる場合、少なくとももう１つのＣＣ層構造がフリー層構造の内部又はその付近に又はピンド層構造の内部又はその付近に追加される、及び／又は、ＣＣ層構造の局限された電流路のサイズがある臨界値よりも大きい。以前のスピンバルブ素子でも、ＣＣ層構造の電流狭窄路のサイズをコントロールすることによって性能をさらに改善することができる。
要するに、本発明は、効果的な電流の狭窄を実現するようにＣＣ層の構造及び／又は位置が設計されたＣＣＰ−ＣＰＰスピンバルブ素子を提供する。

従来の関連技術のＣＰＰスピンバルブ素子の構造を示す概略図である。 従来技術による別のタイプのＣＰＰスピンバルブ素子の構造を示す概略図である。 抵抗の、本発明のスピンバルブ構造における２つのＣＣ層の位置への依存性をあるパラメータの組について示す典型的な等高線図である。 磁気抵抗変化△Ｒの、本発明のスピンバルブ構造における２つのＣＣ層の位置への依存性をあるパラメータの組について示す典型的な等高線図である。 ＧＭＲ比の、本発明のスピンバルブ構造における２つのＣＣ層の位置への依存性をあるパラメータの組について示す典型的な等高線図である。 シミュレーションのモデルを示す概略図である。 あるパラメータの組での本発明のＣＰＰスピンバルブ構造における２つのＣＣ層の位置に関するＧＭＲ比の等高線マップである。 あるパラメータの組での本発明のＣＰＰスピンバルブ構造における２つのＣＣ層の位置に関するＧＭＲ比の等高線マップである。 あるパラメータの組での本発明のＣＰＰスピンバルブ構造における２つのＣＣ層の位置に関するＧＭＲ比の等高線マップである。 あるパラメータの組での本発明のＣＰＰスピンバルブ構造における２つのＣＣ層の位置に関するＧＭＲ比の等高線マップである。 あるパラメータの組での本発明のＣＰＰスピンバルブ構造における２つのＣＣ層の位置に関するＧＭＲ比の等高線マップである。 あるパラメータの組での本発明のＣＰＰスピンバルブ構造における２つのＣＣ層の位置に関するＧＭＲ比の等高線マップである。 図７〜図１２に示したような異なるパラメータの組での本発明のＣＰＰスピンバルブ構造に関して、ＧＭＲ比をＣＣ層の位置に対して示したグラフである。 図７〜図１２に示したような異なるパラメータの組での本発明のＣＰＰスピンバルブ構造に関して、ＧＭＲ比をＣＣ層の位置に対して示したグラフである。 図７〜図１２に示したような異なるパラメータの組での本発明のＣＰＰスピンバルブ構造に関して、ＧＭＲ比をＣＣ層の位置に対して示したグラフである。 図７〜図１２に示したような異なるパラメータの組での本発明のＣＰＰスピンバルブ構造に関して、ＧＭＲ比をＣＣ層の位置に対して示したグラフである。 本発明のある実施の形態に係わる構造を示す概略図である。 本発明の別のタイプのＣＰＰスピンバルブ素子構造に関して、ＧＭＲ比及び磁気抵抗変化△ＲをＣＣ層の位置に対して示したグラフである。 図１８に示したような構造の１つで本発明の実施の形態に係わる構造を示す概略図である。 ＣＣ層における導電路の全幅に対する出力電圧△Ｖの依存性を示したグラフである。 図２０の例と同じ構造及びパラメータを有するスピンバルブ素子のフリー層とピンド層の厚さ及びＣＣ層における電流狭窄路の幅の関数としての規格化された出力電圧の等高線マップである。 図２０の例と同じ構造及びパラメータについて、規格化された出力を電流狭窄路の幅に対して示したグラフである。 本発明のある実施の形態のフリー層をはさんで位置する、各々が１つの導電部分を有する２つのＣＣ層における導電部分の間の距離に対する出力の依存性を示したグラフである。 本発明のある実施の形態を示した概略断面図である。

本発明は、いろいろな形態で有利に実施することができる。以下、好ましい実施の形態について説明する。

図３〜図５は、平行形態（フリー層及びピンド層構造の磁化が互いに平行である形態）での全抵抗Ｒ_p、平行形態と反平行形態の抵抗の差（すなわち、磁気抵抗変化△Ｒ）、及びＧＭＲ比を、２つのＣＣ層、ＣＣ層１とＣＣ層２，の位置の関数として示す、シミュレーションによって計算された等高線マップである。シミュレーションは、抵抗ネットワーク・モデルを用いて行われた。抵抗ネットワーク・モデルの一例は図６に概略図で示されている。

スピンバルブ素子の面はｘ−ｚ平面に設定された。ここで４１は強磁性フリー層である。４２aと４２ｂは、それぞれ、強磁性層及び反強磁性層であり、それぞれ、ピンド層とピン止め層を含むピンド層構造を含む。４３は、非磁性導電スペーサー層である。４４と４４’はＣＣ層であり、各々スリット４４a（４４a’）を有し、ＣＣ層が挿入されている層を形成している同じ物質がスリットに充填されている。４５と４５’は、それぞれ、Ｃuから成るリード層である。電流はｙ−方向に印加された。各層は小さなセルに分割され、各セル層はｙ−方向に増加する順序でナンバーがつけられた。

典型的な例として、各層の厚さは、Ｃｕ（１０ｎｍ）／強磁性層（４．５ｎｍ）／Ｃｕ（２ｎｍ）／強磁性層（４．５ｎｍ）／反強磁性層（１０ｎｍ）／Ｃｕ（１０ｎｍ）と選ばれた。２つの磁性層は同じ厚さを有すると仮定された。幅が０．５ｎｍのスリットが高さ方向に下から上へ走っている０．５ｎｍの厚さの絶縁体から成る２つのＣＣ層は、上記の構造の一部を置き換えてスリットには同じ物質を残すという形で挿入された。素子のサイズは４０ｎｍ×４０ｎｍであると仮定された。ｙ−方向の位置ナンバーと層物質の対応は第１表に記載されている。シミュレーションでは、金属における導電性に関するMottの二電流モデルが採用された。図３〜図５の水平軸と垂直軸の数字は、それぞれ、ＣＣ層１と２の位置を示している。マップの右側及び上の記号Ｃｕ、Ｆ、及びＡＦは、それぞれ、銅、強磁性、及び反強磁性層の位置を表している。

シミュレーションのための計算を行うのに、第２表に示されるパラメータが仮定された。ここで、最初の強磁性層破フリー層に対応し、二番目の強磁性層はピンド層に対応する。Ｃｕ層、強磁性層、及び強磁性層とＣｕ層の間の界面層のパラメータは、報告された実験結果から選ばれた。H. Oshima, K. Nagasaka, Y. Seyama, T. Shimizu, 及び A. Tanaka, “Spin filtering effect at interfaces in perpendicular spin valves”, Phys. Rev. B 66, 140404 (2002)を参照されたい。この文献は、それを参照することによってその記載内容を本明細書に組み込んだものとする。反強磁性層は、反強磁性層がＭｎ合金から作られると仮定して選ばれた。これらのパラメータは、ＣＣ層が何も挿入されない場合、約０．０５（５％）というＧＭＲ比を与えた。素子サイズは４０ｎｍ平方と仮定された。シミュレーションでは各層は、厚さ及び幅方向で０．５ｎｍ×０．５ｎｍのセルに分割された。

下記の第２表は、各層の抵抗率を示したものである。強磁性層と界面層は２つの異なる抵抗率、すなわち、低抵抗率チャンネルに関するものと高抵抗率チャンネルに関するもの、を仮定して、Valetの２チャンネル・モデルを用いた。なお、これに関連して、Oshimaらの論文、及びT. Valet 及び A. Fert, “Theory of the perpendicular magnetoresistance in magnetic multilayers”, Phys. Rev. B 48, 7099-7113 (1993)を参照されたい。Valetらの論文は、それを参照することによってその記載内容を本明細書に組み込んだものとする。これらのパラメータは、ＣＣ層の挿入なしに約５％のＧＭＲ比を与える。

ここで、バルク・スピン非対称係数βとして０．５８、そして界面・スピン非対称係数γとして０．３４という値が、Oshimaらの実験結果に従って仮定された。ここで、βは１−２ρ／ρ_H＝２ρ／ρ_L−１を表し、ρは前記強磁性層の抵抗率、ρ_Lは低抵抗率チャンネルの強磁性層物質の抵抗率、ρ_Hは高抵抗率チャンネルの強磁性層物質の抵抗率であり、γは１−２ＲＡ／Ｒ_HＡ＝２ＲＡ／Ｒ_LＡ−１を表し、ＲＡは強磁性層とＣｕ層の界面の抵抗・面積の積、Ｒ_LＡは低抵抗率チャンネルの強磁性層とＣｕ層の界面の抵抗・面積の積、Ｒ_HＡは高抵抗率チャンネルの強磁性層とＣｕ層の界面の抵抗・面積の積である。これらの式に関しては、例えば、Valetらの論文を参照されたい。図３〜図５で、全抵抗Ｒ_p、磁気抵抗変化ΔＲ、及びＧＭＲ比は、２つのＣＣ層の各々が導電スペーサー層（この例では、２つの強磁性層、一方はフリー層に、他方はピンド層に対応する２つの強磁性層の間のＣｕ層）の中心の異なる側に位置するときに実質的に強められることがはっきりと認められる。これは特に、２つのＣＣ層の各々が強磁性層の内部及び／又は付近にあるときにあてはまり、それらが強磁性層の内部にあるときに一層顕著になる。この効果は、図の対角線ｄに沿ってプロットされた結果によって表される１つのＣＣ層だけが挿入された場合と比べて著しい。上で示したマップの特徴は、上記のシミュレーションで用いられた特定のパラメータでのみ得られる特徴ではなく、以下で述べるように、パラメータの他のいろいろな組み合わせでも得られる特徴であることが確認された。

下記の第３表は、計算パラメータの組を示したものであり、結果は、図３〜図６に示されている。表中、最初の欄のアルファベットは、図３〜図５のダイアグラムに対応している。下付添字（Ｆ、I、Ｌｏｗ、Ｈｉｇｈ）は、それぞれ、強磁性層、強磁性層とＣｕ層の間の界面（インターフェース）、低抵抗率チャンネル、高抵抗率チャンネル、を表している。

上記第３表に示されているパラメータの組に関して、シミュレーションで得られた計算結果を図７〜図１２及び図１３〜図１６に示す。なお、図中、英文で記載した項目は、それぞれ、次のような意味である。

Ave. of β and γ： β及びγの平均値
Free： フリー層
Pinned： ピンド層
CC-layer 2： ＣＣ層２
center of free layer： フリー層の中央
center of pinned layer： ピンド層の中央

図７（a）、（ｂ）及び（ｃ）は、パラメータ β＝０．５８及びγ＝０．３４で、強磁性層の厚さが、それぞれ、ｔ_F＝１．５ｎｍ、３．０ｎｍ、及び４．５ｎｍについてシミュレーションによって得られたＧＭＲ比の等高線マップを示している。図８（ｄ）、（e）及び（ｆ）は、パラメータ β＝０．４６及びγ＝０．４６で、強磁性層の厚さが、それぞれ、ｔ_F＝１．５ｎｍ、３．０ｎｍ、及び４．５ｎｍについてシミュレーションによって得られたＧＭＲ比の等高線マップを示している。図９（ｇ）、（ｈ）及び（i）は、パラメータ β＝０．３４及びγ＝０．５８で、強磁性層の厚さが、それぞれ、ｔ_F＝１．５ｎｍ、３．０ｎｍ、及び４．５ｎｍについてシミュレーションによって得られたＧＭＲ比の等高線マップを示している。図１０（ｊ）、（ｋ）及び（ｌ）は、パラメータ β＝０．８５及びγ＝０．５５で、強磁性層の厚さが、それぞれ、ｔ_F＝１．５ｎｍ、３．０ｎｍ、及び４．５ｎｍについてシミュレーションによって得られたＧＭＲ比の等高線マップを示している。図１１（ｍ）、（ｎ）及び（о）は、パラメータ β＝０．７０及びγ＝０．７０で、強磁性層の厚さが、それぞれ、ｔ_F＝１．５ｎｍ、３．０ｎｍ、及び４．５ｎｍについてシミュレーションによって得られたＧＭＲ比の等高線マップを示している。図１２（ｐ）、（ｑ）及び（ｒ）は、パラメータ β＝０．５５及びγ＝０．８５で、強磁性層の厚さが、それぞれ、ｔ_F＝１．５ｎｍ、３．０ｎｍ、及び４．５ｎｍについてシミュレーションによって得られたＧＭＲ比の等高線マップを示している。

図１３（a）、（ｂ）及び（ｃ）は、他方のＣＣ層、ＣＣ層２，がフリー層の中心に固定されているとき、ＣＣ層の一方、ＣＣ層１、の位置に対するＧＭＲ比の依存性を示している。パラメータに関しては、βとγの平均は０．４６に等しく、強磁性層の厚さが、それぞれ、ｔ_F＝１．５ｎｍ、３．０ｎｍ、及び４．５ｎｍである。図１４（ｄ）、（e）及び（ｆ）は、ＣＣ層２がピンド層の中心に固定されているとき、ＣＣ層１の位置に対するＧＭＲ比の依存性を次のパラメータについて示している：βとγの平均は０．４６に等しく、強磁性層の厚さが、それぞれ、ｔ_F＝１．５ｎｍ、３．０ｎｍ、及び４．５ｎｍである。図１５（ｇ）、（ｈ）及び（ｉ）は、ＣＣ層２がフリー層の中心に固定されているとき、ＣＣ層１の位置に対するＧＭＲ比の依存性を次のパラメータについて示している：βとγの平均は０．７０に等しく、強磁性層の厚さが、それぞれ、ｔ_F＝１．５ｎｍ、３．０ｎｍ、及び４．５ｎｍである。図１６（ｊ）、（ｋ）及び（ｌ）は、ＣＣ層２がピンド層の中心に固定されているとき、ＣＣ層１の位置に対するＧＭＲ比の依存性を次のパラメータについて示している：βとγの平均は０．７０に等しく、強磁性層の厚さが、それぞれ、ｔ_F＝１．５ｎｍ、３．０ｎｍ、及び４．５ｎｍである。

ＣＣ層の一方がフリー層の内部又はその付近に位置し、他方がピンド層の内部又はその付近に位置するとき、△Ｒ及びＧＭＲ比はそうでない場合に比べて著しく大きいということがはっきりと認められる。しかし、異なるパラメータの組では異なる特徴が見られる。γがβよりも大きい場合、最大の効果は、ＣＣ層が磁性層（フリー層とピンド層）と導電層（導電スペーサー層又はフリー層に結合されたリード層）の間の界面の内部又はその付近に位置するときに得られる。他方、γがβよりも小さい場合、最大の効果は、ＣＣ層が各磁性層、フリー層とピンド層、の中央に位置するときに得られる。

したがって、本発明によるＣＰＰスピンバルブ素子の例示的な実施の形態は、基板上に形成されるスピンバルブ素子であって、非磁性物質の薄い導電層（すなわち、導電スペーサー層構造）によって隔てられた第一及び第二の薄い強磁性構造と、少なくとも２つの導電度が著しく異なる部分を含む２つのＣＣ層構造を含む。ＣＣ層構造は第一及び第二の強磁性層構造の内部及び／又はその付近に位置している。磁場の印加によって、フリー層構造の１つの磁化の方向を変えることはピンド層構造の磁化の方向を変えるよりも容易である。

図１７は、本発明のある実施の形態の概略図を示す。エレメント７１，７１’及び７２，７２’は磁性層構造であって、どちらか一方がフリー層構造で他方がピンド層構造であり、導電スペーサー層構造７３と２つのＣＣ層構造７４，７４’がそれらの間にはさまっている。各層構造は幅ｗと高さｈを有する。各ＣＣ層構造は、そのＣＣ層構造の一方の側からＣＣ層構造の他方の側へゆく電流路を局限して、スピンバルブ素子の全抵抗を増大させ、素子の層構造に対して直角方向に適当な量の電流がスピンバルブ素子に印加されたときに高い出力電圧が得られるようにしている。各ＣＣ層構造７４は、単数又は複数の導電部分を有する絶縁体を含む。その導電部分がホール又はスリットであり、ＣＣ層の１つが磁性層構造７１と７２の１つと導電層構造７３の間に挿入される場合、磁性層構造７１と７２の１つと導電スペーサー層構造７３はそのホール又はスリットによって直接結合される。ＣＣ層構造７４と７４'の各は、導電度が著しく異なる少なくとも２つの部分を有するモザイク構造であってもよい。スピンバルブ素子は、リード７５と７５’によって一方の側から他方の側へ電流源に結合される。ピンド層構造は、フリー層よりも高い保磁力の強磁性層、反強磁性層と交換結合した強磁性層、又は（ｉ）強磁性層、（ii）非磁性層、及び（iii ）強磁性層を含むサンドイッチ構造、であってよい。サンドイッチ構造は、反強磁性結合層構造と呼ばれる。反強磁性結合層の強磁性層の１つは反強磁性層又はその改良構造と交換結合される。

図１８（a）及び（ｂ）は、ＣＣ層２が２つの磁性層の間で固定され何も導電層がない場合のＣＣ層１の位置へのＧＭＲ非及び磁気抵抗変化ΔＲの依存性を示している（図中、Freeはフリー層、CC−L２はＣＣ層２、そしてPinnedはピンド層である；ＣＣ層２は、フリー層とピンド層の中間にある）。この構造は、ＣＣ層２が第１表の位置ナンバー３２に位置している層構造に対応する。β>γである場合、ＧＭＲ比とΔＲは、ＣＣ層１が磁性層に位置しているときに最大になることが見られる。他方、β<γである場合、磁気抵抗変化ΔＲの顕著な最大は、ＣＣ層１がピンド層構造から最も遠くにあるＣu層とフリー層の間の界面に及び／又はその付近に位置するときに得られる。

図１９は、上述した結果に関連する実施の形態の一例を示している。ここで、９１と９２はフリー層とピンド層であり、９４と９４’はＣＣ層、そして９５と９５’は電気リードである。ピンド層構造は、フリー層よりも高い保磁力の強磁性層、反強磁性層と交換結合した強磁性層、又は反強磁性結合層構造である。反強磁性結合層の強磁性層の１つは反強磁性層又はその改良構造と交換結合している。前者の場合、ピンド層とフリー層の間に１つのＣＣ層を含み、各ピンド層とフリー層の外側界面の付近に挿入された２つのＣＣ層を含む（全部で３つのＣＣ層）スピンバルブ構造が好ましい実施の形態となる。

図２０は、出力電圧ΔＶ＝ΔＲ×Ｉの依存性を示している、ここでＩは、２つの異なるＣＣ層構造、一方はただ１つの導電部分を有し、他方は複数の導電部分を有する、２つのＣＣ構造をもつ２つのスピンバルブ構造で、スピンバルブ素子のＣＣ層の導電部分全幅で印加されるセンス電流である。ＣＣ層はどちらも、第２表に示されているものと同じパラメータを有する。一方のＣＣ層はただ１つの導電部分を有し、他方のＣＣ層は複数の導電部分を有する。一方のスピンバルブ構造では、各ＣＣ層構造はただ１つの導電部分を有し、他方のスピンバルブ構造では、各ＣＣ層構造は複数の導電部分を有する。後者のスピンバルブ素子ではＣＣ層の各導電部分の幅は０．５ｎｍに設定され、導電部分の全幅は導電部分の数を変えることによって変えられた。印加電流Ｉは、各ＣＣ層の導電部分における電流密度を１００ＭＡ／ｃｍ²に保つように選ばれた。各スピンバルブ構造のＣＣ層の導電部分全体の幅が他方と等しい場合、全幅の両端を除いて前者のスピンバルブ構造の方が後者よりもずっと高いΔＶを与えるということが分かる。すなわち、予め定められた全幅を有する導電部分を有するＣＣ層によって高いΔＶを得るためには、単一導電部分構造の方が、導電部分が複数の部分に分割されている構造よりも好ましい。

この結果は、電流分布の差異（図示せず）によって生じたものである。導電部分を複数の部分に分割すると、電流の実効幅、Ｗ_CCP-eff、（又は実効面積）が物理的な幅、Ｗ_CCP、（又は物理的面積）よりも大きくなる。これがΔＶの減少を生ずる。導電部分の数を増やすことによって、Ｗ_CCP-eff／Ｗ_CCP比は、導電部分の縁が増加することによって増加し、これにより電流がトラック幅の方向で、また導電部分からの距離が増加するにつれてセンサーの高さ方向で拡がる。Ｗ_CCP-eff／Ｗ_CCP比が大きくなるほど、ΔＶは小さくなる。しかし、実際のフリー層における磁化は、通常数十ナノメートルから数百ナノメートルの範囲にあるフリー層の臨界距離（すなわち、“交換長さ”）よりも大きな距離離れていると互いにかなり独立に振る舞うので、ＣＣ層の導電部分は、交換長さに等しい幅のどの磁束路にも少なくとも１つの導電部分が存在するように分布させることが望ましい。これは特に、スピンバルブ素子が米国特許第６，５６０，０７７号に記載されているように、磁気記録の読み取りヘッドなど磁場のセンサーとして用いられる場合に望ましい。すなわち、磁気メディアのノイズを低く抑えるためには、隣接する導電部分の間の距離を交換長さよりも小さくすることが有利である。しかし、ＣＣ層の導電部分の同じ全幅（又は全面積）で高い出力ΔＶを得るという観点からは、導電部分の数をできるだけ少なくすることが望ましい。上記の２つの相容れない要求の間の妥協は、隣接する導電部分の縁と縁との距離をフリー層の交換長さよりも小さくし、ＣＣ層の隣接する導電部分の中心間の距離を交換長さよりも大きくすることによって達成できる。

図２１は、スピンバルブ素子のΔＶの、（同じ構造で同じパラメータの、しかしＣＣ層なしの、図２０の結果、ΔＶ₀、を得るのに用いられたようなスピンバルブ素子の）ΔＶに対する比の、ＣＣ層（各々１つの導電部分を有する）の導電部分の幅と磁性層の厚さ（フリー層とピンド層の厚さは同じであると仮定）の関数としての等高線マップを示す。磁性層の厚さ及び導電部分の幅が小さくなるにつれて、ΔＶ／ΔＶ₀は小さくなる。これは導電部分の幅（又は面積）と電流の実効幅（又は面積）の差によって生ずる。ΔＶ／ΔＶ₀の一定の比を与えるＣＣ層における局限された電流路の幅Ｗ_CCPは、最小自乗フィッティングによって、関係式Ｗ_CCP＝Ｃｔ_F ^3/2に良く適合させることができる、ここでｔ_Fは磁性層の厚さであり、Ｃは比例因子であって、ΔＶ／ΔＶ₀の値に依存する。例えば、ｔ_Fがｎｍの単位で測られるとき、この比が８０％でＣは１．１，９０％で２．６である。したがって、大まかに言って、８０％よりも大きなΔＶ／ΔＶ₀を達成するためには、Ｗ_CCPが、ｔ_Fをｎｍという単位で測ってｔ_F ^3/2にほぼ等しい臨界値、Ｗ_CCP-Cr、よりも大きくなるようにしなければならない。この関係は、スリットの形の電流狭窄路を持つＣＣ層が組み込まれたモデルを用いた計算から導出された。正方形ホールの形の局限電流路をもつＣＣ層が組み込まれたモデルから得られるＷ_CCP-Crは、スリット・タイプのモデルで得られるものより約２倍大きいことが確認された。

図２２は、上述のスリット・タイプ及び正方形ホール・タイプのモデルで得られたΔＶ／ΔＶ₀値を、図２０に示された結果を得るための計算で用いられたＣＣ層に１つの導電部分をもつモデルと同じ構造及びパラメータでのＷ_CCPの関数として示している。２つのモデルで得られた結果の間には、定量的には明確な差が見られるが、両方のモデルの定性的な特徴はきわめて良く似ている。

図２３は、各々が３ｎｍ幅のＣuが埋め込まれたスリットを有し、次の構造：Ｃu／ＣＣ層／フリー層／ＣＣ層／ピンド層／ＡＦ／Ｃu、でフリー層をはさんで配置された２つのＣＣ層の２つの導電部分の面方向距離に対するΔＶの依存性を示している。フリー層とピンド層の厚さは３ｎｍに選ばれた。ここで、電流はフリー層における最大電流密度は１００ＭA／ｃｍ²で一定となるように選ばれた。計算のために選ばれたその他のパラメータは、図２０に示された結果を得るためにＣＣ層に単一導電部分を有する構造で設定されたパラメータの組と同じであった。２つのＣＣ層の導電部分の間の距離を増加させると、ΔＶは単調に増大した。これは、スリット間の距離が増大すると磁性層における電流路の長さが増大し、ＧＭＲ効果に対して磁性層の厚さの増大と同様な影響を及したからである。２つのＣＣ層における導電部分のこのような配置形態を「カスケード配置」と呼ぶ。電流路の長さｌ_cp（これはスピン拡散長ｌ_sfよりそれほど大きいものではない）に関しては、バルクの効果による磁気抵抗変化ΔＲ_bはΔＲ_b〜１−eｘｐ（−ｌ_cp／ｌ_sf）と表すことができる。したがって、大きな磁気抵抗を得るためには、ｌ_cp／ｌ_sfの値が０．５よりも大きい、さらに好ましくは１よりも大きいことが望ましい。しかし、ｌ_cpがｌ_sfよりもずっと大きくなると、ＧＭＲ効果は減少し始める。

K. Nagasaka, Y. Seyama, Y. Shimizu, 及び A. Tanaka, “Giant magnetoresistance properties of Spin Valve films in CPP (Current Perpendicular to Plane) geometry”, J. Magn. Soc. Jpn. Vol. 25, 807-811 (2001)によると、最適の長さ、ｌ_cp、はスピン拡散長さｌ_sf（これは、スピンバルブ構造の典型的な磁性物質であるＣo₉₀Ｆe₁₀では約１２ｎｍである）の数倍未満、例えば、３倍未満、さらに好ましくは約２倍、である。A. C. Reilly, W. Park, R. Slater, B. Ouaglal, R. Loloee, W. P. Pratt Jr., J. Bass, “Perpendicular giant magnetoresistance of Co₉₁Fe₉/Cu exchange biased spin valves: further evidence for a unified picture”, J. Magn. Mater., Vol. 195, L269-L274 (1999)を参照されたい。通常、フリー層及び／又はピンド層の厚さはスピン拡散長さよりも薄くなるように設計される。したがって、一対のＣＣ層構造がフリー層及び／又はピンド層を挟んでその両側に位置し、ＣＣ層の導電部分がカスケード形態で配置され、フリー層及び／又はピンド層の主要電流路を構成している、ＣＣ層の導電部分の層平面への射影の内側の縁と縁の距離が、フリー層構造及び／又はピンド層構造の厚さよりも大きいという設計が、高い磁気抵抗変化ΔＲを容易に得られる。なお、Nagasakaら及びReillyらの論文はどちらも、それを参照することによってその記載内容を本明細書に組み込んだものとする。

以上に述べたと同様な効果は、ピンド層構造がＣＣ層のホール又はスリットに形成されているスピンバルブ素子にも期待することができる。その概略断面図が図２４に示されており、同図で、１４１，１４２及び１４３は、それぞれ、フリー層構造、ピンド層構造、及び非磁性導電層である。１４５と１４５’は電気リードを形成している磁性又は非磁性物質の導電層であり、１４６は絶縁層であって、１４２及び１４３と共にＣＣ層を構成している。すなわち、このＣＣ層構造は、フリー層１４１とピンド層１４２の両方に対して電流を狭窄する層として働き、２つよりも多くのＣＣ層があるように作用する。

ＣＣ層構造は、本質的に著しく導電度が異なる２つの部分、普通低い抵抗率の導電体部分と図１７で概略的に７４と記された高い抵抗率の絶縁体部分、を含む。このＣＣ層構造はいろいろな方法で製造することができる。１つの方法は、本質的に互いに混合できない導電物質と絶縁物質を、真空スパッタリング、多生成源真空蒸着、レーザー蒸着などの物理的蒸着（ＰＶＤ）；化学的蒸着（ＣＶＤ）；又はそれらのＰＶＤ法と電気蒸着（EＤ）及び／又はＣＶＤとの組み合わせ、などの方法によって共蒸着することである。導電物質は、好ましくは、Ａｇ、Ａｌ、Ａｕ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｍｇ、Ｍｎ、Ｎｂ、Ｎｉ、Ｐｄ、Ｐｔ、Ｓｉ、Ｔａ、Ｔｉ、Ｖ、Ｚｒ、及びそれらの合金の群から選択され、絶縁物質は、好ましくは、Ａｌ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｍｇ、Ｍｎ、Ｎｂ、Ｎｉ、Ｐｄ、Ｓｉ、Ｔａ、Ｔｉ、Ｖ、及びＺｒなどの元素の酸化物の群又はＡｌ、Ｂ、Ｃ、及びＴａなどの元素の窒化物の群、から選択される。この方法は、導電物質と絶縁物質の層状構造を作った後、その層状構造を熱処理してモザイク構造を得る別の方法に代えることができる。別の方法は、混合しない金属（一方が他方よりも酸化し易い）を同時デポジションした後、デポジットされた層を酸化雰囲気にさらすというものである。窒化し易さに差がある物質が選ばれた場合、酸化の代わりに窒化を用いることもできる。十分に制御されるサイズの電流狭窄路を与えるＣＣ層構造を製造する別の方法は、D. Hofmann, W. Schindler 及び J. Kirschner, “Electrodeposition of nanoscale magnetic structure”, Appl. Phys. Lett., Vol. 73, 3279-3281 (1998)に記載されたような電気化学的走査プローブを用いるリソグラフィー法である。なお、この論文は、それを参照することによってその記載内容を本明細書に組み込んだものとする。

このプロセスの一例は次のようなものである：（１）基板／Ｃｕ／ＣｏＦｅ／Ａｌ₂Ｏ₃多層構造が真空スパッタリング法によって調製される；（２）多層構造がアルカリ電解質で満たされた電気化学走査トンネル顕微鏡（ＳＴＭ）にセットされる；（３）ＳＴＭチップと基板の間にｄｃ又はａｃパルス電圧を印加して、Ａｌ₂Ｏ₃層の一部が溶解してＡｌ₂Ｏ₃層に所望の面積のホールを作る；（４）溶液をＨ₂Ｏで洗い流してＣｕめっき溶液に代える；そして（５）ホールに電気めっき法によりＣｕの埋め込みを行う。

以上、本発明を特にその好ましい実施の形態について説明した。最後のまとめとして、本発明の構成及びそのバリエーションを以下に付記として列挙する。

（付記１）
基板上に形成されるＣＰＰスピンバルブ素子であって：
少なくとも１つの強磁性層を含むフリー層構造；
少なくとも１つの強磁性層を含むピンド層構造、ただし、該フリー層は該ピンド層よりも磁気的に軟らかい；及び
フリー層とピンド層を隔てて、フリー層構造とピンド層構造の間の磁気結合を妨げ、電流がそこを通って流れることができるように構成された薄い非磁性スペーサー層構造；
を含み、導電性が著しく異なる少なくとも２つの部分を含む少なくとも２つの電流狭窄（ＣＣ）層構造が組み込まれていることを特徴とするＣＰＰスピンバルブ素子。

（付記２）
前記ピンド層構造が：
該フリー層構造よりも保磁力が高い単一強磁性層、
反強磁性層と交換結合した強磁性層、又は
強磁性層、非磁性層、及び強磁性層を含むサンドイッチ構造で、強磁性層の１つが反強磁性層と交換結合しているもの、
のいずれかを含むことを特徴とする付記１に記載のＣＰＰスピンバルブ素子。

（付記３）
前記ＣＣ層構造が導電部分と絶縁部分のモザイク構造を含むことを特徴とする付記１に記載のＣＰＰスピンバルブ素子。

（付記４）
前記モザイク構造が金属と酸化物を含むことを特徴とする付記３に記載のＣＰＰスピンバルブ素子。

（付記５）
前記金属が、Ａｇ、Ａｌ、Ａｕ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｍｇ、Ｍｎ、Ｎｂ、Ｎｉ、Ｐｄ、Ｐｔ、Ｓｉ、Ｔａ、Ｔｉ、Ｖ、Ｚｒ、及びそれらの合金から成る群から選択され、前記酸化物が、Ａｌ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｍｇ、Ｍｎ、Ｎｂ、Ｎｉ、Ｐｄ、Ｓｉ、Ｔａ、Ｔｉ、Ｖ、及びＺｒの酸化物から成る群から選択されることを特徴とする付記４に記載のＣＰＰスピンバルブ素子。

（付記６）
前記モザイク構造が金属と窒化物を含むことを特徴とする付記３に記載のＣＰＰスピンバルブ素子。

（付記７）
前記金属が、Ａｇ、Ａｌ、Ａｕ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｍｎ、Ｎｉ、Ｐｄ、Ｐｔ、Ｔａ、及びそれらの合金から成る群から選択され、前記窒化物が、Ａｌ、Ｂ、Ｃ、Ｓｉ、及びＴａの窒化物から成る群から選択されることを特徴とする付記６に記載のＣＰＰスピンバルブ素子。

（付記８）
前記ＣＣ層構造の１つが前記フリー層の内部又はその付近に位置し、前記ＣＣ層構造のもう１つが前記ピンド層構造の内部又はその付近に位置することを特徴とする付記１に記載のＣＰＰスピンバルブ素子。

（付記９）
前記強磁性層構造の強磁性層のバルク・スピン非対称性係数βが前記強磁性層構造の強磁性層と非磁性層の間の界面・スピン非対称性係数γより大きく；前記ＣＣ層構造の少なくとも１つが前記強磁性層構造の強磁性層の内部に位置していることを特徴とする付記１に記載のＣＰＰスピンバルブ素子。

（付記１０）
前記強磁性層構造の強磁性層と非磁性層の界面・スピン非対称性係数γが前記強磁性層のバルク・スピン非対称性係数βより大きく；前記ＣＣ層構造の少なくとも１つが前記強磁性層構造の強磁性層のどちらかの側の界面に又はその付近に位置することを特徴とする付記１に記載のＣＰＰスピンバルブ素子。

（付記１１）
前記フリー層及びピン止め構造の両方のバルク・スピン非対称性係数βが界面・スピン非対称性係数γよりも大きく、前記ＣＣ層構造の少なくとも１つが前記フリー層構造の強磁性層の内部に位置し、前記ＣＣ層構造の少なくとももう１つが前記ピンド層構造の強磁性層の内部に位置することを特徴とする付記１に記載のＣＰＰスピンバルブ素子。

（付記１２）
前記両強磁性層構造の各強磁性層の間の界面・スピン非対称性係数γがバルク・スピン非対称性係数βよりも大きく、前記ＣＣ層構造の少なくとも１つが前記フリー層構造のどちらかの側の界面に又はその付近に位置し、前記ＣＣ層構造の少なくとももう１つが前記ピンド層のどちらかの側の界面に又はその付近に位置することを特徴とする付記１に記載のＣＰＰスピンバルブ素子。

（付記１３）
前記ＣＣ層構造の電流狭窄路の幅が、前記ＣＣ層構造を含む又はそれに隣接する前記強磁性層のナノメートルで測られる厚さの１．５乗よりも大きいことを特徴とする付記１に記載のＣＰＰスピンバルブ素子。

（付記１４）
前記ＣＣ層構造の電流狭窄路の幅が、前記ＣＣ層構造を含む又はそれに隣接する前記強磁性層のナノメートルで測られる厚さの１．５乗の２倍よりも大きいことを特徴とする付記１に記載のＣＰＰスピンバルブ素子。

（付記１５）
少なくとも１つの電流狭窄路が、フリー層の側縁を除き、フリー層の交換長さの幅を有するどの磁束路の内部にも形成されていることを特徴とする付記１に記載のＣＰＰスピンバルブ素子。

（付記１６）
導電部分がカスケードの形で位置している一対のＣＣ層構造が前記フリー層構造又は前記ピンド層を挟む両側に位置し、前記フリー層構造及び前記ピンド層の少なくとも一方を通る少なくとも１つの電流路を構成する該ＣＣ層の該導電部分の層平面への射影の内側の縁と縁の距離が前記フリー層構造及び前記ピンド層の少なくとも一方の厚さよりも大きく作られていることを特徴とする付記１に記載のＣＰＰスピンバルブ素子。

（付記１７）
導電部分がカスケードの形で位置している一対のＣＣ層構造が前記フリー層構造又は前記ピンド層を挟む両側に位置し、前記フリー層構造及び前記ピンド層の少なくとも一方を通る少なくとも１つの電流路の長さが、前記フリー層構造及び前記ピンド層構造の少なくとも一方におけるスピン拡散長の半分よりも大きく、スピン拡散長の３倍よりも小さいことを特徴とする付記１に記載のＣＰＰスピンバルブ素子。

（付記１８）
前記フリー層構造及び前記ピンド層構造の少なくとも一方を通る少なくとも１つの電流路の前記長さが、前記フリー層構造及び前記ピンド層構造の少なくとも一方におけるスピン拡散長よりも大きく、前記電流路のスピン拡散長の２倍よりも小さいことを特徴とする付記１に記載のＣＰＰスピンバルブ素子。

（付記１９）
基板上に形成されるＣＰＰスピンバルブ素子であって：
少なくとも１つの強磁性層を含むフリー層構造；
少なくとも１つの強磁性層を含むピンド層構造、ただし、該フリー層は該ピンド層よりも磁気的に軟らかい；及び
フリー層とピンド層を隔てて、前記フリー層構造とピンド層構造の間の磁気結合を妨げ、電流がその電流狭窄路を通って流れることができるように構成された薄い非磁性の電流狭窄（ＣＣ）層構造；
を含み、前記ＣＣ層の電流狭窄路の幅が前記フリー層構造と前記ピンド層の少なくとも一方のナノメートルで測られる厚さの１．５乗よりも大きいことを特徴とするＣＰＰスピンバルブ素子。

（付記２０）
前記ＣＣ層構造の電流狭窄路の幅が、前記フリー層構造及び前記ピンド層の少なくとも一方のナノメートルで測られる厚さの１．５乗の２倍よりも大きいことを特徴とする付記１９に記載のＣＰＰスピンバルブ素子。

（付記２１）
基板上に形成されるＣＰＰスピンバルブ素子であって：
少なくとも１つの強磁性層を含むフリー層構造；
少なくとも１つの強磁性層を含むピンド層構造、ただし、該フリー層は該ピンド層よりも磁気的に軟らかい；及び
フリー層とピンド層を隔てて、フリー層構造とピンド層構造の間の実質的な磁気結合を妨げ、電流がその電流狭窄路を通って流れることができるように構成された薄い非磁性の電流狭窄（ＣＣ）層構造；
を含み、別のＣＣ層構造がそこに組み込まれていることを特徴とするＣＰＰスピンバルブ素子。

（付記２２）
前記別のＣＣ層構造が該フリー層と該ピンド層の少なくとも一方をはさんで配置されていることを特徴とする付記２１に記載のＣＰＰスピンバルブ素子。

（付記２３）
前記ＣＣ層構造の該電流狭窄路の幅が前記フリー層構造と前記ピンド層の少なくとも一方のナノメートルで測られる厚さの１．５乗よりも大きいことを特徴とする付記２１に記載のＣＰＰスピンバルブ素子。

（付記２４）
前記ＣＣ層構造の該電流狭窄路の幅が前記フリー層構造と前記ピンド層の少なくとも一方のナノメートルで測られる厚さの１．５乗の２倍よりも大きいことを特徴とする付記２１に記載のＣＰＰスピンバルブ素子。

（付記２５）
前記ＣＣ層の導電部分がカスケードの形に位置し、前記フリー層構造又は前記ピンド層を通る少なくとも１つの電流路を構成する該ＣＣ層の該導電部分の層平面への射影の少なくとも内側の縁と縁との距離が前記フリー層構造及び前記ピンド層の少なくとも一方の厚さよりも大きく作られていることを特徴とする付記２２に記載のＣＰＰスピンバルブ素子。

（付記２６）
前記フリー層構造及び前記ピンド層構造の少なくとも一方を通る少なくとも１つの電流路の長さが前記フリー層構造及び前記ピンド層の少なくとも一方におけるスピン拡散長の半分よりも大きく、該スピン拡散長の３倍よりも小さいことを特徴とする付記２２に記載のＣＰＰスピンバルブ素子。

（付記２７）
前記フリー層構造及び前記ピンド層構造の少なくとも一方を通る少なくとも１つの電流路の長さが前記フリー層構造及び前記ピンド層の少なくとも一方におけるスピン拡散長よりも大きく、該スピン拡散長の２倍よりも小さいことを特徴とする付記２２に記載のＣＰＰスピンバルブ素子。

（付記２８）
基板上に形成されるＣＰＰスピンバルブ素子であって：
少なくとも１つの強磁性層を含むフリー層構造；
少なくとも１つの強磁性層を含むピンド層構造、ただし、該フリー層は該ピンド層よりも磁気的に軟らかい；及び
該フリー層と該ピンド層を隔てて、前記フリー層構造とピンド層構造の間の実質的な磁気結合を妨げ、電流が電流狭窄路を通って流れることができるように構成された薄い非磁性導電層構造；
を含み、少なくとも１つの電流狭窄（ＣＣ）層構造がそこに組み込まれ、前記ＣＣ層構造の少なくとも１つの電流狭窄路の幅が前記フリー層構造とピンド層構造の少なくとも一方のナノメートルで測られる厚さの１．５乗よりも大きいことを特徴とするＣＰＰスピンバルブ素子。

（付記２９）
前記ＣＣ層構造の少なくとも１つの電流狭窄路の幅が前記フリー層構造とピンド層構造の少なくとも一方のナノメートルで測られる厚さの１．５乗の２倍よりも大きいことを特徴とする付記２８に記載のＣＰＰスピンバルブ素子。

（付記３０）
基板上に形成されるＣＰＰスピンバルブ素子であって：
少なくとも１つの強磁性層を含むフリー層構造；
少なくとも１つの強磁性層を含むピンド層構造、ただし、該フリー層は該ピンド層よりも磁気的に軟らかい；及び
該フリー層と該ピンド層を隔てて、前記フリー層構造とピンド層構造の間の実質的な磁気結合を妨げ、電流が電流狭窄路を通って流れることができるように構成された薄い非磁性電流狭窄（ＣＣ）層構造；
を含み、少なくとも前記非磁性層と前記ピンド層構造が少なくとも１つの電流狭窄路を形成するＣＣ層構造で形成されていることを特徴とするＣＰＰスピンバルブ素子。

（付記３１）
前記ＣＣ層構造の少なくとも１つの電流狭窄路の幅が前記フリー層構造のナノメートルで測られる厚さの１．５乗よりも大きいことを特徴とする付記３０に記載のＣＰＰスピンバルブ素子。

（付記３２）
前記ＣＣ層構造の少なくとも１つの電流狭窄路の幅が前記フリー層構造のナノメートルで測られる厚さの１．５乗の２倍よりも大きいことを特徴とする付記３０に記載のＣＰＰスピンバルブ素子。

（付記３３）
少なくとももう１つのＣＣ層構造が前記フリー層構造をはさんで組み込まれていることを特徴とする付記３０に記載のＣＰＰスピンバルブ素子。

（付記３４）
少なくとも前記もう１つのＣＣ層構造が前記フリー層構造をはさんで組み込まれており、前記ＣＣ層構造の少なくとも１つの電流狭窄路の幅が前記フリー層構造のナノメートルで測られる厚さの１．５乗よりも大きいことを特徴とする付記３３に記載のＣＰＰスピンバルブ素子。

（付記３５）
前記ＣＣ層構造の少なくとも１つの電流狭窄路の幅が前記フリー層構造のナノメートルで測られる厚さの１．５乗の２倍よりも大きいことを特徴とする付記３３に記載のＣＰＰスピンバルブ素子。

（付記３６）
前記フリー層構造をはさんで向き合うＣＣ層の導電部分がカスケードの形で配置され、前記フリー層構造を通る少なくとも１つの電流路の長さを層平面へ射影したものが前記フリー層構造の厚さよりも大きくなるように作られていることを特徴とする付記３３に記載のＣＰＰスピンバルブ素子。

（付記３７）
前記フリー層構造を通る少なくとも１つの電流路の前記長さが、前記フリー層構造又は前記ピンド層構造におけるスピン拡散長の半分よりも大きく、スピン拡散長の３倍よりも小さいことを特徴とする付記３３に記載のＣＰＰスピンバルブ素子。

（付記３８）
前記フリー層構造を通る少なくとも１つの電流路の前記長さが、前記フリー層構造又は前記ピンド層構造におけるスピン拡散長よりも大きく、スピン拡散長の２倍よりも小さいことを特徴とする付記３７に記載のＣＰＰスピンバルブ素子。

（付記３９）
前記ＣＣ層構造が、収束イオン・ビーム又は電気化学的走査プローブを用いるリソグラフィー法によって製造されることを特徴とする付記１に記載のＣＰＰスピンバルブ素子。

本発明では、以上に開示した内容に照らして、その他の多くの変更や改良が可能である。したがって、特許請求の範囲の範囲内で、本明細書において具体的に記載されたものと異なる方法で本発明を実施できることは言うまでもない。

１４１ フリー層
１４２ ピンド層
１４３ 非磁性導電層
１４５ 導電層
１４６ 絶縁層

Claims (14)

1. 基板上に形成されるＣＰＰスピンバルブ素子であって：
   少なくとも１つの強磁性層を含むフリー層構造；
   少なくとも１つの強磁性層を含むピンド層構造、ただし、該フリー層は該ピンド層よりも磁気的に軟らかい；及び
   フリー層とピンド層を隔てて、フリー層構造とピンド層構造の間の磁気結合を妨げ、電流がそこを通って流れることができるように構成された薄い非磁性スペーサー層構造；
   を含み、導電性が著しく異なる少なくとも２つの部分を含む少なくとも２つの電流狭窄（ＣＣ）層構造が組み込まれていることを特徴とするＣＰＰスピンバルブ素子。
2. 前記ＣＣ層構造が導電部分と絶縁部分のモザイク構造を含むことを特徴とする請求項１に記載のＣＰＰスピンバルブ素子。
3. 前記モザイク構造が金属と酸化物を含むことを特徴とする請求項２に記載のＣＰＰスピンバルブ素子。
4. 前記金属が、Ａｇ、Ａｌ、Ａｕ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｍｇ、Ｍｎ、Ｎｂ、Ｎｉ、Ｐｄ、Ｐｔ、Ｓｉ、Ｔａ、Ｔｉ、Ｖ、Ｚｒ、及びそれらの合金から成る群から選択され、前記酸化物が、Ａｌ、Ｃｏ、Ｃｒ、Ｃｕ、Ｆｅ、Ｍｇ、Ｍｎ、Ｎｂ、Ｎｉ、Ｐｄ、Ｓｉ、Ｔａ、Ｔｉ、Ｖ、及びＺｒの酸化物から成る群から選択されることを特徴とする請求項３に記載のＣＰＰスピンバルブ素子。
5. 前記ＣＣ層構造の１つが前記フリー層の内部又はその付近に位置し、前記ＣＣ層構造のもう１つが前記ピンド層構造の内部又はその付近に位置することを特徴とする請求項１に記載のＣＰＰスピンバルブ素子。
6. 前記強磁性層構造の強磁性層のバルク・スピン非対称性係数βが前記強磁性層構造の強磁性層と非磁性層の間の界面・スピン非対称性係数γより大きく；前記ＣＣ層構造の少なくとも１つが前記強磁性層構造の強磁性層の内部に位置していることを特徴とする請求項１に記載のＣＰＰスピンバルブ素子。
7. 前記強磁性層構造の強磁性層と非磁性層の界面・スピン非対称性係数γが前記強磁性層のバルク・スピン非対称性係数βより大きく；前記ＣＣ層構造の少なくとも１つが前記強磁性層構造の強磁性層のどちらかの側の界面に又はその付近に位置することを特徴とする請求項１に記載のＣＰＰスピンバルブ素子。
8. 前記フリー層及びピン止め構造の両方のバルク・スピン非対称性係数βが界面・スピン非対称性係数γよりも大きく、前記ＣＣ層構造の少なくとも１つが前記フリー層構造の強磁性層の内部に位置し、前記ＣＣ層構造の少なくとももう１つが前記ピンド層構造の強磁性層の内部に位置することを特徴とする請求項１に記載のＣＰＰスピンバルブ素子。
9. 前記両強磁性層構造の各強磁性層の間の界面・スピン非対称性係数γがバルク・スピン非対称性係数βよりも大きく、前記ＣＣ層構造の少なくとも１つが前記フリー層構造のどちらかの側の界面に又はその付近に位置し、前記ＣＣ層構造の少なくとももう１つが前記ピンド層のどちらかの側の界面に又はその付近に位置することを特徴とする請求項１に記載のＣＰＰスピンバルブ素子。
10. 少なくとも１つの電流狭窄路が、フリー層の側縁を除き、フリー層の交換長さの幅を有するどの磁束路の内部にも形成されていることを特徴とする請求項１に記載のＣＰＰスピンバルブ素子。
11. 基板上に形成されるＣＰＰスピンバルブ素子であって：
    少なくとも１つの強磁性層を含むフリー層構造；
    少なくとも１つの強磁性層を含むピンド層構造、ただし、該フリー層は該ピンド層よりも磁気的に軟らかい；及び
    フリー層とピンド層を隔てて、前記フリー層構造とピンド層構造の間の磁気結合を妨げ、電流がその電流狭窄路を通って流れることができるように構成された薄い非磁性の電流狭窄（ＣＣ）層構造；
    を含み、前記ＣＣ層の電流狭窄路の幅が前記フリー層構造と前記ピンド層の少なくとも一方のナノメートルで測られる厚さの１．５乗よりも大きいことを特徴とするＣＰＰスピンバルブ素子。
12. 基板上に形成されるＣＰＰスピンバルブ素子であって：
    少なくとも１つの強磁性層を含むフリー層構造；
    少なくとも１つの強磁性層を含むピンド層構造、ただし、該フリー層は該ピンド層よりも磁気的に軟らかい；及び
    フリー層とピンド層を隔てて、フリー層構造とピンド層構造の間の実質的な磁気結合を妨げ、電流がその電流狭窄路を通って流れることができるように構成された薄い非磁性の電流狭窄（ＣＣ）層構造；
    を含み、別のＣＣ層構造がそこに組み込まれていることを特徴とするＣＰＰスピンバルブ素子。
13. 前記別のＣＣ層構造が該フリー層と該ピンド層の少なくとも一方をはさんで配置されていることを特徴とする請求項１２に記載のＣＰＰスピンバルブ素子。
14. 前記ＣＣ層の導電部分がカスケードの形に位置し、前記フリー層構造又は前記ピンド層を通る少なくとも１つの電流路を構成する該ＣＣ層の該導電部分の層平面への射影の少なくとも内側の縁と縁との距離が前記フリー層構造及び前記ピンド層の少なくとも一方の厚さよりも大きく作られていることを特徴とする請求項１３に記載のＣＰＰスピンバルブ素子。

Images