JP2011124272A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011124272A JP2011124272A JP2009278559A JP2009278559A JP2011124272A JP 2011124272 A JP2011124272 A JP 2011124272A JP 2009278559 A JP2009278559 A JP 2009278559A JP 2009278559 A JP2009278559 A JP 2009278559A JP 2011124272 A JP2011124272 A JP 2011124272A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- active region
- region
- width direction
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 55
- 238000009792 diffusion process Methods 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 30
- 230000005669 field effect Effects 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 13
- 238000009751 slip forming Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 239000000243 solution Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0883—Combination of depletion and enhancement field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】エンハンスメント型ＦＥＴとディプレッション型ＦＥＴとを集積する場合に製造工程数の削減を実現できる半導体装置の製造方法を提供する。
【解決手段】この製造方法は、アクティブ領域１１を横断しゲート電極１０Ａよりも長さが短いゲート電極１０Ｂを形成する工程と、ゲート電極１０Ａ，１０Ｂをマスクとして、アクティブ領域１１に不純物を斜めイオン注入することにより、ゲート電極１０Ａのゲート長方向両側の領域に互いに連続しない不純物拡散領域２０ａ，２０ｂを形成するとともに、ゲート電極１０Ｂのゲート長方向両側の一方の領域から他方の領域に亘って連続する不純物拡散領域２０ｇ，２０ｈを形成する斜めイオン注入工程とを含む。
【選択図】図４
【解決手段】この製造方法は、アクティブ領域１１を横断しゲート電極１０Ａよりも長さが短いゲート電極１０Ｂを形成する工程と、ゲート電極１０Ａ，１０Ｂをマスクとして、アクティブ領域１１に不純物を斜めイオン注入することにより、ゲート電極１０Ａのゲート長方向両側の領域に互いに連続しない不純物拡散領域２０ａ，２０ｂを形成するとともに、ゲート電極１０Ｂのゲート長方向両側の一方の領域から他方の領域に亘って連続する不純物拡散領域２０ｇ，２０ｈを形成する斜めイオン注入工程とを含む。
【選択図】図４
Description
本発明は、エンハンスメント型電界効果トランジスタとディプレッション型電界効果トランジスタとを含む半導体装置及びその製造方法に関する。
ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表される電界効果トランジスタ（以下、「ＦＥＴ」と呼ぶ。）は、たとえば、液晶表示装置の駆動回路や、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）やＲＯＭ（ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）などの半導体記憶装置のデコーダ回路といった半導体集積回路において広く使用されている。この種の半導体集積回路の中には、エンハンスメント型ＦＥＴとディプレッション型ＦＥＴという２種類のＦＥＴが半導体基板上に集積されたものが存在する。たとえば特開平１１−１７４４０５号公報（特許文献１）に開示される液晶表示装置の駆動回路は、エンハンスメント型ＦＥＴとディプレッション型ＦＥＴとが集積された構造を有している。
しかしながら、エンハンスメント型ＦＥＴとディプレッション型ＦＥＴという種類の異なるＦＥＴを半導体基板上に集積する場合、単一種類のＦＥＴを集積する場合と比べて製造工程が複雑になり、製造コストが嵩むという問題がある。この問題の一例を図１（Ａ），（Ｂ）及び図２を参照しつつ以下に説明する。図１（Ａ），（Ｂ）及び図２は、エンハンスメント型ＦＥＴとディプレッション型ＦＥＴとを含む半導体装置の従来の製造工程の一部を概略的に示す図である。図１（Ａ）は、アクティブ領域１０２上に形成されたゲート電極１０１Ａ，１０１Ｂ，１０１Ｃ，１０１Ｄのレイアウトを概略的に示す図であり、図１（Ｂ）は、図１（Ａ）のＡ１−Ａ２線に沿った断面を概略的に示す図である。アクティブ領域１０２は、素子分離領域１０５Ａ，１０５Ｂによって囲まれている。半導体基板１００上には、後の工程でゲート絶縁膜を構成する絶縁膜１０４を介して、エンハンスメント型ＦＥＴ用のゲート電極１０１Ａ，１０１Ｃ，１０１Ｄと、ディプレッション型ＦＥＴ用のゲート電極１０１Ｂとが形成されている。
図１（Ａ）の領域１０３は、ディプレッション型ＦＥＴの形成予定領域である。この領域１０３にディプレッション型ＦＥＴを形成するには、図２に示されるように、フォトリソグラフィ工程により、エンハンスメント型ＦＥＴ用のゲート電極１０１Ａ，１０１Ｃ，１０１Ｄを被覆するパターニングされたレジスト膜１０６を形成する。次に、このレジスト膜１０６をマスクとしてゲート電極１０１Ｂの直下に不純物１０７をイオン注入して基板１００の表面近傍にディプレッション型ＦＥＴのしきい値電圧を調整するための不純物拡散層１１０を形成する。ｐチャネルＦＥＴを形成する場合には、リン（Ｐ）などのｐ型不純物１０７がイオン注入され、ｎチャネルＦＥＴを形成する場合には、ヒ素（Ａｓ）などのｎ型不純物１０７がイオン注入される。その後、レジスト膜１０６は除去される。更に、エンハンスメント型ＦＥＴ用のゲート電極１０１Ａ，１０１Ｃ，１０１Ｄの両側の領域に不純物をイオン注入することにより、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域形成用の不純物拡散領域（図示せず）が形成される。
しかしながら、上記の製造方法には、ゲート電極１０１Ｂの直下にディプレッション型ＦＥＴ用の不純物拡散領域１１０を形成するためだけのフォトリソグラフィ工程とイオン注入工程が必要となるため、工程数が増加し、製造コストが嵩むという問題がある。
上記に鑑みて本発明の目的は、エンハンスメント型ＦＥＴとディプレッション型ＦＥＴとを半導体基板上に集積する場合に製造工程数の削減を実現することができる半導体装置の製造方法及びこれにより製造された半導体装置を提供することにある。
本発明による半導体装置の製造方法は、エンハンスメント型電界効果トランジスタとディプレッション型電界効果トランジスタとが半導体基板上に集積された半導体装置の製造方法であって、前記半導体基板において素子分離領域に囲まれたアクティブ領域を形成する工程と、前記アクティブ領域を当該アクティブ領域の幅方向に横断する第１のゲート電極を前記半導体基板の主面上に形成するとともに、前記アクティブ領域を前記幅方向に横断し且つ前記第１のゲート電極よりも前記幅方向の長さが短い第２のゲート電極を前記主面上に形成する工程と、前記第１及び第２のゲート電極をマスクとし、前記半導体基板の主面の法線に対して斜め方向から前記アクティブ領域に不純物をイオン注入することにより、前記第１のゲート電極のゲート長方向両側の領域に互いに連続しない第１及び第２の不純物拡散領域を形成するとともに、前記第２のゲート電極のゲート長方向両側の一方の領域から他方の領域に亘って連続する第３の不純物拡散領域を形成する斜めイオン注入工程と、前記アクティブ領域における前記第１のゲート電極のゲート長方向両側に第１ソース領域及び第１ドレイン領域を形成するとともに、前記アクティブ領域における前記第２のゲート電極のゲート長方向両側に第２ソース領域及び第２ドレイン領域を形成する工程とを含むことを特徴とする。
本発明による半導体装置は、半導体基板において素子分離領域に囲まれたアクティブ領域と、前記アクティブ領域に形成されたエンハンスメント型電界効果トランジスタと、前記アクティブ領域に形成されたディプレッション型電界効果トランジスタとを備え、前記エンハンスメント型電界効果トランジスタは、前記アクティブ領域を当該アクティブ領域の幅方向に横断するように前記半導体基板の主面上に形成された第１のゲート電極と、前記第１のゲート電極の直下にあり、且つ前記アクティブ領域における前記第１のゲート電極のゲート長方向両側の領域にそれぞれ形成された互いに連続しない第１及び第２の不純物拡散領域と、前記アクティブ領域における前記第１のゲート電極のゲート長方向両側にそれぞれ形成された第１ソース領域及び第１ドレイン領域とを含み、前記ディプレッション型電界効果トランジスタは、前記アクティブ領域を前記幅方向に横断するように前記主面上に形成され、前記第１のゲート電極よりも前記幅方向の長さが短い第２のゲート電極と、前記第２のゲート電極の直下にあり、前記アクティブ領域における前記第２のゲート電極のゲート長方向両側の一方の領域から他方の領域に亘って連続的に形成された第３の不純物拡散領域と、前記アクティブ領域における前記第２のゲート電極のゲート長方向両側に形成された第２ソース領域及び第２ドレイン領域とを含むことを特徴とする。
本発明によれば、エンハンスメント型電界効果トランジスタ用の不純物拡散領域とディプレッション型電界効果トランジスタ用の不純物拡散領域とを同一工程で形成することができるので、従来技術と比べて製造工程数を削減することができる。
以下、本発明に係る実施の形態について図面を参照しつつ説明する。図３（Ａ），（Ｂ）、図４（Ａ），（Ｂ）、図５（Ａ），（Ｂ）及び図６は、本実施の形態の半導体装置の主要な製造工程を示す図である。これら図面を参照しつつ、本実施の形態の半導体装置の製造方法を説明する。図３（Ａ）は、アクティブ領域１１上に形成されたゲート電極１０Ａ，１０Ｂ，１０Ｃ，１０Ｄのレイアウトを概略的に示す上面視図であり、図３（Ｂ）は、図３（Ａ）のＡ３−Ａ４線に沿った断面を概略的に示す図である。図３（Ａ）の領域１２は、ディプレッション型ＭＯＳＦＥＴの形成予定領域である。
本実施の形態に係る製造方法では、まず、半導体基板１を用意する。ｐチャネルＭＯＳＦＥＴを形成する場合は、ｎ型シリコン基板やｎ型ウェル構造を有する半導体基板を用意し、ｎチャネルＭＯＳＦＥＴを形成する場合は、ｐ型シリコン基板やｐ型ウェル構造を有する半導体基板を用意すればよい。この半導体基板１に、公知のＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄｉｚａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法またはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いて絶縁体からなる素子分離領域を形成する。次いで、この半導体基板１の表面を洗浄した後、熱酸化処理を施して半導体基板１の表面（主面）にゲート絶縁膜形成用の絶縁膜１３（図３（Ｂ））を形成する。この結果、図３（Ａ）に示されるように素子分離領域に囲まれたアクティブ領域１１が形成される。なお、図３（Ａ）の上面視図において絶縁膜１３の表示は省略されている。
その後、半導体基板１の主面上にパターニングされたゲート電極１０Ａ，１０Ｂ，１０Ｃ，１０Ｄを絶縁膜１３を介して形成する。ゲート電極１０Ａ〜１０Ｄの構造は、たとえば、リン（Ｐ）などのｎ型不純物が高濃度でドープ（導入）された多結晶シリコン膜を含む構造とすればよい。図３（Ｂ）に示されるように、ゲート電極１０Ａ，１０Ｂ，１０Ｃ，１０Ｄは、素子分離領域１４Ａ，１４Ｂの間の領域に規則的に配列され、また、図３（Ａ）に示されるようにアクティブ領域１１を横断するように形成されている。
ディプレッション型ＭＯＳＦＥＴ用のゲート電極１０Ｂのゲート幅方向の長さは、エンハンスメント型ＭＯＳＦＥＴ用のゲート電極１０Ａ，１０Ｃ，１０Ｄのゲート幅方向の長さよりも短いので、ゲート電極１０Ａ，１０Ｃ，１０Ｄのアクティブ領域１１の端から突出する長さ（突き出し距離）Ｄｅは、ゲート電極１０Ｂのアクティブ領域１１の端から突出する長さ（突き出し距離）Ｄｄよりも短い。後述するように、エンハンスメント型ＭＯＳＦＥＴとディプレッション型ＭＯＳＦＥＴとを形成するため、本実施の形態では、ゲート電極１０Ａ，１０Ｃ，１０Ｄの突き出し距離Ｄｅは０．３μｍ以上の範囲内に制御され、且つ、ゲート電極１０Ｂの突き出し距離Ｄｄは０．１μｍ〜０．２μｍの範囲内に制御される。
その後、ゲート電極１０Ａ，１０Ｂ，１０Ｃ，１０Ｄをマスクとして、アクティブ領域１１に対し、半導体基板１の主面の法線方向に対して斜め方向からの不純物のイオン注入（斜めイオン注入）が実行される。ｐチャネルＭＯＳＦＥＴを形成する場合には、たとえば、加速電圧が６０ｋｅＶ〜１５０ｋｅＶ程度、ドーズ量が１．０×１０１３ｃｍ−２〜１．０×１０１４ｃｍ−２程度の条件でホウ素をイオン注入すればよい。ｎチャネルＭＯＳＦＥＴを形成する場合は、リン（Ｐ）などのｎ型不純物が斜めイオン注入される。また、前述の突き出し距離Ｄｅ，Ｄｄとの関係により、当該法線方向に対して３０°〜６０°の範囲内の角度、特に約４５°の角度で不純物をアクティブ領域１１に入射させることが好ましい。この斜めイオン注入の際は、半導体基板１を回転させて当該半導体基板１の中心軸周りの全方向から均等に不純物をイオン注入する。
図４（Ａ）は、斜めイオン注入後のアクティブ領域１１上に形成されたゲート電極１０Ａ，１０Ｂ，１０Ｃ，１０Ｄのレイアウトを概略的に示す上面視図であり、図４（Ｂ）は、図４（Ａ）のＡ５−Ａ６線に沿った断面を概略的に示す図である。図５（Ａ）は、図４（Ａ）のＢ１−Ｂ２線に沿った断面を概略的に示す図であり、図５（Ｂ）は、図４（Ａ）のＣ１−Ｃ２線に沿った断面を概略的に示す図である。
図４（Ｂ）に示されるように、ゲート電極１０Ａ，１０Ｂ，１０Ｃ，１０Ｄをマスクとして、アクティブ領域１１の長手方向から斜めに不純物１５がイオン注入されることにより、ゲート電極１０Ａ，１０Ｂ，１０Ｃ，１０Ｄの各々のゲート長方向両側に不純物拡散領域２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅが形成される。これら不純物拡散領域２０ａ〜２０ｅは、後の熱処理工程で活性化されてＬＤＤ領域あるいはエクステンション領域となる。
また、図５（Ａ）に示されるように、ディプレッション型ＭＯＳＦＥＴ用のゲート電極１０Ｂをマスクとして、アクティブ領域１１の幅方向から斜めに不純物１５がイオン注入されることにより、アクティブ領域１１の幅方向の側面近傍（図５（Ａ）の素子分離領域１４Ｃ，１４Ｄの近傍）に不純物拡散領域２０ｇ，２０ｈが形成される。
これに対し、エンハンスメント型ＭＯＳＦＥＴ用のゲート電極１０Ｃをマスクとした斜めイオン注入によっては、図５（Ｂ）に示されるようにアクティブ領域１１の側面近傍に不純物拡散領域は形成されない。その理由は、ゲート電極１０Ｃの突き出し距離Ｄｅ（図１）が長いために、斜めイオン注入された不純物１５がゲート電極１０Ｃの両端部で遮蔽されてアクティブ領域１１に達しないからである。他のゲート電極１０Ａ，１０Ｄについても同様である。
上記斜めイオン注入を実行した結果、図４（Ａ）の上面視図に示されるように、ゲート電極１０Ａのゲート長方向両側には互いに連続しない不純物拡散領域２０ａ，２０ｂが、ゲート電極１０Ｃのゲート長方向両側には互いに連続しない不純物拡散領域２０ｃ，２０ｄが、ゲート電極１０Ｄのゲート長方向両側には互いに連続しない不純物拡散領域２０ｄ，２０ｅがそれぞれ形成されるが、ディプレッション型ＭＯＳＦＥＴ用のゲート電極１０Ｂの直下には、当該ゲート電極１０Ｂの両側の一方から他方に亘って連続する不純物拡散領域２０ｇ，２０ｈが形成される。後の熱処理工程によりこれら不純物拡散領域２０ｇ，２０ｈが活性化されると、ディプレッション型ＭＯＳＦＥＴのしきい値電圧を調整するための導電層となる。
その後、図４（Ａ），（Ｂ）の構造上に、シリコン窒化膜やノンドープのシリコン酸化膜（ＮＳＧ：Ｎｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などの絶縁膜をＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法により成長させた後、異方性ドライエッチングを実行することにより、当該絶縁膜をエッチバックする。この結果、ゲート電極１０Ａ，１０Ｂ，１０Ｃ，１０Ｄの各々の両側面にサイドウォールスペーサ１６Ａａ，１６Ａｂ，１６Ｂａ，１６Ｂｂ，１６Ｃａ，１６Ｃｂ，１６Ｄａ，１６Ｄｂ（図６）が形成される。その後、これらサイドウォールスペーサ１６Ａａ，１６Ａｂ，１６Ｂａ，１６Ｂｂ，１６Ｃａ，１６Ｃｂ，１６Ｄａ，１６Ｄｂと素子分離領域とをマスクとして、ゲート電極１０Ａ，１０Ｂ，１０Ｃ，１０Ｄの各々の両側領域に不純物を比較的高濃度で導入し、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）などの熱処理を施して活性化する。
この結果、図６に示されるように、ゲート電極１０Ａの両側にソース／ドレイン領域１７ａ，１７ｂが、ゲート電極１０Ｂの両側にソース／ドレイン領域１７ｂ，１７ｃが、ゲート電極１０Ｃの両側にソース／ドレイン領域１７ｃ，１７ｄが、ゲート電極１０Ｄの両側にソース／ドレイン領域１７ｄ，１７ｅがそれぞれセルフアラインに形成される。また、ゲート電極１０Ａの直下には、ソース／ドレイン領域１７ａ，１７ｂからゲート長方向に且つ互いに対向する方向に突出する一対のＬＤＤ領域またはエクステンション領域２１ａａ，２１ａｂが、ゲート電極１０Ｂの直下には、ソース／ドレイン領域１７ｂ，１７ｃからゲート長方向に且つ互いに対向する方向に突出する一対のＬＤＤ領域またはエクステンション領域２１ｂａ，２１ｂｂが、ゲート電極１０Ｃの直下には、ソース／ドレイン領域１７ｃ，１７ｄからゲート長方向に且つ互いに対向する方向に突出する一対のＬＤＤ領域またはエクステンション領域２１ｃａ，２１ｃｂが、ゲート電極１０Ｄの直下には、ソース／ドレイン領域１７ｄ，１７ｅからゲート長方向に且つ互いに対向する方向に突出する一対のＬＤＤ領域またはエクステンション領域２１ｄａ，２１ｄｂがそれぞれ形成される。また、前述の熱処理により、ゲート電極１０Ｂの直下の不純物拡散領域２０ｇ，２０ｈは活性化されて導電層となる。図６には、不純物拡散領域２０ｇの活性化により形成された導電層２１ｇが示されている。
以上により、エンハンスメント型ＭＯＳＦＥＴ３１Ｅ，３３Ｅ，３４Ｅとディプレッション型ＭＯＳＦＥＴ３２Ｄとが半導体基板１上に形成される。この後、層間絶縁膜の堆積やコンタクトホールの形成や配線層の形成などの工程を実行して図６のＭＯＳＦＥＴ３１Ｅ，３２Ｄ，３３Ｅ，３４Ｅ上に配線構造を形成することにより、本実施の形態の半導体装置が作製される。
図７（Ａ），（Ｂ）に、エンハンスメント型ＭＯＳＦＥＴとディプレッション型ＭＯＳＦＥＴのドレイン電流特性の測定結果を示す。図７（Ａ），（Ｂ）において、横軸は、ゲート−ソース間電圧Ｖｇの絶対値｜Ｖｇ｜（単位：ボルト）を示し、縦軸は、ドレイン電流Ｉｄの絶対値｜Ｉｄ｜（単位：アンペア）を示す。縦軸の範囲は、１．０×１０−１１（１．０Ｅ−１１）アンペア〜１．０×１０−２（１．０Ｅ−２）アンペアである。被測定対象であるＭＯＳＦＥＴの構造はいずれも突き出し距離を除いて同一である。すなわち、被測定対象であるＭＯＳＦＥＴは、ゲート長Ｌｇが１．０μｍ、ゲート幅Ｗｇが０．６μｍの寸法を有する。また、斜めイオン注入の条件は、導入不純物がホウ素（質量数１１）、加速電圧が８０ｋｅＶ、ドーズ量が２．０×１０１３ｃｍ−２、入射角が４５°と設定された。図７（Ａ）のグラフでは、突き出し距離Ｄｅを約０．３０μｍとしたエンハンスメント型ＭＯＳＦＥＴに関する特性曲線が実線で示され、突き出し距離Ｄｄを約０．２０μｍとしたディプレッション型ＭＯＳＦＥＴに関する特性曲線が破線で示されており、図７（Ｂ）のグラフでは、突き出し距離Ｄｅを約０．４０μｍとしたエンハンスメント型ＭＯＳＦＥＴに関する特性曲線が実線で示され、突き出し距離Ｄｄを約０．２０μｍとしたディプレッション型ＭＯＳＦＥＴに関する特性曲線が破線で示されている。
図７（Ａ），（Ｂ）のグラフによれば、突き出し距離を０．３０μｍ以上にすれば、エンハンスメント型ＭＯＳＦＥＴの特性が確実に得られ、突き出し距離を０．２０μｍ以下にすれば、ディプレッション型ＭＯＳＦＥＴが確実に得られることが分かる。
上記したように本実施の形態の半導体装置の製造方法は、ディプレッション型ＦＥＴ用のゲート電極１０Ｂの幅方向長さをエンハンスメント型ＦＥＴ用のゲート電極１０Ａ，１０Ｃ，１０Ｄの幅方向長さよりも短くすることで、ゲート電極１０Ｂの突き出し距離Ｄｄをゲート電極１０Ａ，１０Ｃ，１０Ｄの突き出し距離Ｄｅよりも短くする。この状態でアクティブ領域１１に斜め方向から不純物をイオン注入することにより、ゲート電極１０Ｂの直下にディプレッション型ＦＥＴのしきい値電圧調整用の不純物拡散領域２０ｇ，２０ｈを形成することができる。これら不純物拡散領域２０ｇ，２０ｈとエンハンスメント型ＦＥＴ用の不純物拡散領域２０ａ〜２０ｅとは同一工程で形成されるので、不純物拡散領域２０ｇ，２０ｈを形成するためだけのフォトリソグラフィ工程やイオン注入工程が不要となり、従来技術と比べて製造工程数を削減することができ、製造コストを下げることができる。
また、ゲート電極１０Ａ，１０Ｃ，１０Ｄのアクティブ領域１１からの突き出し距離Ｄｅを０．３０μｍ以上にすることでエンハンスメント型ＭＯＳＦＥＴの特性（ゲート電圧が０Ｖでもドレイン電流が発生する特性）を確実に得ることができ、ゲート電極１０Ｂの突き出し距離Ｄｄを０．２０μｍ以下にすることで、ディプレッション型ＭＯＳＦＥＴの特性を確実に得ることができる。
以上、図面を参照して本発明の実施の形態について述べたが、これらは本発明の例示であり、上記以外の様々な形態を採用することもできる。たとえば、上記実施の形態の半導体装置は、単一のアクティブ領域１１内にディプレッション型ＦＥＴ３２Ｄとエンハンスメント型ＦＥＴ３１Ｅ，３３Ｅ，３４Ｅとが形成された好適な構造を有するものであるが、この構造に代えて、素子分離領域により互いに分離された異なるアクティブ領域にディプレッション型ＦＥＴとエンハンスメント型ＦＥＴとを個別に形成する構造を有してもよい。
１ 半導体基板、 １０Ａ〜１０Ｄ ゲート電極、 １１ アクティブ領域、 １３ 絶縁膜、 １４Ａ，１４Ｂ，１４Ｃ，１４Ｄ 素子分離領域、 １６Ａａ，１６Ａｂ，１６Ｂａ，１６Ｂｂ，１６Ｃａ，１６Ｃｂ，１６Ｄａ，１６Ｄｂ サイドウォールスペーサ、 １７ａ〜１７ｅ ソース／ドレイン領域、 ２０ａ〜２０ｈ 不純物拡散領域、 ２１ａａ、２１ａｂ，２１ｂａ、２１ｂｂ，２１ｃａ、２１ｃｂ，２１ｄａ、２１ｄｂ ＬＤＤ領域またはエクステンション領域、 ３１Ｅ，３３Ｅ，３４Ｅ エンハンスメント型ＭＯＳＦＥＴ、 ３２Ｄ ディプレッション型ＭＯＳＦＥＴ。
Claims (6)
- エンハンスメント型電界効果トランジスタとディプレッション型電界効果トランジスタとが半導体基板上に集積された半導体装置の製造方法であって、
前記半導体基板において素子分離領域に囲まれたアクティブ領域を形成する工程と、
前記アクティブ領域を当該アクティブ領域の幅方向に横断する第１のゲート電極を前記半導体基板の主面上に形成するとともに、前記アクティブ領域を前記幅方向に横断し且つ前記第１のゲート電極よりも前記幅方向の長さが短い第２のゲート電極を前記主面上に形成する工程と、
前記第１及び第２のゲート電極をマスクとして、前記半導体基板の主面の法線に対して斜め方向から前記アクティブ領域に不純物をイオン注入することにより、前記第１のゲート電極のゲート長方向両側の領域に互いに連続しない第１及び第２の不純物拡散領域を形成するとともに、前記第２のゲート電極のゲート長方向両側の一方の領域から他方の領域に亘って連続する第３の不純物拡散領域を形成する斜めイオン注入工程と、
前記アクティブ領域における前記第１のゲート電極のゲート長方向両側に第１ソース領域及び第１ドレイン領域を形成するとともに、前記アクティブ領域における前記第２のゲート電極のゲート長方向両側に第２ソース領域及び第２ドレイン領域を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法であって、
前記斜めイオン注入工程は、
前記アクティブ領域における前記第１のゲート電極のゲート長方向両側の領域に前記ゲート長方向から斜めに前記不純物をイオン注入して前記第１及び第２の不純物拡散領域を形成する工程と、
前記アクティブ領域における前記第２のゲート電極の直下の領域に前記幅方向から斜めに前記不純物をイオン注入して前記アクティブ領域の前記幅方向の側面近傍に局在する不純物拡散領域を前記第３の不純物拡散領域として形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - 請求項１または２に記載の半導体装置の製造方法であって、
前記第１のゲート電極の前記アクティブ領域の端から前記幅方向に突出する長さは、前記第２のゲート電極の前記アクティブ領域の端から前記幅方向に突出する長さよりも短く、
前記第１のゲート電極の前記アクティブ領域の端から前記幅方向に突出する長さは、０．３μｍ以上であり、
前記第２のゲート電極の前記アクティブ領域の端から前記幅方向に突出する長さは、０．２μｍ以下であり、
前記斜めイオン注入工程では、前記不純物は、前記法線に対して３０°から６０°の範囲内の角度でイオン注入される
ことを特徴とする半導体装置の製造方法。 - 半導体基板において素子分離領域に囲まれたアクティブ領域と、
前記アクティブ領域に形成されたエンハンスメント型電界効果トランジスタと、
前記アクティブ領域に形成されたディプレッション型電界効果トランジスタと
を備え、
前記エンハンスメント型電界効果トランジスタは、
前記アクティブ領域を当該アクティブ領域の幅方向に横断するように前記半導体基板の主面上に形成された第１のゲート電極と、
前記第１のゲート電極の直下にあり、且つ前記アクティブ領域における前記第１のゲート電極のゲート長方向両側の領域にそれぞれ形成された互いに連続しない第１及び第２の不純物拡散領域と、
前記アクティブ領域における前記第１のゲート電極のゲート長方向両側にそれぞれ形成された第１ソース領域及び第１ドレイン領域とを含み、
前記ディプレッション型電界効果トランジスタは、
前記アクティブ領域を前記幅方向に横断するように前記主面上に形成され、前記第１のゲート電極よりも前記幅方向の長さが短い第２のゲート電極と、
前記第２のゲート電極の直下にあり、前記アクティブ領域における前記第２のゲート電極のゲート長方向両側の一方の領域から他方の領域に亘って連続的に形成された第３の不純物拡散領域と、
前記アクティブ領域における前記第２のゲート電極のゲート長方向両側に形成された第２ソース領域及び第２ドレイン領域とを含む
ことを特徴とする半導体装置。 - 請求項４に記載の半導体装置であって、前記第３の不純物拡散領域は、前記アクティブ領域の前記幅方向の側面近傍に局在していることを特徴とする半導体装置。
- 請求項４または５に記載の半導体装置であって、
前記第１のゲート電極の前記アクティブ領域の端から前記幅方向に突出する長さは、前記第２のゲート電極の前記アクティブ領域の端から前記幅方向に突出する長さよりも短く、
前記第１のゲート電極の前記アクティブ領域の端から前記幅方向に突出する長さは、０．３μｍ以上であり、
前記第２のゲート電極の前記アクティブ領域の端から前記幅方向に突出する長さは、０．２μｍ以下である
ことを特徴とする半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009278559A JP5525249B2 (ja) | 2009-12-08 | 2009-12-08 | 半導体装置及びその製造方法 |
| US12/915,084 US20110133291A1 (en) | 2009-12-08 | 2010-10-29 | Semiconductor device and method of fabricating same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009278559A JP5525249B2 (ja) | 2009-12-08 | 2009-12-08 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011124272A true JP2011124272A (ja) | 2011-06-23 |
| JP5525249B2 JP5525249B2 (ja) | 2014-06-18 |
Family
ID=44081200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009278559A Expired - Fee Related JP5525249B2 (ja) | 2009-12-08 | 2009-12-08 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110133291A1 (ja) |
| JP (1) | JP5525249B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220367449A1 (en) * | 2021-05-10 | 2022-11-17 | Sandisk Technologies Llc | Transistor circuits including fringeless transistors and method of making the same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03236274A (ja) * | 1990-02-14 | 1991-10-22 | Toshiba Corp | 半導体集積回路装置 |
| JPH08306796A (ja) * | 1995-04-28 | 1996-11-22 | Nippon Steel Corp | 半導体装置 |
| JPH10336014A (ja) * | 1997-06-04 | 1998-12-18 | Murata Mfg Co Ltd | 論理回路 |
| JP2000260886A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2003152099A (ja) * | 2001-11-19 | 2003-05-23 | Fuji Electric Co Ltd | 半導体集積回路装置 |
| JP2007335756A (ja) * | 2006-06-16 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| WO2008114341A1 (ja) * | 2007-03-16 | 2008-09-25 | Fujitsu Microelectronics Limited | 半導体装置およびその製造方法 |
-
2009
- 2009-12-08 JP JP2009278559A patent/JP5525249B2/ja not_active Expired - Fee Related
-
2010
- 2010-10-29 US US12/915,084 patent/US20110133291A1/en not_active Abandoned
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03236274A (ja) * | 1990-02-14 | 1991-10-22 | Toshiba Corp | 半導体集積回路装置 |
| JPH08306796A (ja) * | 1995-04-28 | 1996-11-22 | Nippon Steel Corp | 半導体装置 |
| JPH10336014A (ja) * | 1997-06-04 | 1998-12-18 | Murata Mfg Co Ltd | 論理回路 |
| JP2000260886A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP2003152099A (ja) * | 2001-11-19 | 2003-05-23 | Fuji Electric Co Ltd | 半導体集積回路装置 |
| JP2007335756A (ja) * | 2006-06-16 | 2007-12-27 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| WO2008114341A1 (ja) * | 2007-03-16 | 2008-09-25 | Fujitsu Microelectronics Limited | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110133291A1 (en) | 2011-06-09 |
| JP5525249B2 (ja) | 2014-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI393247B (zh) | 具有深溝結構之半導體裝置 | |
| TW200950086A (en) | Semiconductor device having transistor and method of manufacturing the same | |
| TWI286792B (en) | Semiconductor device and method for fabricating the same | |
| JP2012253219A (ja) | 半導体装置及びその製造方法 | |
| US20080121992A1 (en) | Semiconductor device including diffusion barrier region and method of fabricating the same | |
| KR100922915B1 (ko) | 반도체소자 및 이의 제조방법 | |
| US20100187606A1 (en) | Semiconductor device that includes ldmos transistor and manufacturing method thereof | |
| JP2007027622A (ja) | 半導体装置およびその製造方法 | |
| TW200306667A (en) | Transistor of semiconductor device, and method for forming the same | |
| JP2007287798A (ja) | 半導体装置及びその製造方法 | |
| US8148226B2 (en) | Method of fabricating semiconductor device | |
| US20090096023A1 (en) | Method for manufacturing semiconductor device | |
| JP5525249B2 (ja) | 半導体装置及びその製造方法 | |
| US8018005B2 (en) | CMOS (complementary metal oxide semiconductor) devices having metal gate NFETs and poly-silicon gate PFETs | |
| KR100488540B1 (ko) | 반도체소자 및 이를 제조하는 방법 | |
| JP4482428B2 (ja) | 半導体集積回路の製造方法および半導体集積回路 | |
| JP2003249567A (ja) | 半導体装置 | |
| JP2004063717A5 (ja) | ||
| JP2008098205A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20020095434A (ko) | 반도체 장치 제조 방법 | |
| JP2000077661A (ja) | 半導体装置の製造方法 | |
| JPH06140590A (ja) | 半導体装置の製造方法 | |
| US20090096037A1 (en) | Semiconductor device having recessed field region and fabrication method thereof | |
| JP2005322730A (ja) | 半導体装置及びその製造方法 | |
| JP2011181582A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140411 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5525249 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |